CN103378149A

CN103378149A - Mosfet及其制造方法

Info

Publication number: CN103378149A
Application number: CN2012101188771A
Authority: CN
Inventors: 朱正勇; 骆志炯; 陈率
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2012-04-20
Filing date: 2012-04-20
Publication date: 2013-10-30

Abstract

本发明公开了一种MOSFET及其制造方法，其中该MOSFET包括：半导体衬底；在半导体衬底中形成的源/漏区；在半导体衬底中形成并且夹在源/漏区之间的沟道区；位于沟道区上方和源/漏区的一部分上方的栅极电介质；以及位于栅极电介质上方并且延伸到源/漏区上方的栅极导体。该MOSFET可以减小寄生电阻。

Description

MOSFET及其制造方法

技术领域

本发明涉及一种MOSFET及其制造方法。

背景技术

在传统的基于硅的CMOS工艺中，通过在半导体衬底中进行重掺杂而形成源/漏区。对于N型MOSFET，源/漏区是采用磷、砷等VA族元素形成的N+区。对于P型MOSFET，源/漏区是采用硼、铝、镓等IIIA族元素形成的P+区。通常在重掺杂之后进行退火以激活源/漏的掺杂剂。在退火的过程中，掺杂剂横向扩散，在栅极下方以自掺杂的方式形成连接源/漏区的沟道区。

随着半导体技术的发展，已经提出不采用硅的CMOS器件，例如石墨烯半导体器件、氧化物半导体器件、有机物半导体器件等，以满足高功率、低成本、或高频应用的需求，或者提供新的器件功能(例如用于存储数据)。然而，在这些新型的半导体器件中，源/漏区的形成通常不包括重掺杂和热退火工艺，沟道区的自掺杂区域可能未连通源/漏区。

图1示出了现有技术的MOSFET 100的结构示意图。在半导体衬底101中形成了沟道区102和源/漏区105。在沟道区102上方形成栅极电介质103和栅极导体104的叠层，其中栅极电介质103夹在沟道区102和栅极导体104之间。源/漏区105位于栅极导体104两侧，并且隔开一定距离，例如因为形成了栅极侧墙(未示出)。在图1中，沟道区103位于栅极导体104和源/漏区105之间的部分未受到栅极导体104的控制，该部分沟道区产生显著的寄生电阻。

发明内容

本发明的目的是提供一种可以减小寄生电阻的MOSFET。

根据本发明的一方面，提供一种MOSFET，包括：半导体衬底；在半导体衬底中形成的源/漏区；在半导体衬底中形成并且夹在源/漏区之间的沟道区；位于沟道区上方和源/漏区的一部分上方的栅极电介质；以及位于栅极电介质上方并且延伸到源/漏区上方的栅极导体。

根据本发明的另一方面，提供一种制造MOSFET的方法，包括：在半导体衬底中形成源/漏区和沟道区，其中沟道区夹在源/漏区之间；在源/漏区上方形成绝缘间隔层；在沟道区和源/漏区上方形成栅极电介质；蚀刻栅极电介质，使得源/漏区的一部分表面暴露；以及在栅极电介质上方形成延伸到源/漏区上方的栅极导体。

本发明的MOSFET利用位于栅极电介质上方并且延伸到源/漏区上方的栅极导体，实现了对整个沟道区的控制，从而减小了寄生电阻。在优选的实施例中，该MOSFET包括夹在栅极电介质和源/漏区之间的绝缘间隔层，绝缘间隔层阻断了栅极导体位于源/漏区上方的部分与源/漏区之间的导电路径，从而减小了栅极漏电流并防止击穿的发生。

附图说明

图1示出了根据现有技术的MOSFET的结构示意图。

图2-9示出了根据本发明的第一实施例的制造MOSFET的各个阶段的截面图，其中在图9中示出了完成的MOSFET的结构示意图。

图10和11示出了根据本发明的第二实施例的制造MOSFET的一部分阶段的截面图。

图12示出了根据本发明的第三实施例的制造MOSFET的一部分阶段的截面图。

图13示出了根据本发明的第四实施例的另一种MOSFET的结构示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在下文的描述中，无论是否显示在不同实施例中，类似的部件采用相同或类似的附图标记表示。在各个附图中，为了清楚起见，附图中的各个部分没有按比例绘制。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。

在本申请中，术语“半导体结构”指在经历制造半导体器件的各个步骤后形成的半导体衬底和在半导体衬底上已经形成的所有层或区域。

除非在下文中特别指出，MOSFET的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体材料，如GaAs、GaN、GaSb、InAs、InP、InSb，IV族半导体材料，如Si、Ge、SiC，II-VI族半导体材料，如CdSe、CdS、CdTe、ZnSe、ZnS、ZnTe，氧化物半导体材料，如SiO₂、ZnO、MgO、CdO、SnO₂、SrTiO₃、LaAlO₃，石墨烯半导体材料，二硫化钼层、有机物半导体材料，如芳烃、染料、金属有机化合物。栅极导体层可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅导体或者是其他导电材料，例如为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni₃Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu、RuOx|和所述各种导电材料的组合。栅极电介质可以由SiO₂或介电常数大于SiO₂的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO₂、HfO₂、ZrO₂、Al₂O₃、TiO₂、La₂O₃，氮化物例如包括Si₃N₄，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO₃，钛酸盐例如包括SrTiO₃，氧氮化物例如包括SiON。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。

(第一实施例)

根据本发明的第一实施例，执行图2-9所示的制造MOSFET的以下步骤。

该方法开始于图2所示的半导体结构。半导体衬底201不限于传统的硅衬底，可以是氧化物半导体衬底、有机物半导体衬底，在石墨烯和二硫化钼半导体器件中，该半导体衬底201甚至可以是在绝缘衬底上形成的石墨烯层和二硫化钼薄层。例如通过旋涂在半导体衬底201上形成光致抗蚀剂层211，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层211形成为如图2所示的图案。

利用光致抗蚀剂层211作为掩模进行离子注入(如图2中的箭头所示)，在半导体衬底201中形成源/漏区203。针对不同的半导体器件形成源/漏区的离子注入工艺是已知的。例如，对于采用硅衬底的MOSFET，可以采用磷、砷等VA族元素形成N+区作为N型MOSFET的源/漏区，或者采用硼、铝、镓等IIIA族元素形成P+区作为P型MOSFET的源/漏区。对于氧化物半导体器件，可以在离子刻蚀中利用离子轰击在氧化物衬底中产生氧空位并填充导电材料以实现n型的源/漏区。

尽管未在图2中示出，但在半导体衬底201的顶部可以包含附加的保护层(例如氧化物层或氮化物层)，从而在上述离子注入工艺和后续的氧化工艺以及蚀刻工艺中保护半导体衬底201将用作MOSFET的有源区的区域不受破坏。该保护层可以在随后的步骤中去除，或者形成为最终的MOSFET的栅极电介质的一部分。

在离子注入之后，通过已知的沉积工艺，如电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射等，在半导体结构的整个表面上形成金属层204。该金属层204例如由Al构成。然后，通过在溶剂中溶解或灰化去除光致抗蚀剂层211，同时剥离金属层204位于光致抗蚀剂层211上方的部分。

金属层204与源/漏区203是自对准的，如图3所示。

在图3中还示出了位于源/漏区203之间的沟道区202。该沟道区202可以是未掺杂的、自掺杂的、或者采用独立的离子注入工艺掺杂。根据希望形成的器件类型(增强型或耗尽型)及阈值电压的大小，沟道区202的掺杂类型可以与MOSFET的类型相同或相反。应当注意，如果沟道区202未掺杂，则其导电类型与衬底201相同，二者之间不存在图3所示的界面，在图3中示出独立的沟道区202仅仅是为了清楚起见。

然后，例如利用热氧化将金属层204转变成绝缘间隔层204’。该绝缘间隔层204’与源/漏区203是自对准的，如图4所示。由于在沟道区202上方存在着保护层(未示出)，因此沟道区202未发生氧化。

然后，采用上述已知的沉积工艺，在半导体结构的整个表面上形成栅极电介质205，如图5所示。

然后，例如通过旋涂在半导体结构的整个表面上形成光致抗蚀剂层212，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层212形成为如图6所示的图案。光致抗蚀剂层212覆盖沟道区202上方的区域以及源/漏区203上方的一部分区域。

采用光致抗蚀剂层212作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，从上至下去除栅极电介质205和绝缘间隔层204’的暴露部分，如图6所示。该蚀刻步骤停止在源/漏区203的顶部，并且限定了MOSFET的栅极电介质205的区域。在源/漏区203的上方，绝缘间隔层204’夹在栅极电介质205和源/漏区203之间。绝缘间隔层204’靠近沟道区202的侧面与在源/漏区203与沟道区202之间的界面对准。然后，通过在溶剂中溶解或灰化去除光致抗蚀剂层212。

然后，例如通过旋涂在半导体结构的整个表面上形成光致抗蚀剂层213，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层213形成为如图7所示的图案，在光致抗蚀剂层213中限定了栅极开口。光致抗蚀剂层213覆盖源/漏区203上方的区域，以及绝缘间隔层204’上方的一部分区域。结果，栅极开口暴露了栅极电介质205位于沟道区202上方的表面以及位于绝缘间隔层204’上方的一部分表面。

然后，通过上述已知的沉积工艺，在光致抗蚀剂层213的栅极开口中形成栅极导体206，如图8所示。进一步地，通过在溶剂中溶解或灰化去除光致抗蚀剂层213，同时剥离栅极导体206位于光致抗蚀剂层213上方的部分，如图9所示。

在图9中示出了完成的MOSFET 200的结构示意图。该MOSFET 200包括半导体衬底201、在半导体衬底201中形成的源/漏区203、在半导体衬底201中形成并且夹在源/漏区203之间的沟道区202、位于沟道区202上方和源/漏区203的一部分上方的栅极电介质205、位于栅极电介质205上方的栅极导体206。该MOSFET 200还包括位于源/漏区203的一部分上方的绝缘间隔层204’，夹在栅极电介质205和源/漏区203之间。绝缘间隔层204’靠近沟道区202的侧面与在源/漏区203与沟道区202之间的界面对准，并且远离沟道区202的侧面与在栅极电介质205的侧面对准。

(第二实施例)

在下文中仅描述根据本发明的第二实施例的制造MOSFET的方法与根据本发明的第一实施例的制造MOSFET的方法的不同之处。

图10和11示出了根据本发明的第二实施例的制造MOSFET的一部分阶段的截面图。在图6所示的步骤之后，替代图7和图8所示的步骤，按照以下的步骤形成栅电极。

通过上述已知的沉积工艺在半导体结构的整个表面上形成栅极材料层，如图10所示。

然后，例如通过旋涂在半导体结构的整个表面上形成光致抗蚀剂层214，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层214形成为如图11所示的图案。光致抗蚀剂层214覆盖栅极电介质205位于沟道区202上方的表面以及位于绝缘间隔层204’上方的一部分表面。

接下来，采用光致抗蚀剂层214作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻，去除栅极材料层的暴露部分，形成栅极导体206，如图11所示。该蚀刻步骤或者是选择性的，或者通过控制蚀刻时间，使其停止在源/漏区203的顶部。

进一步地，通过在溶剂中溶解或灰化去除光致抗蚀剂层214，如图9所示。

根据本发明的第二实施例的制造MOSFET的方法在上述步骤中通过蚀刻步骤限定栅极导体206的图案，与在栅极开口中形成栅极导体206的工艺相比可以获得更厚的栅极导体206，从而可以减小接触电阻，提高器件的可靠性和成品率。

(第三实施例)

在下文中仅描述根据本发明的第三实施例的制造MOSFET的方法与根据本发明的第一实施例的制造MOSFET的方法的不同之处。

图12示出了根据本发明的第三实施例的制造MOSFET的一部分阶段的截面图。在图2所示的步骤之后，替代图3和图4所示的步骤，通过已知的沉积工艺，在半导体结构的整个表面上形成绝缘间隔层207。该绝缘间隔层由SiO₂、HfO₂、ZrO₂、Al₂O₃、TiO₂、La₂O₃、Bi₂O₃、Ta₂O₃、NiO、CuO、V₂O₅、Nb₂O₅、LaAlO₃、SrTiO₃、LaTiO₃、LaVO₃、LiNbO₃、PbZrO₃、PbTiO₃、LiTaO₃、KTaO₃、Si₃N₄等绝缘材料中的至少一种组成。然后，通过在溶剂中溶解或灰化去除光致抗蚀剂层211，同时剥离绝缘间隔层207位于光致抗蚀剂层211上方的部分，如图12所示。然后，继续执行图5至9所示的步骤。

根据本发明的第三实施例的制造MOSFET的方法在上述步骤中直接通过沉积绝缘材料如SiO₂而形成绝缘间隔层，与先形成金属层然后转变成氧化层的工艺相比可以简化工艺。

根据本发明的第一至三实施例的制造MOSFET的方法获得的MOSFET 200的结构包括绝缘间隔层204’，并且利用该绝缘间隔层204’提供了栅极导体206和源/漏区203之间的更好电绝缘性能。

(第四实施例)

图13示出了根据本发明的第四实施例的另一种MOSFET 300的结构示意图。针对现有技术中寄生电阻的问题，MOSFET 300的栅极电介质303和栅极导体304延伸至与源/漏区305重叠，栅极导体304与沟道区302之间以及栅极导体304与源/漏区305之间由相同的栅极电介质303隔开。在图13中，整个沟道区303均受到栅极导体304的控制，从而可以抑制寄生电阻的产生。

可以按照与根据本发明的第一至三实施例的制造MOSFET的方法类似的方法形成根据本发明的第四实施例的另一种MOSFET的结构。

然而，根据本发明的第四实施例的另一种MOSFET的结构不包括夹在栅极电介质和源/漏区之间的绝缘间隔层及相应的工艺步骤，而是直接利用栅极电介质303隔开栅极导体304和源/漏区305。这可以简化工艺。

在上文中并未描述MOSFET的所有细节，例如源/漏接触、层间电介质层和导电通道的形成。本领域的技术人员熟知形成上述部分的标准CMOS工艺以及如何应用于上述实施例的MOSFET中，因此对此不再详述。

以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。

Claims

1.一种MOSFET，包括：

半导体衬底；

在半导体衬底中形成的源/漏区；

在半导体衬底中形成并且夹在源/漏区之间的沟道区；

位于沟道区上方和源/漏区的一部分上方的栅极电介质；以及

位于栅极电介质上方并且延伸到源/漏区上方的栅极导体。

2.根据权利要求1所述的MOSFET，还包括绝缘间隔层，所述绝缘间隔层夹在栅极电介质和源/漏区之间。

3.根据权利要求2所述的MOSFET，其中绝缘间隔层靠近沟道区的侧面与在源/漏区与沟道区之间的界面对准。

4.根据权利要求2或3所述的MOSFET，其中绝缘间隔层远离沟道区的侧面与在栅极电介质的侧面对准。

5.根据权利要求1所述的MOSFET，其中半导体衬底包括IV族半导体衬底、III-V族半导体衬底、II-VI族半导体衬底、氧化物半导体衬底、有机物半导体衬底、以及在绝缘衬底上形成的石墨烯层、二硫化钼层之一。

6.根据权利要求1所述的MOSFET，其中绝缘间隔层由Si₃N₄、SiO₂、Al₂O₃、HfO₂、ZrO₂、TiO₂、La₂O₃、Bi₂O₃、Ta₂O₃、NiO、CuO、V₂O₅、Nb₂O₅、LaAlO₃、SrTiO₃、LaTiO₃、LaVO₃、LiNbO₃、PbZrO₃、PbTiO₃、LiTaO₃、KTaO₃等绝缘材料中的至少一种组成。

7.一种制造MOSFET的方法，包括：

在半导体衬底中形成源/漏区和沟道区，其中沟道区夹在源/漏区之间；

在沟道区和源/漏区上方形成栅极电介质；

蚀刻栅极电介质，使得源/漏区的一部分表面暴露；以及

在栅极电介质上方形成延伸到源/漏区上方的栅极导体。

8.根据权利要求7所述的方法，在形成源/漏区和沟道区之后以及形成栅极电介质之前，还包括在源/漏区上方形成绝缘间隔层，并且在蚀刻栅极电介质的步骤中，进一步蚀刻位于栅极电介质下方的绝缘间隔层。

9.根据权利要求8所述的方法，其中形成绝缘间隔层的步骤包括：

在源/漏区和沟道区上方形成绝缘间隔层；以及

去除绝缘间隔层位于沟道区上方的部分，使得绝缘间隔层靠近沟道区的侧面与在源/漏区与沟道区之间的界面对准。

10.根据权利要求9所述的方法，其中去除绝缘间隔层位于沟道区上方的部分包括：

采用剥离法去除绝缘间隔层位于沟道区上方的部分。

11.根据权利要求8所述的方法，形成绝缘间隔层的步骤包括：

在源/漏区和沟道区上方形成金属层；

去除金属层位于沟道区上方的部分，使得金属层靠近沟道区的侧面与在源/漏区与沟道区之间的界面对准；以及

对金属层进行热氧化以将其转变成绝缘间隔层。

12.根据权利要求11所述的方法，其中去除金属层位于沟道区上方的部分包括：

采用剥离法去除金属层位于沟道区上方的部分。

13.根据权利要求8所述的方法，其中蚀刻栅极电介质和绝缘间隔层包括：

采用相同的掩模蚀刻栅极电介质和绝缘间隔层，使得绝缘间隔层远离沟道区的侧面与在栅极电介质的侧面对准。