CN106030807B - 过渡金属硫化物的半导体组件 - Google Patents

过渡金属硫化物的半导体组件 Download PDF

Info

Publication number
CN106030807B
CN106030807B CN201480075938.8A CN201480075938A CN106030807B CN 106030807 B CN106030807 B CN 106030807B CN 201480075938 A CN201480075938 A CN 201480075938A CN 106030807 B CN106030807 B CN 106030807B
Authority
CN
China
Prior art keywords
blocking portion
transistor
tmd material
tmd
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480075938.8A
Other languages
English (en)
Other versions
CN106030807A (zh
Inventor
M·拉多萨夫列维奇
B·S·多伊尔
R·皮拉里塞泰
N·慕克吉
S·达斯古普塔
H·W·田
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106030807A publication Critical patent/CN106030807A/zh
Application granted granted Critical
Publication of CN106030807B publication Critical patent/CN106030807B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在本文中公开了半导体组件以及相关集成电路器件和技术的实施例。在一些实施例中，半导体组件可以包括：柔性衬底；由第一过渡金属硫化物(TMD)材料形成的第一阻挡部、由第二TMD材料形成的晶体管沟道、以及由第三TMD材料形成的第二阻挡部。第一阻挡部可以设置在晶体管沟道与柔性衬底之间，晶体管沟道可以设置在第二阻挡部与第一阻挡部之间，并且晶体管沟道的带隙可以小于第一阻挡部的带隙并且小于第二阻挡部的带隙。可以公开和/或要求保护其它实施例。

Description

过渡金属硫化物的半导体组件
技术领域
本公开内容总体上涉及半导体器件的领域，并且更具体而言涉及具有过渡金属硫化物(TMD)材料的半导体组件。
背景技术
做出了用于开发在穿戴式设备和其它设备中使用的柔性电子电路的一些尝试。在这些设备中，典型地以电气性能为代价获得柔性。具体而言，因为在现有的柔性电子电路中使用的衬底无法经受高处理温度，所以仅使用了具有低处理温度的半导体材料；因为这些材料典型地比具有高处理温度的材料具有更低的性能，所以柔性电子电路的电气性能受到限制。
附图说明
通过结合附图的以下具体实施方式将容易理解实施例。为了便于描述，相同的附图标记指代相同的结构元件。通过示例的方式而非通过限制的方式在附图的图中示出实施例。
图1是根据各种实施例的包括一种或多种过渡金属硫化物(TMD)材料的半导体组件的截面视图。
图2-7是根据各种实施例的在用于制造图1的半导体组件的过程中的各个阶段的侧视图。
图8是根据一些实施例的集成电路(IC)器件的一部分的截面视图，该集成电路可以包括本文中所公开的一个或多个半导体组件。
图9是根据各种实施例的用于制造IC器件的说明性过程的流程图，该IC器件包括具有TMD材料的半导体组件。
图10示意性地示出了根据各种实施例的计算设备，该计算设备可以包括本文中所公开的一个或多个半导体组件。
具体实施方式
在本文中公开了半导体组件以及相关集成电路器件和技术的实施例。在一些实施例中，半导体组件可以包括柔性衬底、由第一过渡金属硫化物(TMD)材料形成的第一阻挡部、由第二TMD材料形成的晶体管沟道、以及由第三TMD材料形成的第二阻挡部。第一阻挡部可以设置在晶体管沟道与柔性衬底之间，晶体管沟道可以设置在第二阻挡部与第一阻挡部之间，并且晶体管沟道的带隙可以小于第一阻挡部的带隙并且小于第二阻挡部的带隙。
本文中所公开的半导体组件和相关技术可以在具有优于现有的柔性衬底集成电路(IC)器件的提高的性能特性的情况下实现晶体管器件层在柔性衬底上的形成。具体而言，本文中所公开的半导体组件可以使用TMD材料，TMD材料为过渡金属和硫、硒或碲的化合物。TMD材料可以采用经由物理键(例如，范德华力)在层间弱键合的分子的二维层的形式来形成三维结构。在一些实施例中，半导体组件可以主要或完全由TMD材料形成。
TMD材料的各种实施例可以提供优于常规的半导体材料的很多优点。首先，常规的三维材料可能受到在层中和层间的分子之间的强化学键(例如，周围的共价键)约束，并且因此必须吸收层内和层间的变形力。因此，这样的材料可能是脆的；如果违反化学键合约束，则常规的三维材料可能无效。相比之下，当TMD材料物理地变形(例如，通过弯曲)时，二维层可以容易调节层间的弱键以对变形做出响应(例如，通过移动和滑动)。因此，TMD材料的各种实施例对于物理变形可以更有韧性，并且因此可以更适合于与柔性衬底一起使用。
另外，当常规的三维材料变薄以便减少层的数量(并且因此，减少化学键约束的层的数量)时，薄化可能会干扰三维材料的晶体结构并且可能产生悬空键。这些悬空键可以呈现高重组速率并且从而耗尽少数载流子的局部区域并妨碍变薄的三维材料的电气性能。相比之下，因为TMD材料的各种实施方式可以是“真实的”二维材料(在层之间没有化学键)，所以TMD材料的电气性能可以不经受悬空键相关的耗尽。
常规的三维材料的层间化学键合约束还可以限制可被使用的衬底的范围。具体而言，由于一层常规的三维材料设法与衬底中的分子化学键合，所以衬底必须常常被选择为具有与三维材料的晶格结构近似匹配的晶格结构。当这些晶格结构无法匹配时，将甚至在任何所施加的物理变形之前对三维材料进行应变。例如，当将一层锗施加到硅晶片时，锗的键长可以应变以匹配硅的键长。在这样的布置中，随后的物理变形可以使三维材料无效或具有显著的性能变化。当所施加的三维材料的厚度减小时，这个失配应变的幅度可以增大。因此，在常规的三维材料中，堆叠这些材料的能力可能受到由键长和晶格失配所引起的缺陷的限制。然而，由于在TMD材料的二维层之间的弱(非化学)交互作用，TMD材料的二维层可以不设法与下层衬底形成相匹配的键，并且因此TMD材料可以容易地堆叠在具有与TMD材料的不同的晶格结构的其它材料上。
因为TMD材料的个体二维层与其它二维层弱键合，所以可能获得并利用具有单层厚度的TMD材料。可以通过调节TMD材料的层的数量来调整TMD材料的各种电学特性(例如，TMD材料的带隙)。另外，因为一些TMD材料呈现出与金属类似的特性而一些TMD材料呈现出(可调整的)半导体特性，所以各种各样的电子结构可以完全或主要地由各种TMD材料(例如，量子阱)构建。因此，TMD材料的性能优点可以应用于各种电子设备的一些或所有部件。具体而言，在本文中所描述的设备中，不同于晶体管沟道或除了晶体管沟道以外的部件由TMD材料形成。在一些实施例中，远程掺杂技术可以提高在半导体组件的沟道中使用的TMD材料的移动性。远程掺杂技术可以在远程位置上将杂质置于沟道中的同时提供沟道中(例如，量子阱中)的载流子，从而从沟道中去除杂质。由于杂质倾向于引起载流子的分散，这将降低载流子的速度，远程掺杂可以实现在较高掺杂水平下在沟道中的载流子的移动性的增加。
本文中所公开的半导体组件的各种实施例还可以呈现优于常规地与柔性衬底一起使用的有机或非晶材料的提高的电气性能。例如，典型的有机半导体典型地具有每伏秒大约0.1-1平方厘米的移动性。包括在本文中所公开的半导体组件中的TMD材料的各种实施例可以具有每伏秒大约100到300平方厘米的移动性。可以为具有单层或少量层的TMD材料实现这些移动性；相比之下，非常薄的硅层可以具有小于每伏秒100平方厘米的移动性。
尽管在本文中主要讨论了具有TMD材料的半导体组件，但代替TMD材料或除了TMD材料以外，还可以使用其它二维材料。这样的材料的示例包括石墨(grapheme)和氮化硼。这些材料的二维性质可以提供以上参考TMD材料的二维性质所讨论的一些结构优点，并且可以呈现可以使它们适合于一些应用的各种电气特性或其它特性。因此，可以用非TMD二维材料来形成本文中所公开的半导体组件的实施例。
在以下具体实施方式中，参考形成其一部分的附图，其中，相同的附图标记标示相同的部分，并且其中通过可以被实践的说明性实施例的方式示出。要理解的是，可以利用其它实施例，并且可以在不脱离本公开内容的范围的情况下做出结构或逻辑变化。因此，不应以限制性意义考虑以下具体实施方式，并且实施例的范围由所附权利要求及其等同物限定。
可以采用对理解所要求保护的主题最有帮助的方式来依次将各种操作描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。具体而言，可以按呈现的顺序来执行这些操作。所描述的操作可以按与所描述的实施例不同的顺序来执行。在额外的实施例中，可以执行各种额外的操作和/或可以省略所描述的操作。
出于本公开内容的目的，短语“A和/或B”意指(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
描述使用了短语“在实施例中”，该短语可以指的是相同或不同的实施例中的一个或多个实施例。此外，如关于本公开的实施例所使用的术语“包括”、“具有”等是同义的。
图1是根据各种实施例的包括一种或多种TMD材料的半导体组件100的截面视图。半导体组件100可以包括以下所讨论的多个部件，这些部件中一个或多个部件可以由TMD材料形成。在一些实施例中，图1中所示的半导体组件100的所有导体或半导体部件都可以由TMD材料形成。
半导体组件100的特定结构可以适当地被用作晶体管，但本文中所公开的基于TMD材料的技术和组件不限于图1中所示的晶体管或特定的晶体管结构，但可用于形成任何适当的IC部件(例如，具有任何适当的架构的晶体管或使用常规的三维半导体材料而形成的IC部件)。
半导体组件100可以包括柔性衬底102。在一些实施例中，柔性衬底102可以由塑料材料形成。柔性衬底102可以由对于柔性电子应用可取的任何柔性衬底材料形成。例如在一些实施例中，柔性衬底102可以由聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯材料、聚醚砜材料、聚酰亚胺材料、或无碱硼硅酸盐中的一种或多种材料形成。在一些实施例中，柔性衬底202可以是非晶材料(例如，组成分子非区域性地或全部布置在规则的图案中的一种材料)。尽管对柔性衬底的使用在很多应用中可能是有利的，但本文中所公开的基于TMD材料的技术和组件不需要包括柔性衬底(例如，柔性衬底102)，却可以在刚性衬底(例如，常规的晶片衬底或任何其它衬底)上形成。
半导体组件100可以包括阻挡部104。在一些实施例中，阻挡部104可以设置在柔性衬底102上。阻挡部104可以由TMD材料形成。适合于阻挡部104的使用的TMD材料可以包括具有半导体材料的电子特征的那些TMD材料。例如，晶体管沟道110可以由二硫化钼、二硒化钼、二碲化钼、二硫化钨、二硒化钨、或二碲化钨形成。
半导体组件100可以包括晶体管沟道110。在一些实施例中，阻挡部104可以沿着方向120设置在晶体管沟道110与柔性衬底102之间。在一些实施例中，晶体管沟道110可以设置在阻挡部104上。
晶体管沟道110可以由TMD材料形成。适合于晶体管沟道110的使用的TMD材料可以包括具有半导体材料的电子特征的那些TMD材料，例如以上参考阻挡部104所讨论的那些材料。在一些实施例中，晶体管沟道110可以是单层TMD材料。单层TMD材料可以具有与多层(或“块”)布置不同的电子特性。具体而言，单层TMD材料的带隙(例如，介于共价带的顶部与传导带的底部之间的能量差)可以大于多层TMD材料的带隙。例如，单层二硫化钼的带隙可以是1.8电子伏，而多层二硫化钼的带隙可以是1.2电子伏。
在一些实施例中，阻挡部104可以由具有比晶体管沟道110(其也可由TMD材料形成)的带隙大的带隙的TMD材料形成。将参考具有不同的带隙的一对部件在本文中对多个实施例进行讨论。以下在表1中列出了各种TMD材料的近似的带隙。在两个不同的部件(例如，半导体组件100的两个不同部件)被描述为具有不同的带隙的任何实施例中，部件可以分别由来自表1的不同材料形成，进行选择从而使相对带隙如所期望的一样。例如，如果阻挡部104由具有比晶体管沟道110的带隙大的带隙的TMD材料形成，则晶体管沟道110可以由单层二硒化钼形成，并且阻挡部104可以由单层二硫化钼组成。设想表1中所列出的材料的任何组合，其中，各种组合适合于各种应用(例如，根据带隙规范)。
材料 近似的带隙(电子伏)
二碲化钼，块 1.0
二碲化钼，单层 1.1
二碲化钨，单层 1.1
二硒化钼，块 1.1
二硫化钼，块 1.2
二硒化钨，块 1.2
二硫化钨，块 1.4
二硒化钼，单层 1.5
二硒化钨，单层 1.7
二硫化钼，单层 1.8
二硫化钨，单层 1.9-2.1
表1.TMD材料和近似的带隙
半导体组件100可以包括阻挡部112。在一些实施例中，晶体管沟道110可以沿着方向120设置在阻挡部112与阻挡部104之间。在一些实施例中，阻挡部112可以设置在晶体管沟道110上。
阻挡部112可以由TMD材料形成。在一些实施例中，阻挡部112可以由具有比晶体管沟道110(其也可由TMD材料形成)的带隙大的带隙的TMD材料形成。因此，在一些实施例中，阻挡部104和阻挡部112两者都可以具有比晶体管沟道110的带隙大的带隙。在一些实施例中，阻挡部104和阻挡部112可以由相同的TMD材料形成。在一些实施例中，阻挡部104和阻挡部112可以具有近似相同的带隙。在阻挡部112由TMD材料形成的实施例中，可以根据以上参考阻挡部104所讨论的任何实施例来选择阻挡部112的TMD材料。
在一些实施例中，阻挡部104、晶体管沟道110以及阻挡部112可以形成量子阱。量子阱可以是只有离散能量值的势阱。因为阻挡部104和阻挡部112可具有比晶体管沟道110大的带隙，所以移动电荷可从阻挡部104和阻挡部112“落”到晶体管沟道110中(较低的能量状态)。
半导体组件100可以包括晶体管源极106和晶体管漏极108。在一些实施例中，晶体管沟道110可以沿着方向122(其可以垂直于方向120)设置在晶体管源极106与晶体管漏极108之间。具体而言，晶体管沟道110可以在侧面124与晶体管源极106和晶体管漏极108接触，从而使电流可以流经晶体管源极106、晶体管沟道110和晶体管漏极108。在一些实施例中，阻挡部112可以沿着方向122设置在晶体管源极106与晶体管漏极108之间。在一些实施例中，晶体管源极106和/或晶体管漏极108可以设置在阻挡部104上。晶体管源极106和/或晶体管漏极108可以由TMD材料形成。
在一些实施例中，晶体管源极106和晶体管漏极108可以由相同的TMD材料形成。适合于用作晶体管源极106和/或晶体管漏极108的TMD材料可以包括具有半导体材料的电子特征的那些TMD材料(例如，以上参考晶体管沟道110所讨论的那些材料)。在一些实施例中，晶体管源极106和晶体管漏极108可以具有近似相同的带隙。
在一些实施例中，晶体管源极106和/或晶体管漏极108可以由具有比阻挡部112的带隙小并且还比阻挡部104的带隙小的带隙的TMD材料形成。在一些实施例中，晶体管源极106和/或晶体管漏极108可以由具有比晶体管沟道110的带隙大的带隙的TMD材料形成。在一些这样的实施例中，晶体管源极106和/或晶体管漏极108可以由多层TMD材料形成，而晶体管沟道110可以由相同的TMD材料的单层形式形成。例如，晶体管沟道110可以由单层二硒化钼、二硫化钼、二碲化钼、二硫化钨、或二硒化钨形成，并且晶体管源极106和晶体管漏极108可以分别由多层二硒化钼、二硫化钼、二碲化钼、二硫化钨或二硒化钨形成。通过为晶体管源极106(和/或晶体管漏极108)使用较小的带隙材料，可以减小介于晶体管源极106(和/或晶体管漏极108)与任何导电接触部(例如，以下所讨论的导电接触部116和118)之间的接触部电阻，从而减小在信号流经导电接触部与晶体管元件106(和/或晶体管漏极108)之间的界面时的电损耗。
在一些实施例中，阻挡部104和阻挡部112的带隙可以大于晶体管源极106和晶体管漏极108的带隙，并且晶体管源极106和晶体管漏极108的带隙可以大于晶体管沟道110的带隙。在这样的实施例中，移动电荷可以从阻挡部104、阻挡部112、晶体管源极106和晶体管漏极108“落”到晶体管沟道110中(较低的能量状态)。例如，阻挡部104和112可以由多层二硫化钼形成，晶体管源极106和漏极108可以由多层二硒化钼形成，并且晶体管沟道110可以由单层二硒化钼形成。在一些实施例中，晶体管源极106和/或晶体管漏极108可以不由TMD材料形成(并且替代地，例如，可以由另一种半导体材料形成)。
半导体组件100可以包括源极导电接触部116和漏极导电接触部118。晶体管源极106可以沿着方向120设置在源极导电接触部116与阻挡部104之间。晶体管漏极108可以沿着方向120设置在漏极导电接触部118与阻挡部104之间。源极导电接触部116可以设置在晶体管源极106上。漏极导电接触部118可以设置在晶体管漏极108上。在使用中，电流可以在源极导电接触部116、晶体管源极106、晶体管沟道110、晶体管漏极108以及漏极导电接触部118之间流动。
在一些实施例中，源极导电接触部116和漏极导电接触部118可以由相同的TMD材料形成。适合于用作源极导电接触部116和/或漏极导电接触部118的TMD材料可以包括具有实质上与金属的电子特征类似的电子特征的那些TMD材料。例如，源极导电接触部116和/或漏极导电接触部118可以由二硫化铌、二硒化铌、二碲化铌、二硫化钽、二硒化钽、和/或二碲化钽形成。在一些实施例中，源极导电接触部116和/或漏极导电接触部118可以不由TMD材料形成(并且替代地，例如，可以由金属或其它导电材料形成)。
半导体组件100可以包括栅极导电接触部114。施加到栅极导电接触部114的电压可以调整介于源极导电接触部116与漏极导电接触部118之间的电流的量(经由晶体管沟道110)。阻挡部112可以沿着方向120设置在栅极导电接触部114与晶体管沟道110之间。在一些实施例中，栅极导电接触部可以设置在阻挡部112上。在一些实施例中，栅极导电接触部114可以沿着方向122设置在晶体管源极106与晶体管漏极108之间。在一些实施例中，栅极导电接触部114可以沿着方向122设置在源极导电接触部116与漏极导电接触部118之间。例如，栅极导电接触部114可以由以上参考源极导电接触部116和漏极导电接触部118所讨论的任何材料形成。
图2-7是根据各种实施例的在用于制造半导体组件100的过程中的各个阶段的侧视图。在这些阶段中，多种材料(例如，TMD材料)被描述为经沉积的。在这些阶段中的任一阶段可以适当地使用各种沉积技术。例如，在一些实施例中，胶带方法可以用于沉积TMD材料(例如，晶体管沟道110或半导体组件100的任何其它部件的TMD材料)。在胶带方法中，粘合胶带可以附着于所需TMD材料的体形成物(例如，包括在层间弱键合的TMD材料的多个二维层的三维形成物)。可以选择粘合的强度从而在胶带从体形成物剥离时，层间粘合强度可以超过，并且可以用胶带来去除TMD材料所需数量的层。TMD材料所需数量的层可以施加到它们将被沉积的表面，并且溶剂可以用于将胶带溶解掉。
图2描绘了在提供柔性衬底102之后所形成的组件200。柔性衬底102可以采用以上参考图1所讨论的相应的实施例中的任何实施例的形式。例如，在一些实施例中，柔性衬底102可以是塑料材料。柔性衬底102可以具有暴露的表面202。
图3描绘了在将材料沉积在柔性衬底102的表面202上以形成阻挡部104之后所形成的组件300。阻挡部104可以采用以上参考图1所讨论的相应的实施例中的任何实施例的形式。阻挡部104可以具有暴露的表面302。
图4描绘了在将材料沉积在阻挡部104的表面302上以形成晶体管沟道110之后所形成的组件400。晶体管沟道110可以采用以上参考图1所讨论的相应的实施例中的任何实施例的形式。晶体管沟道110可以具有暴露的表面402。
图5描绘了在将材料沉积在晶体管沟道110的表面402上以形成阻挡部112之后所形成的组件500。阻挡部112可以采用以上参考图1所讨论的相应的实施例中的任何实施例的形式。
图6描绘了在将材料沉积在阻挡部104的表面302上以形成晶体管源极106之后和在将材料沉积在阻挡部104的表面302上以形成晶体管漏极108之后所形成的组件600。晶体管源极106和晶体管漏极108可以采用以上参考图1所讨论的相应的实施例中的任何实施例的形式。晶体管源极106可具有暴露的表面602，晶体管漏极108可以具有暴露的表面604，并且阻挡部112可以具有暴露的表面606。
图7描绘了在将材料沉积在晶体管源极106的表面602上以形成源极导电接触部116之后、在将材料沉积在晶体管漏极108的表面604上以形成漏极导电接触部118之后、以及在将材料沉积在阻挡部112的表面606上以形成栅极导电接触部114之后所形成的半导体组件100。源极导电接触部116、漏极导电接触部118以及栅极导电接触部114可以采用以上参考图1所讨论的相应的实施例中的任何实施例的形式。
可在电气和/或光学电路器件中的器件层中使用本文中所公开的半导体组件(例如，半导体组件100)。可以使用TMD材料以类似于常规的半导体电路制造技术的方式(例如，对硅或其它半导体晶片所执行的那些方式)来形成各种器件(例如，晶体管)，并且可以以其它方式将各种器件包括在常规的IC电路中。例如，半导体组件100可以包括在IC器件的器件层中(例如，如以下参考图8所讨论的)。在半导体组件100包括柔性衬底102的实施例中，半导体组件200可以能够弯曲并且在其它情况下以常规的刚性衬底(例如，硅晶片)不可实现的方式形成。因此，本文中所公开的某些半导体组件的应用的范围可以比常规的刚性电路的应用的范围宽。
与具有常规材料的组件比较，半导体组件可以在较小的规模下提供提高的性能。例如，当晶体管器件的横向尺寸(例如，方向122)减小时，晶体管沟道必须典型地变得居中，以便减轻有问题的短沟道效应。然而，如以上所讨论的，单层常规材料可以呈现机械和电气性能弱点。然而，由于TMD材料的层的“真实的”二维性质，可以实现单层TMD材料。这样的材料可以具有大约1纳米的厚度，并且可以代表晶体管沟道的最小可实现的厚度。这样的单层TMD材料(和具有少量层的其它TMD材料)可以提供优于常规半导体材料的薄层的物理性能和电气性能。
本文中所公开的半导体组件和相关技术可以包括在IC器件中。图8是根据各种实施例的包括器件层818(其可以包括本文中所公开的一个或多个半导体组件)的IC器件800的一部分的截面视图。在一些实施例中，IC器件800可以是管芯(其可以例如在衬底上的很多管芯的一个批次中被生产，然后通过切割与其它管芯分隔开)。
IC器件800可以形成在衬底804上。衬底804可以包括柔性衬底材料(例如，柔性衬底102)或刚性衬底材料。
在一些实施例中，IC器件800可以包括设置在衬底804上的器件层818。器件层818可以包括提供在衬底804上形成的一个或多个晶体管808的特征的沟道。器件层818可以包括例如：一个或多个源极和/或漏极(S/D)810；栅极812，以用于控制S/D区810之间的(多个)晶体管808中的电流流量；以及一个或多个S/D接触部814以用于发送电信号到S/D区810和/或从S/D区810发送电信号。(多个)晶体管808可以包括为了清楚起见而未描绘的额外特征，例如器件隔离区、栅极接触部等。在一些实施例中，这些特征可以根据本文中所讨论(例如，参考图1)的这些特征的实施例中的任何实施例来形成。(多个)晶体管808不限在图1和图8中所描绘的类型和构造，并且可以包括各种各样的其它类型和构造，例如：诸如双或双重栅极晶体管、三栅极晶体管和环栅极(AAG)或包绕栅极晶体管之类的平面和非平面晶体管，其中的一些晶体管可以被称为FinFET(场效应晶体管)。在一些实施例中，器件层818可以包括一个或多个晶体管或者逻辑器件或存储器器件的存储器单元或其组合。在一些实施例中，器件层818可以包括光学器件。包括在器件层818中的一些或所有晶体管或其它器件可以部分或完全地由TMD材料形成。
可以通过设置在器件层818上的一个或多个互连层820和822来发送电信号(例如，功率和/或输入/输出(I/O)信号)到器件层818的(多个)晶体管808和/或从器件层818的(多个)晶体管808发送电信号。例如，器件层818的导电特征(例如，栅极812和S/D接触部814)可以与互连层820和822的互连结构816(例如，源极导电接触部116、栅极导电接触部114以及漏极导电接触部118)电气地耦合。互连结构816可以被配置在互连层820和822内以根据各种各样的设计路由电信号，并且互连结构816不限于图8中所描绘的互连结构816的特定构造。例如，在一些实施例中，互连结构816可以包括被填充有导电材料(例如，金属)的沟槽结构(有时被称为“线”)和/或通孔结构(有时被称为“孔”)。在一些实施例中，互连结构816可以包括铜或另一种适当的导电材料。在一些实施例中，代替电信号或除了电信号以外，可以发送光信号到器件层818和/或从器件层818发送光信号。
如可以看出，互连层820和822可以包括设置在互连结构816之间的介质层824。在一些实施例中，第一互连层820(被称为金属1或“M1”)可以直接形成在器件层818上。在一些实施例中，第一互连层820可以包括互连结构816中的一些结构，其可以与器件层818的接触部(例如，S/D接触部814)耦合。
额外的互连层(为了便于说明并未示出)可以直接形成在第一互连层820上，并且可以包括互连结构816以与第一互连层820的互连结构耦合。
IC器件800可以具有形成在互连层820和822上的一个或多个接合焊盘826。接合焊盘826可以与互连结构816电气地耦合并且被配置成将(多个)晶体管808的电信号路由到其它外部器件。例如，焊料接合可以形成在一个或多个接合焊盘826上以将包括IC器件800的芯片与另一部件(例如，电路板)机械地和/或电气地耦合。IC器件800可以具有与其它实施例中所描绘的不同的其它替代的构造以从互连层820和822路由信号。在其它实施例中，接合焊盘826可以由将信号路由到其它外部部件的其它类似的特征(例如，接线柱)代替或还可包括其它类似的特征。
图9是根据各种实施例的用于形成包括具有TMD材料的半导体组件的IC器件的过程900的流程图。在以下对过程900的讨论中，很多经沉积的材料被描述为TMD材料。在一些实施例中，如所期望的，一个或多个沉积材料可以不是TMD材料，并且可以替代地为常规半导体和/或金属材料。可以在以下参考半导体组件100(图1)讨论过程900的操作，但这仅仅是为了便于说明，并且可以应用过程900以便于形成任何适当的IC器件。在一些实施例中，可以执行过程900以制造被包括在以下参考图10所讨论的计算设备1000中的IC器件。可以适当地重复、重新布置、或省略过程900的各种操作。
在902，TMD材料可以沉积在柔性衬底上以形成第一阻挡部。902的第一阻挡部可以例如采用阻挡部104的实施例中的任何实施例的形式。
在904，TMD材料可以沉积在第一阻挡部上以形成晶体管沟道。904的晶体管沟道可以例如采用晶体管沟道110的实施例中的任何实施例的形式。可以形成904的晶体管沟道以使得902的第一阻挡部设置在904的晶体管沟道与902的柔性衬底之间。在一些实施例中，902的第一阻挡部的带隙可以大于904的晶体管沟道的带隙。
在906，TMD材料可以沉积在晶体管沟道上以形成第二阻挡部。906的第二阻挡部可以例如采用阻挡部112的实施例中的任何实施例的形式。可以形成906的第二阻挡部，以使得904的晶体管沟道设置在906的第二阻挡部与902的第一阻挡部之间。在一些实施例中，906的第二阻挡部的带隙可以大于904的晶体管沟道的带隙。
在908，TMD材料可以沉积在904的第一阻挡部上以形成晶体管源极和晶体管漏极。908的晶体管源极和晶体管漏极可以例如分别采用晶体管源极106和晶体管漏极108的实施例中的任何实施例的形式。可以设置908的晶体管源极和晶体管漏极以便于与904的晶体管沟道的相对侧接触(例如，如图1中所示)。
在910，TMD材料可以沉积在908的晶体管源极和晶体管漏极和906的第二阻挡部上以分别形成源极导电接触部、漏极导电接触部以及栅极导电接触部。910的源极导电接触部、漏极导电接触部以及栅极导电接触部可以例如分别采用源极导电接触部116、漏极导电接触部118以及栅极导电接触部114的实施例中的任何实施例的形式。在一些实施例中，半导体组件100可以在910完成时形成。
在912，可以形成一个或多个互连件以发送信号到半导体组件100和/或从半导体组件100发送信号。在912所形成的互连件可以发送电、光和/或任何其它适当的信号到半导体组件100和/或从半导体组件100发送电、光和/或任何其它适当的信号。在912所形成的互连件可以采用以上参考图8所讨论的互连结构816的形式。随后过程900可以结束。
如以上所提到的，在一些实施例中，可以省略图9中所示的过程900的一个或多个操作。例如，在一些实施例中，可以不执行908-912的操作。在一些实施例中，可以由与执行902-910的操作的实体不同的实体执行912的操作。
图10示意性地示出了根据各种实施例的可以包括本文中所公开的一个或多个半导体组件100的计算设备1000。具体而言，计算设备1000的部件中的任何适当部件的衬底可以包括本文中所公开的半导体组件100。
计算设备1000可以容纳诸如主板1002之类的板。母板1002可以包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006。处理器1004可以物理地和电气地耦合到母板1002。在一些实施方式中，至少一个通信芯片1006也可以物理地和电气地耦合到母板1002。在其它的实施方式中，通信芯片1006可以是处理器1004的部分。术语“处理器”可以指代处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
根据其应用，计算设备1000可以包括可以或可以不物理地和电气地耦合到母板1002的其它部件。这些其它部件可以包括但不限于易失性存储器(例如，动态随机存取存储器)、非易失性存储器(例如，只读存储器)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片1006可以实现用于数据往返计算设备1000的传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制电磁辐射来经由非固体介质传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施方式中它们可以不包含导线。通信芯片1006可以实现多种无线标准或协议中的任何标准或协议，包括但不限于电气与电子工程师(IEEE)协会标准，包括Wi-Fi(IEEE802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-1005修订)、长期演进(LTE)计划连同任何修订、更新、和/或修正(例如，高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)。与IEEE802.16兼容的宽带无线接入(BWA)网络通常被称为WiMAX网络，即代表微波接入的全球互操作性的首字母缩略词，其为通过IEEE 802.16标准的一致性和互操作性测试的产品的证明标志。通信芯片1006可以根据全球移动通信(GSM)系统、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)、或LTE网络来进行操作。通信芯片1006可以根据增强数据的GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用路地无线接入网络(UTRAN)、或演进的UTRAN(E-UTRAN)来进行操作。通信芯片1006可以根据码分多址接入(CDMA)、时分多址接入(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其派生物、以及被指定为3G、4G、5G和更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片1006可以根据其它无线协议来进行操作。
计算设备1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙；并且第二通信芯片1006可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
通信芯片1006还可以包括IC封装组件，其可以包括如本文中所述的半导体组件。在其它实施方式中，容纳在计算设备1000内的另一部件(例如，存储器器件、处理器或其它集成电路器件)可以包含如本文中所述的半导体组件。
在各种实施方式中，计算设备1000可以是膝上型计算机、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、或数字视频记录器。在其它实施方式中，计算设备1000可以是处理数据的任何其它电子设备。在一些实施例中，可以在高性能计算设备中实现本文中所述的技术。在一些实施例中，在手持计算设备中实现本文中所述的技术。在一些实施例中，可以在穿戴式计算设备中实现本文中所述的技术。具体而言，穿戴式计算设备可以包括柔性衬底(例如，橡胶或其它柔性腕带)和根据本文中所公开的技术中的各种技术而构造的一个或多个柔性电路部件。
以下段落提供了本文中所公开的实施例的多个示例。示例1是半导体组件，其包括：柔性衬底；由第一TMD材料形成的第一阻挡部；由第二TMD材料形成的晶体管沟道；以及由第三TMD材料形成的第二阻挡部；其中，第一阻挡部设置在晶体管沟道与柔性衬底之间，晶体管沟道设置在第二阻挡部与第一阻挡部之间，并且晶体管沟道的带隙小于第一阻挡部的带隙并且小于第二阻挡部的带隙。
示例2可以包括示例1的主题，并且可以进一步指定：由第二TMD材料形成的晶体管沟道是单层的第二TMD材料。
示例3可以包括示例1-2中的任一项的主题，并且可以进一步指定：第一阻挡部沿着第一方向设置在晶体管沟道与柔性衬底之间；晶体管沟道沿着第一方向设置在第二阻挡部与第一阻挡部之间；并且晶体管沟道沿着垂直于第一方向的第二方向设置在由第四TMD材料形成的晶体管源极与由第五TMD材料形成的晶体管漏极之间。
示例4可以包括示例3的主题，并且可以进一步指定：第二阻挡部沿着第二方向设置在晶体管源极与晶体管漏极之间。
示例5可以包括示例3-4中的任一项的主题，并且可以进一步指定：源极导电接触部由第六TMD材料形成；并且漏极导电接触部由第七TMD材料形成；其中，晶体管源极沿着第一方向设置在源极导电接触部与第一阻挡部之间，并且晶体管漏极沿着第一方向设置在漏极导电接触部与第一阻挡部之间。
示例6可以包括示例5的主题，并且可以进一步指定：第二阻挡部沿着第二方向设置在晶体管源极与晶体管漏极之间。
示例7可以包括示例5-6中的任一项的主题，并且可以进一步指定：第六TMD材料和第七TMD材料是相同的TMD材料。
示例8可以包括示例3-7中的任一项的主题，并且可以进一步指定：晶体管源极由多层的第四TMD材料形成，并且晶体管漏极由多层的第五TMD材料形成。
示例9可以包括示例3-8中的任一项的主题，并且可以进一步指定：第一阻挡部和第二阻挡部的带隙两者都大于晶体管源极的带隙并且两者都大于晶体管漏极的带隙。
示例10可以包括示例3-9中的任一项的主题，并且可以进一步指定：第四TMD材料和第五TMD材料是相同的TMD材料。
示例11可以包括示例1-10中的任一项的主题，并且可以进一步包括由第四TMD材料形成的栅极导电接触部，其中，第二阻挡部设置在栅极导电接触部与晶体管沟道之间。
示例12可以包括示例1-11中的任一项的主题，并且可以进一步指定：第一TMD材料和第三TMD材料是相同的TMD材料。
示例13是形成半导体组件的方法，其包括：将第一TMD材料沉积在柔性衬底的第一表面上以形成第一阻挡部；将第二TMD材料沉积在第一阻挡部上以形成晶体管沟道；并且将第三TMD材料沉积在晶体管沟道上以形成第二阻挡部；其中，第一阻挡部设置在晶体管沟道与柔性衬底之间，晶体管沟道设置在第二阻挡部与第一阻挡部之间，并且晶体管沟道的带隙小于第一阻挡部的带隙并且小于第二阻挡部的带隙。
示例14可以包括示例13的主题，并且可以进一步规定：柔性衬底是塑料衬底。
示例15可以包括示例13-14中的任一项的主题，并且可以进一步指定：沉积第二TMD材料包括使用胶带方法。
示例16可以包括示例13-15中的任一项的主题，并且可以进一步指定：沉积第四TMD材料以形成栅极导电接触部，以使得第二阻挡部设置在栅极导电接触部与晶体管沟道之间。
示例17可以包括示例13-16中的任一项的主题，并且可以进一步指定：第一TMD材料和第三TMD材料是相同的TMD材料。
示例18是包括器件层的IC器件，器件层包括：柔性衬底；由第一TMD材料形成的第一阻挡部；由第二TMD材料形成的晶体管沟道；由第三TMD材料形成的第二阻挡部；由第四TMD材料形成的晶体管源极；以及由第五TMD材料形成的晶体管漏极，其中，第一阻挡部沿着第一方向设置在晶体管沟道与柔性衬底之间，晶体管沟道沿着第一方向设置在第二阻挡部与第一阻挡部之间，晶体管沟道的带隙小于第一阻挡部的带隙并且小于第二阻挡部的带隙，晶体管沟道设置在沿着垂直于第一方向的第二方向而形成的晶体管源极和晶体管漏极之间。IC器件还可包括一个或多个互连件以发送电信号到晶体管源极和晶体管漏极和/或从晶体管源极和晶体管漏极发送电信号。
示例19可以包括示例18的主题，并且可以进一步指定：器件层还包括：由第六TMD材料形成的栅极导电接触部；由第七TMD材料形成的源极导电接触部；以及由第八TMD材料形成的漏极导电接触部；其中，第二阻挡部沿着第一方向设置在栅极导电接触部与晶体管沟道之间，晶体管源极沿着第一方向设置在源极导电接触部与第一阻挡部之间，并且晶体管漏极沿着第一方向设置在漏极导电接触部与第一阻挡部之间。
示例20可以包括示例19的主题，并且可以进一步指定：第六TMD材料、第七TMD材料、以及第八TMD材料是相同的TMD材料。
示例21可以包括示例20的主题，并且可以进一步指定：相同的TMD材料是二硫化铌、二硒化铌、二碲化铌、二硫化钽、二硒化钽、或二碲化钽。
示例22可以包括示例18-21中的任一项的主题，并且可以进一步指定：IC器件是管芯。

Claims (22)

1.一种半导体组件，包括：
柔性衬底；
由第一过渡金属硫化物TMD材料形成的第一阻挡部；
由第二TMD材料形成的晶体管沟道；以及
由第三TMD材料形成的第二阻挡部；
其中，所述第一阻挡部设置在所述晶体管沟道与所述柔性衬底之间，所述晶体管沟道设置在所述第二阻挡部与所述第一阻挡部之间，并且所述晶体管沟道的带隙小于所述第一阻挡部的带隙并且小于所述第二阻挡部的带隙，并且
其中，所述第一TMD材料、所述第二TMD材料和所述第三TMD材料中的每一个由一个或多个二维层制成。
2.根据权利要求1所述的半导体组件，其中，由所述第二TMD材料形成的所述晶体管沟道是单层的所述第二TMD材料。
3.根据权利要求1所述的半导体组件，其中：
所述第一阻挡部沿着第一方向设置在所述晶体管沟道与所述柔性衬底之间；
所述晶体管沟道沿着所述第一方向设置在所述第二阻挡部与所述第一阻挡部之间；并且
所述晶体管沟道沿着垂直于所述第一方向的第二方向设置在由第四TMD材料形成的晶体管源极与由第五TMD材料形成的晶体管漏极之间。
4.根据权利要求3所述的半导体组件，其中，所述第二阻挡部沿着所述第二方向设置在所述晶体管源极与所述晶体管漏极之间。
5.根据权利要求3所述的半导体组件，还包括：
由第六TMD材料形成的源极导电接触部；以及
由第七TMD材料形成的漏极导电接触部；
其中，所述晶体管源极沿着所述第一方向设置在所述源极导电接触部与所述第一阻挡部之间，并且所述晶体管漏极沿着所述第一方向设置在所述漏极导电接触部与所述第一阻挡部之间。
6.根据权利要求5所述的半导体组件，其中，所述第二阻挡部沿着所述第二方向设置在所述晶体管源极与所述晶体管漏极之间。
7.根据权利要求5所述的半导体组件，其中，所述第六TMD材料和所述第七TMD材料是相同的TMD材料。
8.根据权利要求3-7中的任一项所述的半导体组件，其中，所述晶体管源极由多层的所述第四TMD材料形成，并且所述晶体管漏极由多层的所述第五TMD材料形成。
9.根据权利要求3-7中的任一项所述的半导体组件，其中，所述第一阻挡部的带隙和所述第二阻挡部的带隙两者都大于所述晶体管源极的带隙并且两者都大于所述晶体管漏极的带隙。
10.根据权利要求3-7中的任一项所述的半导体组件，其中，所述第四TMD材料和所述第五TMD材料是相同的TMD材料。
11.根据权利要求1-3中的任一项所述的半导体组件，还包括：
由第四TMD材料形成的栅极导电接触部；
其中，所述第二阻挡部设置在所述栅极导电接触部与所述晶体管沟道之间。
12.根据权利要求1-3中的任一项所述的半导体组件，其中，所述第一TMD材料和所述第三TMD材料是相同的TMD材料。
13.一种形成半导体组件的方法，包括：
将第一过渡金属硫化物TMD材料沉积在柔性衬底的第一表面上以形成第一阻挡部；
将第二TMD材料沉积在所述第一阻挡部上以形成晶体管沟道；以及
将第三TMD材料沉积在所述晶体管沟道上以形成第二阻挡部；
其中，所述第一阻挡部设置在所述晶体管沟道与所述柔性衬底之间，所述晶体管沟道设置在所述第二阻挡部与所述第一阻挡部之间，并且所述晶体管沟道的带隙小于所述第一阻挡部的带隙并且小于所述第二阻挡部的带隙，并且
其中，所述第一TMD材料、所述第二TMD材料和所述第三TMD材料中的每一个由一个或多个二维层制成。
14.根据权利要求13所述的方法，其中，所述柔性衬底是塑料衬底。
15.根据权利要求13所述的方法，其中，沉积所述第二TMD材料包括使用胶带方法。
16.根据权利要求13-15中的任一项所述的方法，还包括：
沉积第四TMD材料以形成栅极导电接触部，以使得所述第二阻挡部设置在所述栅极导电接触部与所述晶体管沟道之间。
17.根据权利要求13-15中的任一项所述的方法，其中，所述第一TMD材料和所述第三TMD材料是相同的TMD材料。
18.一种集成电路IC器件，包括：
器件层，所述器件层包括：
柔性衬底；
由第一过渡金属硫化物TMD材料形成的第一阻挡部；
由第二TMD材料形成的晶体管沟道；
由第三TMD材料形成的第二阻挡部；
由第四TMD材料形成的晶体管源极；以及
由第五TMD材料形成的晶体管漏极，
其中，所述第一阻挡部沿着第一方向设置在所述晶体管沟道与所述柔性衬底之间，所述晶体管沟道沿着所述第一方向设置在所述第二阻挡部与所述第一阻挡部之间，所述晶体管沟道的带隙小于所述第一阻挡部的带隙并且小于所述第二阻挡部的带隙，所述晶体管沟道沿着垂直于所述第一方向的第二方向设置在所形成的所述晶体管源极与所述晶体管漏极之间；以及
一个或多个互连件，所述一个或多个互连件用于发送电信号到所述晶体管源极和所述晶体管漏极和/或从所述晶体管源极和所述晶体管漏极发送电信号，
其中，所述第一TMD材料、所述第二TMD材料和所述第三TMD材料中的每一个由一个或多个二维层制成。
19.根据权利要求18所述的IC器件，其中，所述器件层还包括：
由第六TMD材料形成的栅极导电接触部；
由第七TMD材料形成的源极导电接触部；以及
由第八TMD材料形成的漏极导电接触部；
其中，所述第二阻挡部沿着所述第一方向设置在所述栅极导电接触部与所述晶体管沟道之间，所述晶体管源极沿着所述第一方向设置在所述源极导电接触部与所述第一阻挡部之间，并且所述晶体管漏极沿着所述第一方向设置在所述漏极导电接触部与所述第一阻挡部之间。
20.根据权利要求19所述的IC器件，其中，所述第六TMD材料、所述第七TMD材料、以及所述第八TMD材料是相同的TMD材料。
21.根据权利要求20所述的IC器件，其中，所述相同的TMD材料是二硫化铌、二硒化铌、二碲化铌、二硫化钽、二硒化钽、或二碲化钽。
22.根据权利要求18-21中的任一项所述的IC器件，其中，所述IC器件是管芯。
CN201480075938.8A 2014-03-21 2014-03-21 过渡金属硫化物的半导体组件 Expired - Fee Related CN106030807B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/031496 WO2015142358A1 (en) 2014-03-21 2014-03-21 Transition metal dichalcogenide semiconductor assemblies

Publications (2)

Publication Number Publication Date
CN106030807A CN106030807A (zh) 2016-10-12
CN106030807B true CN106030807B (zh) 2019-09-13

Family

ID=54145117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480075938.8A Expired - Fee Related CN106030807B (zh) 2014-03-21 2014-03-21 过渡金属硫化物的半导体组件

Country Status (7)

Country Link
US (1) US9748371B2 (zh)
EP (1) EP3120384B1 (zh)
KR (1) KR102132806B1 (zh)
CN (1) CN106030807B (zh)
SG (1) SG11201606376WA (zh)
TW (1) TWI577011B (zh)
WO (1) WO2015142358A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102216542B1 (ko) * 2014-05-21 2021-02-17 삼성전자주식회사 2차원 물질을 이용한 수평형 다이오드를 포함하는 전자소자 제조방법
EP3186836B1 (en) * 2014-08-28 2019-04-17 Konica Minolta Laboratory U.S.A., Inc. Two dimensional layered material quantum well junction devices
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
JP6589552B2 (ja) * 2015-10-22 2019-10-16 富士通株式会社 電子デバイス及び電子デバイスの製造方法
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US11335556B2 (en) 2016-06-03 2022-05-17 Ohio University Directed growth of electrically self-contacted monolayer transition metal dichalcogenides with lithographically defined metallic patterns
EP3255656B1 (en) 2016-06-07 2020-08-26 IMEC vzw A method for forming a vertical hetero-stack and a device including a vertical hetero-stack
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
US10269564B2 (en) 2017-03-17 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device using layered etching and repairing of damaged portions
US10446694B2 (en) * 2017-06-13 2019-10-15 National Applied Research Laboratories Field-effect transistor structure having two-dimensional transition metal dichalcogenide
WO2019005074A1 (en) * 2017-06-29 2019-01-03 Intel Corporation NON-PLANE TRANSITION METAL DICHALCOGENIC DEVICES
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
CN108231871B (zh) * 2018-01-31 2023-11-03 华南理工大学 一种MoS2基量子阱型调制掺杂场效应晶体管及其制备方法
CN108206218A (zh) * 2018-02-02 2018-06-26 华南理工大学 一种MoS2基金属半导体场效应晶体管及其制备方法
CN108346582A (zh) * 2018-02-26 2018-07-31 上海电力学院 一种低欧姆接触场效应晶体管的制备方法
US11908690B2 (en) 2019-06-20 2024-02-20 The Board Of Trustees Of The Leland Stanford Junior University Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material
KR102249313B1 (ko) * 2020-01-02 2021-05-07 성균관대학교산학협력단 무선 주파수 안테나 구조체 및 이의 제조방법
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
US11527659B2 (en) * 2020-10-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
EP4199115A1 (en) * 2021-12-17 2023-06-21 IMEC vzw Transistor with low parasitic capacitance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
CN103378149A (zh) * 2012-04-20 2013-10-30 中国科学院微电子研究所 Mosfet及其制造方法
CN103400859A (zh) * 2013-08-13 2013-11-20 中国科学院上海微系统与信息技术研究所 基于石墨烯的隧穿场效应管单元、阵列及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242041B2 (en) * 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
EP2068368B1 (en) 2007-12-06 2012-10-10 Electronics and Telecommunications Research Institute Method for manufacturing n-type and p-type chalcogenide thin film transistor
US8766330B2 (en) * 2011-10-28 2014-07-01 Georgetown University Method and system for generating a photo-response from MoS2 Schottky junctions
KR101348059B1 (ko) * 2012-07-06 2014-01-03 성균관대학교산학협력단 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
US20170015599A1 (en) * 2014-02-28 2017-01-19 Nokia Technologies Oy Method and apparatus for oxidation of two-dimensional materials
US9548394B2 (en) * 2014-04-22 2017-01-17 Uchicago Argonne, Llc All 2D, high mobility, flexible, transparent thin film transistor
US20160093491A1 (en) * 2014-09-29 2016-03-31 University Of North Texas LARGE SCALE AND THICKNESS-MODULATED MoS2 NANOSHEETS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012093360A1 (en) * 2011-01-04 2012-07-12 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
CN103378149A (zh) * 2012-04-20 2013-10-30 中国科学院微电子研究所 Mosfet及其制造方法
CN103400859A (zh) * 2013-08-13 2013-11-20 中国科学院上海微系统与信息技术研究所 基于石墨烯的隧穿场效应管单元、阵列及其形成方法

Also Published As

Publication number Publication date
US20170012117A1 (en) 2017-01-12
US9748371B2 (en) 2017-08-29
EP3120384A4 (en) 2017-09-27
EP3120384B1 (en) 2020-01-15
TWI577011B (zh) 2017-04-01
TW201545340A (zh) 2015-12-01
KR102132806B1 (ko) 2020-07-13
KR20160136286A (ko) 2016-11-29
WO2015142358A1 (en) 2015-09-24
SG11201606376WA (en) 2016-09-29
EP3120384A1 (en) 2017-01-25
CN106030807A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
CN106030807B (zh) 过渡金属硫化物的半导体组件
US11538758B2 (en) Waveguide interconnect bridges
JP7251932B2 (ja) エレクトロニクスアセンブリにおける遮蔽
TWI818016B (zh) 裝置層互連
JP6938621B2 (ja) 量子コンピューティングアセンブリ
KR102492181B1 (ko) 희생층으로서 gaas를 가지는 ge 나노와이어 트랜지스터
KR102021765B1 (ko) 반도체 장치
US11784121B2 (en) Integrated circuit components with dummy structures
CN110197820A (zh) 使用薄膜晶体管的可重配置的互连布置
US10381273B1 (en) Vertically stacked multi-channel transistor structure
US20190157210A1 (en) Package substrates with integral devices
US10388769B2 (en) Parasitic capacitance reducing contact structure in a finFET
NL2029546B1 (en) Integrated circuit assemblies with direct chip attach to circuit boards
NL2033394A (en) Fine-grained disaggregated server architecture
Borsuk et al. Moore's Law: A Department of Defense Perspective
CN106030806A (zh) 具有柔性衬底的半导体组件
US20240107784A1 (en) Methods and apparatus utilizing conjugated polymers in integrated circuit packages with glass substrates
WO2019005002A1 (en) DEVICE FOR OFFSETTING LEVELS
US20240222506A1 (en) Field effect transistor comprising transition metal dichalcogenide (tmd) and ferroelectric material
US20230153125A1 (en) Technologies for signal conditioning of signals for qubits
US20210343677A1 (en) Underfill flow management in electronic assemblies
CN115831971A (zh) 具有共享接触的薄膜晶体管
JP2022035991A (ja) トランジスタキャップ－チャネル配置
WO2019132883A1 (en) Vertical transistor-based logic gate
Borsuk et al. Defense

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190913

Termination date: 20210321