KR101348059B1 - 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 - Google Patents
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101348059B1 KR101348059B1 KR1020120073819A KR20120073819A KR101348059B1 KR 101348059 B1 KR101348059 B1 KR 101348059B1 KR 1020120073819 A KR1020120073819 A KR 1020120073819A KR 20120073819 A KR20120073819 A KR 20120073819A KR 101348059 B1 KR101348059 B1 KR 101348059B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel layer
- oxygen plasma
- thin film
- film transistor
- plasma treated
- Prior art date
Links
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 239000001301 oxygen Substances 0.000 title claims abstract description 55
- 229910052760 oxygen Inorganic materials 0.000 title claims abstract description 55
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 29
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims description 32
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 238000000231 atomic layer deposition Methods 0.000 claims description 15
- 238000009832 plasma treatment Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 10
- 229910052961 molybdenite Inorganic materials 0.000 claims 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims 1
- 238000004381 surface treatment Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910021389 graphene Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910016001 MoSe Inorganic materials 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000006250 one-dimensional material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터에 관한 것이고, 또한 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터를 제조하는 방법에 관한 것이다.
Description
본 발명은 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터에 관한 것이고, 또한 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터를 제조하는 방법에 관한 것이다.
이차원 물질은 일차원 물질과 비교했을 때 복잡한 구조를 제조하기가 상대적으로 쉽다. 따라서 차세대 나노전자 소자의 물질로 이차원 물질들이 현재 각광받고 있다.
현재 연구중인 이차원 물질 중 가장 많은 연구가 진행되고 있는 물질은 그래핀(graphene)이다.
한편, 트랜지스터와 같은 소자에서는 이용되는 물질이 필수적으로 밴드갭을 가져야 하는데, 순물질의 그래핀은 이러한 밴드갭을 갖고 있지 아니하다.
따라서, 그래핀이 밴드갭을 갖기 위한 연구가 진행이 되고 있으나, 그래핀이 밴드갭을 갖도록 하기 위해서는 매우 복잡한 제조 과정이 필요하다는 단점이 있고, 따라서 최근에는 밴드갭을 가지며 동시에 이차원 구조의 결정인 찰코게나이드(chalcogenides) 계열의 물질에 대한 연구가 이루어지고 있다.
이러한 찰코게나이드 계열의 물질은 박막 트랜지스터에서 채널층 역할을 하는데, 박막 트랜지스터의 제조시, 특히 탑 게이트 구조(top gate structure)의 소자를 제작시 찰코게나이드 계열의 물질 위에 유전층 막을 증착시키게 되는데, 이러한 유전층막이 찰코게나이드 계열의 물질 위에 균일하게 증착이 이루어지지 않는 문제점이 있었고, 이에 의해 소자의 특성이 떨어지는 단점이 있었다.
본 발명의 발명자는 이러한 문제점을 해결하기 위해 채널층인 찰코게나이드 계열의 물질의 상부 표면을 산소 플라즈마 처리하는 공정을 수행하였고, 이에 의해 유전막의 균일한 증착이 이루어졌으며(이 경우 원자층 증착법에 의해 유전막을 성장시킴), 따라서 박막 트랜지스터의 소자 특성이 떨어질 수 있는 문제점을 해결하였다.
본 발명의 일 실시예에 따르면, 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터가 개시되고, 이러한 박막 트랜지스터는, 기판; 기판 상의 소오스/드레인 전극; 상기 기판 및 소오스/드레인 전극 상의 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층으로서, 상기 채널층의 상부 표면은 산소 플라즈마 처리된, 채널층; 상기 채널층 상의 산소 플라즈마 처리된 상부 표면에 증착된 유전막; 및 상기 유전막 상의 게이트 전극을 포함한다.
이 경우 상기 산소 플라즈마 처리는 플라즈마 발생기에 의해 인가된 플라즈마에 의해 처리되는 것을 특징으로 하며, 더욱 구체적으로 플라즈마 발생기가 RF 플라즈마 발생기인 것이 특징이다.
한편, 상기 유전막은 원자층 증착법(Atomic Layer Deposition)에 의해 증착되는 것이고, 이 경우 상기 유전막은 Al2O3 또는 HfO2일 수 있다.
한편, 상기 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층은, MoS2로 이루어질 수 있다.
본 발명의 추가적인 실시예에 따르면, 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법이 개시되고, 이러한 방법은, 기판을 제공하는 단계; 기판 상에 소오스/드레인 전극을 형성시키는 단계; 상기 기판 및 소오스/드레인 전극 상에 찰코게나이드 계열의 물질로 이루어진 채널층을 증착시키는 단계; 상기 채널층의 상부 표면을 산소 플라즈마 처리하는 단계; 상기 산소 플라즈마 처리된 채널층의 상부 표면 상에 유전막을 증착시키는 단계; 및 상기 유전체 상에 게이트 전극을 형성하는 단계를 포함한다.
이 경우 상기 산소 플라즈마 처리는 플라즈마 발생기에 의해 인가된 플라즈마에 의해 처리되는 것을 특징으로 하며, 더욱 구체적으로 플라즈마 발생기가 RF 플라즈마 발생기인 것이 특징이다.
한편, 상기 유전막은 원자층 증착법(Atomic Layer Deposition)에 의해 증착되는 것이고, 이 경우 상기 유전막은 Al2O3 또는 HfO2일 수 있다.
한편, 상기 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층은, MoS2로 이루어질 수 있다.
도 1은 본 발명의 일 실시예에 따른 탑 게이트 구조의 박막 트랜지스터의 모식도이다.
도 2a 및 2b는 MoS2 채널층을 산소 플라즈마 처리하는 모습의 모식도이다.
도 3a는 MoS2 채널층의 상표 표면 처리가 없는 경우의 Al2O3 유전막의 증착 모습이다.
도 3b는 MoS2 채널층의 상부 표면을 산소 플라즈마 처리한 경우의 Al2O3 유전막의 증착 모습이다.
도 4는 본 발명의 일 실시예에 따른 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법의 순서도이다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
도 2a 및 2b는 MoS2 채널층을 산소 플라즈마 처리하는 모습의 모식도이다.
도 3a는 MoS2 채널층의 상표 표면 처리가 없는 경우의 Al2O3 유전막의 증착 모습이다.
도 3b는 MoS2 채널층의 상부 표면을 산소 플라즈마 처리한 경우의 Al2O3 유전막의 증착 모습이다.
도 4는 본 발명의 일 실시예에 따른 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법의 순서도이다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
하기 설명은 본 발명의 실시예에 대한 기본적인 이해를 제공하기 위해서 하나 이상의 실시예들의 간략화된 설명을 제공한다. 본 섹션은 모든 가능한 실시예들에 대한 포괄적인 개요는 아니며, 모든 엘리먼트들 중 핵심 엘리먼트를 식별하거나, 모든 실시예의 범위를 커버하고자 할 의도도 아니다. 그 유일한 목적은 후에 제시되는 상세한 설명에 대한 도입부로서 간략화된 형태로 하나 이상의 실시예들의 개념을 제공하기 위함이다.
도 1은 본 발명의 일 실시예에 따른 탑 게이트 구조의 박막 트랜지스터의 모식도이다.
본 발명의 일 실시예에 따른 탑 게이트 구조의 박막 트랜지스터(100)는, 기판(110); 기판 상의 소오스/드레인 전극(122, 124); 기판 및 소오스/드레인 전극 상의 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층(130); 채널층 상의 산소 플라즈마 처리된 상부 표면에 증착된 유전막(140); 및 유전막 상의 게이트 전극(150)을 포함한다.
기판(110)은 글라스 기판, 플라스틱 기판 또는 금속 기판을 모두 포함하는 개념으로서 도 2a-2b에서와 같이 Si/SiO2로 이루어질 수도 있다.
소오스/드레인 전극(122, 124)으로는 주로 Au가 이용되며, 이는 게이트 전극(150)에도 이용 가능하다.
찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층(130)으로는 주로 MoS2 채널층이 이용되며, 이는 밴드갭을 가지며 이차원 구조의 결정을 갖는다. 한편, 찰코게나이드 계열의 TMD(transition metal dichalcogenides) 물질로서, WS2, MoSe, WSe 등도 이용 가능하다.
이러한 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층인 MoS2 채널층의 상부 표면은 산소 플라즈마로 처리된다. 도 2a에서와 같이 Si/SiO2 기판 상에 MoS2 채널층을 형성시키고, 이후 도 2b에서와 같이 MoS2 채널층의 상부 표면에 산소 플라즈마 처리 공정이 수행된다. 산소 플라즈마는 RF-발생기(RF-generator)에 의해 인가된 플라즈마를 이용하며, 플라즈마의 RF-파워(RF-power)는 45W 내지 55W의 범위로 설정되며, 바람직하게는 50W의 RF-파워가 이용된다. 구체적인 플라즈마 처리에 대해서는 뒤에서 더욱 자세히 설명하도록 하겠다.
채널층의 상부 표면에 증착되는 유전막(140)은 Al2O3 또는 HfO2가 이용된다. 이러한 유전막(140) 물질은 원자층 증착법(Atomic Layer Deposition; ALD)에 의해 증착되는 어떠한 물질도 가능하며, 바람직하게는 Al2O3 또는 HfO2가 이용된다.
게이트 전극(150)은 전술한 것처럼 Au가 주로 이용된다.
도 3a 및 3b는 각각 MoS2 채널층의 상부 표면 처리를 하지 않은 경우와 산소 플라즈마 처리한 경우에 Al2O3 유전막을 증착시킨 모습의 SEM 이미지이다.
도 3a의 경우, Al2O3가 MoS2 표면 상에 불균일하게 증착이 이루어짐을 확인할 수 있다. 이는 Al2O3와 MoS2의 표면 성질의 차이점에 의해 결합성이 좋지 않아서 발생한 문제점으로, 이에 의해 박막 트랜지스터 소자 구현시 유전막이 형성된 곳과 형성되지 아니한 곳이 동시에 존재하기 때문에 소자 특성의 신뢰성이 떨어진다는 문제점이 있다.
그러나, 도 3b의 경우와 같이 MoS2 표면을 산소 플라즈마 처리를 함으로써 MoS2 표면을 친수성 성질로 만든 후 원자층 증착법(ALD)을 이용해 Al2O3를 증착시키면 Al2O3가 MoS2 표면 상에 균일하게 증착이 이루어짐을 확인할 수 있다.
즉, 도 3a 및 3b에서 비교된 것처럼, 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층의 상부 표면을 산소 플라즈마 표면 처리를 한 경우, 산소 플라즈마 처리를 하지 않은 경우에 비해, 표면이 친수성 성질을 띠기 때문에 원자층 증착법에 의한 유전막 증착시 매우 균일하게 증착이 되어 향상된 증착 특성을 보임을 확인할 수 있다.
도 4는 본 발명의 일 실시예에 따른 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법의 순서도이다.
도 4를 참고하면, 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법은, 기판을 제공하는 단계(S 410); 기판 상에 소오스/드레인 전극을 형성시키는 단계(S 420); 기판 및 소오스/드레인 전극 상에 찰코게나이드 계열의 물질로 이루어진 채널층을 증착시키는 단계(S 430); 채널층의 상부 표면을 산소 플라즈마 처리하는 단계(S 440); 산소 플라즈마 처리된 채널층의 상부 표면 상에 유전막을 증착시키는 단계(S 450); 및 유전체 상에 게이트 전극을 형성하는 단계(S 460)를 포함한다.
기판을 제공하는 단계(S 410)는 플라스틱 기판 또는 금속 기판 등을 제공하는 단계이다.
기판 상에 소오스/드레인 전극을 형성시키는 단계(S 420)는 Au 등을 이용해 기판 상에 전극을 형성하는 단계이다.
기판 및 소오스/드레인 전극 상에 찰코게나이드 계열의 물질로 이루어진 채널층을 증착시키는 단계(S 430)는 기판 상에 소오스/드레인 전극이 형성된 이후 찰코게나이드 계열의 물질로 된 채널층을 그 위에 증착시키는 단계이다.
채널층의 상부 표면을 산소 플라즈마 처리하는 단계(S 440)는 RF 플라즈마 발생기에 의해 발생된 플라즈마를 인가함에 의해 처리하는 단계이다. 이 경우 플라즈마의 RF-파워는 45 내지 55W인 것이 바람직하다.
산소 플라즈마 처리된 채널층의 상부 표면 상에 유전막을 증착시키는 단계(S 450)는 원자층 증착법에 의해 유전막을 증착시키는 단계로서, 바람직하게는 유전막은 Al2O3 또는 HfO2가 이용될 수 있다.
유전체 상에 게이트 전극을 형성하는 단계(S 460)는 S450 단계에서 유전막이 형성된 이후 Au 등을 이용해 게이트 전극을 그 위에 형성하는 단계이다.
Si/SiO2 기판 위에 테이핑 방법으로 MoS2 결정을 붙인 시편을 두 개 준비하였다.
이후 하나의 시편에 대해서는 MoS2의 표면 처리를 하지 아니하였고, 다른 하나의 시편에 대해서는 MoS2의 표면을 산소 플라즈마 처리하였다.
산소 플라즈마의 처리 공정은, ICP Etcher system 장비를 이용하였고, 기체는 O2이며 공정 압력은 130mTorr에서 수행하였다. 한편, 공정 RF-파워는 50W였고, 플라즈마 처리 시간은 30초 처리하였다.
시편을 각각 넣고 로터리 펌프를 이용해 저 진공(103 Torr)을 형성한 이후, O2 가스를 흘려주어 챔버 압력을 130mTorr로 형성하였고, 50W RF-파워를 인가하여 O2 플라즈마를 형성하였으며 30초 이후 플라즈마를 제거하였다.
이후 고유전막인 Al2O3를 300℃에서 MoS2 결정 위에 증착시켰고, 이 경우 Al2O3의 화학 소스로는 TMA가 이용되었으며 반응제로는 H2O를 이용하였다.
도 3a는 MoS2 채널층의 상표 표면 처리가 없는 경우의 Al2O3 유전막이 증착된 시편의 모습으로서, Al2O3와 MoS2의 표면 성질의 차이점으로 인해 결합성이 좋지 않아 불균일한 증착이 이루어져 성장되었음을 확인할 수 있었다.
도 3b는 MoS2 채널층의 상부 표면을 산소 플라즈마 처리한 경우의 Al2O3 유전막이 증착된 시편의 모습으로서, MoS2 채널층의 상부 표면을 산소 플라즈마 처리 함으로써 표면을 친수성으로 만들어 주어 균일한 증착이 이루어져 성장되었음을 확인할 수 있었다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.
Claims (12)
- 기판;
기판 상의 소오스/드레인 전극;
상기 기판 및 소오스/드레인 전극 상의 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층으로서, 상기 채널층의 상부 표면은 산소 플라즈마 처리된, 채널층;
상기 채널층 상의 산소 플라즈마 처리된 상부 표면에 증착된 유전막; 및
상기 유전막 상의 게이트 전극을 포함하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터.
- 제 1 항에 있어서,
상기 산소 플라즈마 처리는 플라즈마 발생기에 의해 인가된 플라즈마에 의해 처리되는 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터.
- 제 2 항에 있어서,
상기 플라즈마 발생기가 RF 플라즈마 발생기인 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터.
- 제 1 항에 있어서,
상기 유전막은 원자층 증착법(Atomic Layer Deposition)에 의해 증착되는 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터.
- 제 1 항 또는 제 4 항에 있어서,
상기 유전막은 Al2O3 또는 HfO2인 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터.
- 제 1 항에 있어서,
상기 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층은, MoS2로 이루어진 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터.
- 기판을 제공하는 단계;
기판 상에 소오스/드레인 전극을 형성시키는 단계;
상기 기판 및 소오스/드레인 전극 상에 찰코게나이드 계열의 물질로 이루어진 채널층을 증착시키는 단계;
상기 채널층의 상부 표면을 산소 플라즈마 처리하는 단계;
상기 산소 플라즈마 처리된 채널층의 상부 표면 상에 유전막을 증착시키는 단계; 및
상기 유전막 상에 게이트 전극을 형성하는 단계를 포함하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법.
- 제 7 항에 있어서,
상기 산소 플라즈마 처리는 플라즈마 발생기에 의해 인가된 플라즈마에 의해 처리되는 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법.
- 제 8 항에 있어서,
상기 플라즈마 발생기가 RF 플라즈마 발생기인 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법.
- 제 7 항에 있어서,
상기 유전막을 증착시키는 단계는 원자층 증착법(Atomic Layer Deposition)에 의해 증착되는 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법.
- 제 7 항 또는 제 10 항에 있어서,
상기 유전막은 Al2O3 또는 HfO2인 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법.
- 제 7 항에 있어서,
상기 찰코게나이드(chalcogenides) 계열의 물질로 이루어진 채널층은, MoS2로 이루어진 것을 특징으로 하는,
산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120073819A KR101348059B1 (ko) | 2012-07-06 | 2012-07-06 | 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120073819A KR101348059B1 (ko) | 2012-07-06 | 2012-07-06 | 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101348059B1 true KR101348059B1 (ko) | 2014-01-03 |
Family
ID=50144637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120073819A KR101348059B1 (ko) | 2012-07-06 | 2012-07-06 | 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101348059B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015142358A1 (en) * | 2014-03-21 | 2015-09-24 | Intel Corporation | Transition metal dichalcogenide semiconductor assemblies |
| KR101708751B1 (ko) * | 2015-09-24 | 2017-02-21 | 한국과학기술연구원 | 플라즈마 흡착 및 탈착을 통한 이차원 물질의 전자 구조 조절법 |
| KR101900045B1 (ko) * | 2017-04-28 | 2018-09-18 | 연세대학교 산학협력단 | 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터 |
| KR101904383B1 (ko) * | 2017-04-17 | 2018-10-05 | 연세대학교 산학협력단 | 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법 |
| KR101927579B1 (ko) * | 2016-02-19 | 2018-12-10 | 경희대학교 산학협력단 | 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법 |
| KR20190055992A (ko) * | 2017-11-16 | 2019-05-24 | 한국세라믹기술원 | 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법 |
| WO2020071605A1 (ko) * | 2018-10-02 | 2020-04-09 | 연세대학교 산학협력단 | 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법 |
| WO2024043625A1 (ko) * | 2022-08-24 | 2024-02-29 | 경상국립대학교산학협력단 | 다층 전이금속 디칼코게나이드 박막의 표면특성 및 두께 제어방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601995B1 (ko) | 2005-03-02 | 2006-07-18 | 삼성전자주식회사 | 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법 |
| KR20060117023A (ko) * | 2005-05-12 | 2006-11-16 | 삼성전자주식회사 | 금속-절연체 변환 물질을 이용한 트랜지스터 및 그 제조방법 |
| US7307277B2 (en) | 2001-11-07 | 2007-12-11 | Cambridge University Technical Services Ltd. | Organic field effect transistors |
| KR20090060145A (ko) * | 2007-12-06 | 2009-06-11 | 한국전자통신연구원 | Ｎ형 및 ｐ형 칼코제나이드 소재 제조 방법, 칼코제나이드 박막형 트랜지스터 및 그의 제작 방법 |
-
2012
- 2012-07-06 KR KR1020120073819A patent/KR101348059B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7307277B2 (en) | 2001-11-07 | 2007-12-11 | Cambridge University Technical Services Ltd. | Organic field effect transistors |
| KR100601995B1 (ko) | 2005-03-02 | 2006-07-18 | 삼성전자주식회사 | 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법 |
| KR20060117023A (ko) * | 2005-05-12 | 2006-11-16 | 삼성전자주식회사 | 금속-절연체 변환 물질을 이용한 트랜지스터 및 그 제조방법 |
| KR20090060145A (ko) * | 2007-12-06 | 2009-06-11 | 한국전자통신연구원 | Ｎ형 및 ｐ형 칼코제나이드 소재 제조 방법, 칼코제나이드 박막형 트랜지스터 및 그의 제작 방법 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015142358A1 (en) * | 2014-03-21 | 2015-09-24 | Intel Corporation | Transition metal dichalcogenide semiconductor assemblies |
| US9748371B2 (en) | 2014-03-21 | 2017-08-29 | Intel Corporation | Transition metal dichalcogenide semiconductor assemblies |
| KR101708751B1 (ko) * | 2015-09-24 | 2017-02-21 | 한국과학기술연구원 | 플라즈마 흡착 및 탈착을 통한 이차원 물질의 전자 구조 조절법 |
| KR101927579B1 (ko) * | 2016-02-19 | 2018-12-10 | 경희대학교 산학협력단 | 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법 |
| KR101904383B1 (ko) * | 2017-04-17 | 2018-10-05 | 연세대학교 산학협력단 | 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법 |
| KR101900045B1 (ko) * | 2017-04-28 | 2018-09-18 | 연세대학교 산학협력단 | 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터 |
| KR20190055992A (ko) * | 2017-11-16 | 2019-05-24 | 한국세라믹기술원 | 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법 |
| KR102038552B1 (ko) * | 2017-11-16 | 2019-10-30 | 한국세라믹기술원 | 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법 |
| WO2020071605A1 (ko) * | 2018-10-02 | 2020-04-09 | 연세대학교 산학협력단 | 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법 |
| WO2024043625A1 (ko) * | 2022-08-24 | 2024-02-29 | 경상국립대학교산학협력단 | 다층 전이금속 디칼코게나이드 박막의 표면특성 및 두께 제어방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101348059B1 (ko) | 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 | |
| US9184270B2 (en) | Graphene based field effect transistor | |
| TWI691081B (zh) | 用於半導體表面氣相硫鈍化之系統及方法 | |
| TWI631604B (zh) | 使用NH<sub>4</sub>F的N型摻雜石墨烯及電組件的製造方法，由該方法製成的石墨烯及電組件 | |
| KR101464173B1 (ko) | 전이금속 칼코겐화합물 박막 형성 방법 | |
| TW201725281A (zh) | 以ｐｅａｌｄ於溝槽中沉積介電膜的方法 | |
| US10147603B2 (en) | Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment | |
| JP2009506207A (ja) | バナジウム酸化物薄膜の製造方法 | |
| TW200636827A (en) | Silicon oxide cap over high dielectric constant films | |
| WO2005050715A3 (en) | Nitridation of high-k dielectric films | |
| JP2007281181A (ja) | 半導体装置の製造方法 | |
| KR101521555B1 (ko) | 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| JP5759398B2 (ja) | ダイヤモンド電界効果トランジスタ及びその作成方法 | |
| US9099336B2 (en) | Semiconductor device and fabricating method thereof | |
| CN110616413A (zh) | 一种基于原子层沉积工艺的大面积二硫化铪薄膜制备方法 | |
| JP2016515162A5 (ko) | ||
| US20110254060A1 (en) | Metal Gate Structure and Fabricating Method thereof | |
| JP2006253440A (ja) | 半導体装置の製造方法および半導体装置 | |
| Park et al. | Effect of Al2O3 passivation layer on the stability of aluminum-indium-zinc oxide thin film transistors | |
| JP2004266263A (ja) | 半導体装置の製造方法 | |
| CN107331602A (zh) | 一种金刚石材料表面空穴浓度提高方法 | |
| Chan et al. | Nonvolatile Memory Effect in Indium Gallium Arsenide-Based Metal–Oxide–Semiconductor Devices Using II–VI Tunnel Insulators | |
| US9966447B2 (en) | Method of manufacturing semiconductor device by plasma treatment and heat treatment, and semiconductor device | |
| US20140273519A1 (en) | Hydrogen-plasma process for surface preparation prior to insulator deposition on compound semiconductor materials | |
| US20130168747A1 (en) | Semiconductor Device and Method for Manufacturing A Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160928 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |