KR101900045B1 - 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터 - Google Patents

고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터 Download PDF

Info

Publication number
KR101900045B1
KR101900045B1 KR1020170055578A KR20170055578A KR101900045B1 KR 101900045 B1 KR101900045 B1 KR 101900045B1 KR 1020170055578 A KR1020170055578 A KR 1020170055578A KR 20170055578 A KR20170055578 A KR 20170055578A KR 101900045 B1 KR101900045 B1 KR 101900045B1
Authority
KR
South Korea
Prior art keywords
layer
channel
transistor
substrate
source
Prior art date
Application number
KR1020170055578A
Other languages
English (en)
Inventor
안종현
박용주
탄모이 다스
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170055578A priority Critical patent/KR101900045B1/ko
Application granted granted Critical
Publication of KR101900045B1 publication Critical patent/KR101900045B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 (a) 절연층이 형성된 기판을 준비하는 단계; (b) 기판상에 소스/드레인 전극을 형성하는 단계; (c) 기판의 채널영역과 소스/드레인 전극 상에 전이금속 칼코게나이드(transition metal dichalcogenides)을 포함하는 채널층을 형성하는 단계; 및 (d) 채널층 상에 원자층 증착(atomic layer deposition)으로 알루미나(Al2O3) 절연층을 형성하여 상기 채널층을 도핑하는 단계;를 포함하고, 도핑에 의하여 채널영역이 전자도핑되고, 소스/드레인 전극의 채널층과의 접촉부가 전자도핑되는, 트랜지스터의 제조방법에 관한 것이다. 이에 의하여, 본 발명의 칼코게나이드 채널층을 포함하는 트랜지스터의 제조방법은 고유전율 유전체를 이용하여 전자적 채널 도핑을 함에 있어서, 소스/드레인 전극 형성과 채널 형성 순서를 변경하고, 원자층 증착방법을 도핑방법으로 도입함으로써 채널영역뿐만 아니라 전극 접촉을 형성하는 부분까지 도핑효과를 발생시켜 전자이동도를 증가시킬 수 있다.

Description

고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터{METHOD FOR MANUFACTURING TRANSISTER COMPRISING TRANSITION METAL CHALCOGENIDES CHANNEL USING DIELECTRIC WITH HIGH DIELECTRIC CONSTANT AND TRANSISTER MANUFACTURED BY THE SAME}
본 발명은 전이금속 칼코게나이드 채널을 포함하는 트랜지스터의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터에 관한 것으로, 더욱 상세하게는 소스/ 드레인 전극을 형성한 후 채널을 형성하고, 고유전율의 유전체를 기판과 절연층으로 사용하여 전자도핑함으로써 전자이동도를 증가시키고, 채널저항과 접촉저항을 모두 낮출 수 있는 전이금속 칼코게나이드 채널을 포함하는 트랜지스터의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터에 관한 것이다.
2차원 물질로 분류되는 전이금속 칼코게나이드(Transition Metal chalcogenides, TMDs)는 다음 세대의 전자 또는 광전자 공학에 따른 디바이스에 요구되는 뛰어난 물성을 나타낸다. 전이금속 칼코게나이드는 다층구조로서 층간 반데르발스의 힘에 의해 결합되어 있어 점착제 등을 통하여 기계적인 박리가 용이한 성질이 있다.
전이금속 칼코게나이드 중 이황화몰리브덴 채널층을 갖는 트랜지스터의 전하이동도는 높은 채널 저항에 의해 제약을 받는 문제점이 있다. 이황화몰리브덴 트랜지스터는 금속과의 접합 부분의 생기는 쇼트키 접합(Schottky junction)에 의하여 높은 컨택 저항을 가지며, 이는 전자이동도를 저하시키는 요인이 될 수 있다. 또한, 이황화몰리브덴 트랜지스터는 기판의 거칠기(roughness), 트랩되어 있는 전하 등에 의해 전자 산란 현상이 발생할 수 있으며, 이 또한 전자이동도를 저하시키는 요인이 될 수 있다.
이와 같은 이황화몰리브덴 트랜지스터의 채널 저항 및 컨택 저항을 낮추기 위하여 K이온, PEI, BV를 이황화 몰리브덴 채널 위에 코팅하는 화학적 도핑 방법이 시도되었으나, 사용 시간 경과에 따라 그 효과가 급격히 저하되는 문제점이 있어 장기적 고속 소자에 사용하는 것은 바람직하지 않다.
한편, 고유전율 유전체 중 하나인 TiO2의 전자적 도핑효과를 통해 접촉 저항을 낮추고 전자 이동도를 증가시킨 연구가 보고된 바 있으나, 이에 따라 제조된 트랜지스터는 과도한 전자적 도핑으로 인해 점멸비(On/Off ratio)가 ~10을 나타내었다. 이는 스위칭 소자로 사용하기에 적합하지 않음을 보여주는 것이다.
이에 따라, 채널 영역뿐 아니라 채널과 소스/드레인 전극의 접촉을 형성하는 부분까지 도핑효과를 부여하여 채널 저항과 컨택 저항을 동시에 낮추며, 과도하지 않은 전자 도핑으로 스위칭 소자로 사용하기 적합한 이황화몰리브덴 트랜지스터 등의 전이금속 칼코게나이드 트랜지스터를 제조하는 기술이 요구되고 있다. 또한, 기판의 거칠기나 트랩된 전하에 따른 산란효과를 줄여 히스테리시스를 효과적으로 줄일 수 있는 이황화몰리브덴 트랜지스터 등의 전이금속 칼코게나이드 트랜지스터를 제조하는 기술이 필요한 실정이다.
한국공개특허 제10-2014-0107833호
NATURE NANOTECHNOLOGY | VOL 9 | APRIL 2014
본 발명의 목적은 고유전율 유전체를 이용하여 전자적 채널 도핑을 함에 있어서, 종래의 채널형성 후 소스/드레인 전극을 형성하는 공정순서를 채용하지 않고, 소스/드레인 전극 형성한 후 채널을 형성하는 방식을 취함과 동시에 원자층 증착방법을 도핑방법으로 도입함으로써 채널영역뿐만 아니라 전극 접촉을 형성하는 부분까지 도핑효과를 발생시켜 전자이동도가 증가되고, 채널저항과 접촉저항을 동시에 낮출 수 있는 칼코게나이드 채널층을 포함하는 트랜지스터의 제조방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 고유전율 유전체를 기판으로도 사용함으로써 기판의 러프니스나 기판에 트랩된 전하에 의한 산란 효과를 줄임으로써 효과적으로 히스테리시스를 줄일 수 있는 칼코게나이드 채널층을 포함하는 트랜지스터를 제공하는 데 있다.
또한, 본 발명의 다른 또 하나의 목적은 희생층을 사용하여 안정적인 용액 전사 방법을 통해 유연 플라스틱 기판 위에서 안정적인 전기적인 특성을 지닌 이황화 몰리브덴 트랜지스터 등의 칼코게나이드 채널층을 포함하는 유연 트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 일 측면에 따르면,
(a) 절연층이 형성된 기판을 준비하는 단계; (b) 상기 기판상에 소스/드레인 전극을 형성하는 단계; (c) 상기 기판의 채널영역과 상기 소스/드레인 전극 상에 전이금속 칼코게나이드(transition metal dichalcogenides)를 포함하는 채널층을 형성하는 단계; 및 (d) 상기 채널층 상에 절연층을 형성하여 상기 채널층을 도핑하는 단계;를 포함하고, 상기 도핑에 의하여 상기 채널영역이 전자도핑되고, 상기 소스/드레인 전극과 채널층의 접촉부가 전자도핑되는, 트랜지스터의 제조방법이 제공된다.
상기 전이금속 칼코게나이드는 이황화 몰리브덴(MoS2), 몰리브덴 디셀레나이드(MoSe2), 몰리브덴 텔루라이드(MoTe2), 텅스텐 디셀레나이드(WSe2) 및 틴 셀레나이드(SnSe2) 중에서 선택된 어느 하나일 수 있다.
바람직하게는, 상기 전이금속 칼코게나이드는 이황화 몰리브덴(MoS2)일 수 있다.
상기 채널층은 단일층, 이중층 및 다층 중에서 선택된 어느 하나일 수 있다.
단계 (a) 또는 (d)의 상기 절연층은 각각 독립적으로 알루미나(Al2O3), 실리카(SiO2), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), 징크옥사이드(ZnO) 및 타이타늄 옥사이드(TiO2) 중에서 선택된 어느 하나일 수 있다.
바람직하게는, 단계 (a) 또는 (d)의 상기 절연층은 알루미나(Al2O3)일 수 있다.
상기 소스/드레인 전극은 Au, Cr, Pt, Al, Ag, Ni, 및 Cu 중에서 선택된 1종 이상일 수 있다.
상기 소스/드레인 전극은 포토리소그래피 공정에 의하여 형성될 수 있다.
상기 전이금속 칼코게나이드는 단일층 또는 다층 구조일 수 있다.
단계 (d)의 상기 절연층은 원자층 증착(atomic layer deposition)에 따라 형성될 수 있다.
단계 (d)의 상기 원자층 증착은 열적 원자층 증착(Thermal ALD), 플라즈마 향상 원자층 증착(Plasma-enhanced ALD), 및 라디칼 향상 원자층 증착(Radical-enhanced ALD) 중에서 선택된 어느 하나에 의해 수행될 수 있다.
상기 트랜지스터는 탑 게이트형 또는 바텀 게이트형일 수 있다.
단계 (a)의 상기 절연층이 형성된 기판은 절연층/패시베이션층/희생층/지지층으로 이루어질 수 있다.
상기 방법에 따라 제조된 트랜지스터에서 상기 희생층을 제거한 후 유연기판에 전사시킴으로써 유연(flexible) 트랜지스터를 제조할 수 있다.
상기 유연기판은 폴리이미드, 폴리에틸렌, 폴리에테르, 폴리비닐 알코올(PVA), 폴리에틸렌옥사이드(PEO), 폴리스티렌(PS), 폴리카프로락톤(PCL), 폴리아크릴로니트릴(PAN), 폴리(메틸메타크릴레이트)(PMMA), 폴리(비닐리덴 플루오라이드)(PVDF), 폴리아닐린(PANI), 폴리비닐클로라이드(PVC), 나일론, 폴리(아크릴산), 폴리(클로로 스티렌), 폴리(디메틸 실록산), 폴리(에테르 이미드), 폴리(에테르 술폰), 폴리(알킬 아크릴레이트), 폴리(에틸 아크릴레이트), 폴리(에틸 비닐 아세테이트), 폴리(에틸-co-비닐 아세테이트), 폴리(에틸렌 테레프탈레이트), 폴리(락트산-co-글리콜산), 폴리(메타크릴산)염, 폴리(메틸 스티렌), 폴리(스티렌 술폰산)염, 폴리(스티렌 술포닐 플루오라이드), 폴리(스티렌-co-아크릴로니트릴), 폴리(스티렌-co-부타디엔), 폴리(스티렌-co-디비닐 벤젠), 폴리(비닐 아세테이트), 폴리락타이드, 폴리(비닐 알콜), 폴리아크릴아미드, 폴리벤즈이미다졸, 폴리카보네이트, 폴리(디메틸실록산-co-폴리에틸렌옥사이드), 폴리(에테르에테르케톤), 폴리에틸렌이민, 폴리이소프렌, 폴리락타이드, 폴리프로필렌, 폴리술폰, 폴리우레탄, 폴리(비닐피로리돈), 폴리(페닐렌 비닐렌) 및 폴리(비닐 카바졸) 중에서 선택된 1종 이상을 포함할 수 있다.
(e) 단계 (d)에서 형성된 절연층상에 게이트 전극과 패시베이션층을 순차적으로 형성하는 단계;를 추가로 수행할 수 있다.
본 발명의 다른 하나의 측면에 따르면,
상술한 방법에 따라 제조된 트랜지스터가 제공된다.
본 발명의 또 다른 하나의 측면에 따르면,
상기 트랜지스터를 포함하는 전자소자가 제공된다.
본 발명의 칼코게나이드 채널층을 포함하는 트랜지스터의 제조방법은 고유전율 유전체를 이용하여 전자적 채널 도핑을 함에 있어서, 종래의 채널형성 후 소스/드레인 전극을 형성하는 공정순서를 채용하지 않고, 소스/드레인 전극 형성한 후 체널을 형성하는 방식을 취함과 동시에 원자층 증착방법을 도핑방법으로 도입함으로써 채널영역뿐만 아니라 전극 접촉을 형성하는 부분까지 도핑효과를 발생시켜 전자이동도를 증가시킬 수 있다.
또한, 본 발명의 칼코게나이드 채널층을 포함하는 트랜지스터는 고유전율 유전체를 기판으로도 사용함으로써 기판의 러프니스나 기판에 트랩된 전하에 의한 산란 효과를 줄임으로써 효과적으로 히스테리시스를 줄일 수 있다.
또한, 본 발명의 칼코게나이드 채널층을 포함하는 트랜지스터의 제조방법은 희생층을 사용하여 안정적인 용액 전사 방법을 통해 유연 플라스틱 기판 위에서 안정적인 전기적인 특성을 지닌 칼코게나이드 채널층을 포함하는 트랜지스터를 전사하는 유연 트랜지스터를 제조할 수 있다.
도 1은 실시예 1에 따라 제조된 이황화몰리브덴 트랜지스터의 3차원 개략도이다.
도 2는 각각 실시예 1에 따라 제조된 이황화몰리브덴 트랜지스터의 개략적인 단면도이다.
도 3은 Al2O3 증착 전후 이황화 몰리브덴의 라만 스펙트럼을 나타낸 것이다.
도 4는 Al2O3 증착 전후 이황화 몰리브덴의 PL(photoluminescence) 스펙트럼을 나타낸 것이다.
도 5는 실시예 2에 따른 바텀 게이트형 이황화 몰리브덴 트랜지스터의 Al2O3 증착 전후의 전달 특성 커브를 나타낸 것이다.
도 6은 바텀 게이트형 이황화 몰리브덴 트랜지스터의 Al2O3 증착 전후의 출력 특성 커브를 나타낸 것이다.
도 7은 실시예 2 및 3에 따라 제조된 이황화 몰리브덴의 이력 곡선을 나타낸 것이다.
도 8은 Al2O3 층이 야기한 전자적 도핑에 의해 채널 저항 및 접촉 저항이 감소하는 것을 보여주는 개념도이다.
도 9는 이황화 몰리브덴 트랜지스터의 접촉 저항 및 채널 저항을 TLM(Transfer length method)에 따라 분석한 결과를 나타낸 것이다.
도 10은 실시예 1에 따라 제조된 100개의 탑 게이트형 유연 트랜지스터의 특성을 분석한 결과이다.
도 11은 실시예 1에 따라 제조된 500개의 탑 게이트형 유연 트랜지스터의 특성에 대한 히스토그램이다.
이하에서, 본 발명의 여러 측면 및 다양한 구현예에 대해 더욱 구체적으로 설명한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하도록 한다.
그러나, 이하의 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명의 트랜지스터의 제조방법에 대해 설명하도록 한다.
먼저, 절연층이 형성된 기판을 준비한다(단계 a).
상기 절연층은 알루미나(Al2O3), 실리카(SiO2), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), 징크옥사이드 (ZnO), 타이타늄 옥사이드(TiO2) 등일 수 있으나, 알루미나(Al2O3)일 수 있으나, 본 발명의 범위가 여기에 한정되지 않으며 트랜지스터에 사용될 수 있는 모든 절연체가 가능하다.
이후, 상기 기판상에 소스/ 드레인 전극을 형성한다(단계 b).
상기 소스/드레인 전극은 Au, Cr, Pt, Al, Ag, Ni, Cu 등일 수 있으나, 본 발명의 범위가 여기에 한정되지 않으며, 공지된 소스/드레인 전극의 재료는 모두 사용될 수 있다.
상기 소스/드레인 전극은 포토리소그래피 공정에 의하여 형성될 수 있다.
다음으로, 상기 기판의 채널영역과 상기 소스/ 드레인 전극 상에 전이금속 칼코게나이드( transition metal dichalcogenides)을 포함하는 채널층을 형성한다(단계 c).
상기 전이금속 칼코게나이드는 이황화 몰리브덴(MoS2), 몰리브덴 디셀레나이드(MoSe2), 몰리브덴 텔루라이드(MoTe2), 텅스텐 디셀레나이드(WSe2), 틴 셀레나이드(SnSe2) 등일 수 있으나, 이황화 몰리브덴(MoS2)인 것이 바람직하다.
상기 전이금속 칼코게나이드는 단일층, 이중층 또는 다층 구조일 수 있다.
이후, 상기 채널층 상에 절연층을 형성하여 상기 채널층을 전자도핑한다 (단계 d).
상기 절연층의 형성은 원자층 증착(atomic layer deposition)에 따라 수행되는 것이 바람직하나, 본 발명의 범위가 여기에 한정되지 않으며 통상적으로 사용되는 절연막 증착 공정은 모두 본 발명에 적용될 수 있다.
상기 원자층 증착은 열적 원자층 증착(Thermal ALD), 플라즈마 향상 원자층 증착(Plasma-enhanced ALD), 및 라디칼 향상 원자층 증착(Radical-enhanced ALD) 중에서 선택된 어느 하나에 의해 수행될 수 있다.
상기 도핑에 의하여 상기 채널영역이 도핑됨과 동시에, 상기 소스/드레인 전극의 채널층과의 접촉부도 전자도핑될 수 있다. 이에 따라 채널 저항과 접촉 저항 모두 감소될 수 있다.
상기 절연층은 알루미나(Al2O3), 실리카(SiO2), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), 징크옥사이드 (ZnO), 타이타늄 옥사이드(TiO2) 등일 수 있으나, 알루미나(Al2O3)인 것이 바람직하나. 본 발명의 범위가 여기에 한정되지 않으며 본 기술분야에서 사용되는 절연막 재료들은 모두 사용될 수 있다.
단계 (d)의 절연층이 형성된 후, 상기 절연층상에 게이트 전극을 형성하여 탑 게이트형의 트랜지스터를 제조할 수 있다. 그러나 탑 게이트형 트랜지스터의 제조는 하나의 예시에 불과하여 본 발명의 범위가 여기에 한정되지 않으며, 경우에 따라 단계 (a)의 기판을 게이트 전극으로 구성하여 바텀 게이트형 트랜지스터를 제조할 수도 있다.
상기 게이트 전극은 상기 게이트 전극은 백금과 같은 금속 전극이나, 도핑된 실리콘, ITO, In2O3, SnO2, ZnO, Ga이 도핑된 ZnO, Al이 도핑된 ZnO, Sb가 도핑된 SnO2 등의 도전성 물질을 적용할 수 있으나 본 발명의 범위가 여기에 한정되지 않는다.
이와 같은 본 발명의 트랜지스터의 제조방법을 이용하여 유연(flexible) 트랜지스터를 제조할 수 있다.
이와 같은 경우, 유연한 기판에 전사시키는 과정이 필요하므로, 단계 (a)의 상기 절연층이 형성된 기판은 절연층/패시베이션층/희생층/지지층으로 이루어진 것을 사용하는 것이 바람직하다.
상기 방법에 따라 제조된 트랜지스터에서 상기 희생층을 제거한 후 유연기판에 전사시킴으로써 유연(flexible) 트랜지스터를 제조할 수 있다.
상기 유연기판은 폴리이미드, 폴리에틸렌, 폴리에테르, 폴리비닐 알코올(PVA), 폴리에틸렌옥사이드(PEO), 폴리스티렌(PS), 폴리카프로락톤(PCL), 폴리아크릴로니트릴(PAN), 폴리(비닐리덴 플루오라이드)(PVDF), 폴리아닐린(PANI), 폴리비닐클로라이드(PVC), 나일론, 폴리(아크릴산), 폴리(클로로 스티렌), 폴리(디메틸 실록산), 폴리(에테르 이미드), 폴리(에테르 술폰), 폴리(알킬 아크릴레이트), 폴리(에틸 아크릴레이트), 폴리(에틸 비닐 아세테이트), 폴리(에틸-co-비닐 아세테이트), 폴리(에틸렌 테레프탈레이트), 폴리(락트산-co-글리콜산), 폴리(메타크릴산)염, 폴리(메틸 스티렌), 폴리(스티렌 술폰산)염, 폴리(스티렌 술포닐 플루오라이드), 폴리(스티렌-co-아크릴로니트릴), 폴리(스티렌-co-부타디엔), 폴리(스티렌-co-디비닐 벤젠), 폴리(비닐 아세테이트), 폴리락타이드, 폴리(비닐 알콜), 폴리아크릴아미드, 폴리벤즈이미다졸, 폴리카보네이트, 폴리(디메틸실록산-co-폴리에틸렌옥사이드), 폴리(에테르에테르케톤), 폴리에틸렌이민, 폴리이소프렌, 폴리락타이드, 폴리프로필렌, 폴리술폰, 폴리우레탄, 폴리(비닐피로리돈), 폴리(페닐렌 비닐렌), 폴리(비닐 카바졸) 등일 수 있다.
다음으로, 단계 (d)에서 형성된 절연층상에 게이트 전극과 패시베이션층을 순차적으로 형성한다(단계 e).
본 발명은 상술한 방법에 따라 제조된 트랜지스터를 제공한다.
또한, 본 발명은 상기 트랜지스터를 포함하는 전자소자를 제공한다.
[실시예]
실시예 1: 탑 게이트형 이황화몰리브덴 유연 트랜지스터
도 1과 도 2는 각각 실시예 1에 따라 제조된 이황화몰리브덴 트랜지스터의 3차원 개략도와 단면도이다. 이하, 도 1과 도 2를 참조하여 실시예 1에 따른 CMOS 인버터 제조공정을 설명하도록 한다. Al2O3/SU-8/PMMA/Si 기판 위에 Cr/Au(2.5/25 nm) 전극을 포토리소그래피 공정 및 lift-off 프로세스를 통하여 형성한 뒤, 대면적으로 합성된 이중층의 MoS2을 전극 및 채널영역 위에 전사하였다. 다시 포토리소그래피 공정을 통해 채널 및 전극영역의 MoS2를 패터닝 한 후 원자층 증착(ALD) 공정을 수행하여 Al2O3를 MoS2 표면 위에 증착하였다. 구체적으로, ALD Al2O3 공정을 위해 TMA(trimethylaluminum)와 H2O를 전구체 및 산화제로 사용하였다. 공정 과정은 전구체 노출 100 ms 동안 전구체 노출 후, 12 s 동안 Ar gas 를 이용한 퍼징을 통해 챔버 내 잔류해 있는 TMA 전구체 제거를 진행하였다. 이후 기판 표면에 흡착된 전구체의 산화를 위해 H2O 산화제를 100 ms 동안 노출시켰다. 이 과정 이후에도 마찬가지로 챔버 내 잔류한 H2O 분자를 제거하기 위해 14 s 동안 퍼징을 진행하였다.
이후, 탑 게이트 전극(Cr(2.5)/Au(30 nm))을 올리고 SU-8을 코팅한후 PMMA 희생층을 에칭한 후 6㎛ 두께의 PET 유연기판 위에 전사하여 유연 이황화 몰리브덴 트랜지스터를 제조하였다.
실시예 2: 바텀 게이트형 이황화 몰리브덴 트랜지스터의 제조
Al2O3/SiO2/Si 기판상을 사용하여 바텀 게이트 형으로 트랜지스터를 제조하고, 탑 게이트 전극을 올리는 과정과 유연기판 위에 전사하는 과정을 생략한 것을 제외하고는 실시예 1과 동일한 방법으로 이황화 몰리브덴 트랜지스터를 제조하였다.
실시예 3: 바텀 게이트형 이황화 몰리브덴 트랜지스터의 제조
SiO2/Si 기판을 사용한 것을 제외하고는 실시예 2와 동일한 방법으로 이황화 트랜지스터를 제조하였다.
[시험예]
시험예 1: Al 2 O 3 증착 전후 이황화 몰리브덴의 라만 및 스펙트럼 분석
도 3은 Al2O3 증착 전후 이황화 몰리브덴의 라만 스펙트럼을 나타낸 것이고, 도 4는 Al2O3 증착 전후 이황화 몰리브덴의 PL(photoluminescence) 스펙트럼을 나타낸 것이다.
도 3 및 도 4에 따르면, 검은색 선은 Al2O3 증착 전 이황화 몰리브덴의 라만 및 광 발광 특성이고, 빨간색 선은 Al2O3 증착 후 이황화 몰리브덴의 라만 및 광 발광 특성을 나타낸 것이다. Al2O3 증착 전 A1g, E2g 피크는 각각 407.6, 385.4 cm-1로 나타났으며, Al2O3 증착 후 A1g 피크는 407 에서 402 cm-1로 이동하는 것으로 나타났다. 이와 같은 결과로 이황화 몰리브덴이 전자적 도핑이 된 것을 확인할 수 있다. 광 발광 특성을 분석하였을 때 라만 스펙트럼에서와 같은 전자적 도핑에 의해 1.88 eV에서 1.85 eV으로 약 30meV 만큼 피크의 위치가 변하는 것을 확인할 수 있다.
시험예 2: 바텀 게이트형 이황화 몰리브덴 트랜지스터의 Al 2 O 3 증착 전후 전달 특성 및 출력 특성
도 5는 실시예 2에 따른 바텀 게이트형 이황화 몰리브덴 트랜지스터의 Al2O3 증착 전후의 전달 특성 커브를 나타낸 것이고, 도 6은 바텀 게이트형 이황화 몰리브덴 트랜지스터의 Al2O3 증착 전후의 출력 특성 커브를 나타낸 것이다.
도 5 및 도 6에 따르면, Al2O3 증착 후 전자적 도핑 효과로 인하여 On-state 전류가 ~102 배 이상 증가하는 특성을 보여주었고, 문턱전압은 -7 V 에서 -33 V로 이동하는 특성을 나타내었다. 일반적으로 이황화 몰리브덴 트랜지스터는 산소, 물 분자들의 흡착에 의한 전자 산란 현상에 의하여 전자적 이동도가 감소하지만, Al2O3 층의 증착을 통하여 통해 이를 막을 수 있었다. 전자적 도핑에 의하여 전자 이동도는 0.53에서 6.14로 증가하는 것으로 나타났다. 또한, Al2O3 증착된 이황화 몰리브덴 트랜지스터는 1.5mA의 높은 출력(output) 특성을 나타내었다.
시험예 3: 이황화 몰리브덴 트랜지스터의 이력(hysteresis ) 곡선
도 7은 실시예 2 및 3에 따라 제조된 이황화 몰리브덴의 이력 곡선을 나타낸 것이다. 일반적으로 기판의 러프니스 또는 채널과 기판 계면 사이에 속박되어 있는 전하들에 의해 이력이 발생하게 된다. 실시예 2와 같은 Al2O3 샌드위치 구조의 이황화 몰리브덴 트랜지스터는 깨끗한 계면을 형성하므로 실시예 3과 같은 SiO2 기판에서 제조된 이황화 몰리브덴 트랜지스터 보다 상대적으로 작은 이력전압(hysteresis voltage)을 나타내는 것을 확인할 수 있다.
시험예 4: Al 2 O 3 절연체에 의한 채널 저항 및 접촉 저항 변화 분석
도 8은 Al2O3 층이 야기한 전자적 도핑에 의해 채널 저항 및 접촉 저항이 감소하는 것을 보여주는 개념도이다. 또한, 도 9는 본 발명의 실시예 1(탑게이트형) 또는 실시예 2(바텀 게이트형)에 따라 제조된 이황화 몰리브덴 트랜지스터의 접촉 저항 및 채널 저항을 TLM(Transfer length method)에 따라 분석한 결과를 나타낸 것이다. 도 8 및 도 9에 따르면, 바텀 게이트 전압에 따라 접촉 저항을 분석한 결과 Al2O3를 증착하기 전에는 150 V 바텀 게이트 전압에서 56.7±9.1 Ωcm의 높은 접촉저항을 나타내었지만, Al2O3 증착 후 5.9±0.7 Ωcm 의 10배 감소된 낮은 접촉 저항을 나타내었다. 금 전극과 이황화 몰리브덴은 일함수 차에 의하여 언제나 쇼트키 배리어를 발생시키고, 이로 인하여 높은 접촉저항을 나타낸다. 그러나 본 발명의 트랜지스터의 제조방법에서는 Al2O3 증착에 의한 전자적 도핑에 의하여 얇아진 배리어에 의하여 터널전류를 발생시킬 수 있고, 보다 낮은 접촉저항을 가지게 할 수 있다. 채널영역 또한 Al2O3 층에 전자적 도핑에 의하여 감소하게 된다. 증착 전에는 150V 바텀 게이트 전압에서 15.9±10 MΩ/□의 채널 저항을 나타내었으며, Al2O3 증착 후 0.1±0.02 MΩ/□으로 약 140배 감소된 채널 저항을 보여주었다. 탑 게이트형으로 제조된 이황화 몰리브덴 트랜지스터 또한 5.5±0.6Ωcm의 낮은 접촉저항과 66.5±9.5 kΩ/□의 낮은 채널 저항을 나타내었다.
시험예 5: 유연 기판상의 이황화 몰리브덴 트랜지스터의 특성 분석
도 10은 실시예 1에 따라 제조된 100개의 탑 게이트형 유연 트랜지스터의 특성을 분석한 결과이다. 또한, 도 11은 실시예 1에 따라 제조된 500개의 탑 게이트형 유연 트랜지스터의 특성에 대한 히스토그램이다. 도 11에 따르면, 18.1 cm2/Vs의 전자 이동도, 0.93±0.08 V의 히스테리시스 전압, 106의 점멸비(On/Off ratio), 5.09±0.8 V 의 문턱전압을 나타내었다.
이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

Claims (17)

  1. (a) 실리콘(Si) 기판 상에 실리카(SiO2)층, 알루미나(Al2O3) 절연층이 순차적으로 적층된 형태인 Al2O3/SiO2/Si 기판을 준비하는 단계;
    (b) 상기 기판의 알루미나(Al2O3) 절연층 상에 소스/드레인 전극을 형성하는 단계;
    (c) 상기 기판의 채널영역과 상기 소스/드레인 전극 상에 전이금속 칼코게나이드(transition metal dichalcogenides)을 포함하는 채널층을 형성하는 단계; 및
    (d) 상기 채널층 상에 원자층 증착(atomic layer deposition)에 따라 알루미나(Al2O3) 절연층을 형성하여 상기 채널층을 도핑하는 단계;를 포함하고,
    상기 도핑에 의하여 상기 채널영역이 전자도핑되고, 상기 소스/드레인 전극과 채널층의 접촉부가 전자도핑되는, 트랜지스터의 제조방법.
  2. 제1항에 있어서,
    상기 전이금속 칼코게나이드는 이황화 몰리브덴(MoS2), 몰리브덴 디셀레나이드(MoSe2), 몰리브덴 텔루라이드(MoTe2), 텅스텐 디셀레나이드(WSe2) 및 틴 셀레나이드(SnSe2) 중에서 선택된 어느 하나인 것을 특징으로 하는 트랜지스터의 제조방법.
  3. 제2항에 있어서,
    상기 채널층은 단일층, 이중층 및 다층 중에서 선택된 어느 하나인 것을 특징으로 하는 트랜지스터의 제조방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 소스/드레인 전극은 Au, Cr, Pt, Al, Ag, Ni, 및 Cu 중에서 선택된 1종 이상인 것을 특징으로 하는 트랜지스터의 제조방법.
  7. 제1항에 있어서,
    상기 소스/드레인 전극은 포토리소그래피 공정에 의하여 형성되는 것을 특징으로 하는 트랜지스터의 제조방법.
  8. 제1항에 있어서,
    상기 전이금속 칼코게나이드는 단일층 또는 다층 구조인 것을 특징으로 하는 트랜지스터의 제조방법.
  9. 삭제
  10. 제1항에 있어서,
    단계 (d)의 상기 원자층 증착은 열적 원자층 증착(Thermal ALD), 플라즈마 향상 원자층 증착(Plasma-enhanced ALD), 및 라디칼 향상 원자층 증착(Radical-enhanced ALD) 중에서 선택된 어느 하나에 의해 수행되는 것을 특징으로 하는 트랜지스터의 제조방법.
  11. 제1항에 있어서,
    상기 트랜지스터는 탑 게이트형 또는 바텀 게이트형인 것을 특징으로 하는 트랜지스터의 제조방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제1항에 있어서,
    (e) 단계 (d)에서 형성된 절연층상에 게이트 전극과 패시베이션층을 순차적으로 형성하는 단계;를 추가로 수행하는 것을 특징으로 하는 트랜지스터의 제조방법.
  16. 제1항 내지 제3항, 제6항 내지 제8항, 제10항, 제11항 및 제15항 중에서 선택된 어느 한 항의 제조방법에 따라 제조된 트랜지스터.
  17. 제16항에 따른 트랜지스터를 포함하는 전자소자.
KR1020170055578A 2017-04-28 2017-04-28 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터 KR101900045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170055578A KR101900045B1 (ko) 2017-04-28 2017-04-28 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170055578A KR101900045B1 (ko) 2017-04-28 2017-04-28 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터

Publications (1)

Publication Number Publication Date
KR101900045B1 true KR101900045B1 (ko) 2018-09-18

Family

ID=63718404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170055578A KR101900045B1 (ko) 2017-04-28 2017-04-28 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터

Country Status (1)

Country Link
KR (1) KR101900045B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071605A1 (ko) * 2018-10-02 2020-04-09 연세대학교 산학협력단 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법
WO2023018160A1 (ko) * 2021-08-10 2023-02-16 고려대학교 산학협력단 변조도핑 기반의 고이동도 원자층 반도체 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601995B1 (ko) 2005-03-02 2006-07-18 삼성전자주식회사 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법
KR101348059B1 (ko) * 2012-07-06 2014-01-03 성균관대학교산학협력단 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
US20150318401A1 (en) 2012-12-21 2015-11-05 The Regents Of The University Of California Vertically stacked heterostructures including graphene
KR101631008B1 (ko) 2015-01-08 2016-06-16 경희대학교 산학협력단 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601995B1 (ko) 2005-03-02 2006-07-18 삼성전자주식회사 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법
KR101348059B1 (ko) * 2012-07-06 2014-01-03 성균관대학교산학협력단 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
US20150318401A1 (en) 2012-12-21 2015-11-05 The Regents Of The University Of California Vertically stacked heterostructures including graphene
KR101631008B1 (ko) 2015-01-08 2016-06-16 경희대학교 산학협력단 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020071605A1 (ko) * 2018-10-02 2020-04-09 연세대학교 산학협력단 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법
KR20200038074A (ko) * 2018-10-02 2020-04-10 연세대학교 산학협력단 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법
KR102138004B1 (ko) * 2018-10-02 2020-07-27 연세대학교 산학협력단 능동형 유기 발광 소자 디스플레이 장치 및 이의 제조방법
US11233107B2 (en) * 2018-10-02 2022-01-25 Industry-Academic Cooperation Foundation, Yonsei University Active matrix organic light-emitting diode display device and method of manufacturing the same
WO2023018160A1 (ko) * 2021-08-10 2023-02-16 고려대학교 산학협력단 변조도핑 기반의 고이동도 원자층 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
JP6130104B2 (ja) 複層のゲート絶縁層を備えたグラフェン電子素子
CN103140920B (zh) 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
US9318573B2 (en) Field effect transistor having germanium nanorod and method of manufacturing the same
US20180268970A1 (en) Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
KR100857455B1 (ko) 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
JP2007073705A (ja) 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2009194351A (ja) 薄膜トランジスタおよびその製造方法
KR20100054074A (ko) 투명 전자소자용 투명 메모리.
US11832458B2 (en) Tunable doping of carbon nanotubes through engineered atomic layer deposition
JP2010027808A (ja) 電界効果型トランジスタ及びその製造方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
KR101900045B1 (ko) 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
CN104347813B (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
KR20120068598A (ko) 멤리스터 장치 및 그 제조 방법
JP3819793B2 (ja) 成膜方法及び半導体装置の製造方法
KR101904383B1 (ko) 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법
JP2015508569A (ja) ダイヤモンドの基板にｍｏｓ積層体を製造する方法
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
CN110323277B (zh) 场效应晶体管及其制备方法
JP2008053554A (ja) 電子デバイスとその製造方法
TWI362127B (en) Low-voltage organic thin film transistor and fabrication method thereof
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
CN111129150B (zh) 一种铁电薄膜晶体管及其制造方法
KR101318418B1 (ko) 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant