CN110323277B - 场效应晶体管及其制备方法 - Google Patents

场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN110323277B
CN110323277B CN201810264930.6A CN201810264930A CN110323277B CN 110323277 B CN110323277 B CN 110323277B CN 201810264930 A CN201810264930 A CN 201810264930A CN 110323277 B CN110323277 B CN 110323277B
Authority
CN
China
Prior art keywords
semiconductor
layer
intercalation
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810264930.6A
Other languages
English (en)
Other versions
CN110323277A (zh
Inventor
徐慧龙
肖祥
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810264930.6A priority Critical patent/CN110323277B/zh
Publication of CN110323277A publication Critical patent/CN110323277A/zh
Application granted granted Critical
Publication of CN110323277B publication Critical patent/CN110323277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种场效应晶体管，包括：衬底层；石墨烯沟道层，所述石墨烯沟道层设置于衬底层的上表面；源电极和漏电极，所述源电极和所述漏电极设置于所述石墨烯沟道层的上表面，且所述源电极与所述漏电极之间具有间隔；栅介质层，所述栅介质层设置于所述石墨烯沟道层的上表面，且位于所述源电极和所述漏电极之间；半导体插层，所述半导体插层设置于所述栅介质层的上表面，且所述半导体插层与所述源电极和所述漏电极均不接触；栅电极，所述栅电极设置于所述半导体插层的上表面。本申请实施例的技术方案，既能够提高以石墨烯为沟道层的晶体场效应管的饱和电流特性，又能够保留石墨烯迁移率高的特性，并且在工艺上易于规模制备。

Description

场效应晶体管及其制备方法
技术领域
本申请涉及半导体器件及其制造领域，并且更具体地，涉及一种场效应晶体管及其制备方法。
背景技术
石墨烯是一种具有高载流子迁移率的二维材料，其电子和空穴的迁移率在室温下均可以达到105cm2/Vs，比硅材料中的电子、空穴的迁移率高1-2个数量级。超高的迁移率特性意味着其具有高频应用的潜力，以石墨烯为沟道的射频晶体管和电路也在实验中被广泛研究。
然而，尽管其载流子迁移率很高，但是到目前为止，石墨烯射频晶体管和电路的实际工作频率和增益都还很低。例如，国际商业机器公司（International BusinessMachines Corporation，IBM）报道的石墨烯放大器、混频器、接收机电路的工作频率只有4GHz左右，增益不到5dB。
由于石墨烯的带隙为零，以石墨烯为沟道层的场效应晶体管不会出现类似于硅场效应晶体管的沟道夹断区。因此，以石墨烯为沟道层的场效应晶体管的漏电极的电流饱和特性较差，或者，其漏电极的输出电阻较小，从而限制了其在器件中的应用。
发明内容
本申请提供一种场效应晶体管及其制备方法，能够改善以石墨烯为沟道层的场效应晶体管的电流饱和特性。
第一方面，提供了一种场效应晶体管，包括：衬底层；石墨烯沟道层，所述石墨烯沟道层设置于所述衬底层的上表面；
源电极和漏电极，所述源电极和所述漏电极设置于所述石墨烯沟道层的上表面，且所述源电极与所述漏电极之间具有间隔；
栅介质层，所述栅介质层设置于所述石墨烯沟道层的上表面，且位于所述源电极和所述漏电极之间；
半导体插层，所述半导体插层设置于所述栅介质层的上表面，且所述半导体插层与所述源电极和所述漏电极均不接触；
栅电极，所述栅电极设置于所述半导体插层的上表面。
因此，在本申请实施例的技术方案中，通过在场效应晶体管中引入半导体插层，该半导体插层设置于所述栅介质层的上表面，在漏电极-栅电极电压差的作用下该半导体插层在场效应晶体管中起到了电容的作用，控制场效应晶体管中电荷的分布，从而改善场效应晶体管的电流饱和特性。其次，沟道层采用单层石墨烯材料，保留了石墨烯材料的高迁移率的特性。本申请实施例的场效应晶体管既能够提高以石墨烯为沟道层的场效应晶体管的饱和电流特性，又能够保留石墨烯高迁移的特性。
结合第一方面，在第一方面的某些实现方式中，所述衬底层可以为绝缘衬底层。
结合第一方面，在第一方面的某些实现方式中，所述栅介质层用于隔离所述石墨烯沟道层和所述半导体插层。
结合第一方面，在第一方面的某些实现方式中，所述半导体插层为连续的半导体薄膜。
在本申请实施例的技术方案中，通过在场效应晶体管中引入半导体插层，该半导体插层起到电容的作用，为了保证该电容均匀的分布于该场效应晶体管，因此采用连续的半导体薄膜。该电容能够控制电荷的分布，从而改善场效应晶体管的电流饱和特性。
结合第一方面，在第一方面的某些实现方式中，所述半导体插层的厚度不超过10nm。
结合第一方面，在第一方面的某些实现方式中，所述半导体薄膜为铟镓锌氧化物IGZO或氧化锌ZnO的薄膜。
结合第一方面，在第一方面的某些实现方式中，所述栅电极为金属-半导体堆叠结构。
结合第一方面，在第一方面的某些实现方式中，当所述场效应晶体管为N型场效应晶体管时，所述半导体插层的材料为P型掺杂的半导体材料。
结合第一方面，在第一方面的某些实现方式中，当所述场效应晶体管为P型场效应晶体管时，所述半导体插层的材料为N型掺杂的半导体材料。
本申请实施例提供的场效应晶体管，通过引入半导体插层从而能够改善以石墨烯为沟道的场效应晶体管的电流饱和特性。此外，能够根据不同的半导体插层材料的掺杂类型，形成不同类型的场效应晶体管。
第二方面，提供了一种场效应晶体管的制备方法，包括：在衬底层的上表面制备石墨烯沟道层；
在所述石墨烯沟道层上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到源电极区域和漏电极区域；分别在所述源电极区域和所述漏电极区域形成源电极和漏电极，去除所述光刻胶，得到具有所述源电极和所述漏电极的第一结构。在所述第一结构上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到栅介质区域；
在所述栅介质区域形成栅介质层，去除所述光刻胶，得到具有栅介质层的第二结构；在所述第二结构上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到半导体插层区域；
在所述半导体插层区域形成半导体插层，去除所述光刻胶，得到具有所述半导体插层的第三结构。在所述第三结构上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到栅电极区域；
在所述栅电极区域形成栅电极，去除所述光刻胶，得到具有所述栅电极的第四结构；
通过氧离子刻蚀去除所述第四结构中被所述源电极、所述漏电极和所述栅介质层覆盖的石墨烯，形成具有所述衬底层、所述石墨烯沟道层、所述源电极、所述漏电极、所述栅介质层、所述半导体插层和所述栅电极的场效应晶体管。
因此，在本申请实施例的技术方案中，通过在场效应晶体管中引入半导体插层，该半导体插层设置于所述栅介质层的上表面，在漏电极-栅电极电压差的作用下该半导体插层在场效应晶体管中起到了电容的作用，控制场效应晶体管中电荷的分布，从而改善场效应晶体管的电流饱和特性。其次，沟道层采用单层石墨烯材料，保留了石墨烯材料的高迁移率的特性。本申请实施例的场效应晶体管既能够提高以石墨烯为沟道层的晶体场效应管的饱和电流特性，又能够保留石墨烯高迁移的特性；同时，在工艺制备上，避免了工艺制备方法的限制，提供了一种简单、可控、适合批量制备的方法。
结合第二方面，在第二方面的某些实现方式中，所述衬底层可以为绝缘衬底层。
结合第二方面，在第二方面的某些实现方式中，所述在所述半导体插层区域形成半导体插层，包括：
通过采用溅射铟镓锌氧化物IGZO的方法形成所述半导体插层。
结合第二方面，在某些实现方式中，所述在所述半导体插层区域形成半导体插层，包括：
通过物理气相沉积铟镓锌氧化物IGZO的方法形成所述半导体插层。
结合第二方面，在第二方面的某些实现方式中，所述在所述半导体插层区域形成半导体插层，包括：
通过采用原子层沉积氧化锌ZnO的方法形成所述半导体插层。
结合第二方面，在第二方面的某些实现方式中，所述在所述半导体插层区域形成半导体插层，包括：
通过物理气相沉积氧化锌ZnO的方法形成所述半导体插层。
结合第二方面，在第二方面的某些实现方式中，所述在所述栅介质区域形成栅介质层，包括：
通过采用蒸镀钇金属并氧化形成栅介质层。
结合第二方面，在第二方面的某些实现方式中，所述在所述栅介质区域形成栅介质层，包括：
通过采用蒸镀铝金属并氧化形成栅介质层。
结合第二方面，在第二方面的某些实现方式中，所述在所述栅电极区域形成栅电极，包括：
通过采用蒸镀或溅射金属形成栅电极。
结合第二方面，在第二方面的某些实现方式中，所述在所述栅电极区域形成栅电极，包括：
通过采用蒸镀或溅射钛合金形成栅电极。
附图说明
图1示出了以石墨烯纳米带为沟道层的场效应晶体管结构的示意图。
图2示出了双层石墨烯的场效应管施加垂直电场的示意图。
图3示出了本申请实施例提供的场效应晶体管结构的一种示意图。
图4示出了本申请实施例提供的场效应晶体管结构的另一示意图。
图5示出了本申请实施例提供的场效应晶体管的漏电极的电流与漏电极-源电极电压差之间的特性曲线。
图6示出了本申请实施例提供的场效应晶体管的漏电极的输出电阻与漏电极-源电极电压差之间的特性曲线。
图7至图14是本申请实施例提供的场效应晶体管制备方法的工艺示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
自1960年金属-氧化物-半导体场效应晶体管（Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET）器件研制成功后，因其具有低功耗、可靠性高、尺寸易于缩小等优点，成为微处理器与半导体存储器等先进集成电路中不可或缺的核心部分，并迅速蓬勃发展。为了增加器件密度、响应速度以及芯片的功能，器件尺寸的按比例缩小是互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）技术长期以来的发展趋势。即根据摩尔定律，芯片的集成度每18个月至2年提高一倍。随着微电子领域器件尺寸的不断减小，硅材料逐渐接近其加工的极限。为延长摩尔定律的寿命，国际半导体工业界纷纷提出超越硅技术，其中最有希望的石墨烯应运而生。
室温下石墨烯电子迁移率大于10000cm2V-1s-1，超过硅、锗等常规的半导体材料，适合制作电子器件。但是本征石墨烯是零带隙的，这造成以石墨烯为沟道层的场效应晶体管的器件开关比低，饱和特性差，也不利于模拟应用。
目前为了提高以石墨烯为沟道层的场效应晶体管的饱和电流特性主要通过以下两种方法。一种为通过将石墨烯沟道层刻蚀成纳米带从而提高以石墨烯为沟道层的场效应晶体管的电流饱和特性；另一种为通过利用AB堆叠双层石墨烯以及外加电场的方法改善以石墨烯为沟道层的场效应晶体管的饱和电流特性。下面将结合附图，对两种方法进行描述。
图1是示出以石墨烯纳米带为沟道层的场效应晶体管结构的示意图。该晶体管结构通过将石墨烯刻蚀成纳米带结构来提升器件电流的饱和特性。
如图1所示，该场效应晶体管自下而上包括：底栅电极1、底栅介质层2、纳米带沟道层3、顶栅介质层4、顶栅电极5、源电极6和漏电极7，其中，该底栅电极1和该顶栅电极5分别与除该场效应晶体管以外的外部电路相连，对该纳米带沟道层3施加垂直的电场。该纳米带沟道层设置于顶栅介质层4和底栅介质层2之间，且与底栅介质层2以及顶栅介质层4表面接触，该纳米带沟道层3是由多条平行间隔开来的双层石墨烯纳米带构成，源电极6和漏电极7分别与该纳米带沟道层3接触。
在图1所示的场效应晶体管结构的示意图中，底栅电极和底栅介质层可以是如图1所示的采用全局底栅结构，换句话说，本申请实施例的底栅电极还可以具有支撑场效应晶体管结构的作用。将衬底和底栅电极的作用合二为一，制备简单。
研究发现，纳米带结构可以切断由于电荷中心导致沟道中存在电子的“短路通道”。目前采用纳米带打开石墨烯带隙的方法，利用的是量子限制效应原理，采用宽度小于10nm的纳米带，在这个尺度下，纳米带的性能、宽度以及边沿态对带隙及迁移率都有较大影响。此外，较窄的石墨烯纳米带在制作上涉及到原子级精度的操控，工艺制备上有一定的难度。
图1所示的场效应晶体管在工艺制备上存在一定的限制。通过将石墨烯刻蚀成纳米带需要原子级别的精度控制，而目前的技术还难以达到这个要求，因而已有实验结果的可重复性很差，具有较大的随机性，并且由于刻蚀过程无法精确控制，石墨烯的载流子迁移率大幅降低。
现有技术中，除了常见的将石墨烯刻蚀成纳米带从而达到打开带隙，使其输出电流呈现明显的饱和趋势之外，另一种常见方法是通过给AB堆叠双层石墨烯施加强电场从而打开一个小的带隙，并进而获得较好的饱和电流特性。
图2示出了双层石墨烯的场效应管施加垂直电场示意图。如图2所示，双层石墨烯夹在两个平行的金属极板之间，其带隙大小随两极板间所施加的电压变化。其中包括，顶栅电极101，顶栅介质层102，双层石墨烯沟道层103，底栅介质层104和底栅电极105。
与常见的石墨烯晶体管相比，图2中的场效应晶体管的主要区别在于，首先其沟道材料是AB堆叠双层石墨烯的沟道层，而常见石墨烯晶体管其沟道为单层石墨烯。AB堆叠双层石墨烯在垂直于石墨烯面内的外加强电场下可以产生一个小的带隙，而单层石墨烯没有这一性质。其次，施加上述“垂直于石墨烯面内的外加强电场”时，往往采用双栅结构，即石墨烯沟道上下表面分别有一层栅介质，两层栅介质上都有栅金属，这两层栅金属上分别施加极性相反的电压。
例如，当图2中的顶栅电压VTG和底栅电压VBG发生变化时，可以打开不到0.1eV的带隙。
但是，目前在工艺制备上单层石墨烯规模生长技术已经较为成熟，AB堆叠双层石墨烯还没有可控生长的方法，难以实现规模制备。
此外，如上所述，AB堆叠双层石墨烯需要在外加强电场下才能产生带隙，通常这一电场强度大约是1V/nm，这已经接近大多数栅介质的击穿电场，因而器件的可靠性难以保证。
由于上述两种方法在工艺上都存在一定的限制。因此，本申请的实施例提供了一种场效应晶体管，通过在场效应晶体管中引入半导体插层，既可以提高以石墨烯为沟道层的场效应晶体管的漏电极电流饱和特性，又保留了石墨烯高迁移率的特性，并且工艺简单、可控，适合批量制备。
下面，将详细描述根据本申请实施例的场效应晶体管及其制备方法。
应理解，本申请实施例提供的基于石墨烯制备的电子器件，可以包括场效应晶体管、传感器、太阳能电池等。为了描述方面，以下将以石墨烯为沟道层的场效应晶体管为例进行描述，本申请并不限于此。
应理解，在本申请的实施例中以石墨烯为沟道层的场效应晶体管采用的为单层石墨烯材料。
应理解，在本申请的各实施例中，在本申请实施例的关于场效应晶体管的描述中，“以石墨烯为沟道层的场效应晶体管”和“石墨烯场效应晶体管”可以通用。
还应理解，在本申请的各实施例中，“第一”、“第二”等仅是为了指代不同的对象，并不表示对指代的对象有其它限定。
图3示出了本申请实施例提供的场效应晶体管结构的一种示意图。本申请中的以石墨烯为沟道层的场效应晶体管，该场效应晶体管的结构设计无需改变石墨烯自身的材料特性，只需要在场效应晶体管中引入一个半导体插层，引入的半导体插层在该石墨烯场效应晶体管中起到电容的作用，从而控制该石墨烯场效应晶体管中移动的电荷数量，改善石墨烯场效应晶体管的电流饱和特性。
如图3所示，该场效应晶体管自下而上包括：衬底层101、石墨烯沟道层10、栅介质层14、源电极12、漏电极13、半导体插层17和栅电极18，其中，石墨烯沟道层10设置于所述衬底层101的上表面且与衬底层101的上表面接触；源电极12和漏电极13设置于所述石墨烯沟道层10的上表面，且与石墨烯沟道层10的上表面接触，且源电极12与漏电极13之间具有间隔；栅介质层14设置于所述石墨烯沟道层10的上表面，且与石墨烯沟道层10的上表面接触，该栅介质层14位于源电极12和漏电极13之间；半导体插层17设置于栅介质层14的上表面，且与栅介质层14的上表面接触，该半导体插层17与源电极12和漏电极13均不接触；栅电极18设置于半导体插层17的上表面，且与半导体插层17的上表面接触。
在本申请的实施例中，衬底层101可以为绝缘衬底层。
在本申请的实施例中，在各个方向上，栅介质层14、半导体插层17和栅电极18尺寸可以均小于石墨烯沟道层10的尺寸。
应理解，栅介质层14用于隔离石墨烯沟道层10与半导体插层17，当石墨烯沟道层10与半导体插层17相接触时，会影响场效应晶体管的电荷分布，因此从各个方向上栅介质层14的尺寸大于或等于半导体插层17的尺寸。
可选地，在本申请的实施例中，栅介质层14可以与源电极12和漏电极13均接触。或者，栅介质层14也可以与源电极12和漏电极13中的任意一个接触。或者，栅介质层14也可以与源电极12和漏电极13均不接触。
可选地，在本申请的实施例中，半导体插层17为连续的半导体薄膜。即在本申请的实施例中，半导体插层17的材料为完整的、中间未中断的连续的半导体薄膜。
需要说明的是，在本申请的实施例中，半导体插层17在场效应晶体管中起到电容的作用，从而控制该石墨烯场效应晶体管中移动的电荷数量。例如，该场效应晶体管为N型场效应晶体管，其处于工作状态时，源电极12为零电位，在漏电极13施加正电压，在栅电极18施加正电压，当漏电极13电压增加而栅电极18电压保持不变时，漏电极-栅电极的电压差随之增加，半导体插层17的靠近漏电极13的部分在漏电极-栅电极电压差VDG的作用下，使半导体插层17中的自由空穴会被逐渐耗尽。因此，半导体插层17在漏电极-栅电极电压差VDG的作用下在该场效应晶体管中起到电容的作用。若该半导体插层17为非连续的半导体薄膜，即半导体插层17的薄膜材料中间出现有中断区域，则在非连续区域该半导体插层17是无法起到电容的作用。因此，在本申请的实施例中，半导体插层17为连续的半导体薄膜。
例如，在本申请的实施例中，半导体插层17可以为铟镓锌氧化物IGZO薄膜。或者，半导体插层17可以为氧化锌ZnO薄膜。本申请对此不作限定。
可选地，在本申请的实施例中，半导体插层17的厚度不超过10nm。
应理解，在本申请的实施例中，半导体插层17的厚度越小越好，考虑到工艺制备的局限性。因此，半导体插层17的厚度不超过10nm，且半导体插层17为连续的半导体薄膜。
可选地，在本申请的实施例中，栅介质层14可以为活泼金属氧化物。
例如，在本申请的实施例中，栅介质层14可以为氧化铝材料。或者，栅介质层14可以为氧化钇材料。本申请对此不作限定。
可选地，在本申请的实施例中，栅电极18采用金属-半导体堆叠结构。
例如，在金属栅电极与石墨烯沟道层之间设置一层二氧化硅绝缘层。
可选地，在本申请的实施例中，当所述场效应晶体管为N型场效应晶体管时，半导体插层17的材料可以为P型掺杂的半导体材料。
需要说明的是，在半导体中有两种载流子，分别为导带中的电子和价带中的空穴。若在某一类半导体的导电性主要以电子导电为主，则该类型的半导体就称为N型半导体。在这类半导体中，参与导电的（即导电载体）主要是带负电的电子，这些电子来自半导体中的施主。凡掺有施主杂质或施主数量多于受主的半导体都是N型半导体。
例如，含有适量五价元素砷、磷、锑等的锗或硅等半导体都是N型半导体。
在本申请的实施例中，当场效应晶体管为N型场效应晶体管时，可以通过在铟镓锌氧化物IGZO薄膜进行P型掺杂形成P型半导体插层。
例如，可以通过在铟镓锌氧化物IGZO薄膜沉积过程中控制氧气的含量来进行P型掺杂。
可选地，在本申请的实施例中，当所述场效应晶体管为P型场效应晶体管时，半导体插层17的材料可以为N型掺杂的半导体材料。
需要说明的是，在半导体中有两种载流子，分别为导带中的电子和价带中的空穴。若在某一类型半导体的导电性主要依靠价带中的空穴，则该类型的半导体就称为P型半导体。在这类半导体中，参与导电的（即电荷载体）主要是带正电的空穴，这些空穴来自半导体中的受主。因此凡掺有受主杂质或受主数量多于施主的半导体都是P型半导体。
例如，含有适量三价元素硼、铟、镓等的锗或硅等半导体就是P型半导体。
在本申请的实施例中，例如，当场效应晶体管为P型场效应晶体管时，可以通过氧化锌ZnO薄膜进行N型掺杂形成N型半导体插层。
例如，在较低温度下用原子沉积方法得到氧化锌ZnO的超氧化物薄膜。
通常N型掺杂的方法主要有：化学气相沉积法，磁控溅射法和溶液法等。
例如，化学气象沉积法，通常采用无机金属盐，氮气和氧气按一定比例，在加热情况下在硅片上进行金属沉积和生长，形成氧化锌ZnO薄膜。
本申请实施例提供的场效应晶体管，通过引入半导体插层从而能够改善以石墨烯为沟道的场效应晶体管的电流饱和特性。此外，能够根据不同的半导体插层材料的掺杂类型，形成不同类型的场效应晶体管。
图4示出了本申请实施例提供的场效应晶体管结构的一种示意图。与图3所示的场效应晶体管相比，图4所示的场效应晶体管包括第一栅介质层14和第二栅介质层15、16，其中第一栅介质层与第二栅介质层的材料可以为相同的。
应理解，在工艺上制备场效应晶体管时，形成栅介质层时其开窗大小可能并不一定刚刚好。因此，会有一部分形成栅介质层的材料沉积在源电极12和漏电极13上形成第二栅介质层15和16。当形成栅介质层时其开窗大小刚刚好时，也可以不存在第二栅介质层15和16。
图4所示的场效应晶体管为石墨烯场效应晶体管，该石墨烯场效应晶体管的结构设计无需改变石墨烯自身的材料特性，只需要引入半导体插层，引入的半导体插层在该石墨烯场效应晶体管中起到电容的作用，从而控制该石墨烯场效应晶体管中移动的电荷数量，改善石墨烯场效应晶体管的电流饱和特性。
如图4所示，该场效应晶体管自下而上包括：衬底层101、石墨烯沟道层10、第一栅介质层14、源电极12、漏电极13、第二栅介质层15和16、半导体插层17和栅电极18，其中，石墨烯沟道层10设置于所述衬底层101的上表面且与衬底层101的上表面接触；源电极12和漏电极13设置于所述石墨烯沟道层10的上表面，且与石墨烯沟道层10的上表面接触，此外，源电极12与漏电极13之间具有间隔；第一栅介质层14设置于所述石墨烯沟道层10的上表面，且与石墨烯沟道层10的上表面接触，该第一栅介质层14位于源电极12和漏电极13之间；半导体插层17设置于第一栅介质层14的上表面，且与第一栅介质层14的上表面接触，该半导体插层17与源电极12和漏电极13均不接触；第二栅介质层15和16分别设置于源电极12和漏电极13的上表面，且分别与源电极12、漏电极13的上表面接触；栅电极18设置于半导体插层17的上表面，且与半导体插层17的上表面接触。
应理解，第一栅介质层14用于隔离石墨烯沟道层10与半导体插层17。因此从各个方向上第一栅介质层14的尺寸大于或等于半导体插层17的尺寸。衬底层101可以为绝缘衬底层。
可选地，在本申请的实施例中，第一栅介质层14可以与源电极12和漏电极13均接触。或者，第一栅介质层14也可以与源电极12和漏电极13中的任意一个接触。或者，第一栅介质层14也可以与源电极12和漏电极13均不接触。
可选地，在本申请的实施例中，半导体插层17为连续的半导体薄膜。
例如，在本申请的实施例中，半导体插层17可以为铟镓锌氧化物IGZO薄膜。或者，半导体插层17可以为氧化锌ZnO薄膜。本申请对此不作限定。
可选地，在本申请的实施例中，半导体插层17的厚度不超过10nm。
应理解，在本申请的实施例中，半导体插层17的厚度越小越好，考虑到工艺制备的局限性。因此，半导体插层17的厚度不超过10nm，且半导体插层17为连续的半导体薄膜。
可选地，在本申请的实施例中，栅介质层14可以为活泼金属氧化物。
例如，在本申请的实施例中，栅介质层14可以为氧化铝材料。或者，栅介质层14可以为氧化钇材料。本申请对此不作限定。
可选地，在本申请的实施例中，栅电极18采用金属-半导体堆叠结构。
例如，在金属栅电极与石墨烯厚道层之间设置一层二氧化硅绝缘层。
可选地，在本申请的实施例中，当所述场效应晶体管为N型场效应晶体管时，半导体插层17的材料可以为P型掺杂的半导体材料。
需要说明的是，在半导体中有两种载流子，分别为导带中的电子和价带中的空穴。若在某一类半导体的导电性主要以电子导电为主，则该类型的半导体就称为N型半导体。在这类半导体中，参与导电的（即导电载体）主要是带负电的电子，这些电子来自半导体中的施主。凡掺有施主杂质或施主数量多于受主的半导体都是N型半导体。
例如，含有适量五价元素砷、磷、锑等的锗或硅等半导体就是N型半导体。
在本申请的实施例中，例如，当场效应晶体管为N型场效应晶体管时，可以通过在半铟镓锌氧化物IGZO薄膜的掺杂形成P型半导体插层。该掺杂可以通过沉积过程中氧气的含量来控制。
可选地，在本申请的实施例中，当所述场效应晶体管为P型场效应晶体管时，半导体插层17的材料可以为N型掺杂的半导体材料。
需要说明的是，在半导体中有两种载流子，分别为导带中的电子和价带中的空穴。若在某一类型半导体的导电性主要依靠价带中的空穴，则该类型的半导体就称为P型半导体。在这类半导体中，参与导电的（即电荷载体）主要是带正电的空穴，这些空穴来自半导体中的受主。因此凡掺有受主杂质或受主数量多于施主的半导体都是P型半导体。
例如，含有适量三价元素硼、铟、镓等的锗或硅等半导体就是P型半导体。
例如，在较低温度下用原子沉积方法得到氧化锌ZnO的超氧化物薄膜。
通常N型掺杂的方法主要有：化学气相沉积法,磁控溅射法和溶液法等。例如，化学气象沉积法，通常采用无机金属盐，氮气和氧气按一定比例，在加热情况下在硅片上进行金属沉积和生长，形成氧化锌ZnO薄膜。
本申请实施例提供的场效应晶体管，通过引入半导体插层从而能够改善以石墨烯为沟道的场效应晶体管的电流饱和特性。此外，能够根据不同的半导体插层材料的掺杂类型，形成不同类型的场效应晶体管。
在本申请的实施例中，如上述图3和图4所示的场效应晶体管，以N型的场效应晶体管为例进行说明。
当该N型的场效应晶体管处于工作状态时，源电极12为零电位，漏电极13施加正电压，栅电极18施加正电压。当漏电极13的电压增加而栅电极18的电压保持不变时，漏电极-栅电极的电压差随之增加，薄层半导体17靠近漏电极13的部分在漏电极-栅电极的电压差VDG的作用下其中的自由空穴会被逐渐耗尽，该部分电荷随电压的变化对应于该半导体插层的量子电容。
量子电容最早是由Surge Luryi在1987年研究铝砷化镓/砷化镓二维电子气系统时提出的。量子电容反映了电子填充体系有限的量子态的过程。
例如，在对体系充电时，体系会积累电荷受泡利不相容原理的限制，载流子从电极板的低能态逐渐向高能态填充时，会造成费米能级的移动，该过程相对于外部电路而言，可等效于一个电容。
在本申请的实施例中，半导体插层17所起到的作用可以看作为量子电容，该量子电容随VDG增大而减小，由于漏电极-栅电极的等效电容CGD可近似认为是该量子电容和氧化层电容的串联。因而，CGD会随着VDG的增大而减小。这意味着石墨烯沟道中靠近漏电极13的载流子浓度将随VDG增大而减小，即出现类似硅场效应晶体管中的沟道夹断区，有利于实现漏电极13的电流饱和特性。
图5和图6所示为根据本申请实施例以100纳米栅长、1微米栅宽、5纳米厚氧化铟镓锌半导体薄膜插层、4纳米厚氧化钇栅介质（相对介电常数10）为例的石墨烯场效应晶体管得到的仿真结果。
图5示出了漏电极13的电流IDS随着漏电极-栅电极的电压差VDG的变化图线，其中，实线代表引入半导体插层17之前石墨烯场效应晶体管的漏电极13的电流IDS随着漏电极-栅电极的电压差VDG的变化图线；方格子线代表引入半导体插层17后石墨烯场效应晶体管的漏电极13的电流IDS随着漏电极-栅电极的电压差VDG的变化图线。
根据图5所示的石墨烯场效应晶体管的仿真结果可以看出，当场效应晶体管结构中引入半导体插层17后，随着漏电极-栅电极的电压差VDG的变化，漏电极13的电流IDS的饱和区域下降，即随着漏电极-栅电极的电压差VDG的增大，能较快的达到电流饱和区。这意味着在场效应晶体管中引入半导体插层17后与未引入半导体插层17的器件相比电流饱和特性得到了明显的改善。
图6示出了漏电极13的输出电阻rds（dVDS/dID）随着漏电极-栅电极的电压差VDG的变化图线，其中，实线代表引入半导体插层17之前石墨烯场效应晶体管的漏电极13的输出电阻rds（dVDS/dID）随着漏电极-栅电极的电压差VDG的变化图线；方格子线代表引入半导体插层17后石墨烯场效应晶体管的漏电极13的输出电阻rds（dVDS/dID）随着漏电极-栅电极的电压差VDG的变化图线。
根据图6所示的石墨烯场效应晶体管的仿真结果可以看出，当场效应晶体管结构中引入半导体插层17后，随着漏电极-栅电极的电压差VDG的变化漏电极13的输出电阻rds为未引入半导体插层17的场效应晶体管的接近2倍以上。
应理解，rds（dVDS/dID）即漏电极13的输出电阻曲线为图5中的图线斜率的倒数。当漏电极13的电流IDS到达饱和区时，其电流增大接近于平缓，此时漏电极13的电流IDS的曲线的斜率接近0，其倒数，即漏电极13的输出电阻，接近无穷大。即当图6中的图线接近于无穷大时，意味着漏电极13的电流IDS达到了饱和区。
根据图5和图6的场效应晶体管的仿真结果可以看出，在本申请的实施例中，通过在石墨烯沟道层的场效应晶体管中引入半导体插层，能够提高了石墨烯场效应晶体管的电流饱和特性。
上文详细描述了根据本申请实施例的场效应晶体管的结构，在本申请中在场效应晶体管中引入半导体插层，改善了石墨烯场效应晶体管的饱和电流特性。应理解，本申请实施例的场效应晶体管可以执行前述本申请实施例的各种方法，即以下制备的场效应晶体管的具体工作过程，可以参考前述方法实施例中的对应过程。
下面将结合图7至图14详细描述本申请实施例提供的场效应晶体管的制备方法。
图7至图14是本申请实施例提供的制备如图4所示的场效应晶体管结构的说明图，应理解，为了说明工艺效果，说明图中并不是按照实际器件结构比例所画，具体制备工艺步骤如下：
步骤1：如图7所示，准备衬底材料，衬底材料可以为绝缘材料，将石墨烯转移到衬底101上形成石墨烯沟道层10。
目前石墨烯的制备方法主要有：微机械剥离法、热解SiC法、化学剥离还原法、刻蚀碳纳米管法以及化学气相沉淀法等。举例来说，利用化学气相沉积（Chemical VaporDeposition，CVD）法制备石墨烯的流程是：首先，将金属箔或载有金属薄膜的基片置于反应炉中；其次，通入甲烷、氢气、氩气的混合气体并将腔体加热到1000℃，使甲烷气体在高温下分解；最后经过快速降温。本申请实施例对制作石墨烯沟道层的方法不作限制。
应理解，在本申请的实施例中，石墨烯沟道层10采用的为单层的石墨烯材料。
步骤2：如图8所示，在石墨烯沟道层10上旋涂一层光刻胶51，对所述光刻胶进行图形曝光得到源电极区域和漏电极区域。
需要说明的是，在制备场效应晶体管的工艺上涂胶的目的是在石墨烯沟道层10表面建立薄的、均匀的，并且没有缺陷的光刻胶膜。接下来进行图形曝光，此处的图形的曝光可以理解为将源电极区域和漏电极区域暴露出来，其它区域盖上掩模板的曝光。
步骤3：如图9所示，分别在图8形成的所述源电极区域和所述漏电极区域形成源电极12和漏电极13，去除所述光刻胶，得到具有所述源电极12和所述漏电极13的第一结构。
需要说明的是，在上述步骤2中光刻胶的化学成分在曝光过程中发生了变化，通过蒸发、溅射等物理气相沉积的方法形成源电极金属和漏电极金属，并通过有机溶剂浸泡去除光刻胶及光刻胶上覆盖的金属，从而得到具有所述源电极12和漏电极13的第一结构。
在本申请的实施例中，源电极12和漏电极13的电极材料可以选用金、钛、镍、铂、铬、铝、铜或钨等常用的金属。本申请实施例对制备源电极12和漏电极13的电极材料不作限制。
步骤4：如图10所示，在形成如图9所示的第一结构后，在所述第一结构上旋涂一层光刻胶51，对所述光刻胶进行图形曝光得到栅介质区域。
需要说明的是，在制备场效应晶体管的工艺上涂胶的目的是在具有源电极12和漏电极13的第一结构的表面建立薄的、均匀的，并且没有缺陷的光刻胶膜。接下来进行图形曝光，此处的图形的曝光可以理解为将栅介质区域暴露出来，其它区域盖上掩模板的曝光。
步骤5：如图11所示，在步骤4形成的所述栅介质区域形成栅介质层，去除所述光刻胶，得到具有栅介质层14的第二结构。
需要说明的是，在上述步骤2中光刻胶的化学成分在曝光过程中发生了变化，通过蒸镀活泼金属并氧化的方法形成栅介质层，从而得到具有栅介质层14的第二结构。
蒸镀，是在真空中通过电流加热，电子束轰击加热和激光加热等方法，使待蒸镀材料蒸发成原子或分子，它们随即以较大的自由程作直线运动，碰撞基片表面而凝结，形成薄膜。目前，蒸镀工艺一般包括基片表面清洁、镀膜前的准备、蒸镀、取件、镀后处理、检测、成品等步骤。
在本申请的实施例中，例如，可以通过采用蒸镀钇金属并氧化形成栅介质层14。或者，通过采用蒸镀铝金属并氧化形成栅介质层14。本申请对此不作限定。
应理解，在工艺上制备场效应晶体管时，形成栅介质层14时其开窗大小可能并不一定刚刚好。因此，会有一部分形成栅介质层14的材料沉积在源电极12和漏电极13上形成。但是，当开窗大小尺寸合适时，也可以不存在栅介质层15和栅介质层16。
步骤6：如图12所示，在上述步骤5形成的具有栅介质层14的第二结构上旋涂一层光刻胶51，对所述光刻胶进行图形曝光得到半导体插层区域。
需要说明的是，在制备场效应晶体管的工艺上涂胶的目的是在具有栅介质层14的第二结构的表面建立薄的、均匀的，并且没有缺陷的光刻胶膜。接下来进行图形曝光，此处的图形的曝光可以理解为将半导体插层区域暴露出来，其它区域盖上掩模板的曝光。
步骤7：如图13所示，在步骤6形成的所述半导体插层区域形成半导体插层，去除所述光刻胶，得到具有半导体插层17的第三结构。
需要说明的是，在上述步骤6中光刻胶的化学成分在曝光过程中发生了变化，物理气相沉积或原子沉积的方法形成半导体插层17，从而得到具有半导体插层17的第三结构。
在本申请的实施例中，例如，可以通过溅射的方法得到铟镓锌氧化物IGZO的半导体插层。或者，通过原子层沉积的方法得到氧化锌ZnO的半导体插层。
在本申请的实施例中，除上述的溅射和原子层沉积的方法得到半导体插层外，还可以通过电弧等离子体镀、离子镀膜，及分子束外延等物理气相沉积法得到半导体插层。此外，本申请实施例以铟镓锌氧化物IGZO、氧化锌ZnO为例进行说明，但本申请对此不作限定。
需要说明的是，溅射方法、原子层沉积方法制备半导体插层17的工艺温度应在500度以下，其目的在于以防止高温对石墨烯沟道层10产生不可逆转的破坏作用。
步骤8：在上述步骤7形成的具有半导体插层17的第三结构，在所述第三结构上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到栅电极区域。
需要说明的是，在制备场效应晶体管的工艺上涂胶的目的是在具有半导体插层17的第三结构的表面建立薄的、均匀的，并且没有缺陷的光刻胶膜。接下来进行图形曝光，此处的图形的曝光可以理解为将栅电极区域暴露出来，其它区域盖上掩模板的曝光。
步骤9：如图14所示，在步骤8形成的所述栅电极区域形成栅电极18，去除所述光刻胶，得到具有栅电极18的第四结构。
在本申请的实施例中，可以通过采用蒸镀或溅射金属形成栅电极。
例如，可以通过蒸镀或溅射钛合金形成栅电极。
步骤10：如图4所示，通过氧离子刻蚀去除所述第四结构中未被所述源电极12、所述漏电极13和所述栅介质层14覆盖的石墨烯，形成具有所述衬底层101、所述石墨烯沟道层10、所述源电极12、所述漏电极13、所述栅介质层14、所述半导体插层17和所述栅电极18的场效应晶体管。
需要说明的是，通过氧等离子刻蚀去除未被源电极12、漏电极13和栅介质层14覆盖的石墨烯，其目的是为了隔离相邻的器件。
应理解，在本申请的实施例中，在工艺上制备场效应晶体管时，形成栅介质层14时其开窗大小可能并不一定刚刚好。因此，会有一部分形成栅介质层14的材料沉积在源电极12和漏电极13上形成。但是，当开窗大小尺寸合适时，也可以不存在栅介质层15和栅介质层16。
在本申请实施例的实施例中，通过在场效应晶体管中引入半导体插层，该半导体插层设置于所述栅介质层的上表面，既能够提高以石墨烯为沟道层的晶体场效应管的饱和电流特性，又能够保留石墨烯高迁移的特性；同时，在工艺制备上，避免了工艺制备方法的限制，提供了一种简单、可控、适合批量制备的方法。
需要说明的是，本申请实施例提供的场效应晶体管结构的制备方法仅是示意性说明，本申请对每个部件的制作工艺并不限定。
例如，可以利用电子束光刻以及电子束蒸发回流工艺在衬底上淀积栅电极；用CVD法生长六方氮化硼h-BN薄膜转移到所述栅金属电极上作为栅介质；栅介质层可以采用多步生长工艺完成，如先生长一层几纳米厚的钇，然后将其氧化，再在其上生长一层氧化铪；利用电子束光刻以及金属蒸发回流工艺淀积源电极和漏电极；利用电子束光刻以及电子束蒸发回流工艺淀积顶栅金属电极；利用多步生长得到栅电极，如先生长一层几纳米厚与石墨烯粘附较好的钛，再在其上生长电阻率较低的金形成电极。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应理解，在本发明实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
虽然现在本发明优选的实施例已经在此处描述，应理解，所用的术语的目的是具有描述性而非限制性词语的本质。对于本领域技术人员显然的是，根据上述教导，可以得出本发明的许多改型和变体。因此，应该理解，在附带的权利要求书的范围内，其中附图标记仅为方便而使用，并非以任何方式进行限制，本发明可以采用除上面具体描述之外的其他方式实施。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种场效应晶体管，其特征在于，包括：
衬底层；
石墨烯沟道层，所述石墨烯沟道层设置于所述衬底层的上表面；
源电极和漏电极，所述源电极和所述漏电极设置于所述石墨烯沟道层的上表面，且所述源电极与所述漏电极之间具有间隔；
栅介质层，所述栅介质层设置于所述石墨烯沟道层的上表面，且位于所述源电极和所述漏电极之间；
半导体插层，所述半导体插层设置于所述栅介质层的上表面，且所述半导体插层与所述源电极和所述漏电极均不接触；
栅电极，所述栅电极设置于所述半导体插层的上表面。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述栅介质层用于隔离所述石墨烯沟道层和所述半导体插层。
3.根据权利要求1或2所述的场效应晶体管，其特征在于，所述半导体插层为连续的半导体薄膜。
4.根据权利要求1所述的场效应晶体管，其特征在于，所述半导体插层的厚度不超过10nm。
5.根据权利要求3所述的场效应晶体管，其特征在于，所述半导体插层为铟镓锌氧化物或氧化锌的薄膜。
6.根据权利要求1所述的场效应晶体管，其特征在于，所述栅电极为金属-半导体堆叠结构。
7.根据权利要求1所述的场效应晶体管，其特征在于，当所述场效应晶体管为N型场效应晶体管时，所述半导体插层的材料为P型掺杂的半导体材料。
8.根据权利要求1所述的场效应晶体管，其特征在于，当所述场效应晶体管为P型场效应晶体管时，所述半导体插层的材料为N型掺杂的半导体材料。
9.一种场效应晶体管的制备方法，其特征在于，包括：
在衬底层的上表面制备石墨烯沟道层；
在所述石墨烯沟道层上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到源电极区域和漏电极区域；
分别在所述源电极区域和所述漏电极区域形成源电极和漏电极，去除所述光刻胶，得到具有所述源电极和所述漏电极的第一结构；
在所述第一结构上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到栅介质区域；
在所述栅介质区域形成栅介质层，去除所述光刻胶，得到具有栅介质层的第二结构，所述栅介质层与所述源电极和所述漏电极均接触；
在所述第二结构上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到半导体插层区域；
在所述半导体插层区域形成半导体插层，去除所述光刻胶，得到具有所述半导体插层的第三结构，所述半导体插层与所述源电极和所述漏电极均不接触；
在所述第三结构上旋涂一层光刻胶，对所述光刻胶进行图形曝光得到栅电极区域；
在所述栅电极区域形成栅电极，去除所述光刻胶，得到具有所述栅电极的第四结构；
通过氧离子刻蚀去除所述第四结构中未被所述源电极、所述漏电极和所述栅介质层覆盖的石墨烯，形成具有所述衬底层、所述石墨烯沟道层、所述源电极、所述漏电极、所述栅介质层、所述半导体插层和所述栅电极的场效应晶体管。
10.根据权利要求9所述的制备方法，其特征在于，所述在所述半导体插层区域形成半导体插层，包括：
通过采用溅射铟镓锌氧化物的方法形成所述半导体插层。
11.根据权利要求9所述的制备方法，其特征在于，所述在所述半导体插层区域形成半导体插层，包括：
通过采用原子层沉积氧化锌的方法形成所述半导体插层。
12.根据权利要求9至11中任一项所述的制备方法，其特征在于，所述在所述栅介质区域形成栅介质层，包括：
通过采用蒸镀钇金属并氧化形成栅介质层。
13.根据权利要求9至11中任一项所述的制备方法，其特征在于，所述在所述栅介质区域形成栅介质层，包括：
通过采用蒸镀铝金属并氧化形成栅介质层。
14.根据权利要求9所述的制备方法，其特征在于，所述在所述栅电极区域形成栅电极，包括：
通过采用蒸镀或溅射金属形成栅电极。
CN201810264930.6A 2018-03-28 2018-03-28 场效应晶体管及其制备方法 Active CN110323277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810264930.6A CN110323277B (zh) 2018-03-28 2018-03-28 场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810264930.6A CN110323277B (zh) 2018-03-28 2018-03-28 场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN110323277A CN110323277A (zh) 2019-10-11
CN110323277B true CN110323277B (zh) 2021-01-29

Family

ID=68110020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810264930.6A Active CN110323277B (zh) 2018-03-28 2018-03-28 场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN110323277B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115566023A (zh) * 2021-07-01 2023-01-03 长鑫存储技术有限公司 半导体结构及其制作方法
CN115172439B (zh) * 2022-06-30 2024-05-14 中国科学技术大学 二维材料传输门混频器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716191A (zh) * 2015-03-24 2015-06-17 中国科学院上海微系统与信息技术研究所 双栅双极石墨烯场效应晶体管及其制作方法
US9722093B1 (en) * 2016-06-30 2017-08-01 United Microelectronics Corp. Oxide semiconductor transistor and manufacturing method thereof
CN107170828A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电场效应晶体管及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247460A (ja) * 2003-02-13 2004-09-02 Renesas Technology Corp 半導体装置
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006245461A (ja) * 2005-03-07 2006-09-14 Sony Corp 半導体装置およびその製造方法
KR20130127261A (ko) * 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104347418B (zh) * 2013-08-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US10056463B2 (en) * 2016-06-30 2018-08-21 United Microelectronics Corp. Transistor and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716191A (zh) * 2015-03-24 2015-06-17 中国科学院上海微系统与信息技术研究所 双栅双极石墨烯场效应晶体管及其制作方法
US9722093B1 (en) * 2016-06-30 2017-08-01 United Microelectronics Corp. Oxide semiconductor transistor and manufacturing method thereof
CN107170828A (zh) * 2017-06-08 2017-09-15 湘潭大学 一种铁电场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN110323277A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
Zhao et al. Doping, contact and interface engineering of two‐dimensional layered transition metal dichalcogenides transistors
Chen et al. Fermi-level depinning of 2D transition metal dichalcogenide transistors
US8680512B2 (en) Graphene transistor with a self-aligned gate
US12027588B2 (en) Field effect transistor including channel formed of 2D material
US7883934B2 (en) Method of fabricating oxide semiconductor device
US10872973B2 (en) Semiconductor structures with two-dimensional materials
CN109196651B (zh) 场效应晶体管结构及其制作方法
TW200539448A (en) Metal transistor device
CN1862831A (zh) 包括金属绝缘体转换材料的晶体管及其制造方法
KR20150059000A (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
US20190378715A1 (en) Forming semicondcutor structures with two-dimensional materials
US11824109B2 (en) Integration of p-channel and n-channel E-FET III-V devices with optimization of device performance
CN108807553B (zh) 一种基于二维半导体材料的同质pn结及其制备方法
CN108831928A (zh) 一种二维半导体材料负电容场效应晶体管及制备方法
CN110323277B (zh) 场效应晶体管及其制备方法
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
US8928064B2 (en) Gate stack of boron semiconductor alloy, polysilicon and high-K gate dielectric for low voltage applications
CN110034178B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112635565A (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
CN214012946U (zh) 一种二维半导体晶体管结构
CN112466930B (zh) 一种二维半导体材料的金属接触结构及其制备方法
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
US20230105515A1 (en) Two-dimensional electronic component and method of manufacturing same
US11985835B2 (en) Film structure, element, and multilevel element
CN114203822A (zh) 一种基于过渡金属硫化物的栅极环绕型晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant