CN108831928A - 一种二维半导体材料负电容场效应晶体管及制备方法 - Google Patents

一种二维半导体材料负电容场效应晶体管及制备方法 Download PDF

Info

Publication number
CN108831928A
CN108831928A CN201810634017.0A CN201810634017A CN108831928A CN 108831928 A CN108831928 A CN 108831928A CN 201810634017 A CN201810634017 A CN 201810634017A CN 108831928 A CN108831928 A CN 108831928A
Authority
CN
China
Prior art keywords
dielectric layer
semiconductor material
hfzro
layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810634017.0A
Other languages
English (en)
Other versions
CN108831928B (zh
Inventor
黄如
贾润东
黄芊芊
王慧敏
陈亮
杨勐譞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201810634017.0A priority Critical patent/CN108831928B/zh
Publication of CN108831928A publication Critical patent/CN108831928A/zh
Application granted granted Critical
Publication of CN108831928B publication Critical patent/CN108831928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种二维半导体材料负电容场效应晶体管及其制备方法,采用二维合金半导体材料HfZrSe2作为沟道材料,使之表面在空气中氧化生成HfZrO2,再通过退火得到具有铁电性的HfZrO2介质层,并在其上方淀积一层高k栅介质层,形成混合结构的栅介质。这样的器件结构不仅可以获得良好的栅介质和沟道二维半导体材料界面,减小界面态对亚阈特性的恶化,有利于获得超陡的亚阈斜率,同时,上层的高k栅介质能够保护下方的铁电特性的HfZrO2介质,使其和空气隔绝,使得器件的稳定性大大提高。本发明器件制备工艺简单,可实现大规模生产。

Description

一种二维半导体材料负电容场效应晶体管及制备方法
技术领域
本发明属于纳电子学技术领域,具体涉及一种二维半导体材料的负电容场效应晶体管及其制备方法。
背景技术
随着传统MOSFET特征尺寸的减小,集成度的提高,器件的工作电压和阈值电压逐渐降低。随之而来的短沟道效应更加明显,漏致势垒降低和源-漏带带隧穿会引起器件的泄漏电流和功耗增大。另外,由于MOSFET热发射的电流机制,其亚阈值斜率受热电势的限制,存在理论极限60mV/dec,且无法随着器件尺寸的减小而降低,因此导致器件的泄漏电流进一步增大,功耗问题加剧。目前,功耗问题已经是小尺寸逻辑器件设计重点关心的方面,因而超陡亚阈值斜率器件等相关研究引起了广泛关注。
作为一种超陡亚阈值斜率器件,负电容场效应晶体管(NC-FET)通过在栅介质中引入一层具有负电容效应的铁电材料,实现亚阈值斜率低于60mV/dec的极限。当在传统金属氧化物半导体的栅介质中引入铁电材料时,会产生负电容效应,带来电压放大的效果,也就是半导体器件沟道的表面势变化量大于器件栅极施加电压的变化量,大大增强了栅压对沟道表面势的控制能力,从而实现超陡亚阈斜率。同时,近年来二维半导体材料由于其原子级厚度可以实现理想栅控,成为了后摩尔时代非常有前景的一类半导体材料。同时以二硫化钼为代表的二维半导体材料具有较大的禁带宽度,可以有效抑制源漏带带隧穿电流。那么基于二维半导体材料的负电容场效应晶体管就引起了人们的极大关注。但是目前多数基于二维材料的场效应晶体管的栅介质材料仍采用原子层淀积的方式实现,得到的栅介质和二维半导体材料之间的界面态比较严重,会恶化器件的亚阈值斜率。那么如何能够更好的实现基于二维半导体材料的负电容器件,最大程度降低界面态,获得超陡的亚阈斜率,就成为一个亟待解决的问题。
发明内容
本发明的目的在于提出一种基于二维半导体材料的负电容场效应晶体管及其制备方法。在本发明中采用二维合金半导体材料HfZrSe2作为沟道材料,这种材料在空气中表面能够氧化生成HfZrO2,通过合适温度的退火,可以得到具有铁电性的HfZrO2,为了进一步保护这层介质,增强其在空气中的稳定性,在铁电性的HfZrO2上方淀积一层高k栅介质,形成混合结构的栅介质。这样的器件结构不仅可以获得良好的栅介质和沟道二维半导体材料界面,减小界面态对亚阈特性的恶化,有利于获得超陡的亚阈斜率,同时,上层的高k介质能够保护下方的铁电特性的HfZrO2介质,使其和空气隔绝,使得器件的稳定性大大提高。最后该器件制备工艺简单,可实现大规模生产。
具体的,本发明的技术方案如下:
一种基于二维半导体材料的负电容场效应晶体管,包括绝缘衬底,在绝缘衬底上为作为沟道的二维合金半导体材料HfZrSe2层,HfZrSe2层表面为具有铁电特性的HfZrO2介质层,该具有铁电特性的HfZrO2介质层的厚度在10nm以下;源、漏电极位于所述HfZrO2介质层上,在源、漏电极之间为高k栅介质层,控制栅电极位于高k栅介质层上。
上述基于二维半导体材料的负电容场效应晶体管中,所述绝缘衬底具有绝缘层,绝缘层材料可选自SiO2、高k绝缘介质等传统绝缘体,或者BN等其他二维材料绝缘体。
上述基于二维半导体材料的负电容场效应晶体管中,所述二维合金半导体材料HfZrSe2层的厚度优选在1nm至10nm之间;具有铁电特性的HfZrO2介质层的厚度优选在1nm至5nm之间;高k栅介质层的厚度优选在1nm至5nm之间。
优选的,所述具有铁电特性的HfZrO2介质层为将二维合金半导体材料HfZrSe2层表面经氧化及合适温度退火后得到。具有铁电特性的HfZrO2介质层的厚度通过控制氧化的湿度、温度和氧化时间来调节,并通过控制退火温度来调节HfZrO2介质层的铁电特性。
上述基于二维半导体材料的负电容场效应晶体管可以是N型器件或P型器件。对于N型器件来说,可选择具有较低功函数的金属源漏电极,能够和二维合金半导体材料HfZrSe2层之间形成较低的电子肖特基势垒;对于P型器件来说,可选择具有较大功函数的金属源漏电极,能够和二维合金半导体材料HfZrSe2层之间形成较低的空穴肖特基势垒。金属源漏电极的材料优选与半导体材料有较好粘附性的金属,如Ti/Al等。
上述基于二维半导体材料的负电容场效应晶体管中,所述高k栅介质层的材料可选择HfO2、Al2O3、BN等。
上述基于二维半导体材料的负电容场效应晶体管中,所述控制栅电极的材料优选为金属(如Ni,Au,Pt等)或者混合金属(如Pd/Au,Ti/Au,Ti/Ni等)。
本发明还提供了一种制备上述基于二维半导体材料的负电容场效应晶体管的方法,包括以下步骤:
(1)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法,在绝缘衬底上淀积用作沟道的二维合金半导体材料HfZrSe2层;
(2)在空气中进行氧化,使HfZrSe2材料表面氧化形成HfZrO2介质层;
(3)通过合适温度的退火,使HfZrO2介质层形成铁电相,具有负电容特性;
(4)光刻暴露出源漏区域,制作源、漏电极;
(5)光刻暴露出高k栅介质区域,生长厚度均匀的高k栅介质层,并剥离保留源、漏电极之间的高k栅介质层;
(6)光刻暴露出控制栅电极区,制作控制栅电极。
上述的制备方法中,所述步骤(2)通过调节氧化湿度和温度,以及氧化时间,来调节氧化得到的HfZrO2介质层厚度。通常可直接利用超净间的空气环境,比如温度20℃-25℃,湿度40%-45%,氧化时间在12h-24h。
上述的制备方法中,所述步骤(3)中,可以调节退火温度来调节HfZrO2介质层的铁电特性。退火温度优选为400℃-600℃,退火时间优选为30s-60s。
上述的制备方法中,所述步骤(5)中生长高k栅介质层的方法优选为原子层淀积,以减小对下方HfZrO2介质层造成的损伤,高k栅介质层的材料可选择HfO2、Al2O3、BN等。
本发明的技术效果如下:
一、采用自然氧化的方法生成具有铁电特性的栅介质可以获得良好的界面,减小界面态对亚阈特性的恶化,有利于获得超陡的亚阈斜率。
在传统基于二维材料的场效应晶体管的栅介质材料采用原子层淀积的方式实现,得到的栅介质和二维半导体材料之间的界面态比较严重,会恶化器件的亚阈值斜率。在本发明中采用二维合金半导体材料HfZrSe2作为沟道材料,这种材料在空气中表面能够氧化生成HfZrO2,通过合适温度的退火,可以得到具有铁电性的HfZrO2。这样的器件结构可以获得良好的栅介质和沟道二维半导体材料界面,减小由于界面态带来的亚阈特性的退化,充分发挥同时HfZrO2的负电容特性,有利于获得超陡的亚阈斜率。
二、金属接触费米钉扎得到改善,电子/空穴势垒较低,接触电阻较小,可以获得开态电流。
本发明提出在形成自然氧化层HfZrO2之后,再进行金属源漏电极的制备,这样在金属源漏电极和沟道二维半导体材料引入的超薄自然氧化层,可以有效地减小金属诱导带隙态和界面态,改善费米钉扎,获得较低的电子/空穴势垒,减小接触电阻,获得较大的开态电流。
三、器件在空气中具有很好的稳定性。
为了进一步保护HfZrO2介质,增强其在空气中的稳定性,在铁电性的HfZrO2上方淀积一层高k栅介质,形成混合结构的栅介质,上层的高k介质能够有效保护下方的铁电特性的HfZrO2介质,隔绝HfZrO2介质和空气,防止HfZrSe2的继续氧化,使得器件的稳定性大大提高。
四、该器件制备工艺简单,具有大规模生产的潜力。
该器件利用绝缘材料作为衬底,整个器件包括源、沟道、漏,以及形成混合栅介质结构所需的半导体材料为二维材料和半导体工艺中常用的高k材料,制备工艺简单,同时为以后全二维半导体材料构成的器件以及电路应用具有十分重要的意义,全二维材料的构成使得该器件具有大规模生产的潜力。
附图说明
图1是本发明基于二维半导体材料的负电容场效应晶体管的剖面示意图。
图2是制备本发明基于二维半导体材料的负电容场效应晶体管的工艺步骤图,其中:
(a)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法,在绝缘衬底上全片淀积用作沟道的二维合金半导体材料HfZrSe2材料后的器件剖面图;
(b)是HfZrSe2材料表面氧化形成HfZrO2介质层后的器件剖面图;
(c)是光刻暴露出金属源漏区域,全片带胶蒸发金属后剥离形成金属源漏电极后的器件剖面图;
(d)是通过光刻、生长、剥离得到位于源漏电极之间的高k栅介质层后的器件剖面图;
(e)是光刻暴露出控制栅电极区,全片蒸发金属后剥离形成控制栅电极后的器件剖面图。
图中:
1——绝缘衬底 2——HfZrSe2层 3——HfZrO2介质层
4——金属源电极 4′——金属漏电极 5——高k栅介质层
6——控制栅电极
具体实施方式
下面结合附图,通过实施例对本发明做进一步说明。
如图1所示,本发明基于二维半导体材料的负电容场效应晶体管包括一个绝缘衬底1、一个二维合金半导体材料HfZrSe2层2、一个具有铁电特性的HfZrO2介质层3、一个金属源电极4、一个金属漏电极4′、一个高k栅介质层5、一个控制栅电极6。其中,具有铁电特性的HfZrO2介质层3位于二维合金半导体材料HfZrSe2层2上方,金属源漏电极4和4′位于具有铁电特性的HfZrO2介质层3的上方,高k栅介质层5位于金属源、漏电极之间。二维合金半导体材料HfZrSe2层2厚度在1nm至10nm之间,具有铁电特性的HfZrO2介质层3的厚度在1nm至5nm之间,高k栅介质层5的厚度在1nm至5nm之间。
下面以N型器件为例,说明上述二维半导体材料的负电容场效应晶体管的制备方法,P型器件的制备方法类似。如图2所示,工艺步骤如下:
1)以具有300nm SiO2薄膜的体硅硅片为绝缘衬底1,通过化学气相淀积(CVD)得到位于绝缘衬底1上的用于做源区的二维半导体材料HfZrSe2层2,厚度为5nm,如图2中(a)所示。
2)直接利用超净间的空气环境,温度20℃,湿度40%,在空气中氧化12~24h,HfZrSe2材料表面会氧化形成HfZrO2介质层3,厚度为1nm,如图2中(b)所示;
3)通过500℃30s的退火,使得HfZrO2介质层3形成铁电相,具有负电容特性。
4)光刻暴露出金属源漏区域,在带胶样品上电子束蒸发Ti/Au(10nm/50nm),用丙酮剥离后形成金属源电极4和金属漏电极4′,如图2中(c)所示。
5)光刻暴露出高k栅介质层区域,带胶样品在150℃下利用原子层淀积(ALD)全片生长5nm HfO2,用丙酮剥离形成高k栅介质层5,如图2中(d)所示。
6)光刻出控制栅电极图形,在带胶样品上电子束蒸发Ti/Au(10nm/50nm),用丙酮剥离和乙醇清洗后形成控制栅电极6,此时即可制得所述的基于二维半导体材料的负电容场效应晶体管,如图中(e)所示。
需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种基于二维半导体材料的负电容场效应晶体管,包括绝缘衬底,在绝缘衬底上为作为沟道的二维合金半导体材料HfZrSe2层,HfZrSe2层表面为具有铁电特性的HfZrO2介质层,该具有铁电特性的HfZrO2介质层的厚度在10nm以下;源、漏电极位于所述HfZrO2介质层上,在源、漏电极之间为高k栅介质层,控制栅电极位于高k栅介质层上。
2.如权利要求1所述的负电容场效应晶体管,其特征在于,所述二维合金半导体材料HfZrSe2层的厚度为1~10nm。
3.如权利要求1所述的负电容场效应晶体管,其特征在于,所述具有铁电特性的HfZrO2介质层的厚度为1~5nm。
4.如权利要求1所述的负电容场效应晶体管,其特征在于,所述高k栅介质层的厚度为1~5nm。
5.如权利要求1所述的负电容场效应晶体管,其特征在于,所述具有铁电特性的HfZrO2介质层是将二维合金半导体材料HfZrSe2层表面经氧化及退火后得到的。
6.如权利要求1所述的负电容场效应晶体管,其特征在于,所述高k栅介质层的材料为HfO2、Al2O3或BN。
7.权利要求1~6任一所述基于二维半导体材料的负电容场效应晶体管的制备方法,包括以下步骤:
1)通过化学气相淀积或者原子层淀积的方法,在绝缘衬底上淀积用作沟道的二维合金半导体材料HfZrSe2层;
2)通过在空气中氧化使HfZrSe2层表面氧化形成HfZrO2介质层;
3)通过退火处理使HfZrO2介质层形成铁电相,具有负电容特性;
4)光刻暴露出源漏区域,制作源、漏电极;
5)光刻暴露出高k栅介质区域,生长厚度均匀的高k栅介质层,并剥离保留源、漏电极之间的高k栅介质层;
6)光刻暴露出控制栅电极区,制作控制栅电极。
8.如权利要求7所述的制备方法,其特征在于,步骤2)利用超净间的空气环境进行氧化,温度20℃-25℃,湿度40%-45%,氧化时间在12h-24h。
9.如权利要求7所述的制备方法,其特征在于,步骤3)中退火温度为400℃-600℃,退火时间为30s-60s。
10.如如权利要求7所述的制备方法,其特征在于,步骤5)采用原子层淀积的方法生长高k栅介质层。
CN201810634017.0A 2018-06-20 2018-06-20 一种二维半导体材料负电容场效应晶体管及制备方法 Active CN108831928B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810634017.0A CN108831928B (zh) 2018-06-20 2018-06-20 一种二维半导体材料负电容场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810634017.0A CN108831928B (zh) 2018-06-20 2018-06-20 一种二维半导体材料负电容场效应晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN108831928A true CN108831928A (zh) 2018-11-16
CN108831928B CN108831928B (zh) 2020-07-28

Family

ID=64142910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810634017.0A Active CN108831928B (zh) 2018-06-20 2018-06-20 一种二维半导体材料负电容场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN108831928B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904235A (zh) * 2019-03-18 2019-06-18 上海新微技术研发中心有限公司 场效应管的制作方法及场效应管
CN109904236A (zh) * 2019-03-18 2019-06-18 上海新微技术研发中心有限公司 场效应管的制作方法及场效应管
CN110620043A (zh) * 2019-09-24 2019-12-27 山东大学 一种不稳定的二维材料的半导体薄膜场效应管的制备方法
CN110634958A (zh) * 2019-09-24 2019-12-31 山东大学 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN112038406A (zh) * 2020-08-28 2020-12-04 中国科学院微电子研究所 具有铁电介质的二维材料双栅存算一体器件及制备方法
US11588034B2 (en) * 2020-01-23 2023-02-21 Samsung Electronics Co., Ltd. Field effect transistor including gate insulating layer formed of two-dimensional material

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137075A1 (en) * 2013-11-21 2015-05-21 Samsung Electronics Co., Ltd. Inverter including two-dimensional material, method of manufacturing the same and logic device including inverter
CN105322018A (zh) * 2014-06-13 2016-02-10 台湾积体电路制造股份有限公司 薄片式finfet器件
CN106129112A (zh) * 2016-07-04 2016-11-16 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN106206710A (zh) * 2016-07-15 2016-12-07 广东工业大学 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN106653857A (zh) * 2016-12-19 2017-05-10 中国科学院微电子研究所 具有背栅负电容的半导体器件及其制造方法
CN107104140A (zh) * 2017-06-15 2017-08-29 北京大学 一种二维材料/半导体异质结隧穿晶体管及制备方法
CN107248530A (zh) * 2017-06-15 2017-10-13 北京大学 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137075A1 (en) * 2013-11-21 2015-05-21 Samsung Electronics Co., Ltd. Inverter including two-dimensional material, method of manufacturing the same and logic device including inverter
CN105322018A (zh) * 2014-06-13 2016-02-10 台湾积体电路制造股份有限公司 薄片式finfet器件
CN106129112A (zh) * 2016-07-04 2016-11-16 华为技术有限公司 一种基于二维半导体的电子器件及其制造方法
CN106206710A (zh) * 2016-07-15 2016-12-07 广东工业大学 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件
CN106653857A (zh) * 2016-12-19 2017-05-10 中国科学院微电子研究所 具有背栅负电容的半导体器件及其制造方法
CN107104140A (zh) * 2017-06-15 2017-08-29 北京大学 一种二维材料/半导体异质结隧穿晶体管及制备方法
CN107248530A (zh) * 2017-06-15 2017-10-13 北京大学 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MLECZKO 等: "HfSe2 and ZrSe2: Two-dimensional semiconductors with native high-k oxides", 《SCIENCE ADVANCES》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904235A (zh) * 2019-03-18 2019-06-18 上海新微技术研发中心有限公司 场效应管的制作方法及场效应管
CN109904236A (zh) * 2019-03-18 2019-06-18 上海新微技术研发中心有限公司 场效应管的制作方法及场效应管
CN110620043A (zh) * 2019-09-24 2019-12-27 山东大学 一种不稳定的二维材料的半导体薄膜场效应管的制备方法
CN110634958A (zh) * 2019-09-24 2019-12-31 山东大学 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN110634958B (zh) * 2019-09-24 2021-01-15 山东大学 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN110620043B (zh) * 2019-09-24 2021-01-15 山东大学 一种不稳定的二维材料的半导体薄膜场效应管的制备方法
US11588034B2 (en) * 2020-01-23 2023-02-21 Samsung Electronics Co., Ltd. Field effect transistor including gate insulating layer formed of two-dimensional material
CN112038406A (zh) * 2020-08-28 2020-12-04 中国科学院微电子研究所 具有铁电介质的二维材料双栅存算一体器件及制备方法
CN112038406B (zh) * 2020-08-28 2023-12-12 中国科学院微电子研究所 具有铁电介质的二维材料双栅存算一体器件及制备方法

Also Published As

Publication number Publication date
CN108831928B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
Chen et al. Oxygen-dependent instability and annealing/passivation effects in amorphous In–Ga–Zn–O thin-film transistors
CN108831928A (zh) 一种二维半导体材料负电容场效应晶体管及制备方法
Liu et al. Review of gallium oxide based field-effect transistors and Schottky barrier diodes
Lv et al. Lateral β-Ga 2 O 3 MOSFETs with high power figure of merit of 277 MW/cm 2
Smets et al. Ultra-scaled MOCVD MoS 2 MOSFETs with 42nm contact pitch and 250µA/µm drain current
Na et al. High field-effect mobility amorphous InGaZnO transistors with aluminum electrodes
US8101474B2 (en) Structure and method of forming buried-channel graphene field effect device
McClellan et al. Effective n-type doping of monolayer MoS 2 by AlO x
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN107104140B (zh) 一种二维材料/半导体异质结隧穿晶体管及制备方法
CN107248530B (zh) 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法
US11935938B2 (en) Devices and methods for creating ohmic contacts using bismuth
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN108807553B (zh) 一种基于二维半导体材料的同质pn结及其制备方法
CN104241378A (zh) 一种双层石墨烯隧穿场效应晶体管及其制备方法
CN110571275A (zh) 氧化镓mosfet的制备方法
Knobelspies et al. Improvement of contact resistance in flexible a-IGZO thin-film transistors by CF4/O2 plasma treatment
Lu et al. Contact resistance reduction of low temperature atomic layer deposition ZnO thin film transistor using Ar plasma surface treatment
Nah et al. Enhanced-performance germanium nanowire tunneling field-effect transistors using flash-assisted rapid thermal process
CN106898644B (zh) 高击穿电压场效应晶体管及其制作方法
Tang et al. Carbon nanotube complementary logic with low-temperature processed end-bonded metal contacts
Han et al. High performance p-type SnO thin-film transistor with SiO x gate insulator deposited by low-temperature PECVD method
CN110323277B (zh) 场效应晶体管及其制备方法
CN103579113B (zh) 具有双功函数金属栅的互补场效应晶体管及其制造方法
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant