CN106653857A - 具有背栅负电容的半导体器件及其制造方法 - Google Patents
具有背栅负电容的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN106653857A CN106653857A CN201611189669.5A CN201611189669A CN106653857A CN 106653857 A CN106653857 A CN 106653857A CN 201611189669 A CN201611189669 A CN 201611189669A CN 106653857 A CN106653857 A CN 106653857A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor devices
- backgate
- negative
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 13
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 241000219289 Silene Species 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052918 calcium silicate Inorganic materials 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 239000007836 KH2PO4 Substances 0.000 claims description 2
- 229910020698 PbZrO3 Inorganic materials 0.000 claims description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 2
- 229910052788 barium Inorganic materials 0.000 claims description 2
- 229910002113 barium titanate Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- 229910052976 metal sulfide Inorganic materials 0.000 claims description 2
- 229910052961 molybdenite Inorganic materials 0.000 claims description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 2
- 229910000402 monopotassium phosphate Inorganic materials 0.000 claims description 2
- GNSKLFRGEWLPPA-UHFFFAOYSA-M potassium dihydrogen phosphate Chemical compound [K+].OP(O)([O-])=O GNSKLFRGEWLPPA-UHFFFAOYSA-M 0.000 claims description 2
- 229910052712 strontium Inorganic materials 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- -1 transition Metal sulfide Chemical class 0.000 claims 2
- 229910052723 transition metal Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
公开了一种具有背栅负电容的半导体器件及其制造方法及包括这种半导体器件的电子设备。根据实施例，半导体器件可以包括：衬底；在衬底上设置的有源层；设于有源层上的控制栅；设于有源层下的背栅，其中，背栅包括负电容器。
Description
技术领域
本公开涉及半导体领域，具体地，涉及具有背栅负电容的半导体器件及其制造方法以及包括这种半导体器件的电子设备。
背景技术
亚阈值摆幅(Sub-threshold Swing，SS)是金属氧化物半导体场效应晶体管(MOSFET)的一项重要的大于零的性能参数，希望越小越好。目前，常温下SS的极限值约为60mV/dec，且难以随着器件尺寸的缩小而降低。期望能够实现更小的SS，以改善器件性能。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种具有背栅负电容的半导体器件及其制造方法以及包括这种半导体器件的电子设备。
根据本公开的一个方面，提供了一种半导体器件，包括：衬底；在衬底上设置的有源层；设于有源层上的控制栅；设于有源层下的背栅，其中，背栅包括负电容器。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成负电容器；在负电容器上形成背栅介质层；在背栅介质层上形成有源层；以及在有源层上形成控制栅。
根据本公开的另一方面，提供了一种电子设备，包括上述半导体器件。
根据本公开的实施例，通过在背栅中形成负电容，可以有效降低器件的亚阈值摆幅(SS)。另外，由于负电容，可以降低器件的功耗，因此这种器件可以适用于各种低功耗应用如物联网(IoT)和可穿戴设备等。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1是示出了根据本公开实施例的半导体器件的示意电路图；
图2-6(c)示出了根据本公开实施例的制造半导体器件的流程的示意图。
贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
图1是示出了根据本公开实施例的半导体器件的示意电路图。
如图1所示，根据该实施例的半导体器件100可以包括控制栅(G1)、背栅(G2)、源极(S)和漏极(D)。根据本公开的实施例，控制栅G1和背栅G2可以分设于半导体器件100的有源层的相对两侧，例如上下两侧。在有源层中，可以形成沟道区。控制栅G1可以控制沟道区导通与否。另外，背栅G2也可以影响沟道区。源区S和漏区D可以形成在沟道区两侧，并可以经由沟道区而彼此电连通。
如本领域技术人员所知，控制栅G1(特别是由于其中的控制栅介质层)将导致控制栅电容，在此以Cg来表示；同样，背栅G2将导致背栅电容，在此以Cn来表示。根据本公开的实施例，背栅电容Cn可以是负电容。
一般地，电容器包括极板-电介质层-极板的配置，电介质层可以储存电荷。常规的电容器呈“正”电容特性，即，当电介质层储存的电荷增多时，两个极板间的电压增大。在本公开中，将这种电介质层称作常规电介质层，或者直接简称为电介质层，这与该术语在本领域的常规含义相同。与此不同，某些材料在一定状态下，可以呈现“负”电容特性，即，随着其中储存的电荷增多，极板间的电压反而表现为降低。这种材料称作“负电容材料”。例如，某些铁电材料(例如含Hf、Zr、Ba、La或Sr的材料，如HfO2、HfZrO2、HfAlO2、HfSiO2、BaTiO3、KH2PO4、PbZrO3、SrTiO3、NBT或其任意组合等)在到达某一临界电场时，可发生极化现象。极化使得大量的束缚电荷瞬间积累在材料的表面，使铁电材料两端的电压减小。
这种负电容可以通过在背栅处引入负电容材料层来实现。例如，负电容可以包括第一导电层、负电容材料层和第二导电层的叠层。第一、第二导电层优选地还具有阻挡扩散的能力，例如TiN。|Cn|可以等于或大于Cg。
在无背栅结构下，如果把负电容直接用作控制栅，器件正常工作条件是|Cn|大于等于体电容，并且二者大小越接近越有利，但对晶体管特别是二维沟道器件实现二者大小匹配一般很困难。根据本公开的实施例，在器件特别是二维沟道器件中引入负电容背栅结构，更容易实现正负电容的匹配，降低器件SS，改善器件性能。
图2-6(c)示出了根据本公开实施例的制造半导体器件的流程的示意图。
如图2所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。
在衬底1001上，可以设置负电容器结构1005。例如，可以通过淀积如化学气相淀积(CVD)、原子层淀积(ALD)等，依次形成第一导电层1005-1、负电容材料层1005-2和第二导电层1005-3。导电层1005-1、1005-2可以包括TiN(此时，具有阻挡扩散的能力)，厚度为约1-10nm；负电容材料层1005-2可以包括HfZrO2，厚度为约1-20nm。
另外，为了电隔离的目的，可以在衬底与负电容器结构1005之间设置电介质层1003。例如，可以通过淀积如CVD或者热氧化，在衬底1001的表面上形成氧化物(例如，氧化硅)，来形成电介质层1003。然后，可以在电介质层1003上形成负电容器结构1005。
可以将负电容结构1005构图为适当的形状，且同时具有合适的(负)电容值。例如，如图3(a)、3(b)和3(c)(图3(a)是俯视图，图3(b)是沿图3(a)中AA′线的截面图，图3(c)是沿图3(a)中BB′线的截面图)所示，可以在负电容器结构1005上形成光刻胶1007，并通过显影、曝光将光刻胶1007构图为所需的形状。在此，如图3(a)所示，可以将光刻胶1007构图为倒T状，其上部对应于随后形成有源层的位置，而其下部对应于随后形成电接触的位置。以构图后的光刻胶1007为掩模，可以将负电容器结构1005构图为基本上相同的形状。例如，可以依次对第二导电层1005-3、负电容材料层1005-2和第一导电层1005-1进行选择性刻蚀如反应离子刻蚀(RIE)，刻蚀可以停止于电介质层1003。之后，可以去除光刻胶1007。
在此需要指出的是，负电容器结构1005的形状不限于图3(a)、3(b)和3(c)中所示的形状，而是可以根据布局设计形成为不同的形状。
另外，在负电容器结构1005时，可以考虑影响最终电容值的各种因素，例如负电容材料层1005-2的厚度和面积等。可以根据所需的负电容值，不同地设计负电容材料层1005-2的厚度和面积等参数。
之后，如图4(a)和4(b)(分别是沿图3(a)中AA′线和BB′线的截面图)所示，可以在负电容器结构1005上例如通过淀积形成背栅介质层1009和有源层1011。例如，背栅介质层1009可以包括氧化物或者高k材料，如HfO2，厚度为约0.5-10nm。根据本公开的实施例，有源层1011可以包括二维(2D)半导体材料，如过渡金属硫化物(例如MoS2、ReS2)、MoSe2、石墨烯、硅烯、黑磷、二维六方氮化硼等。2D半导体材料可以形成为单层或多层。在此，有源层1011(以及背栅介质层1009)可以与倒T型电容器结构1005的上部(即，倒T的“|”部)交迭，但与倒T型电容器结构1005的下部(即，倒T的“-”部)不交迭(为便于随后制造接触部)。
另外，在有源层1011上，在负电容结构1005的相对两侧(图4(a)中的左右两侧)，可以分别形成源极接触部1013S和漏极接触部1013D。例如，这种接触部1013S和1013D可以包括导电材料，例如金属如Ni或Ti。在此，源极接触部1013S和漏极接触部1013D可以彼此相对(参见图6(a)所示的俯视图)，并且可以在之间露出一部分有源层1011，这部分有源层将与随后形成的控制栅相交迭，并可以在其中形成沟道区。源极接触部1013S和漏极接触部1013D所覆盖的有源层部分随后将分别形成源区和漏区，它们通过之间的沟道区而彼此电连通。
为了确保背栅能够有效地影响沟道区，源极接触部1013S和漏极接触部1013D的边缘相对于负电容器结构1005的相应边缘可以向内伸出。即，源极接触部1013S和漏极接触部1013D之间露出的有源层部分(随后在其中形成沟道区)可以位于负电容器结构1005的范围内。
随后，可以形成控制栅。如图5所示，可以通过例如淀积，依次形成控制栅介质层1015和控制栅电极层1017。例如，控制栅介质层1015可以包括氧化物或高k材料，如HfO2，厚度为约0.5-10nm；控制栅电极层1017可以包括金属如W。控制栅(1015/1017)可以填充源极接触部1013S和漏极接触部1013D之间的空隙，并因此与源极接触部1013S和漏极接触部1013D之间的有源层部分交迭，从而可以有效控制该部分中形成的沟道区。控制栅的边缘相对于源极接触部1013S和漏极接触部1013D的相应边缘可以向外伸出，以便确保填充源极接触部1013S和漏极接触部1013D之间的间隙；另一方面，可以控制伸出幅度，以尽量降低控制栅电极层1017与源极接触部1013S和漏极接触部1013D之间的寄生电容。
这样，就得到了根据该实施例的半导体器件。如图5所示，该半导体器件包括设于衬底1001上的有源层1011，在该有源层中形成了源区、漏区(源极接触部1013S和漏极接触部1013D相对应的部分)和沟道区(源区和漏区之间的部分)。在有源层1011的上下两侧，分别设置了控制栅(1015/1017)和背栅(1009/1005)。控制栅和背栅均与有源层(特别是其中的沟道区)相交迭，以便对沟道区施加控制或影响。在背栅中，包括负电容器结构1005。
这里需要指出的是，除了负电容器结构1005之外，在背栅处，还可能存在其他的电容，例如第二导电层1005-3与有源层1011之间介由背栅介质层1009所形成的电容。该电容可以是常规(正)电容，且在该示例中与负电容器结构1005串联。为了改进器件性能，背栅处的总电容可以保持为负。
接下来，可以进行接触部的制作。
例如，如图6(a)、6(b)和6(c)(图6(a)是俯视图，图6(b)是沿图6(a)中AA′线的截面图，图6(c)是沿图6(a)中BB′线的截面图)所示，可以在图5所示的结构上例如通过淀积，形成层间电介质层1019例如氧化物。在该示例中，层间电介质层1019的顶面可以高于控制栅的顶面，并可以对其进行平坦化处理如化学机械抛光(CMP)。
另外，为了便于制造到背栅的接触部，在形成层间电介质层1019之前，可以在倒T形负电容器结构1005的下部(即，倒T的“-”部)中，通过选择性刻蚀，至少部分地去除第二导电层1005-3和负电容材料层1005-2，以露出第一导电层1005-1。
然后，可以在层间电介质层1019中，可以与控制栅、背栅、源极接触部1013S和漏极接触部1013D相对应的接触孔。然后，可以在接触孔中填充导电材料，例如金属如W，以分别形成到控制栅、背栅、源极接触部1013S和漏极接触部1013D的接触部1021G、1021B、1021S和1021D。此外，在填充导电材料之前，可以先形成一层阻挡层(未示出)，例如Ti或者Ti/TiN叠层。
本领域技术人员知道多种方式来形成接触部，在此不再赘述。
根据本公开实施例的半导体器件可以应用于各种电子设备。例如，通过集成这样的半导体器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(PC)、可穿戴智能设备、移动电源、机器人、智能芯片等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (15)
1.一种半导体器件，包括：
衬底；
在衬底上设置的有源层；
设于有源层上的控制栅；
设于有源层下的背栅，其中，背栅包括负电容器。
2.根据权利要求1所述的半导体器件，其中，负电容器的电容绝对值大于或等于控制栅所导致的控制栅电容。
3.根据权利要求1所述的半导体器件，其中，负电容器包括第一导电层、负电容材料层和第二导电层的叠层。
4.根据权利要求3所述的半导体器件，其中，第一导电层和第二导电层包括TiN。
5.根据权利要求3所述的半导体器件，其中，负电容材料层包括铁电材料。
6.根据权利要求5所述的半导体器件，其中，负电容材料层包括含Hf、Zr、Ba、La或Sr的材料，如HfO2、HfZrO2、HfAlO2、HfSiO2、BaTiO3、KH2PO4、PbZrO3、SrTiO3、NBT或它们的任意组合。
7.根据权利要求1所述的半导体器件，其中，背栅还包括背栅介质，负电容器介由背栅介质与有源层相对。
8.根据权利要求7所述的半导体器件，还包括：与负电容器电连接的背栅接触部。
9.根据权利要求1所述的半导体器件，其中，有源层包括二维(2D)半导体材料，如过渡金属硫化物例如MoS2和ReS2、MoSe2、石墨烯、硅烯、黑磷、二维六方氮化硼。
10.一种制造半导体器件的方法，包括：
在衬底上形成负电容器；
在负电容器上形成背栅介质层；
在背栅介质层上形成有源层；以及
在有源层上形成控制栅。
11.根据权利要求10所述的方法，其中，形成负电容器包括：
在衬底上依次叠置第一导电层、负电容材料层和第二导电层，
其中，在第二导电层上形成背栅介质层。
12.根据权利要求11所述的方法，还包括：
形成到第一导电层的背栅接触部。
13.根据权利要求10所述的方法，其中，形成有源层包括：
提供二维(2D)半导体材料，如过渡金属硫化物例如MoS2和ReS2、MoSe2、石墨烯、硅烯、黑磷、二维六方氮化硼。
14.一种电子设备，包括由如权利要求1-9任一项所述的半导体器件。
15.根据权利要求14所述的电子设备，该电子设备包括智能电话、计算机、平板电脑、可穿戴智能设备、移动电源、机器人、智能芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611189669.5A CN106653857B (zh) | 2016-12-19 | 2016-12-19 | 具有背栅负电容的半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611189669.5A CN106653857B (zh) | 2016-12-19 | 2016-12-19 | 具有背栅负电容的半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653857A true CN106653857A (zh) | 2017-05-10 |
| CN106653857B CN106653857B (zh) | 2020-05-29 |
Family
ID=58834764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611189669.5A Active CN106653857B (zh) | 2016-12-19 | 2016-12-19 | 具有背栅负电容的半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653857B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108831928A (zh) * | 2018-06-20 | 2018-11-16 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| CN109427879A (zh) * | 2017-09-04 | 2019-03-05 | 三星电子株式会社 | 包括2d材料的装置 |
| CN117012813A (zh) * | 2023-09-07 | 2023-11-07 | 湘潭大学 | 一种双栅极场效应晶体管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016003590A1 (en) * | 2014-07-01 | 2016-01-07 | Qualcomm Incorporated | Multiple time programmable (mtp) device with floating gate and ferroelectric capacitor |
| KR20160040356A (ko) * | 2014-10-02 | 2016-04-14 | 서울시립대학교 산학협력단 | 강유전체를 이용한 네거티브 커패시터를 구비하는 트랜지스터 및 그 제조 방법 |
| CN105609562A (zh) * | 2016-02-05 | 2016-05-25 | 中国科学院微电子研究所 | 背栅连接有负电容的半导体器件及其制造方法及电子设备 |
| CN105742362A (zh) * | 2016-02-05 | 2016-07-06 | 中国科学院微电子研究所 | 具有多栅FinFET的半导体器件及其制造方法及电子设备 |
-
2016
- 2016-12-19 CN CN201611189669.5A patent/CN106653857B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016003590A1 (en) * | 2014-07-01 | 2016-01-07 | Qualcomm Incorporated | Multiple time programmable (mtp) device with floating gate and ferroelectric capacitor |
| KR20160040356A (ko) * | 2014-10-02 | 2016-04-14 | 서울시립대학교 산학협력단 | 강유전체를 이용한 네거티브 커패시터를 구비하는 트랜지스터 및 그 제조 방법 |
| CN105609562A (zh) * | 2016-02-05 | 2016-05-25 | 中国科学院微电子研究所 | 背栅连接有负电容的半导体器件及其制造方法及电子设备 |
| CN105742362A (zh) * | 2016-02-05 | 2016-07-06 | 中国科学院微电子研究所 | 具有多栅FinFET的半导体器件及其制造方法及电子设备 |
Non-Patent Citations (2)
| Title |
|---|
| HONG YAO LONG等: ""Investigation of Negative Gate Capacitance in MOS-Gated Power Devices"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
| WEI CAO等: ""A Compact Current-Voltage Model for 2D Semiconductor Based Field-Effect Transistors Considering Interface Traps，Mobility Degradation，and Inefficient Doping Effect"", 《IEEE TRANSACTIONS OF ELECTRON DEVICES》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427879A (zh) * | 2017-09-04 | 2019-03-05 | 三星电子株式会社 | 包括2d材料的装置 |
| CN109427879B (zh) * | 2017-09-04 | 2024-05-24 | 三星电子株式会社 | 包括2d材料的装置 |
| CN108831928A (zh) * | 2018-06-20 | 2018-11-16 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| CN108831928B (zh) * | 2018-06-20 | 2020-07-28 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| CN117012813A (zh) * | 2023-09-07 | 2023-11-07 | 湘潭大学 | 一种双栅极场效应晶体管及其制备方法 |
| CN117012813B (zh) * | 2023-09-07 | 2024-09-17 | 湘潭大学 | 一种双栅极场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653857B (zh) | 2020-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107887384A (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| CN105514165B (zh) | 半导体器件及其制造方法 | |
| KR102336033B1 (ko) | 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치 | |
| CN105552085B (zh) | 一种像素驱动电路及其制备方法 | |
| CN103426772B (zh) | 利用替代沟道材料形成鳍式场效应晶体管装置的方法 | |
| US11569388B2 (en) | Multi-gate FinFET including negative capacitor, method of manufacturing the same, and electronic device | |
| US9449972B1 (en) | Ferroelectric FinFET | |
| CN108091693B (zh) | 铁电场效应晶体管及其制备方法 | |
| US10497809B2 (en) | FINFET, method of manufacturing the same, and electronic device including the same | |
| US11276684B2 (en) | Recessed composite capacitor | |
| WO2022048159A1 (zh) | 带铁电或负电容器的半导体器件及其制造方法及电子设备 | |
| CN106972016A (zh) | 半导体器件 | |
| WO2022048136A1 (zh) | 带铁电或负电容材料的器件及其制造方法及电子设备 | |
| CN106653857A (zh) | 具有背栅负电容的半导体器件及其制造方法 | |
| CN105609562A (zh) | 背栅连接有负电容的半导体器件及其制造方法及电子设备 | |
| CN105742362B (zh) | 具有多栅FinFET的半导体器件及其制造方法及电子设备 | |
| CN105633141B (zh) | Soi器件及其制造方法 | |
| CN105789313B (zh) | 半导体器件及其制造方法和包括其的电子设备 | |
| CN109755242A (zh) | 半导体装置及其制造方法及包括该装置的电子设备 | |
| CN107665924A (zh) | 一种中低压沟槽型mos器件及其制备方法 | |
| CN105702738A (zh) | 具有负电容的FinFET及其制造方法及电子设备 | |
| CN104377136B (zh) | 鳍式场效应晶体管结构及其制作方法 | |
| KR20200084410A (ko) | 강유전 구조체 및 이를 포함하는 반도체 장치 | |
| CN118431295A (zh) | 一种半导体器件及其制作方法、电子设备 | |
| CN117712180A (zh) | 介质隔离两段栅金属氧化物薄膜晶体管结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |