CN107104140A - 一种二维材料/半导体异质结隧穿晶体管及制备方法 - Google Patents
一种二维材料/半导体异质结隧穿晶体管及制备方法 Download PDFInfo
- Publication number
- CN107104140A CN107104140A CN201710454662.XA CN201710454662A CN107104140A CN 107104140 A CN107104140 A CN 107104140A CN 201710454662 A CN201710454662 A CN 201710454662A CN 107104140 A CN107104140 A CN 107104140A
- Authority
- CN
- China
- Prior art keywords
- dimensional material
- metal
- high doping
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 230000005641 tunneling Effects 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000005669 field effect Effects 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 19
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于二维材料/半导体异质结的隧穿场效应晶体管及其制备方法。通过能带设计使得关态时该器件形成交错式能带结构，即二维材料和半导体材料之间不存在隧穿窗口，能够获得极低的关态电流。施加栅压能够调控二维材料/半导体异质结处的能带对准方式，使得器件在开态时形成错层式能带结构，有效隧穿势垒高度为负值；同时，载流子从源区隧穿到沟道区，能够实现直接隧穿，可获得大的开态电流。该器件采用高掺杂的三维半导体材料作为源区材料，其与金属源电极等势，同时由于二维材料的厚度超薄，栅压可调控二维材料以及二维材料/半导体异质结界面处的能带，可获得理想的栅控能力。本发明工艺简单，与传统的半导体工艺兼容性大。
Description
技术领域
本发明属于纳电子学技术领域，具体涉及一种基于二维材料/半导体异质结的隧穿场效应晶体管及其制备方法。
背景技术
随着传统MOSFET特征尺寸的减小，集成度的提高，器件的工作电压和阈值电压逐渐降低。随之而来的短沟道效应更加明显，漏致势垒降低和源-漏带带隧穿会引起器件的泄漏电流和功耗增大。另外，由于MOSFET热发射的电流机制，其亚阈值斜率受热电势的限制，存在理论极限60mV/dec，且无法随着器件尺寸的减小而降低，因此导致器件的泄漏电流进一步增大，功耗问题加剧。目前，功耗问题已经是小尺寸逻辑器件设计重点关心的方面，因而超陡亚阈值斜率器件等相关研究引起了广泛关注。
作为一种超陡亚阈值斜率器件，隧穿场效应晶体管(TFET)打破传统MOSFET热发射的电流机制，利用带带隧穿机制，可以突破亚阈值斜率60mV/dec的极限。同时TFET的P-I-N结构使其具有低泄漏电流和工艺兼容性好等优点。但传统Si基TFET的隧穿势垒较高，导致隧穿几率较低，限制了TFET的广泛应用。采用异质结能带设计能够获得低的隧穿势垒高度，有利于隧穿几率的提高，从而改善TFET开态电流。二维半导体材料由于具有丰富的能带结构，可以通过材料选择实现具有较小隧穿势垒高度的异质结，同时由于其原子级厚度可以实现理想栅控，引起了人们的广泛研究。然而实验上二维材料难以实现高掺杂以形成P-I-N结构，目前研究的物理化学掺杂存在稳定性等问题，在实验制备中仍面临较大挑战。相比二维材料，传统三维半导体材料高掺杂的工艺已经比较成熟，所以结合两者优势，利用高掺杂的三维半导体材料和二维材料形成异质结，分别做为TFET的源区材料和沟道材料，在实现稳定的源区高掺杂的同时保持二维材料的理想栅控能力，能够大幅度提高TFET的开态电流。同时通过材料选择，能够在异质结中实现直接隧穿，即源区的价带顶和沟道区的导带底位于k空间的同一点，电子隧穿无需声子参与，能够实现高的隧穿几率，从而提高隧穿电流。那么如何有效实现二维材料/半导体异质结TFET就成为一个亟待解决的问题。
发明内容
本发明的目的在于提出一种基于二维材料/半导体异质结的隧穿场效应晶体管及其制备方法。通过能带设计使得关态时该器件形成交错式能带结构，即二维材料和半导体材料之间不存在隧穿窗口，能够获得极低的关态电流。施加栅压能够调控二维材料/半导体异质结处的能带对准方式，使得器件在开态时形成错层式能带结构，有效隧穿势垒高度为负值；同时，载流子从源区隧穿到沟道区(电子从源区的价带顶隧穿到沟道区的导带底，空穴从源区的导带底隧穿到沟道区的价带顶)，位于k空间的同一点，无需声子参与，能够实现直接隧穿，可以获得大的开态电流。该器件采用高掺杂的三维半导体材料作为源区材料，其与金属源电极等势，同时由于二维材料的厚度超薄，栅压可调控二维材料以及二维材料/半导体异质结界面处的能带，所以可以获得理想的栅控能力。最后该器件制备工艺简单，与传统的半导体工艺兼容性大。
本发明的技术方案如下：
一种二维材料/半导体异质结的隧穿场效应晶体管(如图1所示)，包括一个半导体衬底(1)、一个高掺杂半导体区(2)、一个绝缘层(3)、一个二维材料层(4)、一个栅介质层(5)、一个控制栅电极(6)、一个金属源电极(7)、一个金属漏电极(8)；其中为长方体状，高掺杂半导体区(2)和绝缘体层(3)位于半导体衬底(1)上方，二维材料层(4)位于绝缘体层(3)上方，二维材料层(4)与高掺杂半导体区(2)的上表面平齐。金属源电极(7)位于部分高掺杂半导体区(2)上，金属源电极(7)与二维材料层(4)的间距大于100nm，金属漏电极(8)位于部分二维材料层(4)上方，栅介质层(5)覆盖金属源电极(7)、高掺杂半导体区(2)、二维材料层(4)和金属漏电极(8)，位于部分高掺杂半导体区(2)、二维材料层(4)和金属漏电极(8)上方的栅介质层(5)的上方覆盖控制栅电极(6)。高掺杂半导体区(2)的掺杂浓度在1×1020cm-3至1×1021cm-3之间，绝缘层(3)的厚度在10nm至30nm之间，二维材料层(4)的厚度在1nm至10nm之间。
上述二维材料/半导体异质结的隧穿场效应晶体管可以是N型器件或P型器件。对于N型器件来说，高掺杂半导体区为P型重掺杂，实现直接隧穿的异质结材料选择要求为：半导体衬底(1)的价带顶和二维材料层(4)的导带底位于k空间同一位置；对于P型器件来说，高掺杂半导体区为N型重掺杂，实现直接隧穿的异质结材料选择要求为：半导体衬底(1)的导带底和二维材料层(4)的价带顶位于k空间同一位置。
上述二维材料/半导体异质结隧穿场效应晶体管的制备方法，包括以下步骤：
(1)采用离子注入对整个半导体衬底进行高掺杂；
(2)光刻暴露出高掺杂半导体区以外的区域，通过刻蚀半导体衬底形成台阶，台阶高度为10nm至40nm之间；
(3)通过低压力化学气相淀积(LPCVD)、等离子增强化学气相淀积(PECVD)或者原子层淀积(ALD)的方法全片淀积绝缘层，厚度为9nm至30nm；
(4)光刻暴露出高掺杂半导体区上方的绝缘层，通过湿法腐蚀或者干法刻蚀的方法去除该处的绝缘层，露出下层的高掺杂半导体区；
(5)光刻暴露出金属源电极区，全片带胶蒸发金属后剥离形成金属源电极，合金退火形成欧姆接触；
(6)通过化学气相淀积(CVD)或者原子层淀积(ALD)的方法得到位于高掺杂半导体区和绝缘层上方的二维材料层，厚度为1nm至10nm之间；
(7)光刻暴露出高掺杂半导体区以及金属源电极上方的二维材料，采用湿法腐蚀或者干法刻蚀的方法去除该处的二维材料，暴露出高掺杂半导体区和金属源电极；
(8)光刻暴露出金属漏电极区，全片蒸发金属后剥离形成金属漏电极；
(9)全片生长厚度均匀的栅介质层；
(10)光刻暴露出控制栅电极区，全片蒸发金属后剥离形成控制栅电极。
上述的制备方法中，所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他III-V和IV-IV族的二元或三元化合物半导体。
上述的制备方法中，所述步骤(3)中的绝缘层材料选自SiO2、高K绝缘介质等传统绝缘体或者BN等其他二维材料绝缘体。
上述的制备方法中，所述步骤(5)中的金属源电极选自与半导体有较好粘附性，且能够形成欧姆接触的金属(如Ti/Al等)。
上述的制备方法中，所述步骤(6)中的二维材料层，对于N型器件来说，选自能够与半导体衬底形成直接隧穿的二维材料，即半导体衬底的价带顶和二维材料层的导带底位于k空间同一点(如InSe等)；对于P型器件来说，选自能够与半导体衬底形成直接隧穿的二维材料，即半导体衬底的导带底和二维材料层的价带顶位于k空间同一点。
上述的制备方法中，所述步骤(8)中的金属漏电极选自与二维材料有较好粘附性，且能够形成欧姆接触的金属(如Ti/Au等)。
上述的制备方法中，所述步骤(9)中的生长栅介质层的方法为原子层淀积，以减小对二维材料造成的损伤。
上述的制备方法中，所述步骤(10)中的顶栅电极选自金属(Ni，Au，Pt等)或者混合金属(Pd/Au，Ti/Au，Ti/Ni等)。
本发明的技术效果如下：
一、关态时，该器件形成交错式能带结构，可以获得超低的关态电流，如图2(a)。
对于二维材料/半导体异质结，关态时能带为交错式，即二维材料的导带位于重掺杂半导体源区的价带上方，不存在隧穿窗口，半导体价带中的电子无法隧穿进入二维材料的导带中形成隧穿电流，可以实现超低的关态电流。同时关态时本器件的漏区为本征的二维材料，相比较传统的隧穿场效应晶体管漏区较高的掺杂(掺杂浓度为1×1018cm-3至1×1019cm-3)，可以有效抑制双极导通电流，进一步降低关态电流，有利于降低器件的静态功耗。
二、开态时，该器件形成错层式能带结构，开态电流大，如图2(b)。
通过在控制栅上施加电压，可以调控二维材料的电势，使得二维材料的导带底低于高掺杂半导体源区的价带顶，隧穿窗口逐渐打开，源区价带的电子隧穿进入二维材料的导带之中，实现突破60mV/dec的亚阈值斜率，随着栅压的增大，隧穿电流也逐渐增大。当器件处于开态时，该器件具有以下几方面优势，可以获得较大的开态电流：
1)沟道区为二维材料，厚度较薄，且态密度较低，对栅压的屏蔽能力相比传统三维半导体材料较弱，所以栅压可以控制整个沟道区的电势，在二维材料整个厚度方向都存在隧穿窗口，相比传统的隧穿场效应晶体管隧穿窗口主要集中于沟道表面，可以获得更大的隧穿电流。同时由于源区为高掺杂的半导体，载流子态密度高，能够提供更多的载流子进行隧穿，有利于获得大的隧穿电流。
2)由于二维材料/半导体异质结界面存在范德瓦尔斯空隙，栅压可以调节范德瓦尔斯空隙上的压降来调节能带对准方式。在开态时，能带对准方式为错层式，有效隧穿势垒高度为负值，同时载流子(电子或空穴)从源区隧穿到沟道区，且位于k空间的同一点，无需声子参与，能够实现直接隧穿，可获得较大的开态电流。
3)同时控制栅上施加电压可以对漏区二维材料进行电学掺杂，可以有效降低漏区电阻，进一步提升开态电流。
三、重掺杂半导体材料做源区，二维材料做沟道可以获得理想的栅控能力，获得陡直的亚阈值斜率。
对于N型器件，传统二维材料/二维材料异质结中源区难以实现P型高掺杂，在这种情况下施加栅压时不仅可以调控沟道区二维材料的电势，同时由于源区为非高掺杂导致源区电势不固定，栅压也能够调节源区二维材料的电势，使得范德瓦尔斯空隙上的压降减小，不利于有效打开隧穿窗口，导致栅控能力变差。而本发明中器件采用高掺杂的三维半导体作为源区，其与金属源电极等势，采用较薄的二维材料作为沟道材料，栅压仅调控二维材料以及二维材料/半导体异质结界面处的能带，可以获得理想的栅控能力，进一步降低器件的亚阈值斜率。对于P型器件，同样可实现理想的栅控能力和陡直的亚阈值斜率。
四、该器件制备工艺简单，与传统的半导体工艺兼容性大。
该器件利用传统半导体材料作为衬底，高掺杂的半导体作为源区，淀积得到的二维材料作为沟道区和漏区，制备工艺简单，工艺方法与现有的传统半导体工艺具有很好的兼容性。与现有的TFET相比，该器件可以同时获得较低的关态电流，较高的开态电流和陡直的亚阈值斜率，在低功耗领域有很大的应用前景。
附图说明
图1是本发明的基于二维材料/半导体异质结的隧穿场效应晶体管的剖面示意图。
下面以N型器件为例，说明上述二维材料/半导体异质结的隧穿场效应晶体管的制备方法，P型器件的制备方法类似。
图2(a)是本发明器件处于关态时的能带示意图，图2(b)是本发明器件处于开态时的能带示意图。
图3是通过全片离子注入对半导体衬底进行掺杂，刻蚀半导体衬底形成台阶，得到高掺杂半导体作为器件源区后的器件剖面图；
图4是通过全片淀积绝缘层，湿法腐蚀或者干法刻蚀得到位于半导体衬底上方的绝缘层，露出下层的高掺杂半导体区后的器件剖面图；
图5是通过光刻并剥离金属，合金退火形成金属源电极后的器件剖面图；
图6是通过淀积生长得到位于高掺杂半导体和绝缘体衬底上二维材料后的器件剖面图；
图7是通过湿法腐蚀或者干法刻蚀工艺，暴露出高掺杂半导体和金属源电极后的器件剖面图；
图8是光刻并剥离金属得到金属漏电极后的器件剖面图；
图9是均匀生长栅介质层后的器件剖面图；
图10是光刻并剥离金属得到控制栅电极后的二维材料/半导体异质结隧穿场效应晶体管的器件剖面图；
图中：
1——半导体衬底 2——高掺杂半导体区
3——绝缘层 4——二维材料层
5——栅介质层 6——控制栅电极
7——金属源电极 8——金属漏电极
具体实施方式
下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
本发明制备方法的一具体实例包括图3至图10所示的工艺步骤：
1)以晶向为(100)的体硅硅片为半导体衬底(1)，采用离子注入BF2 +的方法对半导体衬底进行P型掺杂，掺杂能量为40KeV，光刻暴露出高掺杂半导体区(2)以外的区域，通过反应离子刻蚀(RIE)或者感应耦合等离子体(ICP)刻蚀半导体Si衬底形成台阶，台阶高度为35nm，此高掺杂半导体区(2)作为器件的源区，如图3所示。
2)通过低压力化学气相淀积(LPCVD)的方法全片淀积绝缘层SiO2(3)，厚度为30nm，光刻露出高掺杂半导体区(2)上方的绝缘层，通过HF湿法腐蚀去除此处的绝缘层，露出下层的高掺杂半导体区(2)，如图4所示；
3)光刻露出金属源电极区，在带胶样品上电子束蒸发Ti/Al(10nm/50nm)，用丙酮剥离后在430℃合金退火30min形成金属源电极(7)，如图5所示。
4)通过化学气相淀积(CVD)得到位于高掺杂半导体区(2)、金属源电极(7)和绝缘层(3)上方的二维材料InSe(4)，厚度为5nm。InSe的导带底和Si衬底的价带顶都位于K空间的Γ点，可实现直接隧穿，如图6所示。
5)光刻暴露出高掺杂半导体区(2)以及金属源电极(7)上方的二维材料InSe(4)，通过Ar离子干法刻蚀暴露出高掺杂半导体区(2)和金属源电极(7)，二维材料InSe(4)表面和高掺杂半导体区(2)平齐，如图7所示。
6)光刻出金属漏电极区，在带胶样品上电子束蒸发Ti/Au(10nm/50nm)，用丙酮剥离后形成金属漏电极(8)，如图8所示。
7)在150℃下利用原子层淀积(ALD)全片生长10nm Al2O3，形成栅介质层(5)，如图9所示。
8)光刻出控制栅电极图形，在带胶样品上电子束蒸发Ti/Au(10nm/50nm)，用丙酮剥离和乙醇清洗后形成控制栅电极(6)，此时即可制得所述的基于二维材料/半导体异质结的隧穿场效应晶体管，如图10所示。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种隧穿场效应晶体管，其特征在于，包括一个半导体衬底(1)、一个高掺杂半导体区(2)、一个绝缘层(3)、一个二维材料层(4)、一个栅介质层(5)、一个控制栅电极(6)、一个金属源电极(7)、一个金属漏电极(8)；其中半导体衬底(1)上方设有高掺杂半导体区(2)和绝缘体层(3)，二维材料层(4)位于绝缘体层(3)上方，且二维材料层(4)与高掺杂半导体区(2)的上表面平齐；金属源电极(7)位于部分高掺杂半导体区(2)上，且金属源电极(7)与二维材料层(4)间距大于100nm，金属漏电极(8)位于部分二维材料层(4)上方，栅介质层(5)覆盖金属源电极(7)、高掺杂半导体区(2)、二维材料层(4)和金属漏电极(8)上方，位于部分高掺杂半导体区(2)、二维材料层(4)和金属漏电极(8)上方的栅介质层(5)的上方覆盖控制栅电极(6)，二维材料层(4)和半导体衬底(1)之间形成异质结，实现直接隧穿。
2.如权利要求1所属的垂直隧穿场效应晶体管，其特征在于，对于N型器件来说，半导体衬底(1)的价带顶和二维材料层(4)的导带底位于k空间同一位置；对于P型器件来说，半导体衬底(1)的导带底和二维材料层(4)的价带顶位于k空间同一位置。
3.如权利要求1所述的隧穿场效应晶体管，其特征在于，高掺杂半导体区(2)的掺杂浓度在1×1020cm-3至1×1021cm-3之间。
4.如权利要求1所述的隧穿场效应晶体管，其特征在于，绝缘层(3)的厚度在10nm至30nm之间。
5.如权利要求1所述的隧穿场效应晶体管，其特征在于，二维材料层(4)的厚度在1nm至10nm之间。
6.权利要求1所述的隧穿场效应晶体管的制备方法，包括以下步骤：
(1)采用离子注入对整个半导体衬底进行高掺杂；
(2)光刻暴露出高掺杂半导体区以外的区域，通过刻蚀半导体衬底形成台阶，台阶高度为10nm至40nm之间；
(3)通过低压力化学气相淀积、等离子增强化学气相淀积或者原子层淀积的方法全片淀积绝缘层，厚度为9nm至30nm；
(4)光刻暴露出高掺杂半导体区上方的绝缘层，通过湿法腐蚀或者干法刻蚀的方法去除该处的绝缘层，露出下层的高掺杂半导体区；
(5)光刻暴露出金属源电极区，全片带胶蒸发金属后剥离形成金属源电极，合金退火形成欧姆接触；
(6)通过化学气相淀积或者原子层淀积的方法得到位于高掺杂半导体区和绝缘层上方的二维材料层，厚度为1nm至10nm之间；
(7)光刻暴露出高掺杂半导体区以及金属源电极上方的二维材料，采用湿法腐蚀或者干法刻蚀的方法去除该处的二维材料，暴露出高掺杂半导体区和金属源电极；
(8)光刻暴露出金属漏电极区，全片蒸发金属后剥离形成金属漏电极；
(9)全片生长厚度均匀的栅介质层；
(10)光刻暴露出控制栅电极区，全片蒸发金属后剥离形成控制栅电极。
7.如权利要求6所述的制备方法，其特征在于，所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他III-V和IV-IV族的二元或三元化合物半导体。
8.如权利要求6所述的制备方法，其特征在于，所述步骤(3)中的绝缘层材料选自SiO2、高K绝缘介质或者BN二维材料绝缘体。
9.如权利要求6所述的制备方法，其特征在于，所述步骤(5)中的金属源电极选自与半导体有粘附性，且能够形成欧姆接触的金属；所述步骤(8)中的金属漏电极选自与二维材料有粘附性，且能够形成欧姆接触的金属。
10.如权利要求6所述的制备方法，其特征在于，所述步骤(9)中的生长栅介质层的方法为原子层淀积。
11.如权利要求6所述的制备方法，其特征在于，，所述步骤(10)中的顶栅电极选自金属Ni、Au、Pt或者混合金属Pd/Au、Ti/Au或Ti/Ni。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710454662.XA CN107104140B (zh) | 2017-06-15 | 2017-06-15 | 一种二维材料/半导体异质结隧穿晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710454662.XA CN107104140B (zh) | 2017-06-15 | 2017-06-15 | 一种二维材料/半导体异质结隧穿晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107104140A true CN107104140A (zh) | 2017-08-29 |
| CN107104140B CN107104140B (zh) | 2019-09-13 |
Family
ID=59660417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710454662.XA Active CN107104140B (zh) | 2017-06-15 | 2017-06-15 | 一种二维材料/半导体异质结隧穿晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107104140B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107665894A (zh) * | 2017-09-12 | 2018-02-06 | 复旦大学 | 基于二维半导体材料的半浮栅存储器及其制备方法 |
| CN107833940A (zh) * | 2017-10-20 | 2018-03-23 | 浙江大学 | 一种基于二维二硫化钼‑二硫化铼异质结的光电子器件、制备方法及应用 |
| CN108376711A (zh) * | 2018-01-08 | 2018-08-07 | 复旦大学 | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 |
| CN108831928A (zh) * | 2018-06-20 | 2018-11-16 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| CN109244121A (zh) * | 2018-08-30 | 2019-01-18 | 电子科技大学 | 带栅场板结构的纵向隧穿场效应晶体管 |
| CN110649092A (zh) * | 2019-09-18 | 2020-01-03 | 西北工业大学 | 二维材料异质结背栅负电容隧穿晶体管及制备方法 |
| WO2020062275A1 (zh) * | 2018-09-30 | 2020-04-02 | 华为技术有限公司 | 栅控二极管及芯片 |
| CN113436963A (zh) * | 2021-06-28 | 2021-09-24 | 吉林大学 | 一种二维半导体调制掺杂的覆盖层筛选方法及所得异质结 |
| CN116960127A (zh) * | 2023-09-19 | 2023-10-27 | 北京大学 | 一种二维半导体垂直场效应晶体管阵列及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103026491A (zh) * | 2010-07-06 | 2013-04-03 | 香港科技大学 | 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管 |
| KR20150008770A (ko) * | 2013-07-15 | 2015-01-23 | 삼성전자주식회사 | 터널링 소자 및 그 제조방법 |
| CN104332500A (zh) * | 2014-09-04 | 2015-02-04 | 北京大学 | 一种阻变栅隧穿场效应晶体管及制备方法 |
| CN104810405A (zh) * | 2015-04-13 | 2015-07-29 | 北京大学 | 一种隧穿场效应晶体管及制备方法 |
| CN104835840A (zh) * | 2015-03-24 | 2015-08-12 | 北京大学 | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 |
| CN105047719A (zh) * | 2015-08-11 | 2015-11-11 | 西安电子科技大学 | 基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管 |
-
2017
- 2017-06-15 CN CN201710454662.XA patent/CN107104140B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103026491A (zh) * | 2010-07-06 | 2013-04-03 | 香港科技大学 | 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管 |
| KR20150008770A (ko) * | 2013-07-15 | 2015-01-23 | 삼성전자주식회사 | 터널링 소자 및 그 제조방법 |
| CN104332500A (zh) * | 2014-09-04 | 2015-02-04 | 北京大学 | 一种阻变栅隧穿场效应晶体管及制备方法 |
| CN104835840A (zh) * | 2015-03-24 | 2015-08-12 | 北京大学 | 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法 |
| CN104810405A (zh) * | 2015-04-13 | 2015-07-29 | 北京大学 | 一种隧穿场效应晶体管及制备方法 |
| CN105047719A (zh) * | 2015-08-11 | 2015-11-11 | 西安电子科技大学 | 基于InAsN-GaAsSb材料的交错型异质结隧穿场效应晶体管 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107665894A (zh) * | 2017-09-12 | 2018-02-06 | 复旦大学 | 基于二维半导体材料的半浮栅存储器及其制备方法 |
| CN107665894B (zh) * | 2017-09-12 | 2020-04-28 | 复旦大学 | 基于二维半导体材料的半浮栅存储器及其制备方法 |
| CN107833940B (zh) * | 2017-10-20 | 2020-06-30 | 浙江大学 | 一种基于二维二硫化钼-二硫化铼异质结的光电子器件、制备方法及应用 |
| CN107833940A (zh) * | 2017-10-20 | 2018-03-23 | 浙江大学 | 一种基于二维二硫化钼‑二硫化铼异质结的光电子器件、制备方法及应用 |
| CN108376711A (zh) * | 2018-01-08 | 2018-08-07 | 复旦大学 | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 |
| CN108376711B (zh) * | 2018-01-08 | 2020-07-28 | 复旦大学 | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 |
| CN108831928A (zh) * | 2018-06-20 | 2018-11-16 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| CN108831928B (zh) * | 2018-06-20 | 2020-07-28 | 北京大学 | 一种二维半导体材料负电容场效应晶体管及制备方法 |
| CN109244121A (zh) * | 2018-08-30 | 2019-01-18 | 电子科技大学 | 带栅场板结构的纵向隧穿场效应晶体管 |
| WO2020062275A1 (zh) * | 2018-09-30 | 2020-04-02 | 华为技术有限公司 | 栅控二极管及芯片 |
| US11894422B2 (en) | 2018-09-30 | 2024-02-06 | Huawei Technologies Co., Ltd. | Gate-controlled diode and chip |
| CN110649092A (zh) * | 2019-09-18 | 2020-01-03 | 西北工业大学 | 二维材料异质结背栅负电容隧穿晶体管及制备方法 |
| CN113436963A (zh) * | 2021-06-28 | 2021-09-24 | 吉林大学 | 一种二维半导体调制掺杂的覆盖层筛选方法及所得异质结 |
| CN113436963B (zh) * | 2021-06-28 | 2022-05-20 | 吉林大学 | 一种二维半导体调制掺杂的覆盖层筛选方法及所得异质结 |
| CN116960127A (zh) * | 2023-09-19 | 2023-10-27 | 北京大学 | 一种二维半导体垂直场效应晶体管阵列及其制备方法 |
| CN116960127B (zh) * | 2023-09-19 | 2023-12-05 | 北京大学 | 一种二维半导体垂直场效应晶体管阵列及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107104140B (zh) | 2019-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107104140B (zh) | 一种二维材料/半导体异质结隧穿晶体管及制备方法 | |
| CN107248530B (zh) | 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法 | |
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| CN102148255B (zh) | 具有隧穿介质层的栅控肖特基结场效应晶体管及形成方法 | |
| CN110112206A (zh) | 一种氧化镓结型场效应晶体管 | |
| CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| US8815690B2 (en) | Tunneling device and method for forming the same | |
| CN102945860B (zh) | 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN106549038B (zh) | 一种垂直结构的氮化镓异质结hemt | |
| US8710557B2 (en) | MOS transistor having combined-source structure with low power consumption and method for fabricating the same | |
| CN103811542B (zh) | 一种锡化物超晶格势垒半导体晶体管 | |
| CN103560144B (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
| CN104966720B (zh) | Tft基板结构及其制作方法 | |
| CN104617137A (zh) | 一种场效应器件及其制备方法 | |
| CN108807553B (zh) | 一种基于二维半导体材料的同质pn结及其制备方法 | |
| CN104218089A (zh) | 阶梯栅介质双层石墨烯场效应晶体管及其制备方法 | |
| CN103985745A (zh) | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 | |
| CN108831928A (zh) | 一种二维半导体材料负电容场效应晶体管及制备方法 | |
| CN208767305U (zh) | 屏蔽栅极场效应晶体管 | |
| CN110571275A (zh) | 氧化镓mosfet的制备方法 | |
| CN112599603A (zh) | 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法 | |
| CN105742179B (zh) | 一种igbt器件的制备方法 | |
| CN110676166B (zh) | P-GaN帽层的FinFET增强型器件及制作方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |