CN104332500A - 一种阻变栅隧穿场效应晶体管及制备方法 - Google Patents
一种阻变栅隧穿场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN104332500A CN104332500A CN201410448985.4A CN201410448985A CN104332500A CN 104332500 A CN104332500 A CN 104332500A CN 201410448985 A CN201410448985 A CN 201410448985A CN 104332500 A CN104332500 A CN 104332500A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistive
- effect transistor
- source region
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 33
- 238000002360 preparation method Methods 0.000 title claims description 15
- 238000002353 field-effect transistor method Methods 0.000 title description 3
- 239000000463 material Substances 0.000 claims abstract description 39
- 230000005669 field effect Effects 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 31
- 238000001259 photo etching Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 239000012190 activator Substances 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000006698 induction Effects 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 238000005546 reactive sputtering Methods 0.000 claims description 2
- 230000001020 rhythmical effect Effects 0.000 claims description 2
- 238000003980 solgel method Methods 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- JYIMWRSJCRRYNK-UHFFFAOYSA-N dialuminum;disodium;oxygen(2-);silicon(4+);hydrate Chemical compound O.[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[Na+].[Na+].[Al+3].[Al+3].[Si+4] JYIMWRSJCRRYNK-UHFFFAOYSA-N 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种阻变栅隧穿场效应晶体管，包括一个控制栅层、一个栅介质层、一个半导体衬底、一个隧穿源区、一个低掺杂漏区和一个沟道区；控制栅采用栅叠层结构，依次为：底电极层、挥发性阻变材料层、顶电极层；挥发性阻变材料层为具有挥发性阻变特性的材料层；沟道区位于隧穿源区的上方，且位置与隧穿源区部分重叠，在沟道区与隧穿源区界面处形成隧穿结；低掺杂漏区位于控制栅的水平方向的另一侧，且与控制栅之间有水平间距；低掺杂漏区和隧穿源区掺有不同掺杂类型的杂质；半导体衬底和沟道区的掺杂类型和隧穿源区一致。该结构具有大的开态电流和陡直的亚阈值斜率，且工作在低偏压下，可满足低压低功耗逻辑器件和逻辑电路的应用需求。
Description
技术领域
本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及一种阻变栅隧穿场效应晶体管及其制备方法。
背景技术
随着金属-氧化物-硅场效应晶体管(MOSFET)的尺寸不断缩小，尤其是当器件的特征尺寸进入纳米尺度以后，器件的短沟道效应等负面影响愈加明显。漏致势垒降低效应(DIBL)、带带隧穿效应使得器件关态漏泄电流不断增大，伴随着器件阈值电压降低，增大了集成电路的功耗。且传统MOSFET器件的亚阈区电流导通由于受扩散机制的限制，其亚阈值斜率在常温下的极限值被限制在60mv/dec，导致亚阈值漏泄电流随着阈值电压的降低也在不断地升高。为了克服纳米尺度下MOSFET面临的越来越多的挑战，为了能将器件应用在超低压低功耗领域，采用新型导通机制而获得超陡亚阈值斜率的器件结构和工艺制备方法已经成为小尺寸器件下大家关注的焦点。
针对MOSFET亚阈值斜率有60mv/dec的理论极限的问题，近些年来研究者们提出了一些可能的解决方案，主要包含以下三类：隧穿场效应晶体管(Tunneling FET,TFET)，碰撞离化MOSFET(Impact Ionization MOS,IMOS)以及悬栅场效应晶体管(Suspended Gate FET,SG-FET)。TFET利用栅极控制反向偏置的P-I-N结的带带隧穿实现导通且漏电流非常小，但由于受源结隧穿几率和隧穿面积的限制，开态电流小，不利于电路应用。专利(US 2010/0140589A1)提出了一种铁电隧穿晶体管，通过结合铁电栅叠层和带带隧穿机制能获得更陡的亚阈值斜率，但仍面临电流小的问题。IMOS则是利用碰撞离化导致的雪崩倍增效应使器件导通，能获得极陡的亚阈值斜率(小于10mV/dec)和较大的电流，但是IMOS必须工作在较高的源漏偏压下，且器件可靠性问题严重，不适于实际低压应用。SG-FET器件开启的原理则是随着栅电压的升高，使可活动的金属栅电极在静电力的作用下移动到常规MOSFET部分上，产生反型层沟道，使器件导通。在这个过程中，由于阈值电压的突然变化，也能够实现低于60mv/dec的亚阈值斜率。但是该器件的开关速度、工作次数和集成等问题也不容忽视。因此，提出一种能工作在低压条件下，且具有超陡的亚阈值斜率、较大的开态电流和较好的可靠性的器件显得尤为迫切。
发明内容
本发明的目的在于提供一种具有超陡亚阈值斜率的阻变栅隧穿场效应晶体管及其制备方法。该结构利用金属-绝缘体-金属(Metal-Insulator-Metal,MIM)作栅叠层，具有大的开态电流和陡直的亚阈值斜率，且工作在低偏压下，可满足低压低功耗逻辑器件和逻辑电路的应用需求。
本发明的技术方案如下：
一种阻变栅隧穿场效应晶体管，如附图1所示，其特征在于，包括一个控制栅层、一个栅介质层4、一个半导体衬底1、一个隧穿源区2、一个低掺杂漏区8和一个沟道区3，控制栅采用栅叠层结构，自下而上依次为底层——底电极层5，中间层——挥发性阻变材料层6和顶层——顶电极层7；所述挥发性阻变材料层6为具有挥发性阻变特性的材料层，具体表现为在较低的正向偏压(0～1V)下，通过顶电极层/挥发性阻变层/底电极层组成的栅结构能实现阻变材料由高阻向低阻跃变，且撤去电压激励后该材料能从低阻自行返回为高阻状态；所述沟道区3位于隧穿源区2的上方，且位置与隧穿源区2部分重叠，在沟道区与隧穿源区界面处形成隧穿结，且沟道区3厚度小于20nm；控制栅位于沟道区3与隧穿源区2重叠部分的上方；低掺杂漏区8位于控制栅的水平方向的另一侧(非隧穿源区一侧)，且与控制栅之间有水平间距Lud，水平间距Lud的范围为10nm-1μm。低掺杂漏区8和隧穿源区2掺有不同掺杂类型的杂质，对于N型器件来说，隧穿源区2为P型掺杂，低掺杂漏区8为N型掺杂；对于P型器件来说，隧穿源区2为N型掺杂，低掺杂漏区8为P型掺杂。低掺杂漏区8的掺杂浓度在5×1017cm-3至1×1019cm-3之间，隧穿源区2的掺杂浓度在1×1019cm-3至1×1021cm-3之间。半导体衬底1和沟道区3的掺杂类型和隧穿源区2一致，浓度在1×1014cm-3至1×1017cm-3之间。
所述底电极层和顶电极层可为Pt、Ru、Ir等惰性金属材料，也可以是这些金属材料的叠层结构；各层的厚度范围为20-200nm。
所述挥发性阻变材料层的材料是指能在焦耳热的诱导下发生从绝缘体到金属转换的低价金属氧化物，其金属性表现为存在金属性的导电通道，可以为VO2、NbO2、Ti2O3、Fe3O4等金属氧化物；厚度范围为10-50nm。
所述半导体衬底和沟道区材料为Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。
所述栅介质层材料包括SiO2、Si3N4和高K栅(介电常数K>3.9)介质材料。厚度范围为1-5nm。
上述阻变栅隧穿场效应晶体管的制备方法，包括以下步骤：
1)在半导体衬底上通过浅槽隔离定义有源区；
2)光刻暴露出隧穿源区，以光刻胶为掩膜，进行离子注入形成隧穿源区；
3)外延生长一层沟道区，后生长栅介质层；
4)淀积控制栅叠层：首先淀积底电极层，然后淀积一层挥发性阻变材料介质层，在淀积的挥发性阻变材料层上淀积顶淀积层，形成顶电极/挥发性阻变层/底电极层栅结构；
5)接着用光刻和刻蚀的方法，形成器件的栅结构图形；
6)光刻暴露出低掺杂漏区，以光刻胶为掩膜，进行离子注入形成具有相反掺杂类型的低掺杂漏区，并快速高温热退火激活杂质；
7)光刻并刻蚀沟道区，使得暴露出隧穿源区；
8)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的阻变栅隧穿场效应晶体管，如图1所示。
上述的制备方法中，所述步骤3)中的生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。
上述的制备方法中，所述步骤4)中的淀积方法选自下列方法之一：直流溅射、化学气相淀积、反应溅射、化学合成、原子层淀积、直流溅射+热氧化方法、溶胶-凝胶法。
上述的制备方法中，所述步骤5)中的刻蚀方法可以用湿法腐蚀或者干法刻蚀(AME，RIE)的方法刻顶电极和底电极层，可以用湿法腐蚀或者干法刻蚀(RIE，ICP，AME)的方法刻挥发性阻变材料层。
本发明的优点和积极效果：
一、该结构采用顶电极/挥发性阻变层/底电极层结构作栅，利用挥发性阻变材料的特性，在较低的正向电压激励下栅实现由高阻向低阻的跃变过程，且在只有上下电极板的时候才有阻变行为。反映到电容上则是实现了等效栅电容的迅速增加，从而能突破传统MOSFET亚阈值斜率的极限。且不同于应用于存储器中的非挥发特性的阻变材料，由于本发明是应用于低功耗领域的具有陡直亚阈值斜率的逻辑器件，因此本发明的阻变材料是具有挥发特性的，即撤去电压激励后，阻变材料层会恢复到高阻状态。该特性保证了器件能进行反复逻辑操作而不需要额外的复位操作。
二、该结构的源漏掺杂类型不同，且满足了隧穿场效应晶体管的源漏特征。采用将控制栅位于沟道层及源区上方的设计，使得控制栅电极加正电压后，沟道层能带能下拉，当沟道区导带下拉至隧穿源区价带以下时形成隧穿窗口时，在隧穿结处发生垂直于控制栅的带带隧穿，器件开启，从而获得较陡直的亚阈值斜率。相比传统水平方向的带带隧穿，该结构能更有效利用栅压对隧穿结的控制作用，从而进一步优化亚阈特性。且隧穿面积增加，能进一步提高器件的开态电流。
三、相比别的材料，阻变材料通常具有速度快，操作电压低和工艺简单的优点，这里将挥发性的阻变材料应用到逻辑器件中，使得该晶体管能在低压下实现器件的导通开启，适用于低压低功耗领域应用。
四、该结构的工艺实现简单易行，且与传统CMOS工艺相兼容。
简而言之，该结构器件采用顶电极/挥发性阻变层/底电极层结构作栅，利用挥发性阻变材料的特性，实现超陡亚阈值斜率且制备方法简单。与现有的突破传统亚阈值斜率极限的方法相比，该器件有较大的导通电流、较低的工作电压以及较好的亚阈特性，有望在低功耗领域得到采用，有较高的实用价值。
附图说明
图1是本发明的阻变栅隧穿场效应晶体管的剖面图；
图2是在半导体衬底上光刻并离子注入后形成隧穿源区后的器件剖面图；
图3是外延沟道区后，生长栅介质层并淀积栅叠层的工艺步骤示意图；
图4是光刻并刻蚀后形成的栅图形的器件剖面图；
图5是离子注入形成低掺杂漏结构后的的器件剖面图；
图6是光刻并刻蚀沟道区使得暴露出隧穿源区后的器件剖面图；
图7是经过后道工序(接触孔，金属化)后的阻变栅隧穿场效应晶体管示意图。
图中：
1——半导体衬底 2——隧穿源区
3——沟道区 4——栅介质层
5——底电极层 6——挥发性阻变材料层
7——顶电极层 8——低掺杂漏区
9——光刻胶 10——后道工序的钝化层
11——后道工序的金属
具体实施方式
下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
本发明制备方法的一具体实例包括图2至图6所示的工艺步骤：
1、在晶向为(100)的高阻体硅硅片硅衬底1上采用浅槽隔离技术制作有源区隔离层；然后光刻暴露出隧穿源区，以光刻胶为掩膜进行离子注入，离子注入的能量为40keV，剂量为1e15，注入杂质为BF2 +，形成高掺杂的隧穿源区2，如图2所示。
2、利用外延工艺生长一层轻掺杂的沟道区3，沟道区3仍为硅材料，厚度为10nm；热生长一层栅介质层4，栅介质层为SiO2，厚度为2nm；淀积底电极层5，底电极层为Pt，厚度为50nm；随后溅射一层挥发性阻变材料层6，为VO2，厚度为25nm；最后在VO2上溅射一层金属Pt做顶电极7，厚度为100nm，如图3所示。
2、光刻出栅图形，用干法刻蚀AME刻蚀Pt/VO2/Pt栅叠层，如图4所示。
3、光刻暴露出低掺杂漏区，漏区和控制栅之间有水平间距，间距为50nm，以光刻胶为掩膜进行离子注入，离子注入的能量为50keV，剂量为1e14，注入杂质为As+，形成低掺杂浓度的低掺杂漏区8，如图5所示；进行一次快速高温退火，激活源漏掺杂的杂质。
4、光刻暴露出隧穿源区2上的沟道区3，以光刻胶9为掩膜进行硅刻蚀，刻蚀深度为10nm，暴露出隧穿源区2，如图6所示。
5、最后进入常规CMOS后道工序，包括淀积钝化层10、开接触孔以及金属化11，即可制得所述的阻变栅隧穿场效应晶体管，如图7所示。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种阻变栅隧穿场效应晶体管，其特征是，包括一个控制栅层、一个栅介质层(4)、一个半导体衬底(1)、一个隧穿源区(2)、一个低掺杂漏区(8)和一个沟道区(3)；
所述的控制栅采用栅叠层结构，自下而上依次为底层——底电极层(5)，中间层——挥发性阻变材料层(6)和顶层——顶电极层(7)；所述挥发性阻变材料层(6)为具有挥发性阻变特性的材料层，具体表现为在较低的正向偏压下，通过顶电极层/挥发性阻变层/底电极层组成的栅结构能实现阻变材料由高阻向低阻跃变，且撤去电压激励后该材料能从低阻自行返回为高阻状态；
所述沟道区(3)位于隧穿源区(2)的上方，且位置与隧穿源区(2)部分重叠，在沟道区与隧穿源区界面处形成隧穿结；控制栅位于沟道区(3)与隧穿源区(2)重叠部分的上方；低掺杂漏区(8)位于控制栅的水平方向的另一侧，且与控制栅之间有水平间距Lud；
低掺杂漏区(8)和隧穿源区(2)掺有不同掺杂类型的杂质；半导体衬底(1)和沟道区(3)的掺杂类型和隧穿源区(2)一致。
2.如权利要求1所述的阻变栅隧穿场效应晶体管，其特征是，沟道区(3)厚度小于20nm；所述的水平间距Lud的范围为10nm-1μm；对于N型器件来说，隧穿源区(2)为P型掺杂，低掺杂漏区(8)为N型掺杂；对于P型器件来说，隧穿源区(2)为N型掺杂，低掺杂漏区(8)为P型掺杂；低掺杂漏区(8)的掺杂浓度在5×1017cm-3至1×1019cm-3之间，隧穿源区(2)的掺杂浓度在1×1019cm-3至1×1021cm-3之间；半导体衬底(1)和沟道区(3)的掺杂浓度在1×1014cm-3至1×1017cm-3之间。
3.如权利要求1所述的阻变栅隧穿场效应晶体管，其特征是，所述底电极层和顶电极层为惰性金属材料，或是多种所述的金属材料的叠层结构；各层的厚度范围为20-200nm。
4.如权利要求1所述的阻变栅隧穿场效应晶体管，其特征是，所述挥发性阻变材料层的材料是能在焦耳热的诱导下发生从绝缘体到金属转换的低价金属氧化物，其金属性表现为存在金属性的导电通道；厚度范围为10-50nm。
5.如权利要求1所述的阻变栅隧穿场效应晶体管，其特征是，所述挥发性阻变材料层的材料为VO2、NbO2、Ti2O3或Fe3O4。
6.如权利要求1所述的阻变栅隧穿场效应晶体管，其特征是，所述半导体衬底和沟道区材料为Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。
7.如权利要求1所述的阻变栅隧穿场效应晶体管，其特征是，所述栅介质层材料包括SiO2、Si3N4和高K栅介质材料；厚度范围为1-5nm。
8.一种阻变栅隧穿场效应晶体管的制备方法，包括以下步骤：
1)在半导体衬底上通过浅槽隔离定义有源区；
2)光刻暴露出隧穿源区，以光刻胶为掩膜，进行离子注入形成隧穿源区；
3)外延生长一层沟道区，后生长栅介质层；
4)淀积控制栅叠层：首先淀积底电极层，然后淀积一层挥发性阻变材料介质层，在淀积的挥发性阻变材料层上淀积顶淀积层，形成顶电极/挥发性阻变层/底电极层栅结构；
5)接着用光刻和刻蚀的方法，形成器件的栅结构图形；
6)光刻暴露出低掺杂漏区，以光刻胶为掩膜，进行离子注入形成具有相反掺杂类型的低掺杂漏区，并快速高温热退火激活杂质；
7)光刻并刻蚀沟道区，使得暴露出隧穿源区；
8)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化，即可制得所述的阻变栅隧穿场效应晶体管。
9.如权利要求8所述的的制备方法中，其特征是，所述步骤3)中的生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。
10.如权利要求8所述的的制备方法中，其特征是，所述步骤4)中的淀积方法选自下列方法之一：直流溅射、化学气相淀积、反应溅射、化学合成、原子层淀积、直流溅射+热氧化方法、溶胶-凝胶法。
11.如权利要求8所述的的制备方法中，其特征是，所述步骤5)中的刻蚀方法用湿法腐蚀或者干法刻蚀的方法刻顶电极和底电极层，或者用湿法腐蚀或者干法刻蚀的方法刻挥发性阻变材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410448985.4A CN104332500A (zh) | 2014-09-04 | 2014-09-04 | 一种阻变栅隧穿场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410448985.4A CN104332500A (zh) | 2014-09-04 | 2014-09-04 | 一种阻变栅隧穿场效应晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104332500A true CN104332500A (zh) | 2015-02-04 |
Family
ID=52407192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410448985.4A Pending CN104332500A (zh) | 2014-09-04 | 2014-09-04 | 一种阻变栅隧穿场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104332500A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098768A (zh) * | 2015-04-30 | 2016-11-09 | 台湾积体电路制造股份有限公司 | 交错型隧穿场效应晶体管 |
| CN107104140A (zh) * | 2017-06-15 | 2017-08-29 | 北京大学 | 一种二维材料/半导体异质结隧穿晶体管及制备方法 |
| CN107248530A (zh) * | 2017-06-15 | 2017-10-13 | 北京大学 | 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法 |
| CN107863388A (zh) * | 2017-10-31 | 2018-03-30 | 沈阳工业大学 | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 |
| CN109524042A (zh) * | 2018-09-21 | 2019-03-26 | 浙江大学 | 一种基于反型模式阻变场效应晶体管的与非型存储阵列 |
| CN110752293A (zh) * | 2019-09-27 | 2020-02-04 | 北京大学 | 一种双向阈值开关选择器件及其制备方法 |
| WO2020124876A1 (zh) * | 2018-12-20 | 2020-06-25 | 中国科学院微电子研究所 | 半导体器件、其制造方法、集成电路及电子设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189921A (ja) * | 1996-10-10 | 1998-07-21 | Lucent Technol Inc | 積層型フローティングゲートメモリデバイス |
| US20100207101A1 (en) * | 2009-02-13 | 2010-08-19 | Board Of Regents, The University Of Texas System | Incorporating gate control over a resonant tunneling structure in cmos to reduce off-state current leakage, supply voltage and power consumption |
| CN102117835A (zh) * | 2011-01-19 | 2011-07-06 | 北京大学 | 一种具有超陡亚阈值斜率的阻变场效应晶体管及其制备方法 |
| US20120043607A1 (en) * | 2010-08-18 | 2012-02-23 | Mathieu Luisier | Tunneling Field-Effect Transistor with Low Leakage Current |
| CN102723367A (zh) * | 2012-06-29 | 2012-10-10 | 昆山工研院新型平板显示技术中心有限公司 | 一种氧化物半导体薄膜晶体管 |
| CN103606563A (zh) * | 2013-10-22 | 2014-02-26 | 清华大学 | 无结型隧穿场效应晶体管及其形成方法 |
| CN103715259A (zh) * | 2012-10-09 | 2014-04-09 | 三星电子株式会社 | 包括石墨烯沟道的隧穿场效应晶体管 |
-
2014
- 2014-09-04 CN CN201410448985.4A patent/CN104332500A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189921A (ja) * | 1996-10-10 | 1998-07-21 | Lucent Technol Inc | 積層型フローティングゲートメモリデバイス |
| US20100207101A1 (en) * | 2009-02-13 | 2010-08-19 | Board Of Regents, The University Of Texas System | Incorporating gate control over a resonant tunneling structure in cmos to reduce off-state current leakage, supply voltage and power consumption |
| US20120043607A1 (en) * | 2010-08-18 | 2012-02-23 | Mathieu Luisier | Tunneling Field-Effect Transistor with Low Leakage Current |
| CN102117835A (zh) * | 2011-01-19 | 2011-07-06 | 北京大学 | 一种具有超陡亚阈值斜率的阻变场效应晶体管及其制备方法 |
| CN102723367A (zh) * | 2012-06-29 | 2012-10-10 | 昆山工研院新型平板显示技术中心有限公司 | 一种氧化物半导体薄膜晶体管 |
| CN103715259A (zh) * | 2012-10-09 | 2014-04-09 | 三星电子株式会社 | 包括石墨烯沟道的隧穿场效应晶体管 |
| CN103606563A (zh) * | 2013-10-22 | 2014-02-26 | 清华大学 | 无结型隧穿场效应晶体管及其形成方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098768B (zh) * | 2015-04-30 | 2020-07-10 | 台湾积体电路制造股份有限公司 | 交错型隧穿场效应晶体管 |
| US11133183B2 (en) | 2015-04-30 | 2021-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Staggered-type tunneling field effect transistor |
| CN106098768A (zh) * | 2015-04-30 | 2016-11-09 | 台湾积体电路制造股份有限公司 | 交错型隧穿场效应晶体管 |
| US10504721B2 (en) | 2015-04-30 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Staggered-type tunneling field effect transistor |
| US11139165B2 (en) | 2015-04-30 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Staggered-type tunneling field effect transistor |
| US11133184B2 (en) | 2015-04-30 | 2021-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Staggered-type tunneling field effect transistor |
| US11133182B2 (en) | 2015-04-30 | 2021-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Staggered-type tunneling field effect transistor |
| CN107104140A (zh) * | 2017-06-15 | 2017-08-29 | 北京大学 | 一种二维材料/半导体异质结隧穿晶体管及制备方法 |
| CN107248530A (zh) * | 2017-06-15 | 2017-10-13 | 北京大学 | 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法 |
| CN107104140B (zh) * | 2017-06-15 | 2019-09-13 | 北京大学 | 一种二维材料/半导体异质结隧穿晶体管及制备方法 |
| CN107248530B (zh) * | 2017-06-15 | 2019-09-13 | 北京大学 | 一种二维材料/半导体异质结垂直隧穿晶体管及制备方法 |
| CN107863388A (zh) * | 2017-10-31 | 2018-03-30 | 沈阳工业大学 | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 |
| CN107863388B (zh) * | 2017-10-31 | 2020-03-03 | 沈阳工业大学 | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 |
| CN109524042A (zh) * | 2018-09-21 | 2019-03-26 | 浙江大学 | 一种基于反型模式阻变场效应晶体管的与非型存储阵列 |
| WO2020124876A1 (zh) * | 2018-12-20 | 2020-06-25 | 中国科学院微电子研究所 | 半导体器件、其制造方法、集成电路及电子设备 |
| CN110752293A (zh) * | 2019-09-27 | 2020-02-04 | 北京大学 | 一种双向阈值开关选择器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104332500A (zh) | 一种阻变栅隧穿场效应晶体管及制备方法 | |
| CN103151391B (zh) | 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法 | |
| CN102074583B (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN102983168B (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| CN102054870A (zh) | 一种半导体结构及其形成方法 | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| CN103560144B (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
| US20140034891A1 (en) | Semiconductor memory structure and its manufacturing method thereof | |
| CN102142461B (zh) | 栅控肖特基结隧穿场效应晶体管及其形成方法 | |
| CN104269439B (zh) | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 | |
| CN103985745B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及制备方法 | |
| CN108807553B (zh) | 一种基于二维半导体材料的同质pn结及其制备方法 | |
| WO2012142781A1 (zh) | 隧穿电流放大晶体管 | |
| CN103474464B (zh) | 一种复合机制的条形栅隧穿场效应晶体管及其制备方法 | |
| US20120181584A1 (en) | Resistive Field Effect Transistor Having an Ultra-Steep Subthreshold Slope and Method for Fabricating the Same | |
| CN102117833B (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN102117834B (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| CN102117835A (zh) | 一种具有超陡亚阈值斜率的阻变场效应晶体管及其制备方法 | |
| WO2021227448A1 (zh) | 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法 | |
| CN103996713A (zh) | 垂直沟道双机制导通纳米线隧穿晶体管及制备方法 | |
| CN102800681B (zh) | 一种SOI SiGe BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150204 |