CN102364690B

CN102364690B - 一种隧穿场效应晶体管及其制备方法

Info

Publication number: CN102364690B
Application number: CN 201110341425
Authority: CN
Inventors: 黄如; 黄芊芊; 詹瞻; 王阳元
Original assignee: Peking University
Current assignee: Peking University; Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-11-02
Filing date: 2011-11-02
Publication date: 2013-11-06
Anticipated expiration: 2031-11-02
Also published as: CN102364690A

Abstract

本发明公开了一种隧穿场效应晶体管及其制备方法，属于场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管的高掺杂源区由P⁺高掺杂区和N⁺高掺杂区两部分组成，并巧妙地通过版图的变化实现了该器件MOSFET和TFET部分的阈值调节，提高了TFET器件的性能且制备方法简单。与现有的TFET相比，在同样的工艺条件、同样的有源区尺寸下该器件可以得到更高的导通电流，且能保持陡直的亚阈值斜率，有望在低功耗领域得到采用，有较高的实用价值。

Description

一种隧穿场效应晶体管及其制备方法

技术领域

本发明属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及一种结合金属-氧化层-硅场效晶体管(MOSFET)的隧穿场效应晶体管(TFET)及其制备方法。

背景技术

在摩尔定律的驱动下，传统MOSFET的特征尺寸不断缩小，如今已经到进入纳米尺度，随之而来，器件的短沟道效应等负面影响也愈加严重。漏致势垒降低、带带隧穿等效应使得器件关态漏泄电流不断增大，同时，传统MOSFET的亚阈值斜率受到热电势的限制无法随着器件尺寸的缩小而同步减小，由此增加了器件功耗。功耗问题如今已经成为限制器件等比例缩小的最严峻的问题。

为了能将器件应用在超低压低功耗领域，采用新型导通机制而获得超陡亚阈值斜率的器件结构和工艺制备方法已经成为小尺寸器件下大家关注的焦点。近些年来研究者们提出了一种可能的解决方案，就是采用隧穿场效应晶体管(TFET)。TFET不同于传统MOSFET，其源漏掺杂类型相反，利用栅极控制反向偏置的P-I-N结的带带隧穿实现导通，能突破传统MOSFET亚阈值斜率60mV/dec的限制，并且其漏电流非常小。TFET具有低漏电流、低亚阈值斜率、低工作电压和低功耗等诸多优异特性，但由于受源结隧穿几率和隧穿面积的限制，TFET面临着开态电流小的问题，远远比不上传统MOSFET器件，极大限制了TFET器件的应用。

发明内容

本发明的目的在于提出一种结合MOSFET的隧穿场效应晶体管及其制备方法。在与现有的CMOS工艺完全兼容的条件下，该结构能显著地提升TFET器件的导通电流，同时保持较好的亚阈特性。

本发明的技术方案如下：

本发明隧穿场效应晶体管包括一个控制栅，一个栅介质层，一个半导体衬底，一个高掺杂源区和一个高掺杂漏区，高掺杂源区和高掺杂漏区分别位于控制栅的两侧，其特征在于，所述高掺杂源区由P⁺高掺杂区和N⁺高掺杂区两部分组成。对于N型晶体管，P⁺高掺杂源区与控制栅相连，N⁺高掺杂源区与控制栅不相连，两者有间距(间距小于耗尽层宽度，视衬底浓度而定，典型值为1μm)，漏区为高掺杂N+；对于P型晶体管，N⁺高掺杂源区与控制栅相连，P⁺高掺杂源区与控制栅不相连，两者有间距(间距小于耗尽层宽度，视衬底浓度而定，典型值为1μm)，漏区为高掺杂P+。

上述隧穿场效应晶体管的制备方法，包括以下步骤：

(1)在半导体衬底上通过浅槽隔离定义有源区；

(2)生长栅介质层；

(3)淀积栅材料，接着光刻和刻蚀，形成控制栅图形；

(4)光刻暴露出漏掺杂区和未与控制栅相连的源掺杂区，以光刻胶及栅为掩膜，离子注入形成相同掺杂类型的高掺杂漏区和高掺杂源区；

(5)光刻暴露出与控制栅相连的源掺杂区，以光刻胶及栅为掩膜，离子注入形成另一种掺杂类型的高掺杂源区，然后快速高温热退火激活掺杂杂质；

(6)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的隧穿场效应晶体管，如图5所示。

上述的制备方法中，所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅(SOI)或绝缘体上的锗(GOI)。

上述的制备方法中，所述步骤(2)中的栅介质层材料选自SiO₂、Si₃N₄和高K栅介质材料。

上述的制备方法中，所述步骤(2)中的生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。

上述的制备方法中，所述步骤(3)中的栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。

本发明的技术效果如下：

一、在相同的有源区面积下，该器件能有效地将MOSFET的特点引入TFET。该结构中，未与控制栅相连的源区连同漏区和相应沟道构成MOSFET结构，该器件从而能得到远高于传统TFET的导通电流；而与控制栅相连的相反掺杂类型的源区连同漏区和相应沟道构成TFET结构，该器件从而能很好结合传统TFET的低泄漏电流和低亚阈值泄漏的特点，具有较好的亚阈特性；

二、在不增加工艺步骤的前提下，通过简单的版图设计(即MOSFET的源与栅有一定间隔，而TFET的源和栅相连)能自动调节两者的阈值电压，实现TFET比MOSFET先导通，从而保证该器件的亚阈部分受TFET决定，从而能突破传统MOSFET亚阈值斜率的极限；

三、该器件制备工艺简单，制备方法与传统的MOSFET工艺完全兼容。

简而言之，该器件结构采用不同掺杂类型的两部分源区，结合MOSFET导通电流大的特征，提高了TFET器件的性能且制备方法简单。另外，巧妙地通过版图的变化实现了该器件MOSFET和TFET部分的阈值调节，与现有的TFET相比，在同样的工艺条件、同样的有源区尺寸下该器件可以得到更高的导通电流，且能保持陡直的亚阈值斜率，有望在低功耗领域得到采用，有较高的实用价值。

附图说明

图1是半导体衬底上生长栅介质层并淀积栅材料的工艺步骤示意图；

图2a是光刻并刻蚀后形成的控制栅的器件沿图2b虚线方向的剖面图，图2b是相应的器件俯视图；

图3a是光刻暴露出漏区和未与控制栅相连的源区并离子注入形成高掺杂漏区和部分源区后的器件沿图3b虚线方向的剖面图，图3b是相应的器件俯视图；

图4a是光刻暴露出与控制栅相连的源区并离子注入形成相反类型的高掺杂源区后的器件沿图4b虚线方向的剖面图，图4b是相应的器件俯视图；

图5是本发明的结合MOSFET的隧穿场效应晶体管的器件俯视图；

图6a是本发明晶体管沿图5中AA’方向的剖面图；

图6b是本发明晶体管沿图5中BB’方向的剖面图；

图中：

1——半导体衬底 2——栅介质层

3——栅 4——光刻胶

5——同类型掺杂的漏区和部分源区 6——相反类型掺杂的源区

具体实施方式

下面通过实例对本发明做进一步说明。需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

本发明制备方法的一具体实例包括图1至图4b所示的工艺步骤：

1、在晶向为(100)的体硅硅片硅衬底1上采用浅槽隔离技术制作有源区隔离层，衬底掺杂浓度为轻掺杂；然后热生长一层栅介质层2，栅介质层为SiO₂，厚度为1～5nm；淀积栅材料3，栅材料为掺杂多晶硅层，厚度为150～300nm，如图1所示。

2、光刻出控制栅图形，刻蚀栅材料3直到栅介质层2，如图2a、2b所示。

3、光刻出未与控制栅相连的源区和漏区图形，以光刻胶4为掩膜进行P+离子注入，形成高掺杂P+源区和高掺杂漏区5，离子注入的能量为40keV，注入杂质为BF₂ ⁺，如图3a、3b所示。

4、光刻出与控制栅相连的源区图形，以光刻胶为掩膜进行N+离子注入，形成高掺杂N+源区6，离子注入的能量为50keV，注入杂质为As⁺，如图4a、4b所示；进行一次快速高温退火，激活源漏掺杂的杂质。

5、最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的结合MOSFET的隧穿场效应晶体管。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种隧穿场效应晶体管，包括一个控制栅，一个栅介质层，一个半导体衬底，一个高掺杂源区和一个高掺杂漏区，高掺杂源区和高掺杂漏区分别位于控制栅的两侧，其特征在于，所述高掺杂源区由P⁺高掺杂区和N⁺高掺杂区两部分组成，两个高掺杂源区共同位于控制栅的同一侧，并且沿着控制栅的宽度方向相互并列且不重合，其中，对于N型晶体管，沿着控制栅的长度方向，P⁺高掺杂源区与控制栅位置相邻，N⁺高掺杂源区与控制栅有间距，对于P型晶体管，沿着控制栅的长度方向，N⁺高掺杂源区与控制栅位置相邻，P⁺高掺杂源区与控制栅有间距。

2.如权利要求1所述的隧穿场效应晶体管的制备方法，包括以下步骤：

1)在半导体衬底上通过浅槽隔离定义有源区；

2)生长栅介质层；

3)淀积栅材料，接着光刻和刻蚀，形成控制栅图形；

4)光刻暴露出漏掺杂区和未与控制栅相连的源掺杂区，以光刻胶及栅为掩膜，离子注入形成相同掺杂类型的高掺杂漏区和高掺杂源区；

5)光刻暴露出与控制栅相连的源掺杂区，以光刻胶及栅为掩膜，离子注入形成另一种掺杂类型的高掺杂源区，然后快速高温热退火激活掺杂杂质；

6)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的隧穿场效应晶体管。

3.如权利要求2所述的方法，其特征在于，所述步骤1)中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。

4.如权利要求2所述的方法，其特征在于，所述步骤2)中的栅介质层材料选自SiO₂、Si₃N₄和高K栅介质材料。

5.如权利要求2所述的方法，其特征在于，所述步骤2)中的生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。

6.如权利要求2所述的方法，其特征在于，所述步骤3)中的栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。