CN101777499A - 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 - Google Patents
一种基于平面工艺自对准制备隧穿场效应晶体管的方法 Download PDFInfo
- Publication number
- CN101777499A CN101777499A CN201010100144A CN201010100144A CN101777499A CN 101777499 A CN101777499 A CN 101777499A CN 201010100144 A CN201010100144 A CN 201010100144A CN 201010100144 A CN201010100144 A CN 201010100144A CN 101777499 A CN101777499 A CN 101777499A
- Authority
- CN
- China
- Prior art keywords
- hard medium
- medium
- hard
- deposit
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005516 engineering process Methods 0.000 title claims abstract description 16
- 230000005641 tunneling Effects 0.000 title claims abstract description 11
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 238000013517 stratification Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000012190 activator Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 239000003153 chemical reaction reagent Substances 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于平面工艺自对准制备隧穿场效应晶体管(TFET)的方法，降低了制备平面TFET对光刻工艺的要求。该方法中，TFET的源漏区不是由光刻直接定义的，而是通过有源区上方、栅两侧的不同于定义沟道区的介质膜的另一种介质膜定义的，通过湿法腐蚀选择性去除源漏区上方的介质膜就可以消除定义沟道区、源区和漏区三次光刻之间的对准偏差的影响。所以，基于此工艺可自对准制备平面TFET，由此缓解了平面TFET制备过程中对光刻对准偏差的苛刻要求，有利于制备出特性稳定可靠的平面TFET器件。
Description
技术领域
本发明涉及一种半导体器件制备工艺，尤其涉及一种隧穿场效应晶体管(TunnelingField-Effect Transistor，TFET)的制备方法。
背景技术
为了不断提高超大规模集成电路性能并降低成本，CMOS器件的特征尺寸在不断缩小。然而，当器件尺寸缩小到深亚微米时，漏致势垒降低(DIBL)、阈值电压漂移、关态泄漏电流增大、亚阈值特性变差等短沟道效应越来越明显，已经成为限制器件尺寸缩小的主要问题。除了可以采用新结构和新材料来抑制MOSFET的短沟效应以外，还可以通过改变MOSFET的工作机制减小短沟效应的影响，比如隧穿场效应晶体管(TFET)。
TFET本质上为一个有栅控的反偏PIN二极管。一个典型的TFET沿沟道方向的截面图如图1所示，与常规MOSFET不同，TFET的源漏区掺杂类型是不同的，其中，N+掺杂为漏端，工作时加正向偏置，P+掺杂为源端，工作时加负向偏置。下面以一个N型TFET为例简要说明TFET的工作原理。关态时，如图2所示，源漏之间的势垒层很厚，隧穿不能发生，此时器件为一反偏的PIN结，不会存在常规CMOS器件的源漏穿通效应，泄漏电流很低，适用于低功耗应用。开态时，如图3所示，栅上加正电压，将沟道区的电势能压低，使源和沟道区之间的势垒层变薄，电子就可以从TFET的源端隧穿到沟道区，然后在电场作用下漂移到漏端。与常规MOSFET相比，TFET可以获得更小的的亚阈值斜率(SS)，很适用于低功耗应用。原因如下：常规MOSFET源端注入基于扩散-漂移机制，载流子的费米-狄拉克分布使得SS与热电势kT/q成正比，室温下SS最小可能值为60mV/dec；而TFET源端注入基于隧穿机制，SS不再依赖于热电势kT/q的限制。理论计算表明TFET的SS可以小于60mv/dec(Q.Zhang.et al.IEEE Electron Device Lett.，vol.27，pp.297-300，2006.)。W.Choi等人第一次通过实验验证了Si TFET在室温下可以获得小于60mv/dec的亚阈值斜率(W.Choi.et al.IEEE Electron Device Lett.，vol.28，pp.743-745，2007.)。另外，正是由于源端载流子注入方式改变，TFET可以表现出比常规MOSFET更好的短沟道效应抑制能力，有利于提高器件的集成度，降低生产成本。
TFET的源漏区的掺杂类型不同，源漏区需要两次光刻形成，因此，很难通过常规MOSFET的自对准平面工艺制备TFET。由于光刻对准偏差的影响，采用常规的非自对准制备平面TFET时对光刻工艺的要求很高。特别当器件的沟长较小时，由于光刻对准偏差引起的器件特性的不稳定变得更为严重。为了克服TFET的非自对准问题，可以像文献C.Sandow.et al.Solid-State Electronics，vol.53，pp.1126-1129，.2009和文献Z.X.Chen.et al.IEEE Electron Device Lett.，vol.30，pp.754-756，JULY.2009等所报道的那样制备垂直结构的TFET。此外，文献W.Choi.et al.IEEE Electron Device Lett.，vol.28，pp.743-745，Aug.2007.也报道了一种基于侧墙工艺自对准制备TFET的方法，但是，通过以上这些方法制备出的TFET栅与源漏之间的过覆盖很大，会导致大的过覆盖电容和栅漏电，并且垂直结构的TFET与现有的平面超大规模集成电路兼容性不好，不利于TFET与传统平面MOSFET集成。所以很有必要基于传统的CMOS平面工艺开发一套自对准制备TFET的方法。
发明内容
本发明的目的在于提供一种基于平面工艺自对准制备TFET的方法，通过如下技术方案予以实现：
一种基于平面工艺自对准制备隧穿场效应晶体管的方法，包括如下步骤：
1)在衬底上通过浅槽隔离定义有源区，然后依次生长栅介质、淀积多晶硅，并进行多晶硅栅注入；
2)在多晶硅栅上淀积并刻蚀硬介质I，定义沟道区；再淀积硬介质II，并以硬介质I形成的硬掩膜的上表面为停止层化学机械抛光(CMP)硬介质II；
该步骤中，在有源区上方硬介质I形成的硬掩膜定义了沟道区，也就是定义了栅区；而其两侧的硬介质II形成的硬掩膜定义了源漏区。硬介质I和硬介质II是不同的材料，要求这两种介质材料之间有很高的湿法腐蚀选择比，例如氮化硅和氧化硅，这样就可以通过使用不同的化学试剂对它们形成的硬掩膜进行选择性腐蚀。
3)在硬介质I和II形成的硬掩膜上涂光刻胶，在即将形成漏区的区域上方光刻定义一通孔，通过该通孔湿法腐蚀去掉该区域上方的硬介质II，再去掉光刻胶，随后刻蚀去掉该区域上方的多晶硅，进行n型离子掺杂注入形成器件的漏区；
4)覆盖漏区淀积硬介质II，并以硬介质I形成的硬掩膜的上表面为停止层化学机械抛光硬介质II，从而在漏区上形成硬掩膜，将漏区保护起来；
5)在硬介质I和II形成的硬掩膜上涂光刻胶，在即将形成源区的区域上方光刻定义一通孔，通过该通孔湿法腐蚀去掉该区域上方的硬介质II，再去掉光刻胶，随后刻蚀去掉该区域上方的多晶硅，进行p型离子掺杂注入形成器件的源区；
6)覆盖源区淀积硬介质II，并以硬介质I形成的硬掩膜的上表面为停止层化学机械抛光硬介质II，从而在源区上形成硬掩膜，将源区保护起来；
7)退火激活杂质，最后采用常规的CMOS工艺进行晶体管制作的后道工序，得到所述隧穿场效应晶体管。
上述方法的步骤1)中，可以通过干氧氧化法生长一层氧化硅层作为栅介质层，在栅介质层上采用化学气相沉积淀积多晶硅。
上述步骤2)中，硬介质I可以选用氮化硅，硬介质II可以选用氧化硅，反之亦可，硬介质I和II的淀积方法一般都是采用化学气相沉积法。优选的，此步骤通过光刻和刻蚀硬掩膜来定义沟道区：在淀积硬介质I形成硬掩膜后，在其上涂一层光刻胶，光刻定义沟道区，然后通过刻蚀将光刻胶上的图形转移到该硬掩膜上，随后去掉光刻胶，其中采用各向异性干法刻蚀技术刻蚀硬介质I形成的硬掩膜。
上述步骤3)和5)中，如果硬介质II是氧化硅的话，可以采用氢氟酸湿法腐蚀去掉；对多晶硅采用各向异性刻蚀技术刻蚀。
上述步骤4)和6)中，采用化学气相淀积法淀积硬介质II，最好是采用等离子体增强化学气相沉积(PECVD)来减小淀积过程中杂质的扩散。
进一步的，在上述步骤6)和7)之间可以增加下述步骤：通过湿法腐蚀去除沟道区上方的硬介质I，再在此区域淀积硬介质II并平坦化，使整个有源区都通过硬介质II形成的硬掩膜保护起来。
上述步骤7)在氮气中快速热退火(RTP)激活杂质；所述后道工序包括通过光刻和刻蚀形成栅、源和漏的引线孔，然后生长一层导电薄膜，再光刻和刻蚀导电薄膜形成电极和互连，其中所生长的导电薄膜，一般为金属材料，如铝、钛、铜等，或多种金属材料的叠层，如先生长一层钛，然后再生长铝。
由于隧穿场效应晶体管(TFET)源区和漏区掺杂类型不同，传统制备平面TFET的方法需要两次光刻来定义器件的源区和漏区，这种非自对准的制备流程对光刻工艺提出了很高的要求。而本发明公开的自对准制备平面TFET的方法，降低了常规制备平面TFET工艺对光刻工艺的要求。在本发明的方法中，TFET的源漏区不是由光刻直接定义，而是通过有源区上方、栅两侧的介质膜定义的，通过湿法腐蚀源漏区上方的介质膜就可以消除定义沟道区、源区和漏区三次光刻之间的对准偏差的影响。所以，基于此工艺可自对准制备平面TFET，由此缓解了平面TFET制备过程中对光刻对准偏差的苛刻要求，有利于制备出特性稳定可靠的平面TFET器件。
附图说明
图1是TFET沿沟道方向的截面示意图，图中：
1-衬底；2-栅介质；3-重掺杂多晶硅；4-N+漏区；5-P+源区。
图2是TFET关态时的能带结构示意图。
图3是TFET开态时的能带结构示意图。
图4(a)-4(m)是本发明提出的自对准制备TFET工艺的流程示意图。图中：各层材料情况如下：
1-体硅衬底；2-栅介质；3-多晶硅；4-氮化硅；5-氧化硅；6-光刻胶；7-N+掺杂硅，即器件漏区；8-P+掺杂硅，即器件源区；9-金属引线。
工艺流程的简要说明如下：
图4(a)在Si衬底上制备栅介质，淀积多晶硅，多晶硅栅注入，淀积氮化硅；图4(b)在氮化硅上定义出TFET的沟道区；图4(c)淀积氧化硅，然后以氮化硅作为停止层化学机械抛光氧化硅；图4(d)通过光刻在漏区上方定义通孔；图4(e)湿法腐蚀去掉漏区上方氧化硅；图4(f)去掉光刻胶；图4(g)通过刻蚀将漏区上方的多晶硅去掉；图4(h)漏注入，淀积氧化硅，然后以氮化硅作为停止层化学机械抛光氧化硅；图4(i)通过光刻在源区上方定义通孔，湿法腐蚀去掉源区上方氧化硅；图4(j)源注入，淀积氧化硅，然后以氮化硅作为停止层化学机械抛光氧化硅；图4(k)湿法腐蚀去掉沟道区上方的氮化硅；图4(l)淀积氧化硅并平坦化；图4(m)后道工序最终实现的自对准TFET。
具体实施方式
下边结合附图和具体实施例对本发明进行详细说明，具体给出一实现本发明自对准制备TFET的工艺方案，但不以任何方式限制本发明的范围。
根据下列步骤制备隧穿场效应晶体管：
1.衬底为体硅衬底，采用浅槽隔离(STI-shallow trench isolation)定义有源区；
2.栅氧氧化形成氧化硅，即栅介质层，厚50
3.在栅介质层上低压化学气相沉积(LPCVD)多晶硅，厚2000
4.对多晶硅As注入，注入能量50Kev，剂量4×1015/cm2；
5.在多晶硅上低压化学气相沉积(LPCVD)氮化硅，厚2000
如图4(a)所示；
6.在氮化硅上涂一层光刻胶，光刻定义器件沟道区；
7.通过反应离子刻蚀技术(RIE)刻蚀氮化硅，将光刻胶上的图形转移到该氮化硅上，并去胶清洗，如图4(b)所示；
8.低压化学气相沉积(LPCVD)氧化硅，厚约2500
9.以氮化硅为停止层，化学机械抛光(CMP)氧化硅，如图4(c)所示；
10.氮化硅和氧化硅上涂光刻胶，在漏区上方光刻定义一通孔，如图4(d)所示；
11.氢氟酸过腐蚀漏区上方的氧化硅，如图4(e)所示；
12.去胶清洗，如图4(f)所示；
13.反应离子刻蚀技术(RIE)刻蚀去掉漏区上方的多晶硅如图4(g)所示；
14.对漏区区域进行As注入，注入能量10Kev，剂量4×1015/cm2；
15.覆盖漏区等离子体增强化学气相淀积(PECVD)氧化硅，厚约4500
16.以氮化硅为停止层，化学机械抛光(CMP)氧化硅，如图4(h)所示；
17.氮化硅和氧化硅上涂光刻胶，在源区上方光刻定义一通孔；
18.氢氟酸过腐蚀源区上方的氧化硅，如图4(i)所示；
19.去胶清洗；
20.反应离子刻蚀技术(RIE)刻蚀去掉源区上方的多晶硅；
21.对源区区域进行BF2注入，注入能量10Kev，剂量3×1015/cm2；
22.覆盖源区等离子体增强化学气相淀积(PECVD)氧化硅，厚约4500
23.以氮化硅为停止层，化学机械抛光(CMP)氧化硅，如图4(j)所示；
24.浓磷酸煮腐蚀掉沟道区上方的氮化硅，如图4(k)所示；
25.覆盖沟道区等离子体增强化学气相淀积(PECVD)氧化硅并化学机械抛光(CMP)氧化硅，如图4(l)所示，在整个有源区上形成氧化硅介质保护层，最大厚度4000
26.将器件至于氮气中1050℃快速热退火(RTP)5秒钟，激活杂质；
27.在氧化硅介质保护层上涂光刻胶，光刻定义器件引线孔的形状；
28.RIE刻蚀氧化硅，形成引线孔；
29.采用缓冲氢氟酸(BHF)将引线孔内的氧化硅腐蚀干净；
30.去胶清洗；
31.依次溅射金属钛和铝，厚度分别为700
和1μm，形成导电金属薄膜；
32.在导电金属薄膜上涂光刻胶，光刻定义器件金属引线的形状；
33.RIE依次刻蚀金属铝和金属钛，形成引线；
34.去胶清洗；
35.合金化：N2+H2中430℃下退火30分钟，形成如图4(m)所示结构。
上面描述的实施例并非用于限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，可做各种的更动和润饰，因此本发明的保护范围视权利要求范围所界定。
Claims (10)
1.一种基于平面工艺自对准制备隧穿场效应晶体管的方法，包括如下步骤：
1)在衬底上通过浅槽隔离定义有源区，然后依次生长栅介质、淀积多晶硅，并进行多晶硅栅注入；
2)在多晶硅栅上淀积并刻蚀硬介质I，定义沟道区，再淀积硬介质II，并以硬介质I掩膜的上表面为停止层化学机械抛光硬介质II，其中硬介质I和硬介质II是不同的材料，可以通过不同的化学试剂进行选择性腐蚀；
3)在硬介质I和II掩膜上涂光刻胶，在即将形成漏区的区域上方光刻定义一通孔，通过该通孔湿法腐蚀去掉该区域上方的硬介质II，再去掉光刻胶，随后刻蚀去掉该区域上方的多晶硅，进行n型离子掺杂注入形成器件的漏区；
4)覆盖漏区淀积硬介质II，并以硬介质I掩膜的上表面为停止层化学机械抛光硬介质II，形成保护漏区的硬掩膜；
5)在硬介质I和II掩膜上涂光刻胶，在即将形成源区的区域上方光刻定义一通孔，通过该通孔湿法腐蚀去掉该区域上方的硬介质II，再去掉光刻胶，随后刻蚀去掉该区域上方的多晶硅，进行p型离子掺杂注入形成器件的源区；
6)覆盖源区淀积硬介质II，并以硬介质I掩膜的上表面为停止层化学机械抛光硬介质II，形成保护源区的硬掩膜；
7)退火激活杂质，完成晶体管制作的后道工序。
2.如权利要求1所述的方法，其特征在于，所述硬介质I是氮化硅，硬介质II是氧化硅；或者硬介质I是氧化硅，硬介质II是氮化硅。
3.如权利要求1所述的方法，其特征在于，采用化学气相淀积法淀积硬介质I和硬介质II。
4.如权利要求1所述的方法，其特征在于，所述步骤6)和7)之间增加下述步骤：通过湿法腐蚀去除沟道区上方的硬介质I，再在此区域淀积硬介质II并平坦化，形成保护整个有源区的硬介质II掩膜。
5.如权利要求1所述的方法，其特征在于，所述步骤1)中通过干氧氧化法生长一层氧化硅作为栅介质，在栅介质上采用化学气相沉积淀积多晶硅。
6.如权利要求1所述的方法，其特征在于，所述步骤2)中定义沟道区的具体步骤是：淀积硬介质I并在其上涂一层光刻胶，光刻定义沟道区，然后通过刻蚀将光刻胶上的图形转移到硬介质I掩膜上，随后去掉光刻胶。
7.如权利要求1所述的方法，其特征在于，所述硬介质II是氧化硅，在所述步骤3)和5)中采用氢氟酸湿法腐蚀去掉硬介质II。
8.如权利要求1所述的方法，其特征在于，所述步骤3)和5)中采用各向异性刻蚀技术刻蚀多晶硅。
9.如权利要求1所述的方法，其特征在于，所述步骤4)和6)中采用等离子体增强化学气相沉积法淀积硬介质II。
10.如权利要求1所述的方法，其特征在于，所述步骤7)在氮气中快速热退火激活杂质。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101001446A CN101777499B (zh) | 2010-01-22 | 2010-01-22 | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 |
| PCT/CN2010/077249 WO2011088687A1 (zh) | 2010-01-22 | 2010-09-25 | 一种隧穿场效应晶体管的制备方法 |
| US13/133,643 US8288238B2 (en) | 2010-01-22 | 2010-09-25 | Method for fabricating a tunneling field-effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101001446A CN101777499B (zh) | 2010-01-22 | 2010-01-22 | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101777499A true CN101777499A (zh) | 2010-07-14 |
| CN101777499B CN101777499B (zh) | 2011-08-24 |
Family
ID=42513901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101001446A Active CN101777499B (zh) | 2010-01-22 | 2010-01-22 | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8288238B2 (zh) |
| CN (1) | CN101777499B (zh) |
| WO (1) | WO2011088687A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102364690A (zh) * | 2011-11-02 | 2012-02-29 | 北京大学 | 一种隧穿场效应晶体管及其制备方法 |
| CN102412302A (zh) * | 2011-10-13 | 2012-04-11 | 北京大学 | 一种抑制双极效应的隧穿场效应晶体管及其制备方法 |
| WO2013170517A1 (zh) * | 2012-05-18 | 2013-11-21 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
| CN104465760A (zh) * | 2013-09-13 | 2015-03-25 | 株式会社东芝 | 半导体器件 |
| CN104752501A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2980039B1 (fr) * | 2011-09-12 | 2013-09-27 | Commissariat Energie Atomique | Transistor a effet de champ z2fet a pente sous le seuil verticale et sans ionisation par impact |
| CN102983168B (zh) * | 2012-11-29 | 2015-04-15 | 北京大学 | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 |
| US9153483B2 (en) * | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| US9508854B2 (en) | 2013-12-06 | 2016-11-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Single field effect transistor capacitor-less memory device and method of operating the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929503A (en) * | 1992-01-16 | 1999-07-27 | Harris Corporation | Punch-through diodes and applications |
| US6294412B1 (en) * | 2000-06-09 | 2001-09-25 | Advanced Micro Devices | Silicon based lateral tunneling memory cell |
| CN1153273C (zh) * | 2001-03-29 | 2004-06-09 | 华邦电子股份有限公司 | 一种具有牺牲型填充柱的自行对准接触方法 |
| US7180107B2 (en) * | 2004-05-25 | 2007-02-20 | International Business Machines Corporation | Method of fabricating a tunneling nanotube field effect transistor |
| US8441000B2 (en) * | 2006-02-01 | 2013-05-14 | International Business Machines Corporation | Heterojunction tunneling field effect transistors, and methods for fabricating the same |
| FR2912838B1 (fr) * | 2007-02-15 | 2009-06-05 | Commissariat Energie Atomique | Procede de realisation de grille de transistor |
| US8026509B2 (en) * | 2008-12-30 | 2011-09-27 | Intel Corporation | Tunnel field effect transistor and method of manufacturing same |
-
2010
- 2010-01-22 CN CN2010101001446A patent/CN101777499B/zh active Active
- 2010-09-25 US US13/133,643 patent/US8288238B2/en active Active
- 2010-09-25 WO PCT/CN2010/077249 patent/WO2011088687A1/zh active Application Filing
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412302A (zh) * | 2011-10-13 | 2012-04-11 | 北京大学 | 一种抑制双极效应的隧穿场效应晶体管及其制备方法 |
| CN102412302B (zh) * | 2011-10-13 | 2013-09-18 | 北京大学 | 一种抑制双极效应的隧穿场效应晶体管及其制备方法 |
| CN102364690A (zh) * | 2011-11-02 | 2012-02-29 | 北京大学 | 一种隧穿场效应晶体管及其制备方法 |
| CN102364690B (zh) * | 2011-11-02 | 2013-11-06 | 北京大学 | 一种隧穿场效应晶体管及其制备方法 |
| WO2013170517A1 (zh) * | 2012-05-18 | 2013-11-21 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
| US8921174B2 (en) | 2012-05-18 | 2014-12-30 | Peking University | Method for fabricating complementary tunneling field effect transistor based on standard CMOS IC process |
| CN104465760A (zh) * | 2013-09-13 | 2015-03-25 | 株式会社东芝 | 半导体器件 |
| CN104752501A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104752501B (zh) * | 2013-12-27 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8288238B2 (en) | 2012-10-16 |
| CN101777499B (zh) | 2011-08-24 |
| US20120115297A1 (en) | 2012-05-10 |
| WO2011088687A1 (zh) | 2011-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101777499B (zh) | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 | |
| US10164068B2 (en) | FinFET structure and method for fabricating the same | |
| US11908862B2 (en) | FinFET and fabrication method thereof | |
| US10943835B2 (en) | Fabrication of silicon germanium channel and silicon/silicon germanium dual channel field-effect transistors | |
| CN108122976B (zh) | 半导体结构及其形成方法、以及sram | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| CN109841681A (zh) | 半导体器件的层间介电结构中的衬垫结构 | |
| US20160079400A1 (en) | A junction-modulated tunneling field effect transistor and a fabrication method thereof | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| CN106952816B (zh) | 鳍式晶体管的形成方法 | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN103839820A (zh) | 半导体器件制造方法 | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN103367394A (zh) | 半导体器件及其制造方法 | |
| US9401425B2 (en) | Semiconductor structure and method for manufacturing the same | |
| CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
| CN106952959A (zh) | 一种锗硅沟道鳍式场效应晶体管及其制备方法 | |
| CN103839818A (zh) | 半导体器件制造方法 | |
| CN103545207A (zh) | 半导体器件制造方法 | |
| CN103367227B (zh) | 半导体器件制造方法 | |
| CN103367226B (zh) | 半导体器件制造方法 | |
| CN106098783B (zh) | 一种鳍式场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING UNIV. Effective date: 20130523 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: BEIJING UNIV. Effective date: 20130523 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130523 Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Peking University Address before: 100871 Haidian District the Summer Palace Road,, No. 5, Peking University Patentee before: Peking University |