CN1153273C - 一种具有牺牲型填充柱的自行对准接触方法 - Google Patents
一种具有牺牲型填充柱的自行对准接触方法 Download PDFInfo
- Publication number
- CN1153273C CN1153273C CNB011101946A CN01110194A CN1153273C CN 1153273 C CN1153273 C CN 1153273C CN B011101946 A CNB011101946 A CN B011101946A CN 01110194 A CN01110194 A CN 01110194A CN 1153273 C CN1153273 C CN 1153273C
- Authority
- CN
- China
- Prior art keywords
- layer
- packed column
- sacrifice
- insulation
- type packed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种具有牺牲型填充柱的自行对准接触工艺方法，该方法于施行自行对准接触步骤时不会损害到其它隔离层，进而影响隔离效果使得漏电流产生，且此方法无需在反应离子蚀刻工艺中使用高氧化硅对于氮化硅选择比的蚀刻剂来达成自行对准接触过程。此外，本方法所形成覆盖在导线上的绝缘层的厚度可缩减，从而缩小纵宽比而能获得较佳的间隙绝缘层填充，而本方法采用的绝缘材料可大幅减低导线层间的寄生电容。
Description
本发明是关于一种自行对准接触的方法，特别是有关于一种具有牺牲型填充柱的自行对准接触的工艺方法。
半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在一小面积基底上。其中，各个组件必须藉由适当的内连导线(interconnect)来作电性连接，方得以发挥所期望的功能。一般所谓集成电路的金属化工艺(metallization)，除了制作各层导线图之外，并藉助介层窗(contact/via)构造，作为组件接触区与导线之间，或是多层导线之间联系的信道。深亚微米工艺技术的发展更突显出某些特定半导体制造技术的重要性，如蚀刻平板印刷工艺(lithography process)和干式蚀刻等工艺。高精密型曝光仪器和高感光材料的发展已使光致抗蚀剂层上的亚微米影像可以容易地获得，再者，先进的干式蚀刻的设备与技术应用于超大规模集成电路芯片制造上亦使光致抗蚀剂层上的亚微米影像可以精确地描摹到被蚀刻的材料上。然而，要进一步缩小半导体芯片的尺寸除了上述先进的工艺技术的创新外，亦须研发其它特殊工艺或结构。
自行对准接触工艺，因其可缩减蚀刻平板印刷工艺的步骤，并且可以缩小半导体内组件尺寸，从而缩小芯片的尺寸，它被广泛的应用在深亚微米工艺中。目前，由于集成电路的加工朝向ULSI发展，因此内部的电路密度愈来愈增加，随着集成电路的积集度日益增加，现今自行对准接触工艺尚有些技术障碍有待突破。以下将简述传统的自行对准接触工艺及其技术上的不足。
首先，请参见第1A图，其显示在基底2的表面上，形成一由氧化硅衬底层4、多晶硅层6和硅化钨层8所组成的导线结构，及在导线结构上形成氮化硅上盖层10和于氮化硅上盖层及导线结构两侧侧壁形成氮化硅间隔层12。其次，请参见第1B图，其显示在导线结构上全面性形成一介电层(氧化硅层)再施行蚀刻平板印刷和蚀刻程序，以定义此介电层而形成如图所示的介电层14及介于此介电层间的接触窗16。接着，请参见第1C图，全面性形成一导电层18，其填满接触窗16而与半导体基底20电性连接，再以化学机械研磨此导电层18，使露出介电层14，而使导电层18形成被绝缘隔离的接触插塞。
当上述传统的自行对准接触工艺形成接触窗16步骤，而施行蚀刻平板印刷和蚀刻氧化硅介电层时，若采用各向异性反应离子蚀刻使用CHF3作为蚀刻剂时，必需使氧化硅层与氮化硅层的被蚀刻速率的比率为20比1以上，以免损伤到氮化硅上盖层10和氮化硅间隔层12，而目前之制造技术尚无法达到此项目标。第2A图显示理想的自行对准接触工艺进行各向异性反应离子蚀刻所形成接触窗16，而第2B图显示进行各向异性反应离子蚀刻后，实际形成的接触窗16，由图中可见氮化硅上盖层10和氮化硅间隔层12已受到蚀刻的损失，而若是损坏太严重，将影响到绝缘及隔离效果，造成导线结构与接触插塞短路。
以上的缺点使得组件要再缩小尺度显得困难的多，尤其是在深亚微米处理中，只允许更小尺寸的线宽及高深宽比，而若要大幅改善反应离子蚀刻的高选择比目前还要困难，因此若无新的工艺技术突破，将使得产品合格率难以提升，且无法达到经济规模的量产。
本发明的目的在于提供一种具有牺牲型填充柱的自行对准接触工艺方法，该方法于实施自行对准接触步骤时不会损害到其它隔离层，而影响隔离效果使得漏电流产生。
本发明另一目的在于提供一种具有牺牲型填充柱的自行对准接触工艺方法，该方法无需在反应离子蚀刻工艺中使用高氧化硅对于氮化硅选择比的蚀刻剂来达成自行对准接触步骤。
本发明尚有另一目的在于提供一种具有牺牲型填充柱自行对准接触工艺方法，该方法采用的绝缘材料可大幅减低导线层间的寄生电容。
简单说，本发明揭露一种具有牺牲型填充柱的自行对准接触方法，首先，提供一半导体基底，在基底上依序形成由氧化硅衬底层、多晶硅层和硅化钨层所组成之导线结构，之后，于导线结构上形成一绝缘上盖层，接着定义出导线结构图。接着，于绝缘上盖层及导线结构两侧侧壁形成一导线绝缘间隔层。其次，顺应性形成一绝缘衬垫层以覆盖导线绝缘间隔层和导线结构表面。其次，全面性形成一牺牲层再施行蚀刻干板印刷和蚀刻程序，定义此牺牲层以形成牺牲型填充柱及介于此牺牲型填充柱间的开口。接着，全面性形成一不同于绝缘衬垫层材料的绝缘层以填满该牺牲型填充柱间的开口。然后，研磨此绝缘层，使露出该牺牲型填充柱的上表面。再者，去除此牺牲型填充柱而形成一接触窗开口。其次，经由接触窗开口利用各向异性反应离子蚀刻工艺去除覆盖于半导体基底上而介于该导线绝缘间隔层间的绝缘衬垫层。最后，全面性形成一导电层填满该接触窗开口而与半导体基底电性连接，再研磨此导电层，使露出绝缘层，而使导电层形成被绝缘隔离的接触插塞。
综上所述，本发明所提供了一种具有牺牲型填充柱的自行对准接触方法，该方法于实施自行对准接触工艺步骤时不会损害到其它隔离层，进而影响隔离效果使得漏电流产生，且此方法无需在反应离子蚀刻方法中使用高氧化硅对于氮化硅选择比的蚀刻剂来达成自行对准接触，此外，本方法所形成覆盖在导线上的绝缘上盖层的厚度可缩减，从而缩小纵宽比，获得较佳的间隙绝缘层填充，本方法采用的绝缘材料可大幅减低导线层间的寄生电容。
为了让本发明之上述和其它目的、特征、及优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
第1A至1C图为公知技术的自行对准接触工艺的制造流程剖面图。
第2A图显示理想的自行对准接触工艺所形成的接触窗的剖面图。
第2B图显示进行各向异性反应离子蚀刻后，实际形成的接触窗的剖面图。
第3A至3F图为根据本发明实施例1的具有牺牲型填充柱的自行对准接触工艺的制造流程剖面图。
第4A至4F图为根据本发明实施例2的具有牺牲型填充柱的自行对准接触工艺的制造流程剖面图。
第5A至5F图为根据本发明实施例3的具有牺牲型填充柱的自行对准接触工艺的制造流程剖面图。
符号说明
20、40、60~半导体基底；22、42、62~氧化硅衬底层；24、44、64~多晶硅层；26、46、66~硅化钨层；28、48、68绝缘上盖层；30、52~绝缘间隔层；32、50~绝缘衬垫层；70~第一绝缘衬垫层；72~第二绝缘衬垫层；34、54、74~牺牲型填充柱；36、56、76~开口；37、57、77~接触窗开口；38、58、78~绝缘层；39、59、79~导电层。
实施例1
本实施例为参照第3A至3F图，说明根据本发明改进方法的一个较佳实施例。首先，如第3A图所示，提供一半导体基底20，例如是一硅晶片，其上可以形成任何所需的半导体组件，例如是晶体管组件，此处为了简化起见，仅以一平整的基底20表示之。在基底20的表面上，依序形成由一氧化硅衬底层22、一多晶硅层24和一硅化钨层26所组成的导线结构，例如先利用一热氧化工艺形成一薄氧化硅衬底层22，然后以一等离子体增强化学气相沉积(PECVD)成形一多晶硅层24和一硅化钨层26，之后，于导线结构上形成一绝缘上盖层28，例如以一等离子体(plasma)增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为200至2500之二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。接着，实行蚀刻平板印刷和蚀刻程序，定义出如图所示的氧化硅衬底层22、多晶硅层24、硅化钨层26和绝缘上盖层28所组成的导线结构图。接着，于绝缘上盖层及导线结构两侧侧壁形成一导线绝缘间隔层30，亦以一等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为100至600之二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。再回蚀刻(etching-back)此薄膜层形成一绝缘间隔层30。其次，顺应性形成一绝缘衬垫层32以覆盖导线绝缘间隔层和导线结构表面，亦以等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为100至400之二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。
其次，请参见第3B图，全面性形成一牺牲层再施行蚀刻平板印刷和蚀刻程序，定义此牺牲层以形成牺牲型填充柱34及介于此牺牲型填充柱间的开口36。此牺牲层可为一多晶硅层，由于之前已形成绝缘间隔层30及绝缘衬垫层32，所以可以防止蚀刻此多晶硅层时产生残留物而造成电性短路。
接着，请参见第3C图，全面形成一不同于绝缘衬垫层材料的绝缘层以填满该牺牲型填充柱间的开口36，例如以一等离子体增强化学气相沉积(PECVD)成形一厚度5000至8000的氧化物层。
然后，利用平坦化工艺，如化学机械研磨，研磨此绝缘层，使露出该牺牲型填充柱的上表面，形成如图所示的绝缘层38的图案，例如调整工艺参数中的转盘速度，下压力，研磨垫类型和研磨剂种类以控制工艺中的移除率，均匀性和选择性，磨除此绝缘层的上部。
再者，请参见第3D图，利用各向同性干蚀刻工艺或各向同性湿蚀刻工艺对牺牲型填充柱进行回蚀刻以去除此牺牲型填充柱而形成一接触窗开口37。
其次，请参见第3E图，经由接触窗开口37利用各向异性反应离子蚀刻制程以去除覆盖于半导体基底上而介于该导线绝缘间隔层间的绝缘衬垫层。
最后，请参见第3F图，全面形成一导电层39，填满该接触窗开口37而与半导体基底20电性连接，再以化学机械研磨此导电层39，使露出绝缘层38，而使导电层39形成被绝缘隔离之接触插塞，其中，此导电层是溅镀多晶硅层或钨层。
实施例2
本实施例为参照第4A至4F图，说明根据本发明改进方法的另一较佳实施例。首先，如第4A图所示，在半导体基底40的表面上，依序形成由一氧化硅衬底层42、一多晶硅层44和一硅化钨层46所组成的导线结构，例如先利用一热氧化步骤形成一薄氧化硅衬底层42，然后以一等离子体增强化学气相沉积(PECVD)成形一多晶硅层44和一硅化钨层46，之后，于导线结构上形成一绝缘上盖层48，例如以一等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为200至2500的二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。接着，实行蚀刻平板印刷和蚀刻程序，定义出如图所示的氧化硅衬底层42、多晶硅层44、硅化钨层46和绝缘上盖层48所组成的导线结构图。接着，顺应性形成一绝缘衬垫层50以覆盖导线结构表面，亦以等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为100至400的二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。其次，于覆盖导线结构的绝缘衬垫层两侧侧壁形成一导线绝缘间隔层52，亦以等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为100至600的二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。再回蚀刻(etching-back)此薄膜层形成一绝缘间隔层52。
其次，请参见第4B图，全面形成一牺牲层再施行蚀刻平板印刷和蚀刻程序，定义此牺牲层以形成牺牲型填充柱54及介于此牺牲型填充柱间的开口56。此牺牲层可为一多晶硅层，由于之前已形成绝缘间隔层52及绝缘衬垫层50，所以可以防止蚀刻此多晶硅层时产生残留物而造成电性短路。
接着，请参见第4C图，全面形成一不同于绝缘衬垫层材料的绝缘层以填满该牺牲型填充柱间的开口56，例如以一等离子体增强化学气相沉积(PECVD)成形一厚度5000至8000的氧化物层。
然后，利用平坦化工艺，如化学机械研磨，研磨此绝缘层，使露出该牺牲型填充柱的上表面，形成如图所示的绝缘层58的图案，例如调整工艺参数中的转盘速度，下压力，研磨垫类型和研磨剂种类以控制工艺中的移除率，均匀性和选择性，磨除此绝缘层的上部。
再者，请参见第4D图，利用各向同性干蚀刻工艺或各向同性湿蚀刻工艺对牺牲型填充柱进行回蚀刻以去除此牺牲型填充柱而形成一接触窗开口57。
其次，请参见第4E图，经由接触窗开口57利用各向异性反应离子蚀刻工艺以去除覆盖于半导体基底之上而介于该导线绝缘间隔层间的绝缘衬垫层。
最后，请参见第4F图，全面性形成一导电层59，其穿过绝缘层58而与半导体基底40电性连接，再以化学机械研磨此导电层59，使露出绝缘层58，而使导电层59形成被绝缘隔离的接触插塞，其中，此导电层是溅镀多晶硅层或钨层。
实施例3
本实施例为参照第5A至5F图，说明根据本发明改进方法的另一较佳实施例。首先，如第5A图所示，在半导体基底60的表面上，依序形成由一氧化硅衬底层62、一多晶硅层64和一硅化钨层66所组成的导线结构，例如先利用一热氧化步骤形成一薄氧化硅衬底层62，然后以一等离子体增强化学气相沉积(PECVD)成形一多晶硅层64和一硅化钨层66，之后，于导线结构上形成一绝缘上盖层68，例如以等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为200至2500的二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。接着，施行蚀刻平板印刷和蚀刻程序，定义出如图所示的氧化硅衬底层62、多晶硅层64、硅化钨层66和绝缘上盖层68所组成的导线结构图。接着，顺应性形成一第一绝缘衬垫层70及一第二绝缘衬垫层72以覆盖导线结构表面，亦以一等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)成形一厚度为100至600的氮化硅层70及一厚度为100至600的氧化物层72。
其次，请参见第5B图，全面性形成一牺牲层再施行蚀刻平板印刷和蚀刻程序，定义此牺牲层以形成牺牲型填充柱74及介于此牺牲型填充柱间的开口76。此牺牲层可为一多晶硅层，由于之前已形成第一绝缘衬垫层70及第二绝缘衬垫层72，所以可以防止蚀刻此多晶硅层时产生残留物而造成电性短路。
接着，请参见第5C图，全面性形成一不同于绝缘衬垫层材料的绝缘层以填满该牺牲型填充柱间的开口76，例如以一等离子体增强化学气相沉积(PECVD)成形一厚度5000至8000的氧化物层。
然后，利用平坦化工艺，如化学机械研磨，研磨此绝缘层，使露出该牺牲型填充柱的上表面，形成如图所示的绝缘层78的图案，例如调整工艺参数中的转盘速度，下压力，研磨垫类型和研磨剂种类以控制工艺中的移除率，均匀性和选择性，磨除此绝缘层之上部。
再者，请参见第5D图，利用各向同性干蚀刻工艺或各向同性湿蚀刻工艺对牺牲型填充柱进行回蚀刻以去除此牺牲型填充柱而形成一接触窗开口77。
其次，请参见第5E图，经由接触窗开口77利用各向异性反应离子蚀刻工艺以去除覆盖于半导体基底之上而介于该导线结构间的第一及第二绝缘衬垫层。
最后，请参见第5F图，全面性形成一导电层79，其穿过绝缘层78而与半导体基底60电性连接，再以化学机械研磨此导电层79，使露出绝缘层78，而使导电层79形成被绝缘隔离的接触插塞，其中，此导电层是溅镀多晶硅层或钨层。
本发明虽然已以较佳实施例披露如上，然而并非用以限定本发明，任何熟知本领域技术者，在不脱离本发明之精神和范围内，当可作更动与润饰，因此本发明的保护范围应视后附的权利要求范围并参考说明书以及附图所界定者为准。
Claims (20)
1.一种具有牺牲型填充柱的自行对准接触工艺方法，适用于一半导体基底，该方法包括下列步骤：
(a)于该半导体基底上形成一导线结构；
(b)于该导线结构上形成一绝缘上盖层；
(c)于该绝缘上盖层及导线结构两侧侧壁形成一导线绝缘间隔层；
(d)形成一绝缘衬垫层以覆盖该导线绝缘间隔层和该导线结构表面；
(e)形成一牺牲层，并定义该牺牲层以形成牺牲型填充柱及介于该牺牲型填充柱间的开口；
(f)形成一不同于该绝缘衬垫层材料的绝缘层以填满该牺牲型填充柱间的开口；
(g)去除该牺牲型填充柱而形成一接触窗开口；
(h)经由该接触窗开口去除覆盖于该半导体基底上而介于该导线绝缘间隔层间的该绝缘衬垫层；及
(i)形成一导电层填满该接触窗开口且与该半导体基底电性连接。
2.如权利要求1所述的方法，其特征在于，该步骤(a)中的导线结构是由氧化硅衬底层、多晶硅层和硅化钨层所组成。
3.权利要求1所述的方法，其特征在于，该绝缘上盖层、该导线绝缘间隔层及该绝缘衬垫层是为二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。
4.权利要求1所述的方法，其特征在于，该步骤(f)还包括用化学机械研磨该绝缘层，使露出该牺牲型填充柱之上表面。
5.权利要求1所述的方法，其特征在于，该步骤(g)中之去除该牺牲型填充柱，利用各向同性干蚀刻工艺或各向同性湿蚀刻工艺对该牺牲型填充柱进行回蚀刻。
6.权利要求1所述的方法，其特征在于，该步骤(h)中去除覆盖于该半导体基底之上而介于该导线绝缘间隔层间的绝缘衬垫层是利用各向异性反应离子蚀刻工艺完成。
7.权利要求1所述的方法，其特征在于，该步骤(i)中的导电层是为多晶硅层或钨层，并采用化学机械研磨该导电层，使露出该绝缘层，而使该导电层形成被绝缘隔离的接触插塞。
8.一种具有牺牲型填充柱的自行对准接触工艺方法，适用于一半导体基底，该方法包括下列步骤：
(a)于该半导体基底上形成一导线结构；
(b)于该导线结构上形成一绝缘上盖层；
(c)形成一绝缘衬垫层以覆盖该导线结构表面；
(d)于覆盖该导线结构之该绝缘衬垫层两侧侧壁形成一导线绝缘间隔层；
(e)形成一牺牲层，并定义该牺牲层以形成牺牲型填充柱及介于该牺牲型填充柱间的开口；
(f)形成一不同于该绝缘衬垫层材料的绝缘层以填满该牺牲型填充柱间的开口；
(g)去除该牺牲型填充柱而形成一接触窗开口；
(h)经由该接触窗开口去除覆盖于该半导体基底之上而介于该导线绝缘间隔层间的所述的绝缘衬垫层；及
(i)形成一导电层填满该接触窗开口且与该半导体基底电性连接。
9.权利要求8所述的方法，其特征在于，该步骤(a)中的导线结构是由氧化硅衬底层、多晶硅层和硅化钨层所组成。
10.权利要求8所述的方法，其特征在于，该绝缘上盖层、该导线绝缘间隔层及该绝缘衬垫层是为二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。
11.权利要求8所述的方法，其特征在于，该步骤(f)还包括采用化学机械研磨该绝缘层，使露出该牺牲型填充柱的上表面。
12.权利要求8所述的方法，其特征在于，该步骤(g)中的去除该牺牲型填充柱，是利用各向同性干蚀刻工艺或各向同性湿蚀刻工艺对该牺牲型填充柱进行回蚀刻。
13.权利要求8所述的方法，其特征在于，该步骤(h)中的去除覆盖于该半导体基底之上而介于该导线绝缘间隔层间的该绝缘衬垫层系利用各向异性反应离子蚀刻工艺完成。
14.权利要求8所述的方法，其特征在于，该步骤(i)中的导电层是多晶硅层或钨层，并采用化学机械研磨该导电层，使露出该绝缘层，而使该导电层形成被绝缘隔离的接触插塞。
15.一种具有牺牲型填充柱的自行对准接触工艺方法，适用于一半导体基底，该方法包括下列步骤：
(a)于该半导体基底上形成一导线结构；
(b)于该导线结构上形成一绝缘上盖层；
(c)形成一第一绝缘衬垫层以覆盖该导线结构表面；
(d)形成一第二绝缘衬垫层以覆盖该第一绝缘衬垫层；
(e)形成一牺牲层，并定义该牺牲层以形成牺牲型填充柱及介于该牺牲型填充柱间的开口；
(f)形成一不同于该第一绝缘衬垫层材料之绝缘层以填满该牺牲型填充柱间的开口；
(g)去除该牺牲型填充柱而形成一接触窗开口；
(h)经由该接触窗开口去除覆盖于该半导体基底之上而介于该导线结构间的第一绝缘衬垫层、第二绝缘衬垫层；及
(i)形成一导电层填满该接触窗开口且与该半导体基底电性连接。
16.根据权利要求15所述的方法，其中，该绝缘上盖层、该第一绝缘衬垫层及该第二绝缘衬垫层是为二氧化硅层、氮化硅层、氮氧化硅层、氧化铝层或碳化硅层。
17.根据权利要求15所述的方法，其中，该步骤(f)还包括采用化学机械研磨该绝缘层，使露出该牺牲型填充柱之上表面。
18.根据权利要求15所述的方法，其中，该步骤(g)中的去除该牺牲型填充柱，是利用各向同性干蚀刻工艺或各向同性湿蚀刻工艺对该牺牲型填充柱进行回蚀刻。
19.根据权利要求15所述的方法，其中，该步骤(h)中的去除覆盖于该半导体基底之上，而介于该导线结构间的该第一及第二绝缘衬垫层是利用各向异性反应离子蚀刻工艺完成。
20.根据权利要求15所述的方法，其中，该步骤(i)中的导电层是为多晶硅层或钨层，并采用化学机械研磨该导电层，使露出该绝缘层，而使该导电层形成被绝缘隔离的接触插塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011101946A CN1153273C (zh) | 2001-03-29 | 2001-03-29 | 一种具有牺牲型填充柱的自行对准接触方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011101946A CN1153273C (zh) | 2001-03-29 | 2001-03-29 | 一种具有牺牲型填充柱的自行对准接触方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1378264A CN1378264A (zh) | 2002-11-06 |
| CN1153273C true CN1153273C (zh) | 2004-06-09 |
Family
ID=4658406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011101946A Expired - Lifetime CN1153273C (zh) | 2001-03-29 | 2001-03-29 | 一种具有牺牲型填充柱的自行对准接触方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1153273C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9312174B2 (en) | 2013-12-17 | 2016-04-12 | United Microelectronics Corp. | Method for manufacturing contact plugs for semiconductor devices |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291560B2 (en) * | 2005-08-01 | 2007-11-06 | Infineon Technologies Ag | Method of production pitch fractionizations in semiconductor technology |
| US8563425B2 (en) * | 2009-06-01 | 2013-10-22 | Advanced Micro Devices | Selective local interconnect to gate in a self aligned local interconnect process |
| CN101777499B (zh) * | 2010-01-22 | 2011-08-24 | 北京大学 | 一种基于平面工艺自对准制备隧穿场效应晶体管的方法 |
| CN104078410B (zh) * | 2013-03-27 | 2017-02-08 | 中芯国际集成电路制造(上海)有限公司 | 自对准浅槽隔离的形成方法 |
| US9184060B1 (en) * | 2014-11-14 | 2015-11-10 | Lam Research Corporation | Plated metal hard mask for vertical NAND hole etch |
| US9472414B2 (en) * | 2015-02-13 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned multiple spacer patterning process |
| CN106298669A (zh) * | 2015-06-24 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN106356299B (zh) * | 2015-07-13 | 2021-04-13 | 联华电子股份有限公司 | 具有自我对准间隙壁的半导体结构及其制作方法 |
| CN113140569B (zh) * | 2020-01-20 | 2024-04-30 | 华邦电子股份有限公司 | 存储器装置的制造方法 |
| CN111739839B (zh) * | 2020-06-23 | 2021-07-02 | 武汉新芯集成电路制造有限公司 | 自对准接触孔的制造方法、半导体器件的制造方法 |
-
2001
- 2001-03-29 CN CNB011101946A patent/CN1153273C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9312174B2 (en) | 2013-12-17 | 2016-04-12 | United Microelectronics Corp. | Method for manufacturing contact plugs for semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1378264A (zh) | 2002-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102640291B (zh) | 自对准接触部 | |
| EP0435466A2 (en) | Integrated circuits having a planarized dielectric | |
| JP2009544156A (ja) | 誘電体空隙を有する相互接続構造体 | |
| CN1153273C (zh) | 一种具有牺牲型填充柱的自行对准接触方法 | |
| TWI305675B (en) | Semiconductor device and fabrication thereof | |
| US6100577A (en) | Contact process using Y-contact etching | |
| US20060097327A1 (en) | Low resistance semiconductor process and structures | |
| KR100696884B1 (ko) | 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 | |
| US20120164808A1 (en) | Method for manufacturing semiconductor device | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| US7741223B2 (en) | Semiconductor device with bulb type recess gate and method for fabricating the same | |
| US6861327B2 (en) | Method for manufacturing gate spacer for self-aligned contact | |
| KR20070058112A (ko) | 반도체 소자의 제조방법 | |
| KR20010017211A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100533363B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| US20020119618A1 (en) | Method for forming contacts of memory devices using an etch stop layer | |
| CN1285114C (zh) | 改进位元线和位元线接触短路的结构与方法 | |
| KR100597090B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| CN1155999C (zh) | 具有垂直晶体管和对准掩埋条的栅导体的5f2单元的制作 | |
| CN1254852C (zh) | 制作电绝缘层的方法 | |
| CN116507111A (zh) | 半导体结构的制备方法及半导体结构 | |
| KR100400247B1 (ko) | 반도체 메모리장치의 커패시터 하부전극 제조방법 | |
| CN115483153A (zh) | 半导体结构及其形成方法 | |
| WO2023235334A1 (en) | Metal hardmasks | |
| KR20000044893A (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040609 |