CN1254852C - 制作电绝缘层的方法 - Google Patents

Abstract

一种制作电绝缘层的方法，至少包括：提供一晶片，所述晶片至少包括一底材；形成一硅层于所述底材上；形成一氮化物层于所述硅层上；蚀刻部分所述氮化物层与部分所述硅层以形成一沟槽，所述沟槽的底部露出所述底材；形成一四氧乙基硅层于所述沟槽内与所述氮化物层上，并填满所述沟槽以形成一电绝缘层；进行一蚀刻制程并设定所述四氧乙基硅层的一被蚀刻速率高于所述氮化物层的一被蚀刻速率以蚀刻部分的所述四氧乙基硅层；设定所述氮化物层的所述被蚀刻速率高于所述四氧乙基硅层的所述被蚀刻速率；及移除所述氮化物层。本发明利用氧化物层与氮化物层的不同的被蚀刻速率的方式，可以制作表面较为平坦的电绝缘层。

Description

制作电绝缘层的方法

技术领域

本发明涉及一种制作电绝缘层的方法，特别是有关于一种利用氧化物层与氮化物层的不同的被蚀刻速率以制作电绝缘层的方法。

背景技术

半导体集成电路的制造技术已经不断地改进，当个别组件的尺寸已经显著地缩小时，安装在半导体芯片上的组件数量已经大量地增加。在现今的制造程序中，半导体组件的尺寸已经缩小到次微米(sub-micron)的领域。在如此高密度的芯片上，为了要获得良好的电性，每一个组件必须被适当的隔离。组件隔离技术已经发展已符合上述的要求，在组件之间提供良好绝缘层的主要目的为利用较小的绝缘层面积以增加空间来制作更多的组件。

参照图1所示，首先提供一至少包括底材10的晶片，并在底材10上形成一硅层20，此底材10可为一硅底材而此硅层可为一多晶硅层。接下来在硅层20上形成一氮化物层30。此氮化物层30可为一氮化硅层作为屏蔽层。形成一氮氧化物层40于氮化物层30上作为反射层，以提高显影制程的品质，通常采用氮氧化硅为此氮氧化物层40的材质。

参照图2所示，在氮氧化物层40上限定出组件及绝缘层的位置后，进行显影及蚀刻的制程以在晶片上形成数个沟槽，这些沟槽的底部均露出底材10。参照图3所示，将氧化物填入沟槽内并填满整个沟槽以制作氧化物层50作为绝缘层。通常是采用化学气相沉积法(chemical vapor deposition)(CVD)以制作此氧化物层50。此氧化物层50的材质通常采用四氧乙基硅(Tetraethylorthosilicate)(TEOS)或是臭氧(O₃)与四氧乙基硅的混合物。

参照图4所示，接下来采用回蚀的方式或是化学机械研磨法(chemicalmechanical polishing)(CMP)将氮氧化物层40与过量沉积的氧化物层50移除。通常在此制程中采用回蚀的方式，且氧化物层50被蚀刻的速率比氮氧化物层40被蚀刻的速率为快。为了确保氮氧化物层40被完全地移除，通常采用过量蚀刻的方式蚀刻到部分的氮化物层30。参照图5所示，移除氮化物层30后即可在晶片上制作出电绝缘层以隔离晶片上的组件并避免发生漏电流的缺陷。

随着半导体制程的演进，所制造出的线宽越来越小，因此使用传统技术来制作电绝缘层时，会发生一些缺陷而影响半导体的品质。当在沉积氧化物层时，由于其本身特有的保角覆盖(conformity)的特性，会造成在氮化物层与多晶硅层的接口与氮化物层与氮氧化物层的接口之间形成下凹的曲线，在经过回蚀或是化学机械研磨法处理之后，此曲线会使得电绝缘层上缘的两侧露出尖角，此尖角会对后续薄膜沉积制程形成严重的影响，使得薄膜在尖角部分沉积会有断裂的问题。

而由于尖角的形成，使得氮化物层移除的后硅层的高度与电绝缘层的高度落差(step height)将会变大，此差异会使后续需要进行蚀刻的窗口变得不够，且需要花费较久的蚀刻时间。

利用传统的方法制作电绝缘层时，会在氮化物层与多晶硅层的接口与氮化物层与氮氧化物层的接口之间形成下凹的曲线，在经过回蚀或是化学机械研磨法处理的后，此下凹曲线会使得电绝缘层的有效厚度变小，降低其在后续制程中抵抗扩散离子的能力而降低产品的品质。

发明内容

本发明的一个目的是提供一种利用氧化物与氮化物的不同的被蚀刻速率以制作表面较平缓的电绝缘层的方法，该方法可：克服在电绝缘层表面上形成尖角的缺陷，从而提高产品的品质、增加后续制程窗口的宽度以及电绝缘层的有效厚度、增加电绝缘层抵抗后续制程中扩散离子的能力以及增加整体制程的运作效率，从而降低生产成本。

为实现上述目的，根据本发明一方面的制作电绝缘层的方法，其特点是，至少包括：提供晶片，所述晶片至少包括底材；形成硅层于所述底材上；形成氮化物层于所述硅层上；蚀刻部分所述氮化物层与部分所述硅层以形成一沟槽，该沟槽的底部露出所述底材；形成一四氧乙基硅层于所述沟槽内与所述氮化物层上，并填满所述沟槽以形成一电性绝缘层；进行蚀刻制程并设定所述四氧乙基硅层的一被蚀刻速率高于所述氮化物层的一被蚀刻速率以蚀刻部分的所述四氧乙基硅层，其中当所述电性绝缘层层与所述氮化物层的接触点露出时，设定所述氮化物层的被蚀刻速率高于所述四氧乙基硅层的被蚀刻速率；及移除所述氮化物层。

为实现上述目的，根据本发明另一方面的制作电绝缘层的方法，其特点是，至少包括：提供晶片，所述晶片至少包括底材；形成硅层于所述底材上；形成氮化物层于所述硅层上；形成一氮氧化物层于所述氮化物层上；蚀刻部分所述氮氧化物层、部分所述氮化物层与部分所述硅层以形成一沟槽，所述沟槽的底部露出所述底材；形成一氧化物层于所述沟槽内与所述氮氧化物层上，并填满所述沟槽以形成一电性绝缘层，其中，所述氧化物层的材质至少包括四氧乙基硅；进行蚀刻制程并设定一氧化物从一被蚀刻速率高于一氮化物的一被蚀刻速率以蚀刻部分的所述氧化物层，其中当所述氧化物层与所述氮氧化物层的接触点露出时，设定所述氮化物层的被蚀刻速率高于所述氧化物层的被蚀刻速率以去除在所述氮氧化物层上的氧化物层；移除所述氮氧化物层；及移除所述氮化物层。

为实现上述目的，根据本发明再一方面的制作电绝缘层的方法，其特点是，至少包括：提供晶片，所述晶片至少包括底材；形成硅层于所述底材上；形成氮化硅层于所述硅层上；形成氮氧化硅层于所述氮化硅层上；蚀刻部分所述氮氧化硅层、部分所述氮化硅层与部分所述硅层以形成一沟槽，该沟槽的底部露出所述底材；形成氧化物层于所述沟槽内与所述氮氧化硅层上，并填满所述沟槽以形成一电性绝缘层，其中，所述氧化物层的材质至少包括四氧乙基硅；进行蚀刻制程并设定一氧化物的一被蚀刻速率高于一氮化硅的一被蚀刻速率以蚀刻部分的所述氧化物层，其中当所述氧化物层与所述氮氧化硅层的接触点露出时，设定所述氮化硅层的所述被蚀刻速率高于所述氧化物层的所述所述被蚀刻速率以去除在所述氮氧化硅层上的所述氧化物层；移除所述氮氧化硅层；及移除所述氮化硅层。

采用本发明的上述方案，是利用在蚀刻制程时氧化物与氮化物的不同的被蚀刻速率制作表面较为平缓的电绝缘层，此表面较为平缓的电绝缘层可避免在其表面的两侧露出尖角而导致在后续薄膜沉积制程时薄膜在尖角部分沉积会有断裂的问题，可提高半导体产品的品质并增加后续制程的窗口；本发明也可利用此表面较为平缓的电绝缘层，以增加电绝缘层的有效厚度，并增加电绝缘层抵抗后续制程中扩散离子的能力；本发明还可增加整体制程的运作效率，以降低生产所需的成本；此外，利用本发明的方法所制作出的电绝缘层其表面较为平坦，增加了后续制程的窗口，并提高产品的品质。

为更清楚理解本发明的目的、特点和优点，下面将接合附图对本发明的较佳

实施例进行详细说明。

附图说明

图1为在晶片底材上形成硅层、氮化物层与氮氧化物层的示意图；

图2为形成数个沟槽于晶片上的示意图；

图3为在沟槽内形成氧化物层并填满整个沟槽的示意图；

图4为蚀刻氮氧化物层与过量沉积的氧化物层的示意图；

图5为移除氮化物层以在硅层与硅层之间形成电绝缘层的示意图；

图6为在晶片底材上形成硅层、氮化物层与氮氧化物层的示意图；

图7为形成数个沟槽于晶片上的示意图；

图8为在沟槽内填充氧化物层并填满整个沟槽的示意图；

图9为氧化层已被蚀刻到其与氮氧化层的接触点的示意图；

图10为利用氧化物的被蚀刻速率高于氮化物的被蚀刻速率以进行蚀刻制程的示意图；

图11为利用氮化物的被蚀刻速率高于氧化物的被蚀刻速率以移除过量沉积的氧化物层的示意图；

图12为利用氮化物的被蚀刻速率高于氧化物的被蚀刻速率以移除氮氧化物层的示意图；及

图13为移除氮化物层以在硅层与硅层之间形成电绝缘层的示意图。

具体实施方式

在高密度的集成电路制程中，通过一氧化隔离区域的装置将个别组件的结构及电性隔离，此隔离区域主要是通过将硅晶片送入大气的环境中进行氧化作用，并且使用氧化作用屏蔽层，以防止不需要氧化的区域受到氧化作用的影响。这些没有受到氧化作用的区域将作为主动组件结构的位置。一项广泛被应用来制作隔离区域的技术，即为硅区域场氧化法(LOCal Oxidation of Silicon)(LOCOS)。随着半导体制程的演进，半导体的线宽也随之缩小，以往利用硅区域场氧化法来制作存储单元(cell)处的电绝缘层已渐渐改为使用类似制作镶嵌(damascene)制程的方式来制作。

参照图6所示，首先提供一至少包括底材100的晶片，并在底材上形成一硅层200，此底材100可为一硅底材而此硅层200可为一多晶硅层。接下来在硅层200上形成一氮化物层300。此氮化物层300可为一氮化硅层作为屏蔽层。形成一氮氧化物层400于氮化物层300上作为反射层。此氮氧化物层400视制程的需求而形成于氮化物层上，通常在显影制程中会使用到此氮氧化物层400，以提高显影制程的品质，但是在电绝缘层的制程中，并不一定要使用此氮氧化物层400。通常采用氮氧化硅为此氮氧化物层400的材质。

参照图7所示，在氮氧化物层400上限定出组件及电绝缘层的位置后，进行显影及蚀刻的制程以在晶片上形成数个沟槽。这些沟槽均穿过氮氧化物层400、氮化物层300及硅层200并在底部露出底材100。参照图8所示，将氧化物填入沟槽内并填满整个沟槽以制作氧化物层500作为电绝缘层。通常是采用化学气相沉积法以制作此氧化物层500。此氧化物层500的材质通常采用四氧乙基硅或是臭氧(O₃)与四氧乙基硅的混合物。当制程的线宽越来越小时，通常采用臭氧与四氧乙基硅的混合物作为氧化物层500的材质，才能顺利地在沟槽内形成所需的电绝缘层。

接下来开始进行两阶段的蚀刻制程。首先在第一阶段蚀刻制程中利用回蚀(etching back)的方式，将过量沉积的氧化物层500往下蚀刻。此时氧化物的被蚀刻速率将大于氮化物的被蚀刻速率。由于氮氧化物为氮化物的其中一种，因此对氮化物进行蚀刻时，氮氧化物也随之进行蚀刻的制程，且氮氧化物蚀刻的速率大约等于氮化物的蚀刻速率。

在使用氮氧化物层作为反射层以制作电绝缘层的制程中，当蚀刻制程进行到氧化物层500接触到其与氮氧化物层400的接触点420时(参照图9所示)，随即进行第二阶段蚀刻制程，调整蚀刻的速率，使氮化物的被蚀刻速率将高于氧化物的被蚀刻速率。若未使用氮氧化物层作为反射层，则当蚀刻制程进行到氧化物层接触到其与氮化层的接触点时，随即调整蚀刻的速率，使氮化物的被蚀刻速率将高于氧化物的被蚀刻速率。

在蚀刻的制程中，可以借助光谱分析的方式判断出氧化物层是否接触到其与氮氧化层或是氮化物层的接触点。在第一阶段的制程中，因为大部分均在进行氧化物的蚀刻，因此借助光谱分析可得到大部分硅原子与氧原子的键结。当借助光谱分析的方式发现硅原子与氮原子之间的键结数量增加时，可以判定氧化物层已经接触到其与氮氧化层或是氮化物层的接触点，因而调整蚀刻的速率，使得氮化物的被蚀刻速率大于氧化物的被蚀刻速率，且氮化物的被蚀刻速率与氧化物的被蚀刻速率的比例将大于1，以进行第二阶段的蚀刻制程。

参照图10所示，当进行第二阶段的蚀刻制程时，氮化物的被蚀刻速率将大于氧化物的被蚀刻速率，且氮化物的被蚀刻速率与氧化物的被蚀刻速率的比例将大于1。此种作法的目的是为了要使氮氧化物层400两侧与氧化物层500的顶端两边露出空隙，使得氧化物层500表面两端原本为尖角的地方，因为碰撞的机率增加，使得此尖角处的被蚀刻速率相对的增加，尖角部分也会被渐渐地削平，因此改善了后续制程中薄膜沉积的特性。

参照图11所示，当氮氧化物层300上所过量沉积的氧化物层500被移除后，继续维持第二阶段的蚀刻速率，以进行氮氧化物层400的移除。也即氮化物的被蚀刻速率仍旧大于氧化物的被蚀刻速率，且氮化物的被蚀刻速率与氧化物的被蚀刻速率的比例将大于1。

参照图12所示，由于在后续制程中移除氮化物层300时，氮化物层300上不可有氮氧化物层400存在，否则氮化物层300会残留在硅层200上而不易去除。因此在此阶段移除氮氧化物层400的制程中，必须进行足够的过度蚀刻(overetching)，以借助蚀刻的方式去除氮氧化物层400。此过度蚀刻的制程也会降低氧化物层500的厚度，因而影响到氧化物层500在其后续制程中抵抗扩散离子的能力。但是用本发明所制作而成的氧化层500，其厚度仍比使用传统的方式制作出的氧化层500为厚，因此在后续制程中抵抗扩散离子的能力也较强。

参照图13所示，利用湿蚀刻的方式将氮化物层300移除后，即可在硅层200与硅层200之间形成一表面较为平坦的氧化物层500作为电绝缘层。由于此电绝缘层的表面较为平坦，因此厚度较为均匀且其与硅层200之间的高度落差较为平缓，使得后续制程中的蚀刻时间可缩短，并维持蚀刻时的窗口。

综合上述，本发明提供了一项方法，利用两阶段的蚀刻制程，以制作表面较为平缓的电绝缘层。在第一阶段蚀刻制程时，氧化物的被蚀刻速率将大于氮化物的被蚀刻速率且氧化物的被蚀刻速率与氮化物的被蚀刻速率的比例将大于1。而在第二阶段蚀刻制程时，氮化物的被蚀刻速率大于氧化物的被蚀刻速率，且氮化物的被蚀刻速率与氧化物的被蚀刻速率的比例将大于1。此表面较为平缓的电绝缘层可避免在其表面的两侧露出尖角，而导致在后续薄膜沉积制程时，薄膜在尖角部分沉积会有断裂的问题，可提高半导体产品的品质并增加后续制程的窗口。本发明也可利用此表面较为平缓的电绝缘层，以增加电绝缘层的有效厚度，并增加电绝缘层抵抗后续制程中扩散离子的能力。本发明更可增加整体制程的运作效率，以降低生产所需的成本。

以上所述仅为本发明的较佳实施例而已，此实施例仅是用来说明而非用以限定本发明申请的专利保护范围。在不脱离本发明的实质内容的范畴内仍可予以作出种种等效的变化和替换，它们应仍属本发明的范围。

Claims (10)

1.一种制作电绝缘层的方法，其特征在于，至少包括：

提供晶片，所述晶片至少包括底材；

形成硅层于所述底材上；

形成氮化物层于所述硅层上；

蚀刻部分所述氮化物层与部分所述硅层以形成沟槽，该沟槽的底部露出该底材；

形成四氧乙基硅层于所述沟槽内与所述氮化物层上，并填满该沟槽以形成电性绝缘层；

进行蚀刻制程并设定所述四氧乙基硅层的被蚀刻速率高于所述氮化物层的被蚀刻速率以蚀刻部分的所述四氧乙基硅层，其中，当所述电性绝缘层与所述氮化物层的接触点露出时，设定所述氮化物层的被蚀刻速率高于所述四氧乙基硅层的被蚀刻速率；及

移除所述氮化物层。

2.如权利要求1所述的方法，其特征在于，所述的氮化物层为氮化硅层。

3.如权利要求1所述的方法，其特征在于，所述的电性绝缘层的材质为臭氧与四氧乙基硅的混合物。

4.一种制作电绝缘层的方法，其特征在于，至少包括：

提供晶片，所述晶片至少包括底材；

形成硅层于所述底材上；

形成氮化物层于所述硅层上；

形成氮氧化物层于所述氮化物层上；

蚀刻部分所述氮氧化物层、部分所述氮化物层与部分所述硅层以形成沟槽，该沟槽的底部露出该底材；

形成氧化物层于所述沟槽内与所述氮氧化物上，并填满所述沟槽以形成电性绝缘层，其中，所述氧化物层的材质至少包括四氧乙基硅；

进行蚀刻制程并设定氧化物的被蚀刻速率高于氮化物的被蚀刻速率以蚀刻部分的所述氧化物层，其中当所述氧化物层与所述氮氧化物层的接触点露出时，设定所述氮化物的被蚀刻速率高于所述氧化物的所述被蚀刻速率以去除在所述氮氧化物层上的氧化物层；

移除所述氮氧化物层；及

移除所述氮化物层。

5.如权利要求4所述的方法，其特征在于，所述的氮化物层为氮化硅层。

6.如权利要求4所述的方法，其特征在于，所述的氧化物层的材质为臭氧与四氧乙基硅的混合物。

7.如权利要求4所述的方法，其特征在于，所述的硅层的材质为多晶硅。

8.如权利要求4所述的方法，其特征在于，所述的氮氧化物层的材质为氮氧化硅。

9.一种制作电绝缘层的方法，其特征在于，至少包括：

提供晶片，所述晶片至少包括底材；

形成硅层于所述底材上；

形成氮化硅层于所述硅层上；

形成氮氧化硅层于所述氮化硅层上；

蚀刻部分所述氮氧化硅层、部分所述氮化硅层与部分所述硅层以形成沟槽，该沟槽的底部露出所述底材；

形成氧化物层于所述沟槽内与所述氮氧化物层上，并填满所述沟槽以形成电性绝缘层，其中，所述氧化物层的材质至少包括四氧乙基硅；

进行蚀刻制程并设定氧化物的被蚀刻速率高于氮化硅的被蚀刻速率以蚀刻部分的所述氧化物层，其中当所述氧化物层与所述氮氧化硅层的接触点露出时，设定所述氮化硅层的被蚀刻速率高于所述氧化物的被蚀刻速率以去除在所述氮氧化硅层上的所述氧化物层；

移除所述氮氧化硅层；及

移除所述氮化硅层。

10.如权利要求9所述的方法，其特征在于，所述的氧化物层的材质为至少包括臭氧与四氧乙基硅的混合物。

Images