CN1299353C - 闪存的制造方法 - Google Patents
闪存的制造方法 Download PDFInfo
- Publication number
- CN1299353C CN1299353C CNB031503187A CN03150318A CN1299353C CN 1299353 C CN1299353 C CN 1299353C CN B031503187 A CNB031503187 A CN B031503187A CN 03150318 A CN03150318 A CN 03150318A CN 1299353 C CN1299353 C CN 1299353C
- Authority
- CN
- China
- Prior art keywords
- patterning
- layer
- conductor layer
- material layer
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 138
- 239000000463 material Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 60
- 238000007667 floating Methods 0.000 claims abstract description 31
- 230000005641 tunneling Effects 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims description 110
- 230000004888 barrier function Effects 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 239000012774 insulation material Substances 0.000 claims 12
- 230000000873 masking effect Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000008878 coupling Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910000085 borane Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000003963 dichloro group Chemical group Cl* 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001512 metal fluoride Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
一种闪存的制造方法，此方法先于基底上形成图案化穿遂介电层、导体层与掩模层所构成的栅极结构并于基底中形成埋入式漏极。然后在栅极结构的周围形成一绝缘层，此绝缘层的表面高度低于栅极结构中的图案化导体层的顶表面。接着移除图案化掩模层，然后于栅极结构中的图案化导体层上形成另一图案化导体层，此图案化导体层延伸至栅极结构的周缘的绝缘层表面，并与栅极结构的图案化导体层构成浮栅极。接着移除材料层，再于浮栅极所裸露的表面上形成一栅间介电层，然后再于栅间介电层上形成控制栅极。
Description
技术领域
本发明是有关于一种闪存的制造方法，特别是有关于一种增加浮栅极与控制栅极间的重叠面积的闪存的制造方法。
背景技术
闪存器件由于其优越的数据保存特性，所以已成为个人计算机和电子设备所广泛采用的一种内存器件。
典型的闪存器件，一般是被设计成具有堆栈式栅极(Stack-Gate)结构，其中包括一穿隧氧化层，一用来储存电荷的多晶硅浮栅极(Floating Gate)，一氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，ONO)结构的介电层，以及一用来控制数据存取的多晶硅控制栅极(Control Gate)。
在闪存的操作上，通常浮栅极与控制栅极之间的栅极耦合率(Gate-Coupling Ratio，GCR)愈大，其操作所需的工作电压将愈低，而闪存的操作速度与效率就会大大的提升。其中增加栅极耦合率的方法，包括了增加浮栅极与控制栅极间的接触面积、降低浮栅极与控制栅极间的介电层的厚度、以及增加浮栅极与控制栅极间的介电层的介电常数(DielectricConstant；k)等。
增加浮栅极与控制栅极间的重叠面积，有助于增加栅极耦合率，但是在集成电路持续追求高集成度的趋势下，闪存器件每一个存储单元所占的面积却因而必须缩减。因此如何在有限的芯片面积下，制作具有高耦合率的闪存是目前极为重要的课题。
发明内容
因此，本发明的目的是提供一种闪存的制造方法，可以增加浮栅与控制栅之间的重叠面积，进而提高器件的耦合率。
根据上述与其它目的，本发明提出一种闪存的制造方法，此方法于基底上依序形成穿隧介电层、导体层与掩模层。接着将穿隧介电层、掩模层与导体层图案化，以于基底上形成纵向排列的条状物，然后，于条状物之间的基底中形成埋入式漏极区。接着再将条状物图案化，以于基底上形成栅极结构，此栅极结构包括图案化穿隧介电层、图案化导体层与图案化掩模层。然后在栅极结构的周围形成绝缘层，此绝缘层的表面低于图案化导体层的顶表面，而暴露出栅极结构周围侧壁的部分表面。其后，于栅极结构之间的绝缘层上形成一材料层。接着移除图案化掩模层以暴露出栅极结构的图案化导体层的顶表面。之后于栅极结构的图案化导体层的顶表面上形成另一图案化导体层，此图案化导体层覆盖于栅极结构的图案化导体层的顶表面，并且延伸覆盖至其周缘的材料层上。换言之，此图案化导体层的上表面积大于栅极结构的图案化导体层的上表面积，并与栅极结构的图案化导体层构成一浮栅极。接着移除材料层，再于浮栅极所裸露的上表面与侧壁上形成一栅间介电层，然后于栅间介电层上形成控制栅极。
本发明降低栅极结构周围的绝缘层高度，使栅极结构中的导体层的部分侧壁表面得以暴露出来，并利用延伸至埋入式漏极上方的图案化导体层，来使得浮栅极与控制栅极之间的重叠面积增加，进而提高器件的耦合率。
附图说明
图1A至图1L为绘示本发明最佳实施例所述的一种闪存的制造流程俯视图；
图2A至图2L为图1A至图1L的I-I′线的剖面图；以及
图3与图4绘示本发明另一种闪存的制造流程的剖面图。
附图标记说明：
100：基底
102：穿遂氧化层
102a、102b：图案化穿遂氧化层
104、120：导体层
104a、104b、116、304：图案化导体层
106：掩模层
106a、106b：图案化掩模层
108：图案化光阻层
110：埋入式漏极
112、112a、112b：绝缘层
114、114a、302：材料层
118：栅间介电层
122：掺杂多晶硅层
124：硅化金属层
200：条状物
300：栅极结构
400：浮栅极
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
图1A至图1L绘示本发明最佳实施例的一种闪存的制造流程上视图。图2A至图2L为图1A至图1L的I-I′线的剖面图。首先请同时参照图1A及图2A，提供一基底100，此基底100例如是硅基底。然后，于此基底100上依序形成穿隧介电层102、导体层104与掩模层106。穿隧介电层102的材质例如是氧化硅，其厚度例如是50埃至100埃左右。
穿隧介电层102的形成方法例如是热氧化法或是低压化学气相沉积法(LPCVD)。导体层104的材质例如是掺杂多晶硅。其形成的方法例如是低压化学气相沉积法，以硅甲烷(Silane)为气体源沉积一层多晶硅层后，然后再进行掺质植入制造工艺而形成。其中，沉积制造工艺的操作温度为575℃至650℃之间，操作压力约在0.3torr至0.6torr之间。
掩模层106的材质例如是氮化硅或氧化硅。当材质为氮化硅时，例如是以二氯硅甲烷与氨气作为反应气体源，利用低压化学气相沉积法而形成。
接着请同时参图1B及图2B。于掩模层106上形成一图案化光阻层108。然后以光阻层108为掩模，蚀刻穿遂介电层102、导体层104与掩模层106，以于基底100上形成纵向排列的条状物200，此条状物200包括图案化穿遂介电层102a、图案化导体层104a与图案化掩模层106a。然后，进行离子植入制造工艺，于条状物200之间的基底100中形成埋入式漏极区(Buried Drain)110。
接着请同时参照图1C及图2C。移除上述的图案化光阻层108。然后于图案化的掩模层106a上形成另一图案化光阻层(未绘图示)。接着以此图案化光阻层为掩模，再蚀刻条状物200，于基底100上形成栅极结构300。此栅极结构300由图案化的穿隧介电层102b、图案化的导体层104b与图案化的掩模层106b所构成。
接着，请同时参照图1D与图2D，在基底100上形成绝缘层112，以覆盖栅极结构300，并填入栅极结构300之间的间隙。绝缘层112的材质与掩模层106b的材质具有不同蚀刻选择性，绝缘层112的材质例如是氧化硅、氮化硅或是旋涂式玻璃等。其形成的方法例如是高密度等离子体化学气相沉积法(HDP-CVD)或旋转涂布法。
接着，请同时参照图1E与图2E，将掩模层106b表面上所覆盖的绝缘层112去除，以暴露图案化掩模层106b的表面，留下位于栅极结构300之间的绝缘层112a。去除掩模层106b表面上的绝缘层112的方法例如是化学机械研磨法或回蚀刻法。
之后，请同时参照图1F与图2F，将部分的绝缘层112a去除，以使所留下的绝缘层112b的表面低于导体层104b的顶表面，以裸露出导体层104b的周围部分侧壁表面。移除部分绝缘层112a的方法例如是回蚀刻法。
其后，请同时参照图1G与图2G，再于绝缘层112a上形成材料层114，以覆盖栅极结构300，并填入栅极结构300之间的间隙。此材料层114的材质例如是硼磷硅玻璃(BPSG)或是磷硅玻璃(PSG)，其与掩模层106b及绝缘层112b具有不同蚀刻率。当此材料层114的材质是硼磷硅玻璃时，硼磷硅玻璃的形成方法例如是常压化学气相沉积法，以硅烷、磷化氢及硼化氢为反应气体源，反应温度例如是介于350℃至450℃之间。
接着，请同时参照图1H与图2H，将掩模层106b表面上所覆盖的材料层114去除，以暴露图案化掩模层106b的表面，留下位于栅极结构300之间的材料层114a。其中，去除掩模层106b表面上的材料层114的方法例如是化学机械研磨法或回蚀刻法。
之后，请同时参照图1I及图2I。移除掩模层106b，以暴露出导体层104b的上表面。移除掩模层106b的方法例如湿式蚀刻法。当掩模层106b的材质为氮化硅时，移除掩模层106b所用的蚀刻剂例如是磷酸。
接着，请同时参照图1J及图2J。于图案化导体层104b的顶表面上形成另一图案化导体层116，此图案化导体层116覆盖于图案化导体层104b的顶表面，并且延伸覆盖至其周缘的材料层114a上。换言之，此图案化导体层116的上表面积大于图案化导体层104b的上表面积与图案化导体层104b构成一浮栅极400。
形成图案化导体层116的步骤，包括先形成一导体材料层，此导体材料层的材质例如是掺杂多晶硅，覆盖于图案化导体层104b与材料层114a的顶表面上。形成此导体材料层的方法例如是低压化学气相沉积法然后于此导体材料层上形成一图案化光阻层(未绘图示)。接着以此图案化光阻层为掩模，蚀刻导体层116，以暴露出材料层114a的顶表面为止。
接着请参照图1K及图2K。移除材料层114a。移除材料层114a的方法例如是回蚀刻法。
接着请参照图1L及图2L。于基底100上形成栅间介电层118，以覆盖图案化导体层104b的侧壁与图案化导体层116的侧壁及上表面。此栅间介电层118的材质包括氧化硅/氮化硅/氧化硅(ONO)。栅间介电层118的形成方法例如是先以热氧化法形成一层氧化层后，再以低压化学气相沉积法形成氮化硅层与另一层氧化层。当然，此栅间介电层118的材质也可以是氧化硅层或是氧化硅/氮化硅层等。
之后，于栅间介电层118上形成导体层120以作为一控制栅极。此导体层120例如是由一层掺杂多晶硅层122与一层硅化金属层124共同组成的多晶硅化物金属(Polycide)层。掺杂多晶硅形成的方法例如是利用临场(In-situ)掺杂法。而硅化金属例如是以金属氟化物与硅甲烷为气体源，形成的方法例如是低压化学气相沉积法。后续完成闪存的制造工艺，为熟悉此项技术人员所周知，在此不再赘述。
如上所述，本发明的特点在于以两个图案化的导体层来构成浮栅极。其中第一个导体层位于埋入式漏极之间，其借着周围绝缘层的高度高度的缩减，以使其部分侧壁表面得以暴露出来。另一导体层位于上述第一个导体层上并且延伸至埋入式漏极上方。通过第一导体层所裸露出来的侧壁与第二导体层延伸至埋入式漏极上方部分，来使得浮栅极与控制栅极之间的重叠面积增加，进而提高器件的耦合率。由于本发明是在不增加存储单元单位面积的情况下，就可以增加浮栅极与控制栅极之间的面积，而提高器件的耦合率，因此可以增加器件集成度。
在上述的较佳实施例中，以在一栅极结构的导体层上形成另一个导体层为例，以说明本发明的精神。然而本发明并非仅局限于上述的应用，亦可在一栅极结构的导体层上依序形成两个导体层或多个导体层。在栅极结构的导体层上依序形成两个导体层的方法如下所述。
请参照图3，依上述图2A至图2J所述的方法，形成图2J所述的结构后，在图案化导体层116之间的间隙填入材料层302。材料层302的表面高度低于或是大致等高于图案化导体层116的表面高度。接着在图案化导体层116上再形成另一图案化导体层304，图案化导体层304覆盖图案化导体层116并且延伸覆盖至周缘的材料层302上。
接着，请参照图4，将材料层114a及材料层302移除，以形成一个由栅极结构的导体层104b与另外两个导体层116、304所构成的浮栅极。之后，再于所裸露的浮栅极的表面上形成栅间介电层118，并于栅间介电层118上形成导体层120以作为一控制栅极。
本发明亦可以重复上述形成材料层302与导体层304的步骤，在一栅极结构的导体层104b上依序形成多个导体层，以增加浮栅极与控制栅极之间的重叠面积，进而提高器件的耦合率。
综合以上所述，本发明降低栅极结构周围的绝缘层高度，使栅极结构中的导体层的部分侧壁表面得以暴露出来，并利用延伸至埋入式漏极上方的图案化导体层，来增加浮栅极与控制栅极之间的重叠面积，进而在不增加芯片面积的前提之下，达到提高器件的耦合率的目的。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技术的人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的为准。
Claims (20)
1.一种闪存的制造方法，包括下列步骤：
于一基底上依序形成一穿隧介电层、一第一导体层与一掩模层；
进行一第一图案化制造工艺，定义该穿遂介电层、该掩模层与该第一导体层，以于该基底上形成一条状物；
于该条状物之间的该基底中形成一埋入式漏极区；
进行一第二图案化制造工艺，定义该条状物，于该基底上形成一栅极结构，该栅极结构由一图案化穿遂介电层、一图案化掩模层与一图案化第一导体层所构成；
于该栅极结构的周围的该基底上形成一绝缘层，该绝缘层的表面低于该图案化第一导体层的表面，暴露出该图案化第一导体层的部分侧壁表面；
于该栅极结构的周围的该绝缘层上形成第一材料层；
移除该图案化掩模层；
于该栅极结构的该图案化第一导体层的顶表面上形成一图案化第二导体层，该图案化第二导体层覆盖该图案化第一导体层的顶表面，并且延伸覆盖至该图案化第一导体层周缘的该第一材料层上，而与该图案化第一导体层构成一浮栅极；
移除该第一材料层，以暴露出该图案化第一导体层的部分侧壁表面；
于该浮栅极所裸露的表面上形成一栅间介电层；以及
于该栅间介电层上形成一控制栅极。
2.如权利要求1所述的闪存的制造方法，其特征在于：于该图案化第一导体层上形成一图案化第二导体层之后，移除该第一材料层之前还包括以下步骤：
(a).于该图案化第二导体层的周围形成第二材料层，该第二材料层的表面高度低于或是大致等于该图案化第二导体层的表面高度；
(b).在该图案化第二导体层上形成一图案化第三导体层，该图案化第三导体层覆盖该图案化第二导体层并且延伸至该第二材料层上，并且该图案化第一、第二与第三导体层构成该浮栅；以及
(c).移除该第二材料层。
3.如权利要求2所述的闪存的制造方法，其特征在于：该第一材料层的材质与该绝缘层具有不同蚀刻率。
4.如权利要求2所述的闪存的制造方法，其特征在于：形成该图案化第三导体层与去除该第二材料层的步骤之间还包括：
于该图案化第三导体层的周围形成第三材料层，该第三材料层的表面高度低于或是大致等于该图案化第三导体层的表面高度；
在该图案化第三导体层上形成一图案化第四导体层，该图案化第四导体层覆盖该图案化第三导体层并且延伸至该第三材料层上，并且该图案化第一、第二、第三与第四导体层构成该浮栅；以及
移除该第三材料层。
5.如权利要求1所述的闪存的制造方法，其特征在于：该第一材料层的材质与该绝缘层具有不同蚀刻率。
6.如权利要求5所述的闪存的制造方法，其特征在于：该绝缘层的材质包括氧化硅、氮化硅、旋涂式玻璃其中之一。
7.如权利要求5所述的闪存的制造方法，其特征在于：该第一材料层的材质包括硼磷硅玻璃或磷硅玻璃。
8.如权利要求1所述的闪存的制造方法，其特征在于：于该栅极结构的周围形成该绝缘层的步骤包括：
于该基底上形成一绝缘材料层，以覆盖该栅极结构的上表面并且填满该栅极结构的周围；
去除该栅极结构的上表面上所覆盖的该绝缘材料层，以暴露该掩模层的表面；以及
移除部分该绝缘材料层，使该绝缘材料层的表面介于该图案化第一导体层的底表面与该图案化第一导体层的顶表面之间，而形成该绝缘层。
9.如权利要求8所述的闪存的制造方法，其特征在于：去除该栅极结构的上表面上所覆盖的该绝缘材料层的方法为化学机械研磨法与回蚀刻法其中之一。
10.如权利要求8所述的闪存的制造方法，其特征在于：移除部分该绝缘材料层的方法包括回蚀刻法。
11.一种闪存的制造方法，包括下列步骤：
于一基底上依序形成一图案化穿隧介电层、一图案化第一导体层；
于该图案化第一导体层之间的该基底中形成一埋入式漏极区；
于该图案化第一导体层的周围形成一绝缘层，该绝缘层的表面介于该图案化第一导体层的底表面与顶表面之间；
于该图案化第一导体层的周围的该绝缘层上形成第一材料层；
于该图案化第一导体层的顶表面上形成一图案化第二导体层，该图案化第二导体层覆盖于该图案化第一导体层的顶表面，并且延伸覆盖至该图案化第一导体层周缘的该第一材料层上，而与该图案化第一导体层构成一浮栅极；
移除该第一材料层，以暴露出该图案化第一导体层的部分侧壁表面；
于该浮栅极所裸露的表面上形成一栅间介电层；以及
于该栅间介电层上形成一控制栅极。
12.如权利要求11所述的闪存的制造方法，其特征在于：于该图案化第一导体层上形成一图案化第二导体层之后，移除该第一材料层之前，还包括以下步骤：
(a).于该图案化第二导体层的周围形成第二材料层，该第二材料层的表面高度低于或是大致等于该图案化第二导体层的表面高度；
(b).在该图案化第二导体层上形成一图案化第三导体层，该图案化第三导体层覆盖该图案化第二导体层并且延伸至该第二材料层上，并且该图案化第一、第二与第三导体层构成该浮栅；以及
(c).移除该第二材料层。
13.如权利要求12所述的闪存的制造方法，其特征在于：该第一材料层的材质与该绝缘层具有不同蚀刻率。
14.如权利要求12所述的闪存的制造方法，其特征在于：形成该图案化第三导体层与去除该第二材料层的步骤之间还包括：
于该图案化第三导体层的周围形成第三材料层，该第三材料层的表面高度低于或是大致等于该图案化第三导体层的表面高度；
在该图案化第三导体层上形成一图案化第四导体层，该图案化第四导体层覆盖该图案化第三导体层并且延伸至该第三材料层上，并且该图案化第一、第二、第三与第四导体层构成该浮栅；以及
移除该第三材料层。
15.如权利要求11所述的闪存的制造方法，其特征在于：该第一材料层的材质与该绝缘层具有不同蚀刻率。
16.如权利要求15所述的闪存的制造方法，其特征在于：该绝缘层的材质包括氧化硅、氮化硅、旋涂式玻璃其中之一。
17.如权利要求15所述的闪存的制造方法，其特征在于：该第一材料层的材质包括硼磷硅玻璃或磷硅玻璃。
18.如权利要求11所述的闪存的制造方法，其特征在于：于该栅极结构的周围形成该绝缘层的步骤包括：
于该基底上形成一绝缘材料层，以覆盖该栅极结构的上表面并且填满该栅极结构的周围；
去除该栅极结构的上表面上所覆盖的该绝缘材料层，以暴露该掩模层的表面；以及
移除部分该绝缘材料层，使该绝缘材料层的表面介于该图案化第一导体层的底表面与该图案化第一导体层的顶表面之间，而形成该绝缘层。
19.如权利要求18所述的闪存的制造方法，其特征在于：去除该栅极结构的上表面上所覆盖的该绝缘材料层的方法为化学机械研磨法与回蚀刻法其中之一。
20.如权利要求18所述的闪存的制造方法，其特征在于：移除部分该绝缘材料层的方法包括回蚀刻法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031503187A CN1299353C (zh) | 2003-07-24 | 2003-07-24 | 闪存的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031503187A CN1299353C (zh) | 2003-07-24 | 2003-07-24 | 闪存的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1571145A CN1571145A (zh) | 2005-01-26 |
| CN1299353C true CN1299353C (zh) | 2007-02-07 |
Family
ID=34472694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031503187A Expired - Fee Related CN1299353C (zh) | 2003-07-24 | 2003-07-24 | 闪存的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1299353C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104658979B (zh) * | 2013-11-19 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498560A (en) * | 1994-09-16 | 1996-03-12 | Motorola, Inc. | Process for forming an electrically programmable read-only memory cell |
| US5721441A (en) * | 1996-07-09 | 1998-02-24 | Micron Technology, Inc. | High density flash memory cell and method of forming a line of floating gate transistors |
| US5962889A (en) * | 1995-07-31 | 1999-10-05 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory with a floating gate that has a bottom surface that is smaller than the upper surface |
| US6391717B1 (en) * | 1999-12-28 | 2002-05-21 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a flash memory device |
-
2003
- 2003-07-24 CN CNB031503187A patent/CN1299353C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5498560A (en) * | 1994-09-16 | 1996-03-12 | Motorola, Inc. | Process for forming an electrically programmable read-only memory cell |
| US5962889A (en) * | 1995-07-31 | 1999-10-05 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory with a floating gate that has a bottom surface that is smaller than the upper surface |
| US5721441A (en) * | 1996-07-09 | 1998-02-24 | Micron Technology, Inc. | High density flash memory cell and method of forming a line of floating gate transistors |
| US6391717B1 (en) * | 1999-12-28 | 2002-05-21 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a flash memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1571145A (zh) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1157763C (zh) | 在半导体器件中形成自对准接触的方法 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1459850A (zh) | 分离栅极式快闪存储器及其制造方法 | |
| CN101064282A (zh) | 沟槽电容动态随机存取存储器元件及其制作方法 | |
| CN1812107A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1577823A (zh) | 半导体器件及其制造方法 | |
| CN1873957A (zh) | 分离栅极快闪元件与其制造方法 | |
| CN1324693C (zh) | 闪存的制造方法 | |
| CN1299353C (zh) | 闪存的制造方法 | |
| US6277693B1 (en) | Self-aligned process for forming source line of ETOX flash memory | |
| CN1855433A (zh) | 记忆体的制造方法 | |
| CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
| CN100346471C (zh) | 闪存存储元件的制造方法 | |
| CN1221022C (zh) | 一种快速存储器的浮置栅制造方法及其结构 | |
| CN1278425C (zh) | 快闪存储单元及其制造方法 | |
| CN1897256A (zh) | 制造闪存设备的方法 | |
| CN1917185A (zh) | 快闪存储器及其制造方法 | |
| CN1378244A (zh) | 自动对准接触窗开口的制造方法 | |
| CN1314106C (zh) | 埋入式沟槽电容器及其制造方法 | |
| CN1282238C (zh) | 半导体工序 | |
| CN1303671C (zh) | 罩幕式只读存储器的结构与制造方法 | |
| CN100339979C (zh) | 快闪存储单元及其制造方法 | |
| CN1286167C (zh) | 掩模式只读存储器的结构及其制造方法 | |
| CN101064314A (zh) | 非易失性存储器及其制造方法 | |
| US20050064662A1 (en) | [method of fabricating flash memory] |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070207 Termination date: 20190724 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |