CN1324693C - 闪存的制造方法 - Google Patents

Abstract

一种闪存的制造方法，此方法在基底上依序形成穿隧介电层、导体层与掩膜层。接着图案化掩膜层与导体层，于基底上形成纵向排列的条状物，然后于条状物之间的基底中形成埋入式漏极区。接着再将条状物图案化，于基底上形成浮栅极结构。然后在浮栅极结构的周围形成绝缘层，绝缘层的表面低于浮栅极结构中的图案化导体层的顶表面，以暴露出此图案化导体层周围侧壁的部分表面。接着移除掩膜层，再于导体层上形成栅间介电层，然后于栅间介电层上形成控制栅极。

Description

闪存的制造方法

技术领域

本发明是有关于一种闪存的制造方法，特别是有关于一种增加浮栅极与控制栅极间的重叠(Overlap)面积的闪存的制造方法。

背景技术

闪存器件由于其优越的数据保存特性，所以已成为个人电脑和电子设备所广泛采用的一种内存器件。

典型的闪存器件，一般是被设计成具有堆栈式栅极(Stack-Gate)结构，其中包括一穿隧氧化层，一用来储存电荷的多晶硅浮栅极(Floating Gate)，一氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，ONO)结构的介电层，以及一用来控制数据存取的多晶硅控制栅极(Control Gate)。

在闪存的操作上，通常浮栅极与控制栅极之间的栅极耦合率(Gate-Coupling Ratio，GCR)愈大，其操作所需的工作电压将愈低，而闪存的操作速度与效率就会大大的提升。增加栅极耦合率的方法，包括了增加浮栅极与控制栅极间的重叠面积、降低浮栅极与控制栅极间的介电层的厚度、以及增加浮栅极与控制栅极间的介电层的介电常数(DielectricConstant；k)等。

增加浮栅极与控制栅极间的重叠面积，有助于增加栅极耦合率，但是在集成电路持续追求高集成度的趋势下，闪存器件每一个存储单元所占的面积却因而必须缩减。因此如何在有限的芯片面积下，制作具有高耦合率的闪存是目前极为重要的课题。

发明内容

因此，本发明的目的是提供一种闪存的制造方法，可以增加浮栅与控制栅之间的重叠面积，进而提高器件的耦合率。

根据上述与其它目的，本发明提出一种闪存的制造方法，此方法是基底上依序形成穿隧介电层(tunnel dielectric layer)、导体层与掩膜层(masklayer)。接着将穿隧介电层、掩膜层与导体层图案化，于基底上形成条状物，然后于条状物之间的基底中形成埋入式漏极区(Buried Drain)。接着再将条状物图案化，于基底上形成浮栅极结构，此浮栅极结构包括图案化的穿隧介电层、图案化的导体层与图案化的掩膜层。其中，图案化的导体层当作器件的浮栅极。然后在浮栅极结构的周围形成绝缘层，绝缘层的表面低于图案化导体层的顶表面，以暴露出浮栅极周围侧壁的部分表面。接着移除图案化掩膜层以暴露出浮栅极的顶表面，再于浮栅极所裸露的上表面与侧壁上形成栅间介电层，然后于栅间介电层上形成控制栅极。

本发明降低浮栅极周围的绝缘层的高度，使浮栅极的部分侧壁表面得以暴露出来，再将栅间介电层覆盖在浮栅所露出来的上表面及侧壁表面，以增加浮栅极与控制栅极之间的重叠面积，进而提高器件的耦合率。

附图说明

图1A至图1G绘示本发明较佳实施例的一种闪存的制造流程俯视图；以及

图2A至图2G是图1A至图1G的I-I′线的剖面图。

附图标记说明：

100：基底

102：穿遂氧化层

102a、102b：图案化穿遂氧化层

104：导体层

104a、104b：图案化导体层

106：掩膜层

106a、106b：图案化掩膜层

108：图案化光阻层

110：埋入式漏极

112、112a、112b：绝缘层

114：栅间介电层

116：掺杂多晶硅层

118：硅化金属层

120：多晶硅化物金属层

200：条状物

300：浮栅极结构

具体实施方式

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

图1A至图1G绘示本发明较佳实施例的一种闪存的制造流程的俯视图。图2A至图2G为图1A至图1G的I-I′线的剖面图。首先请同时参照图1A及图2A，提供一基底100，此基底100例如是硅基底。然后，于此基底100上依序形成穿隧介电层102、导体层104与掩膜层106。穿隧介电层102的材质例如是氧化硅，其厚度例如是50埃至100埃左右。

穿隧介电层102的形成方法例如是热氧化法或是低压化学气相沉积法(LPCVD)。导体层104的材质例如是掺杂多晶硅，其形成的方法例如是低压化学气相沉积法，以硅甲烷(Silane)为气体源沉积一层多晶硅层后，然后再进行掺质植入制造工艺而形成。其中，沉积制造工艺的操作温度为575℃至650℃之间，操作压力约在0.3torr至0.6torr之间。

掩膜层106的材质例如是氮化硅或氧化硅，其形成的方法例如是以低压化学气相沉积法，以二氯硅甲烷与氨气作为反应气体源。

接着请同时参照第1B图及图2B，于掩膜层106上形成一图案化的光阻层108。然后以光阻层108为掩膜，蚀刻穿隧介电层102、掩膜层106与导体层104，于基底100上形成纵向排列的条状物200，此条状物200包括图案化穿隧介电层102a、图案化导体层104a与图案化掩膜层106a。然后进行离子植入制造工艺，于条状物200之间的基底中形成埋入式漏极区110。

接着请同时参照图1C及图2C，移除上述的图案化光阻层108。然后于图案化的掩膜层106a上形成另一图案化光阻层(未绘图示)。接着以此图案化光阻层为掩膜，再蚀刻条状物200，于基底100上形成浮栅极结构300。此浮栅极结构300包括图案化的穿隧介电层102b、图案化的导体层104b与图案化的掩膜层106b。其中，图案化导体层104b当作器件的浮栅极。

接着请同时参照图1D图与图2D，在基底100上形成绝缘层112，以覆盖该浮栅极结构300，并填入浮栅极结构300之间的间隙。绝缘层112的材质与掩膜层106b的材质不同，例如是氧化硅、氮化硅或是旋涂式玻璃等。其形成的方法例如是高密度等离子体化学气相沉积法(HDP-CVD)或旋转涂布法。

接着请同时参照图1E图与图2E，将掩膜层106b表面上所覆盖的绝缘层112去除，以暴露图案化掩膜层106b的表面，留下位于浮栅极结构300之间的材料层112a。其中，去除掩膜层106b表面上的绝缘层的方法例如是化学机械研磨法(CMP)或回蚀刻法。

接着请同时参照图1F图与图2F，将部分的绝缘层112a去除，以使所留下的绝缘层112b的表面低于导体层(浮栅极)104b的顶表面，以裸露出导体层(浮栅极)104b的周围部分侧壁表面。移除部分绝缘层112a的方法例如是回蚀刻法。

接着请同时参照图1G图与图2G，移除掩膜层106b以暴露出导体层104b的上表面。移除图案化掩膜层106b的方法例如湿式蚀刻法。当掩膜层106b的材质为氮化硅时，所用的蚀刻剂例如是磷酸。

接着于在基底100上形成栅间介电层114，以覆盖档体层(浮栅极)104b的上表面与侧壁。栅间介电层114的材质包括氧化硅/氮化硅/氧化硅(ONO)。栅间介电层114的形成方法例如是先以热氧化法形成一层氧化层后，再以低压化学气相沉积法形成氮化硅层与另一层氧化层。当然，此栅间介电层114的材质也可以是氧化硅层或是氧化硅/氮化硅层等。

之后，于栅间介电层114上形成导体层120以做为一控制栅极。此导体层120例如是由一层掺杂多晶硅层116与一层硅化金属层118共同组成的多晶硅化物金属(Po1ycide)层。掺杂多晶硅形成的方法例如是临场(In-situ)掺杂法。而硅化金属例如是以金属氟化物与硅甲烷为气体源，形成的方法例如是低压化学气相沉积法。后续完成闪存的制造工艺，为熟悉此项技术的人员所周知，在此不再赘述。

如上所述，本发明的特点在于通过降低浮栅极周围的绝缘层的高度，使浮栅极的部分侧壁表面得以暴露出来，再将栅间介电层覆盖在浮栅所露出来的上表面及侧壁表面，以增加浮栅极与控制栅极之间的重叠面积，进而提高器件的耦合率。而且，本发明是在不增加存储单元单位面积的情况下，就可以增加浮栅极与控制栅极之间的重叠面积，而提高器件的耦合率，因此可以增加器件集成度。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技术的人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的为准。

Claims (19)

1.一种闪存的制造方法，包括下列步骤：

于一基底上依序形成一穿隧介电层、一导体层与一掩膜层；

进行一第一图案化制造工艺，定义该穿隧介电层、该掩膜层与该导体层，以于该基底上形成一条状物；

进行一离子植入制造工艺，于该条状物之间的该基底中形成一埋入式漏极区；

进行一第二图案化制造工艺，定义该条状物，于该基底上形成一浮栅极结构，其中该图案化的导体层为一浮栅极；

于该浮栅极结构周围的该基底上形成一绝缘层，以覆盖该埋入式漏极区，该绝缘层的表面介于该导体层的底表面与导体层顶表面之间，以暴露出该浮栅极的部分侧壁表面；

移除该掩膜层；

于该浮栅极的上表面与侧壁上形成一栅间介电层；以及

于该栅间介电层上形成一控制栅极。

2.如权利要求1所述的闪存的制造方法，其特征在于：于该浮栅极结构的周围的该基底上形成该绝缘层的步骤包括：

于该基底上形成覆盖该浮栅极结构的上表面并且填满该浮栅极结构的周围的一绝缘材料层；

去除浮栅极结构的上表面上所覆盖的该绝缘材料层，以暴露该掩膜层的表面；以及

移除部分该绝缘材料层，使该绝缘材料层的表面介于该导体层的底表面与导体层顶表面之间，而形成该绝缘层。

3.如权利要求2所述的闪存的制造方法，其特征在于：该绝缘层的材质包括氧化硅、氮化硅、旋涂式玻璃其中之一。

4.如权利要求2所述的闪存的制造方法，其特征在于：该绝缘层的形成方法包括高密度等离子体化学气相沉积法。

5.如权利要求4所述的闪存的制造方法，其特征在于：形成该绝缘层的反应气体源包括四-乙基-邻-硅酸酯及臭氧。

6.如权利要求2所述的闪存的制造方法，其特征在于：去除浮栅极结构的上表面上所覆盖的该绝缘材料层的方法为化学机械研磨法与回蚀刻法其中之一。

7.如权利要求2所述的闪存的制造方法，其特征在于：移除部分该绝缘材料层的方法包括回蚀刻法。

8.如权利要求1所述的闪存的制造方法，其特征在于：该掩膜层的材质包括氮化硅或氧化硅。

9.如权利要求8所述的闪存的制造方法，其特征在于：移除该掩膜层的方法包括湿式蚀刻法。

10.如权利要求8所述的闪存的制造方法，其特征在于：当该掩膜层的材质为氮化硅，则移除该掩膜层所用的蚀刻剂包括磷酸。

11.一种闪存的制造方法，包括下列步骤：

于一基底上依序形成一穿隧介电层、一浮栅极；

于该浮栅极之间的该基底中形成一埋入式漏极区；

于该浮栅极结构周围的该基底上形成一绝缘层，以覆盖该埋入式漏极区，该绝缘层的表面介于该浮栅的底表面与顶表面之间；

于该浮栅极的上表面与侧壁上形成一栅间介电层；以及

于该栅间介电层上形成一控制栅极。

12.如权利要求11所述的闪存的制造方法，其特征在于：于该浮栅极结构周围的该基底上形成该绝缘层的步骤包括：

于该基底上形成覆盖该浮栅极结构的上表面并且填满该浮栅极结构的周围的一绝缘材料层；

去除浮栅极结构的上表面上所覆盖的该绝缘材料层，以暴露该掩膜层的表面；以及

移除部分该绝缘材料层，使该绝缘材料层的表面介于该导体层的底表面与导体层顶表面之间，而形成该绝缘层。

13.如权利要求12所述的闪存的制造方法，其特征在于：该绝缘材料层的材质包括氧化硅。

14.如权利要求13所述的闪存的制造方法，其特征在于：于该绝缘材料层的形成方法包括高密度等离子体化学气相沉积法。

15.如权利要求13所述的闪存的制造方法，其特征在于：形成该绝缘材料层的反应气体源包括四-乙基-邻-硅酸酯及臭氧。

16.如权利要求12所述的闪存的制造方法，其特征在于：去除浮栅极结构的上表面上所覆盖的该绝缘材料层的方法为化学机械研磨法与回蚀刻法其中之一。

17.如权利要求12所述的闪存的制造方法，当去除浮栅极结构的上表面上所覆盖的该绝缘材料层的方法为化学机械研磨法时，于该基底上依序形成该穿隧介电层、与浮栅极的步骤还包括于该浮栅极上形成一掩膜层并且在形成该栅间介电层的步骤前还包括去除该掩膜层的步骤，其中该掩膜层的材质与该绝缘层不同。

18.如权利要求17所述的闪存的制造方法，其特征在于：移除该掩膜层的方法包括湿式蚀刻法。

19.如权利要求12所述的闪存的制造方法，其特征在于：移除部分该绝缘材料层的方法包括回蚀刻法。

Images