CN1282238C - 半导体工序 - Google Patents
半导体工序 Download PDFInfo
- Publication number
- CN1282238C CN1282238C CN 03107377 CN03107377A CN1282238C CN 1282238 C CN1282238 C CN 1282238C CN 03107377 CN03107377 CN 03107377 CN 03107377 A CN03107377 A CN 03107377A CN 1282238 C CN1282238 C CN 1282238C
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- circuit region
- periphery circuit
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种半导体制程，提供一具有垫氧化层基底，且此基底上可分为记忆胞区、周边电路区以及动态随机存取储存器区。于记忆胞区中形成数个图案化埋入式汲极区，然后于周边电路区以及动态随机存取储存器区中形成数个沟渠。接著去除基底上的垫氧化层，再于沟渠表面以及基底上形成氧化硅/氮化硅/氧化硅层，然后于基底上形成图案化多晶硅层。接著于基底上形成绝缘层，平坦化此绝缘层，然后去除周边电路区的图案化多晶硅层。的后进行井植入制程，以于周边电路区形成数个井。接著去除暴露出的氧化硅/氮化硅/氧化硅层，然后于记忆胞区的图案化多晶硅层上形成金属硅化物层。
Description
技术领域
本发明是有关于一种半导体工序，特别是关于一种能同时形成存储单元区及周边电路区的工序。
背景技术
储存器顾名思义是用以储存资料或数据的半导体元件，当电脑微处理器的功能愈来愈强软件所进行的程序与运算愈来愈庞大，储存器的需求也就愈来愈高。因此制造容量大且便宜的储存器以满足上述的需求，制作储存器的技术与工序已成为半导体科技持续往更高积集度的驱动力。整个储存器的结构由存储单元、位址解码器及其他与储存器操作相关的周边电路。
储存器制造的流程相当复杂，主要的单元工序包括薄膜沉积、微影、蚀刻、扩散、离子植入、氧化及热处理工序。整个流程可能约需经过数百个不同的步骤，非常耗费时日。简化储存器的制造流程，不仅可以提高良率(yield)而且可以节省材料，所以简化储存器制造流程遂成为半导体厂生产管理的重要课题。
发明内容
本发明的目的是提供一种半导体工序，能同时在晶圆上形成存储单元区及周边电路区的工序，以节省制作时间，进而提高产率。
为实现上述目的，本发明提出的一种半导体工序，包括：
提供一基底，该基底具有一垫氧化层，且该基底包括一存储单元区以及一周边电路区；
于该存储单元区中形成多个图案化埋入式漏极区；
于该周边电路区形成多个沟渠；
去除该垫氧化层；
于该沟渠表面以及该基底上形成一氧化硅/氮化硅/氧化硅层；
于该基底上形成一图案化导体层，其中于该存储单元区的该图案化导体层大致垂直于这些图案化埋入式漏极区，且位于该周边电路区中的该图案化导体层形成于这些沟渠外的该基底上；
于该基底上形成一绝缘层；
以该图案化导体层为中止层，平坦化该绝缘层；
去除该周边电路区的这些图案化导体层；
进行一井植入工序，以于该周边电路区形成多个井；以及
去除暴露出的该氧化硅/氮化硅/氧化硅层。
其中于该周边电路区形成这些沟渠的步骤，包括：
于该基底上形成一光阻层，以暴露出该周边电路区中的部分该垫氧化层；
去除暴露出的该垫氧化层，以形成多个开口；以及
蚀刻这些开口中的该基底。
其中还包括于该存储单元区的这些图案化导体层上形成一自行对准金属硅化层。
其中该图案化导体层的材质包括多晶硅。
其中这些井包括n型井。
其中这些井包括p型井。
其中该绝缘层包括氧化层。
本发明另外提供一种半导体工序，包括：
提供一基底，该基底具有一垫氧化层，且该基底包括一存储单元区、一周边电路区以及一动态随机存取储存器区；
于该存储单元区中形成多个图案化埋入式漏极区；
于该周边电路区以及该动态随机存取储存器区中形成多个沟渠；
去除该垫氧化层；
于该沟渠表面以及该基底上形成一氧化硅/氮化硅/氧化硅层；
于该基底上形成一图案化多晶硅层，其中于该存储单元区的该图案化多晶硅层大致垂直于这些图案化埋入式漏极区，以及该图案化多晶硅层填满该动态随机存取储存器区的这些沟渠，且位于该周边电路区中的该图案化多晶硅层形成于这些沟渠外的该基底上；
于该基底上形成一绝缘层；
平坦化该绝缘层；
去除该周边电路区的这些图案化多晶硅层；
进行一井植入工序，以于该周边电路区形成多个井；
去除暴露出的该氧化硅/氮化硅/氧化硅层；以及
于该存储单元区的这些图案化多晶硅层上形成一金属硅化层。
其中于该周边电路区以及该动态随机存取储存器区中形成这些沟渠的步骤，包括：
于该基底上形成一光阻层，以暴露出该周边电路区以及该动态随机存取储存器区中的部分该垫氧化层；
去除暴露出的该垫氧化层，以形成多个开口；以及
蚀刻这些开口中的该基底。
其中还包括于该存储单元区的这些图案化导体层上形成一自行对准金属硅化层。
其中该图案化导体层的材质包括多晶硅。
其中这些井包括n型井。
其中这些井包括p型井。
其中该绝缘层包括氧化层。
本发明由于能同时在晶圆上形成存储单元区及周边电路区的工序，以节省制作时间，进而提高产率。
附图说明
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下，其中：
图1A～1G是依照本发明的一较佳实施例的同时形成存储单元区及周边电路区的制造流程剖面示意图。
具体实施方法
本发明提供一种能同时形成存储单元区及周边电路区的半导体工序。图1A至图1G所显示为本发明的一较佳实施例的同时形成存储单元区及周边电路区的制造流程剖面图。
首先，请参照图1A，提供一基底100，此基底100的材质例如是半导体硅基底。此基底100上具有一层垫氧化层(pad oxide)102，此垫氧化层102的材质例如是二氧化硅，其形成的方法例如是热氧化法。且此基底100分为存储单元区域104、周边电路区106。然后于存储单元区104中形成数个图案化埋入式漏极区108作为位元线(bit line，简称BL)使用，而形成此图案化埋入式漏极区108的方法，先在垫氧化层102上形成图案化光阻层(未图示)，然后进行离子植入步骤，以于基底100内形成此图案化埋入式漏极区108。
接着，请参照图1B，于基底100上的周边电路区106中形成数个沟渠110。形成沟渠110的步骤，包括在基底100上形成光阻层，以暴露出周边电路区106中的部分垫氧化层102，接着去除暴露出的垫氧化层102，以形成数个开口，然后蚀刻上述的数个开口中的基底100，以于基底100中形成沟渠110。然后去除垫氧化层102，去除的方法例如是以氢氟酸为蚀刻气体源。而前述的图1A与图1B的步骤并不限定先后顺序，只要能符合后续工序的需求即可。
接着，请参照图1C，于沟渠110表面以及基底100上形成氧化硅/氮化硅/氧化硅层(ONO layer)112，其所构成的堆叠式结构例如是由一层底氧化层(bottom oxide layer)、一层氮化硅层与一层顶氧化层(top oxide layer)所组成的氧化硅/氮化硅/氧化硅(ONO)复合层，而各层的厚度例如分别是底氧化层与顶氧化层约为50-100埃之间，以及氮化硅层在20-50埃之间，而顶氧化层例如是由湿氢/氧气(H2/O2 gas)去氧化部分氮化硅层而形成的。
接着，请参照图1D，于基底100上形成一图案化导体层114，其材质例如是多晶硅、非晶硅或外延硅，其形成的方法例如是化学气相沉积法。其中于存储单元区104的图案化导体层114大致垂直于图案化埋入式漏极区108，如同图1D中IV部分的俯视透视图，且于存储单元区104的图案化导体层114适于作为字元线(word line，简称WL)使用。此外，当本发明的半导体基底100还包括动态随机存取储存器区107时，图案化导体层114可填满动态随机存取储存器区107中的沟渠110，以形成动态随机存取储存器区107的电容器。
接着，请参照图1E，于基底100上形成一绝缘层116，此绝缘层116会覆盖整个基底100表面并填满周边电路区106的数个沟渠110。此绝缘层116例如是氧化层，其形成的方法例如是以四-乙基-邻-硅酸酯(TEOS)/臭氧为反应气体来源，以化学气相沉积法形成的。然后，以图案化导体层114为中止层，平坦化绝缘层116，其方法例如是化学机械研磨工序(CMP)。由于此一绝缘层116可填满于存储单元区104的图案化导体层114(亦即WL)之间，所以于后续形成金属硅化层时，可形成自行对准金属硅化层(Salicide)，减少工序复杂度与增加可靠性。
接着，请参照图1F，去除周边电路区106的图案化导体层114。然后进行一井植入工序，以于周边电路区106形成数个井118，此数个井118例如是N型井或P型井。
接着，请参照图1G，去除周边电路区106暴露出的氧化硅/氮化硅/氧化硅层112，然后于存储单元区104的图案化导体层114上形成一自行对准金属硅化层120，其材质譬如是硅化钛(TiSi2)。
如上所述，本发明的特点在于能同时在晶圆上形成存储单元区及周边电路区的工序，以节省制作时间，进而提高良率。
虽然本发明已以较佳实施例描述如上，然其并非用以限定本发明，任何熟习此技术人士，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视申请专利范围所界定的为准。
Claims (13)
1、一种半导体工序，包括：
提供一基底，该基底具有一垫氧化层，且该基底包括一存储单元区以及一周边电路区；
于该存储单元区中形成多个图案化埋入式漏极区；
于该周边电路区形成多个沟渠；
去除该垫氧化层；
于该沟渠表面以及该基底上形成一氧化硅/氮化硅/氧化硅层；
于该基底上形成一图案化导体层，其中于该存储单元区的该图案化导体层大致垂直于这些图案化埋入式漏极区，且位于该周边电路区中的该图案化导体层形成于这些沟渠外的该基底上；
于该基底上形成一绝缘层；
以该图案化导体层为中止层，平坦化该绝缘层；
去除该周边电路区的这些图案化导体层，以暴露出该氧化硅/氮化硅/氧化硅层；
进行一井植入工序，以于该周边电路区形成多个井；以及
去除暴露出的该氧化硅/氮化硅/氧化硅层。
2、如权利要求1所述的半导体工序，其特征在于，其中于该周边电路区形成这些沟渠的步骤，包括：
于该基底上形成一光阻层，以暴露出该周边电路区中的部分该垫氧化层；
去除暴露出的该垫氧化层，以形成多个开口；以及
蚀刻这些开口中的该基底。
3、如权利要求1所述的半导体工序，其特征在于，还包括于该存储单元区的这些图案化导体层上形成一自行对准金属硅化层。
4、如权利要求1所述的半导体工序，其特征在于，其中该图案化导体层的材质包括多晶硅。
5、如权利要求1所述的半导体工序，其特征在于，其中这些井包括n型井。
6、如权利要求1所述的半导体工序，其特征在于，其中这些井包括p型井。
7、如权利要求1所述的半导体工序，其特征在于，其中该绝缘层包括氧化层。
8、一种半导体工序，包括：
提供一基底，该基底具有一垫氧化层，且该基底包括一存储单元区、一周边电路区以及一动态随机存取储存器区；
于该存储单元区中形成多个图案化埋入式漏极区；
于该周边电路区以及该动态随机存取储存器区中形成多个沟渠；
去除该垫氧化层；
于该沟渠表面以及该基底上形成一氧化硅/氮化硅/氧化硅层；
于该基底上形成一图案化多晶硅层，其中于该存储单元区的该图案化多晶硅层大致垂直于这些图案化埋入式漏极区，以及该图案化多晶硅层填满该动态随机存取储存器区的这些沟渠，且位于该周边电路区中的该图案化多晶硅层形成于这些沟渠外的该基底上；
于该基底上形成一绝缘层；
平坦化该绝缘层；
去除该周边电路区的这些图案化多晶硅层，以暴露出氧化硅/氮化硅/氧化硅层；
进行一井植入工序，以于该周边电路区形成多个井；
去除暴露出的该氧化硅/氮化硅/氧化硅层；以及
于该存储单元区的这些图案化多晶硅层上形成一金属硅化层。
9、如权利要求8所述的半导体工序，其特征在于，其中于该周边电路区以及该动态随机存取储存器区中形成这些沟渠的步骤，包括：
于该基底上形成一光阻层，以暴露出该周边电路区以及该动态随机存取储存器区中的部分该垫氧化层；
去除暴露出的该垫氧化层，以形成多个开口；以及
蚀刻这些开口中的该基底。
10、如权利要求8所述的半导体工序，其特征在于，该金属硅化层是自对准金属硅化层。
11、如权利要求8所述的半导体工序，其特征在于，其中这些井包括n型井。
12、如权利要求8所述的半导体工序，其特征在于，其中这些井包括p型井。
13、如权利要求8所述的半导体工序，其特征在于，其中该绝缘层包括氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03107377 CN1282238C (zh) | 2003-03-24 | 2003-03-24 | 半导体工序 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03107377 CN1282238C (zh) | 2003-03-24 | 2003-03-24 | 半导体工序 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1532918A CN1532918A (zh) | 2004-09-29 |
| CN1282238C true CN1282238C (zh) | 2006-10-25 |
Family
ID=34282954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03107377 Expired - Fee Related CN1282238C (zh) | 2003-03-24 | 2003-03-24 | 半导体工序 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1282238C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9633734B1 (en) * | 2016-07-14 | 2017-04-25 | Ememory Technology Inc. | Driving circuit for non-volatile memory |
-
2003
- 2003-03-24 CN CN 03107377 patent/CN1282238C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1532918A (zh) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1157763C (zh) | 在半导体器件中形成自对准接触的方法 | |
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| US8404548B2 (en) | Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1976001A (zh) | 在半导体器件中形成存储节点接触塞的方法 | |
| CN1222029C (zh) | 制造用于半导体装置的圆柱型电容器的方法 | |
| CN101064282A (zh) | 沟槽电容动态随机存取存储器元件及其制作方法 | |
| CN1812107A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1577823A (zh) | 半导体器件及其制造方法 | |
| CN1577805A (zh) | 存储节点触点形成方法和用于半导体存储器中的结构 | |
| CN100336170C (zh) | 形成半导体器件的电容器的方法 | |
| CN1581493A (zh) | 半导体电容器结构及其制造方法 | |
| CN1282238C (zh) | 半导体工序 | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1199928A (zh) | 半导体装置及其制造方法 | |
| CN1490871A (zh) | 具有柱型帽盖层的半导体器件及其制造方法 | |
| CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| US6080619A (en) | Method for manufacturing DRAM capacitor | |
| CN1299353C (zh) | 闪存的制造方法 | |
| CN1917166A (zh) | 半导体元件及具有金属硅化物的导线的制造方法 | |
| CN101030559A (zh) | 制造快闪存储器件的方法 | |
| CN1767199A (zh) | 动态随机存取存储单元和其阵列、及该阵列的制造方法 | |
| CN1277304C (zh) | 填补多晶硅细缝的方法 | |
| CN1267987C (zh) | 隔离具有部分垂直沟道存储单元的有源区的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061025 Termination date: 20210324 |