CN1303671C - 罩幕式只读存储器的结构与制造方法 - Google Patents
罩幕式只读存储器的结构与制造方法 Download PDFInfo
- Publication number
- CN1303671C CN1303671C CNB011396512A CN01139651A CN1303671C CN 1303671 C CN1303671 C CN 1303671C CN B011396512 A CNB011396512 A CN B011396512A CN 01139651 A CN01139651 A CN 01139651A CN 1303671 C CN1303671 C CN 1303671C
- Authority
- CN
- China
- Prior art keywords
- those
- substrate
- bit line
- mask
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 108091026890 Coding region Proteins 0.000 abstract description 17
- 238000002513 implantation Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000004744 fabric Substances 0.000 description 8
- 238000012163 sequencing technique Methods 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 241000196324 Embryophyta Species 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005496 tempering Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000007123 defense Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 241001502050 Acis Species 0.000 description 1
- 208000000044 Amnesia Diseases 0.000 description 1
- 108700026244 Open Reading Frames Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 231100000863 loss of memory Toxicity 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种罩幕式只读存储器的制造方法，此方法是于基底上形成多个具有顶盖层的导体条状物后，于每一个导体条状物的侧壁形成第一间隙壁与第二间隙壁，且第一间隙壁与第二间隙壁下方的基底分别作为第一预定编码区与第二预定编码区。于第一间隙壁与第二间隙壁之间的基底中形成多条埋入式位线后，进行编码布植工艺，依次以第一、第二倾斜角离子植入步骤，分别于部分的第一、第二预定编码区形成多个第一、第二编码掺杂区。在移除顶盖层后，于基底上形成导体层。并定义导体层与导体条状物，以同时形成多条字符线与多个栅极。
Description
技术领域
本发明是有关于一种只读存储器(Read Only Memory，ROM)的结构与制造方法，且特别是有关于一种罩幕式只读存储器(Mask ROM)的结构与制造方法。
背景技术
只读存储器由于具有不因电源中断而丧失记忆的非挥发(Non-Volatile)特性，因此许多电器产品中都必须具备此类存储器，以维持电器产品开与关之间的正常操作。而罩幕式只读存储器是只读存储器中最为基础的一种，一般常用的罩幕式只读存储器是利用信道晶体管当作存储单元，并于程序化(Program)阶段选择性地植入离子到指定的信道区域，通过改变起始电压(Threshold Voltage)而达到控制存储单元导通(On)或关闭(Off)的目的。
一般罩幕式只读存储器的结构是将多晶硅字符线(Word Line，WL)横跨于位线(Bit Line，BL)之上，而位于字符线下方以及位线之间的区域则作为存储单元的信道区。对部分工艺而言，只读存储器即以信道中离子植入与否，来储存二进制数据“0”或“1”。其中，植入离子到指定的信道区域的工艺又称为编码布植(Code Implantation)工艺。
请参照图1，其为公知的一种罩幕式只读存储器的平面俯视示意图。在图1中平行的字符线102横跨过平行的位线104，且通过在离子植入区块110的基底中，也就是在存储单元的信道区域中植入离子，以进行程序化步骤，调整起始电压，达到控制存储单元开关的目的。
接着请参照图2，其为公知罩幕式只读存储器的程序化剖面示意图。在图2中，基底200上具有多个由栅极介电层202与栅极导体层204组成的栅极堆栈结构206、位于栅极堆栈结构206间的基底200中的埋入式位线208以及覆盖埋入式位线208的介电层210。在进行编码布植工艺时，先利用光罩形成一图案化的光阻层212，以暴露欲编码区域。接着，进行掺质植入工艺214，以光阻层212为罩幕，将掺质植入欲编码区域的底部栅极堆栈结构206下方的基底200中，借以进行程序化，将所欲形成的程序代码编入只读存储器中。
上述的公知的罩幕式只读存储器中，每一个存储单元只能储存单一个位，当只读存储器所需求的记忆容量愈来愈大时，相对的罩幕式只读存储器所需的场效晶体管也大幅增加，因而无法符合组件小型化与增加集成度的要求。而且，在组件小型化发展的过程中，也会因为工艺技术的进步速度而造成很大的限制，使得组件的集成度无法增加。
发明内容
因此，本发明的一目的为提供一种罩幕式只读存储器的结构与制造方法，可以在一存储单元中储存二位数据，因此能够在现有工艺技术下，增加组件的集成度。
本发明的另一目的为提供一种罩幕式只读存储器的结构与制造方法，以倾斜角离子植入工艺，进行编码布植时，可以采用具有较大的编码开口，进而增加工艺的裕度。
本发明的又一目的为提供一种罩幕式只读存储器的结构与制造方法，可以制作具有较浅接面的埋入式位线以防止漏电流，可以降低位线的阻值。
根据上述目的，本发明提供一种罩幕式只读存储器的制造方法，此方法包括：于一基底中形成多个具有一顶盖层的导体条状物后，于每一导体条状物的侧壁形成一第一间隙壁与一第二间隙壁，其中第一间隙壁下方的基底为一第一预定编码区，第二间隙壁下方的基底为一第二预定编码区。接着，于第一间隙壁与第二间隙壁之间的基底中形成多条埋入式位线。于基底上形成一第一编码罩幕，并进行一第一倾斜角离子植入步骤，于部分的第一预定编码区形成多个第一编码掺杂区后，移除第一编码罩幕。于基底上形成一第二编码罩幕，进行一第二倾斜角离子植入步骤，于部分的第二预定编码区形成多个第二编码掺杂区后，移除第二编码罩幕。接着，移除顶盖层，并于基底上形成一导体层。然后，定义导体层并同时定义导体条状物，以同时形成多条字符线与多个栅极。
本发明所公开的罩幕式只读存储器中，埋入式位线并非紧邻于栅极的侧壁，而是与两相邻的栅极均相距一距离，且埋入式位线与栅极所相距的区域即为预定的编码掺杂区。因此，可以在一存储单元中储存二位数据。
本发明在进行编码布植时，是以倾斜角离子植入的方式，利用导体条状物以及光阻层作为天然屏障，先对导体条状物其第一侧的编码掺杂区植入与埋入式位线具有相同掺杂型态的杂质，再利用导体条状物与另一光阻层作为天然屏障，以具有另一倾斜角的离子植入的方式，对导体条状物其另一侧的编码掺杂区进行编码。
另外，在埋入式位线的上方会额外再形成一升起式多晶硅位线，以降低位线的阻值。
由于本发明可以在每一个存储单元里创造出两个位，因此，可以在现有的工艺技术下，达到组件小型化的目的，提高组件的集成度。
而且在编码布植工艺中，以栅极以及编码的光阻作为天然的屏障，因此，在进行倾斜角编码离子植入时，可以采用具有较大的编码开口，进而增加工艺的裕度。
由于埋入式位线的上方会额外再形成一升起式多晶硅位线，因此，可以制作具有较浅接面的埋入式位以防止漏电流，并能达到降低位线的阻值，进而提高组件效能。
本发明提供一种罩幕式只读存储器的结构，此结构是由栅极、第一间隙壁与第二间隙壁、埋入式位线、第一编码掺杂区与第二编码掺杂区、介电层、与字符线所构成。栅极位于基底上。第一间隙壁与第二间隙壁分别位于栅极的侧壁上。埋入式位线位于栅极两侧的基底中。第一编码掺杂区与第二编码掺杂区分别位于第一间隙壁与第二间隙壁下方的基底中。介电层位于埋入式位线上。字符线位于介电层与栅极上。其中，栅极与基底之间更包括一栅极介电层，并且在介电层与埋入式位线之间更包括一升起式位线。
本发明所公开的罩幕式只读存储器中，第一编码掺杂区与第二编码掺杂区分别位于第一间隙壁与第二间隙壁下方的基底中。因此，可以在一存储单元中储存二位数据，达到组件小型化的目的，提高组件的集成度。
而且，本发明于埋入式位线的上方额外再形成一升起式多晶硅位线，因此，可以制作具有较浅接面的埋入式位线以防止漏电流，并能达到降低位线的阻值，进而提高组件效能。
附图说明
图1为一种公知罩幕式只读存储器的俯视图；
图2为一种公知罩幕式只读存储器的程序化剖面示意图；
图3A至图3H为依照本发明较佳实施例的罩幕式只读存储器的工艺剖面示意图。
200、300：基底
102：字符线
104：位线
110：离子植入区块
202、302：栅极介电层
204：栅极导体层
206：栅极堆栈结构
208、316：埋入式位线
210、336：介电层
212、320、328：光阻层
214、308、314：掺质植入工艺
304、338：导体层
304a：导体条状物
306、306a：顶盖层
310：轻掺杂区
312a、312b：间隙壁
318a、318b：欲编码区域
322、330：开口
324、332：倾斜角离子植入工艺
326a、326b：编码掺杂区
334：材料层
340：多晶硅层
342：金属硅化物层
具体实施方式
本发明提供一种罩幕式只读存储器的制造方法，其俯视结构与图1相似。图3A至图3H为依照本发明较佳实施例的罩幕式只读存储器的工艺剖面示意图。其中，图3A至图3H中为图1中I-I剖面线的剖面示意图。
首先，请参照图3A，提供一基底300，在此基底300上依次形成一层栅极介电层302、一层导体层304以及一层顶盖层306。其中，栅极介电层302的材质包括氧化硅，形成栅极介电层302的方法例如是热氧化法(Thermal Oxidation)，栅极介电层302的厚度为15埃至35埃左右。导体层304的材质包括多晶硅，形成导体层304的方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。顶盖层306的材质包括氮化硅，形成顶盖层306的方法例如是化学气相沉积法，顶盖层306的厚度为300埃至800埃左右。
接着，请参照图3B，利用微影及蚀刻技术，图案化顶盖层306与导体层304以形成多个具有顶盖层306a的导体条状物304a。然后，进行一回火工艺，使导体条状物304a的结构较为致密。回火工艺的温度例如是900℃至1100℃左右。
之后，进行一掺质植入工艺308，利用具有顶盖层306a的导体条状物304a为罩幕，于导体条状物304a之间的基底300中形成轻掺杂区310。掺质植入工艺308所使用的掺质为与后续形成的埋入式位线具有不同掺杂型态的杂质，例如是P-型的离子，用以提高组件的起始电压(Threshold Voltage)以降低漏电流(Leakage Current)。
接着请参照图3C，在每一个具有顶盖层306a的导体条状物304a的侧壁上形成间隙壁312a与312b。此间隙壁312a与312b的材质较佳是与顶盖层306a具有不同的蚀刻选择比。间隙壁312a与312b的材质例如是以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源利用化学气相沉积法所形成的氧化硅，间隙壁312a与312b的厚度为300埃左右。形成间隙壁312a与312b的步骤例如是先在整个基底300上沉积一层共形的绝缘层(未标出)，接着去除部分绝缘层，仅在具有顶盖层306a的导体条状物304a的侧壁上留下间隙壁312a与312b。其中，移除绝缘层的方法例如是非等向性蚀刻法，包括反应性离子蚀刻法(Reactive Ion Etching)。
然后，进行一掺质植入工艺314，利用间隙壁312a、312b与具有顶盖层306a的导体条状物304a为罩幕，于间隙壁312a与312b之间的基底300中形成埋入式位线316，且埋入式位线316与导体条状物304a不相邻。而掺质植入工艺314所使用的掺质例如是N型的离子。形成埋入式位线316的步骤例如是以离子植入法植入掺质后，进行一快速回火工艺(Rapid Thermal Anneal，RTA)使掺质均匀分布于基底300中。由于，每一个导体条状物304a具有两个间隙壁312a、312b，通过间隙壁312a、312b使埋入式位线316不与导体条状物304a相连接，使埋入式位线316与导体条状物304a之间间隔一段区域，而此区域即是作为罩幕式只读存储器的欲编码区域。因此，在间隙壁312a下方位于埋入式位线316与导体条状物304a之间的区域，是作为欲编码区域318a。而在间隙壁312b下方位于埋入式位线316与导体条状物304a之间的区域，是作为欲编码区域318b。
接着请参照图3D，于基底300上形成一层图案化的光阻层320作为编码罩幕，此图案化的光阻层320中具有一开口322，开口322暴露部分导体条状物304a之间的基底300。
然后，进行一倾斜角离子植入工艺324，于开口322所暴露的欲编码区域318a中植入离子以形成编码掺杂区326a。倾斜角离子植入工艺324所使用的掺质为与埋入式位线的掺质具有相同的掺杂型态的掺质，例如是N型的离子。
其中，在欲编码区域318a的基底300中，也就是在间隙壁312a下方位于埋入式位线316与导体条状物304a之间的欲编码区域318a中植入离子，可借以进行程序化步骤。而且光阻层320的图案即为所欲形成的程序代码，可借此将预定的程序代码编入只读存储器中。由于利用倾斜角离子植入工艺324进行编码布植时，以具有顶盖层306a的导体条状物304a以及图案化光阻层320作为罩幕，使得离子只会植入欲编码区域318a中，因此，在进行倾斜角编码离子植入时，可以采用具有较大的编码开口，进而增加工艺的裕度。
接着请参照图3E，移除图案化光阻层320后，于基底300上形成另一层图案化的光阻层328作为编码罩幕，此图案化的光阻层328中具有一开口330，开口330暴露部分导体条状物304a之间的基底300。
然后，进行一倾斜角离子植入工艺332，于开口330所暴露的欲编码区域318b中植入离子以形成编码掺杂区326b。倾斜角离子植入工艺332所使用的掺质为与埋入式位线的掺质具有相同的掺杂型态的掺质，例如是N型的离子。
其中，在欲编码区域318b的基底300中，也就是在间隙壁312b下方位于埋入式位线316与导体条状物304a之间的欲编码区域318b中植入离子，可借以进行程序化步骤。而且光阻层328的图案即为所欲形成的程序代码，可借此将预定的程序代码编入只读存储器中。由于利用倾斜角离子植入工艺332进行编码布植时，以具有顶盖层306a的导体条状物304a以及图案化光阻层328作为罩幕，使得离子只会植入欲编码区域318b中，因此，在进行倾斜角编码离子植入时，可以采用具有较大的编码开口，进而增加工艺的裕度。
接着请参照图3F，移除图案化光阻层328后，于基底300上形成一层材料层334填满导体条状物304a之间的空隙。之后，进行一回蚀工艺，使材料层334的表面至少低于导体条状物层304a的表面。材料层334的材质较佳是导体材质，例如是多晶硅。形成材料层334的方法例如是化学气相沉积法。若材料层334的材质为导体材料，则材料层334是作为一升起式位线。由于材料层334与埋入式位线316接触，因此可以降低埋入式位线316的阻值。当然，材料层334的材质也可以是介电材料。
然后于材料层334上形成一层介电层336，介电层336的材质包括氧化硅，形成介电层336的方法例如是热氧化法(ThermalOxidation)。
接着请参照图3G，移除顶盖层306a以暴露导体条状物304a的表面。由于顶盖层306a的材质是与间隙壁312a、312b以及介电层336具有不同蚀刻选择性的材质，因此，在移除顶盖层306a时，不会移除太多的间隙壁312a、312b以及介电层336。移除顶盖层306a的方法例如是干式蚀刻法或湿式蚀刻法。
接着请参照图3H，于基底300上形成一层导体层338。此导体层338例如是多晶硅化金属层。形成导体层338的步骤包括先形成一层多晶硅层340后，在于此多晶硅层340上形成一层金属硅化物层342。而金属硅化物层342的材质例如是硅化镍、硅化钨、硅化钴、硅化钛、硅化铂、硅化钯等。之后，图案化导体层338以及并同时图案化导体条状物304a以形成字符线以与栅极。
上述说明本发明的罩幕式只读存储器的制造方法，接着请参照图3H，以说明本发明的罩幕式只读存储器的结构。本发明的罩幕式只读存储器的结构是由栅极(经图案化后的导体条状物304a)、间隙壁312a与间隙壁312b、埋入式位线316、编码掺杂区326a与编码掺杂区326b、介电层336、字符线(经图案化后的导体层338)所构成。栅极位于基底300上；间隙壁312a与间隙壁312b位于栅极的侧壁上；埋入式位线316位于栅极两侧的基底300中；编码掺杂区326a位于间隙壁312a下方的基底300中；编码掺杂区326b位于间隙壁312b下方的基底300中；介电层336位于埋入式位线316上；字符线位于介电层336与栅极上。其中，栅极与基底300之间更包括一栅极介电层302，并且在介电层336与埋入式位线之间更包括一升起式位线。
综上所述，由本发明较佳实施例可知，本发明具有下述优点：
本发明可以在一存储单元中储存二位数据，可以在现有的工艺技术下，达到组件小型化的目的，提高组件的集成度。
而且在编码布植工艺中，以导体长条物以及编码的光阻作为天然的屏障，因此，在进行倾斜角编码离子植入时，可以采用具有较大的编码开口，进而增加工艺的裕度。
此外，于埋入式位线的上方额外再形成一升起式多晶硅位线，因此，可以制作具有较浅接面的埋入式位线以防止漏电流，并能达到降低位线的阻值，进而提高组件效能。
Claims (24)
1、一种罩幕式只读存储器的制造方法，其特征是，该方法包括：
于一基底中形成多个具有一顶盖层的导体条状物；
于每一导体条状物的侧壁形成一第一间隙壁与一第二间隙壁，其中该些第一间隙壁下方的该基底为一第一预定编码区，该些第二间隙壁下方的该基底为一第二预定编码区；
于该些第一间隙壁与该些第二间隙壁之间的该基底中形成多条埋入式位线；
于该基底上形成一第一编码罩幕，进行一第一倾斜角离子植入步骤，以在部分的该些第一预定编码区形成多个第一编码掺杂区；
去除该第一编码罩幕；
于该基底上形成一第二编码罩幕，进行一第二倾斜角离子植入步骤，以在部分的该些第二预定编码区形成多个第二编码掺杂区；
去除该第二编码罩幕；
去除该顶盖层；
于该基底上形成一第一导体层；以及
图案化该第一导体层并同时图案化该些导体条状物，以同时形成多条字符线与多个栅极。
2、如权利要求1所述的罩幕式只读存储器的制造方法，其特征是，去除该第二编码罩幕的步骤之后与去除该顶盖层步骤之前，更包括于该埋入式位线上形成一升起式位线。
3、如权利要求2所述的罩幕式只读存储器的制造方法，其特征是，于该埋入式位线上形成该升起式位线的步骤包括：
于该基底上形成一第二导体层，该第二导体层至少填满该些导体条状物之间的间隙；以及
进行一回蚀工艺，使该第二导体层的表面低于该些导体条状物的表面。
4、如权利要求2所述的罩幕式只读存储器的制造方法，其特征是，该升起式位线上包括一介电层。
5、如权利要求2所述的罩幕式只读存储器的制造方法，其特征是，该升起式位线的材质包括多晶硅。
6、如权利要求1所述的罩幕式只读存储器的制造方法，其特征是，于该基底中形成多个具有一顶盖层的导体条状物的步骤之后与于每一导体条状物的侧壁形成该第一间隙壁与该第二间隙壁的步骤之前更包括于基底中形成一轻掺杂区，且该轻掺杂区与该埋入式位线具有不同掺杂型态的杂质。
7、如权利要求1所述的罩幕式只读存储器的制造方法，其特征是，该顶盖层的材质与该些第一间隙壁、该些第二间隙壁的材质具有不同蚀刻选择性。
8、如权利要求1所述的罩幕式只读存储器的制造方法，其特征是，该顶盖层的材质包括氮化硅。
9、如权利要求1所述的罩幕式只读存储器的制造方法，其特征是，该些第一间隙壁、该些第二间隙壁的材质包括氧化硅。
10、一种罩幕式只读存储器的制造方法，其特征是，该方法包括：
于一基底上依次形成一栅极介电层、一第一导体层以及一顶盖层；
图案化该顶盖层与该第一导体层以形成多个具有该顶盖层的导体条状物；
于该些导体条状物之间的该基底中形成具有一轻掺杂区；
于每一导体条状物的侧壁形成一第一间隙壁与一第二间隙壁，其中该些第一间隙壁下方的该基底为一第一预定编码区，该些第二间隙壁下方的该基底为一第二预定编码区；
于该些第一间隙壁与该些第二间隙壁之间的该基底中形成多条埋入式位线，且该些埋入式位线与该轻掺杂区具有不同掺杂型态的杂质；
于该基底上形成一第一编码罩幕，进行一第一倾斜角离子植入步骤，以在部分的该些第一预定编码区形成多个第一编码掺杂区；
去除该第一编码罩幕；
于该基底上形成一第二编码罩幕，进行一第二倾斜角离子植入步骤，以在部分的该些第二预定编码区形成多个第二编码掺杂区；
去除该第二编码罩幕；
于该些埋入式位线上形成多个升起式位线；
于该些升起式位线上形成一介电层；
去除该顶盖层；
于该基底上形成一第二导体层；以及
图案化该第二导体层并同时图案化该些导体条状物，以同时形成多条字符线与多个栅极。
11、如权利要求10所述的罩幕式只读存储器的制造方法，其特征是，于该些埋入式位线上形成该些升起式位线的步骤包括：
于该基底形成一第三导体层，该第三导体层至少填满该些导体条状物之间的间隙；以及
进行一回蚀工艺，使该第三导体层的表面低于该些导体条状物的表面。
12、如权利要求10所述的罩幕式只读存储器的制造方法，其特征是，于该些升起式位线上形成该介电层的方法包括热氧化法。
13、如权利要求10所述的罩幕式只读存储器的制造方法，其特征是，该升起式位线的材质包括多晶硅。
14、如权利要求10所述的罩幕式只读存储器的制造方法，其特征是，该顶盖层的材质与该些第一间隙壁、该些第二间隙壁的材质具有不同蚀刻选择性。
15、如权利要求10所述的罩幕式只读存储器的制造方法，其特征是，该顶盖层的材质包括氮化硅。
16、如权利要求10所述的罩幕式只读存储器的制造方法，其特征是，该些第一间隙壁、该些第二间隙壁的材质包括氧化硅。
17、一种罩幕式只读存储器的制造方法，其特征是，该方法包括：
于一基底上形成多个具有一顶盖层的导体条状物；
于该些导体条状物之间的该基底中，形成与该些导体条状物不相邻的多条埋入式位线，且该些埋入式位线与该些导体条状物之间不相邻的区域可分为多个第一预定编码区与多个第二预定编码区；
于该基底上形成一第一编码罩幕，进行一第一倾斜角离子植入步骤，以在部分的该些第一预定编码区形成多个第一编码掺杂区；
去除该第一编码罩幕；
于该基底上形成一第二编码罩幕，进行一第二倾斜角离子植入步骤，以在部分的该些第二预定编码区形成多个第二编码掺杂区；
移除该第二编码罩幕；
移除该顶盖层；
于该基底上形成一导体层；以及
图案化该导体层并同时图案化该些导体条状物，以同时形成多条字符线与多个栅极。
18、如权利要求17所述的罩幕式只读存储器的制造方法，其特征是，于移除该第二编码罩幕的步骤之后与去除该顶盖层步骤之前，更包括于该埋入式位上形成一升起式位线。
19、如权利要求17所述的罩幕式只读存储器的制造方法，其特征是，于该基底中形成多个具有一顶盖层的导体条状物的步骤之后与于该些导体条状物之间的该基底中，形成与该些导体条状物不相邻的多条埋入式位线的步骤之前更包括于该基底中形成一轻掺杂区，且该些埋入式位线与该轻掺杂区具有不同掺杂型态的杂质。
20、如权利要求18所述的罩幕式只读存储器的制造方法，其特征是，该升起式位线的材质包括多晶硅。
21、一种罩幕式只读存储器的结构，该结构包括：
一基底；
一栅极，该栅极位于该基底上，其特征是，该结构还包括：
一第一间隙壁与一第二间隙壁，该第一间隙壁与该第二间隙壁分别位于该栅极的侧壁上；
一埋入式位线，该埋入式位线位于该栅极两侧的该基底中；
一第一编码掺杂区与一第二编码掺杂区，该第一编码掺杂区与该第二编码掺杂区分别位于该第一间隙壁与该第二间隙壁下方的该基底中；
一介电层，该介电层位于该埋入式位线上；以及
一字符线，该字符线覆盖于该介电层与该栅极上。
22、如权利要求21所述的罩幕式只读存储器的结构，其特征是，该介电层与该埋入式位线之间更包括一升起式位线。
23、如权利要求22所述的罩幕式只读存储器的结构，其特征是，该升起式位线的材质包括多晶硅。
24、如权利要求21所述的罩幕式只读存储器的结构，其特征是，该栅极与该基底之间更包括一栅极介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011396512A CN1303671C (zh) | 2001-11-30 | 2001-11-30 | 罩幕式只读存储器的结构与制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011396512A CN1303671C (zh) | 2001-11-30 | 2001-11-30 | 罩幕式只读存储器的结构与制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1421918A CN1421918A (zh) | 2003-06-04 |
| CN1303671C true CN1303671C (zh) | 2007-03-07 |
Family
ID=4675335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011396512A Expired - Fee Related CN1303671C (zh) | 2001-11-30 | 2001-11-30 | 罩幕式只读存储器的结构与制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1303671C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324681C (zh) * | 2003-09-19 | 2007-07-04 | 旺宏电子股份有限公司 | 形成非挥发性存储器编码的掩模及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
| JP2000260886A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US6133101A (en) * | 1998-04-09 | 2000-10-17 | Texas Instruments - Acer Incorporated | Low mask count process to fabricate mask read only memory devices |
| US6133103A (en) * | 1998-07-20 | 2000-10-17 | Samsung Electronics, Co., Ltd. | Method for fabricating mask ROM |
-
2001
- 2001-11-30 CN CNB011396512A patent/CN1303671C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133101A (en) * | 1998-04-09 | 2000-10-17 | Texas Instruments - Acer Incorporated | Low mask count process to fabricate mask read only memory devices |
| US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
| US6133103A (en) * | 1998-07-20 | 2000-10-17 | Samsung Electronics, Co., Ltd. | Method for fabricating mask ROM |
| JP2000260886A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1421918A (zh) | 2003-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4870719B2 (ja) | モノスゲート構造を有する不揮発性メモリ素子 | |
| JPH07123143B2 (ja) | 不揮発性メモリの製法 | |
| CN1303671C (zh) | 罩幕式只读存储器的结构与制造方法 | |
| CN1324693C (zh) | 闪存的制造方法 | |
| CN1677678A (zh) | 快闪存储单元及其制造方法 | |
| CN1574294A (zh) | 半导体记忆元件及其记忆胞编程方法和罩幕式只读存储器 | |
| CN1182583C (zh) | 具有增大栅耦合电容的集成电路 | |
| CN1591837A (zh) | 用于制造闪存器件的方法 | |
| CN1275320C (zh) | 自行对准罩幕式只读存储器的制造方法 | |
| CN100352060C (zh) | 双位操作的掩模式只读存储器结构及其制造方法 | |
| CN1153281C (zh) | 具有自行对准金属硅化物组成单元的掩模式只读存储器的制造方法 | |
| CN1542919A (zh) | 具有局部蚀刻栅极的半导体结构及其制作方法 | |
| CN1286167C (zh) | 掩模式只读存储器的结构及其制造方法 | |
| CN1279619C (zh) | 垂直式只读存储器及其制造方法 | |
| CN1240128C (zh) | 掩模式只读存储器的制造方法 | |
| CN1224093C (zh) | 分离栅极式快速存储器的制造方法及结构 | |
| CN1309085C (zh) | 罩幕式只读存储器的结构 | |
| CN1299353C (zh) | 闪存的制造方法 | |
| CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
| CN1286168C (zh) | Y方向自对准的罩幕式只读存储器的制造方法 | |
| CN1501491A (zh) | 多晶硅自行对准接触插塞与多晶硅共享源极线及制作方法 | |
| CN1256774C (zh) | 双位掩模式只读存储器的结构及其制造方法 | |
| CN1063288C (zh) | 与非逻辑非晶硅只读存储器及其制造方法 | |
| CN1815717A (zh) | 半导体元件及其制造方法 | |
| CN1237609C (zh) | 掩模式只读存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070307 Termination date: 20191130 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |