JPH07123143B2 - 不揮発性メモリの製法 - Google Patents

不揮発性メモリの製法

Info

Publication number
JPH07123143B2
JPH07123143B2 JP61100799A JP10079986A JPH07123143B2 JP H07123143 B2 JPH07123143 B2 JP H07123143B2 JP 61100799 A JP61100799 A JP 61100799A JP 10079986 A JP10079986 A JP 10079986A JP H07123143 B2 JPH07123143 B2 JP H07123143B2
Authority
JP
Japan
Prior art keywords
layer
conductive strips
conductive
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61100799A
Other languages
English (en)
Other versions
JPS6224675A (ja
Inventor
テイー．ミツチエル アラン
エル パターソン ジエームス
Original Assignee
テキサス インスツルメンツ インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコ−ポレイテツド filed Critical テキサス インスツルメンツ インコ−ポレイテツド
Publication of JPS6224675A publication Critical patent/JPS6224675A/ja
Publication of JPH07123143B2 publication Critical patent/JPH07123143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路の製造の分野に関する。更に特定すれ
ば、本発明は電気的にプログラム可能なリードオンリー
メモリ（FPROM）の製造の分野に関する。
従来の技術及び問題点 EPROMは記憶されているデータを消去して、その代りに
新しいデータを書込むことが出来るリードオンリー（読
出し専用）メモリ装置である。広く使われている形式の
EPROMはフローテイング・ゲート電界効果トランジスタ
形である。スゼの著書「フイジツクス・オブ・セミコン
ダクタ・デバイセズ」（1981年）8.61章参照。
フローテイング・ゲート電界効果トランジスタを使つた
EPROMの部分的な回路図が第１図に示されている。メモ
リ・セル26−１−１乃至26−２−４がフローテイング・
ゲート電界効果トランジスタである。読取／書込み表示
器23から行アドレス入力線21に加えられた信号に応答し
て、行デコーダ28が行線24−１及び24−２に出力信号を
発生する。列アドレス入力線22上及び読取／書込み指示
器23から加えられた信号に応答して、列デコーダ29が列
線25−１乃至25−５に信号を発生すると共に信号を受取
る。メモリの出力信号が出力線27に得られる。
例えばメモリ・セル26−１−１に記憶されたデータ・ビ
ツトを読取る時は、行線24−１に高電圧出力信号を発生
すると共に、他のすべての行線に低電圧出力信号を発生
する。この時、列デコーダ29が列線25−１及び25−２を
介して、メモリ・セル26−１−１のインピーダンスを感
知する。メモリ・セル26−１−１のフローテイング・ゲ
ートが過剰電子に持つていれば、こういう過剰電子の負
の電荷がメモリ・セル26−１−１の閾値電圧を高め、こ
の為、行線24−１に得られる電圧は、メモリ・セル26−
１−１のチヤンネルを導電させるには不十分である。従
つて、列デコーダ29が高インピーダンスを検出し、出力
線27に適当な信号を発生する。メモリ・セル26−１−１
のフローテイング・ゲートに過剰の電子が記憶されてい
なければ、行線24−１に供給された電圧は、メモリ・セ
ル26−１−１を導電させるのに十分である。従つて、列
デコーダ29が低インピーダンスを検出し、出力線27に適
当な信号を発生する。
EPROM20は、このように、選択的なメモリ・セルのフロ
ーテイング・ゲートを負に帯電することによつてプログ
ラムされる。この為、メモリ・セルの基板から、フロー
テイング・ゲートの下にある絶縁層を介して熱い電子
（ホツトエレクトロン）を注入する。
従来の方法（1979年４月24日、マツクロイに付与された
例えば米国特許第4,151,021号、発明の名称：高濃度フ
ローテイング・ゲートEPROMの製造方法）を用いてEPROM
を製造する時の問題は、この米国特許の第4b図の厚いフ
イールド領域29を形成する時に起る。従来、こういう領
域は熱酸化によつて形成されている。熱酸化は、基板か
ら垂直方向だけでなく横方向にもシリコンを消費する。
この為、厚い酸化物領域に対する酸化物マスクのパター
ンを定める時は、バツフア領域を設けて、酸化物領域の
この横方向の移動に備えなければならない。このバツフ
ア領域が、従来の方法を用いてEPROMを製造するのに必
要な基板の表面積を増大させる。
問題点を解決する為の手段及び作用 本発明の１実施例の方法を使うと、高集積度のEPROMア
レーとなるEPROMアレーを製造することが出来る。
最初に、基板の表面の上に多結晶シリコンのフローテイ
ング・ゲート及びゲート酸化物層を形成して、部分的に
パターンを定める。その後、アレー全体の上に熱成長に
よる薄い酸化物層を形成する。次に、この薄い二酸化シ
リコン層を介して基板の中にソース／ドレイン領域を打
込む。次に、アレーの表面の上に化学反応気相成長によ
り、厚い二酸化シリコン層をテポジツトする。その後、
アレーの表面をフオトレジストでコートする。このフオ
トレジストは、その性質により、フオトレジストの上側
層に平面化された表面を作る。次に、フオトレジストと
二酸化シリコンのエツチング比が１対１になる様なエツ
チング方法を用いて、フオトレジスト及び二酸化シリコ
ン層をエツチングする。フオトレジストを完全にエツチ
ングによつて除き、こうして平面化された二酸化シリコ
ンの面を残す。その後二酸化シリコン層を更にエツチン
グして、フローテイング・ゲートの上面が露出する様に
する。次に、アレーの表面の上に層間絶縁体層を形成
し、次いで層間絶縁体の表面の上に能動ゲートを形成す
る。
本発明の別の実施例では、アレーのビツト線に高融点金
属シリサイド領域を形成する工程を含める。この形式の
アレーでシリサイドのビツト線を使うことは、従来の方
法を使うと、シリサイド化した領域の上に厚いフイール
ド酸化物領域を熱成長させなければならなかつた為に、
従来は出来なかつた。シリサイド化領域の上に二酸化シ
リコンを成長させることは、不可能ではなくても、非常
に困難である。この発明の更に別の実施例では、フロー
テイング・ゲートの上面の上に多結晶シリコンの「キヤ
ツプ」を設ける。こういう「キヤツプ」が能動ゲートと
フローテイング・ゲートの間の容量結合を強め、こうし
てプログラミングの効率を高くする。
実施例 第2A図乃至第2E図は、本発明の１実施例の処理工程を示
す簡略側面図である。第2A図乃至第2E図は、本発明の考
えに従つて構成されたアレーの１つの断面を表わす。多
結晶シリコン層33及びゲート酸化物層32が、従来周知の
方法を用いて、基板31の表面の上に形成され、第2A図に
示す構造となる。次に、第2A図の構造を熱酸化にかけ
て、二酸化シリコン層36を形成する。二酸化シリコン層
36は、フローテイング・ゲートの電荷の保持をよくする
１つの方法として用いられる。次に、約150キロ電子ボ
ルトのエネルギ及び約5E15（５×1015）イオン/cm2の密
度を持つ砒素イオンの様なドーパント・イオンの打込み
を行なう。このイオン打込みをドライブインして、第2B
図に示すソース／ドレイン領域34を形成する。次に、第
2B図の構造の表面の上に、化学反応気相成長により、厚
い二酸化シリコン層を形成して、第2C図に示す二酸化シ
リコン層37を作る。二酸化シリコン層37の表面の上に、
フオトレジスト層を適用して、フオトレジスト層38を設
ける。フオトレジスト層38を作る為に使われるフオトレ
ジストは、適用する時に液体であるから、フオトレジス
ト層38の表面は平面状に近い。次に第2C図の構造を、フ
オトレジスト層38及び二酸化シリコン層37を１対１のエ
ツチング比でエツチする様な異方性エツチング方法にか
ける。種々のエツチング装置のエツチング速度は大幅に
変化し、各々の装置はそのプロセスを制御して、フオト
レジストと二酸化シリコンのエツチング速度が大体１対
１になる様に調節しなければならない。然し、C2F6＋CH
F3＋O2のプラズマを用いたプラズマ・エツチング方法を
用いて、この比を実現した。ポリシリコン層33の表面が
露出するまで、エツチングを続ける。この結果得られる
構造を第2D図に示す。
次に第2E図に示す様に、第2D図の構造の表面の上に層
（レベル）間誘電体層39を形成する。次に、層間絶縁体
層39の表面の上に、多結晶シリコン層40の様な能動ゲー
トの材料を形成する。ポリシリコン層40が本発明の本実
施例を用いて製造されるEPROMアレーのワード線を形成
する。重要なことは、ポリシリコン層40の表面が平面状
であつて、この層40がEPROMアレーのメモリ・セルのフ
ローテイング・ゲートを形成する為に使われる多結晶シ
リコン層33の側面の上に形成されないことである。多結
晶シリコン層40が多結晶層33の側面の上に形成されない
ので、有害なフイラメント（線状のエツチ残留部）を残
さずに、多結晶シリコン層40を完全にエツチングによつ
て除くことが出来る。
本発明の別の実施例では、二酸化シリコン層及び窒化シ
リコン層で構成されたマスク層42を形成し、第3A図に示
す様に、多結晶シリコン層33に沿つてパターンを定め
る。次に、薄い酸化物層36を熱酸化によつて成長させ
る。この結果得られた構造に、前に第2A図乃至第2E図に
ついて説明した様なイオンの打込みをかける。これによ
つて、第3A図に示す様に、ソース／ドレイン領域34が形
成される。（第3A図乃至第3C図で、第2A図乃至第2E図と
同じ参照符号を付けた部分は、同じ作用をする。）次に
第3B図に示す様に、化学反応気相成長により、第3A図の
構造の上に二酸化シリコン層45を形成し、その後異方性
エツチバツクして、第3C図に示す様に側壁二酸化シリコ
ン層47を形成する。この異方性エツチング方法により、
ソース／ドレイン領域34の上方にある二酸化シリコン層
45が完全に除かれるが、多結晶シリコンのゲート33の上
にあるマスク層42は除去されない。次に従来周知の方法
を用いて、この構造を接点シリサイド化工程にかけ、ソ
ース／ドレイン領域34の表面の上に高融点金属シリサイ
ド領域43を形成する。こういうシリサイド領域がソース
／ドレイン領域34のシート抵抗を下げ、ソース／ドレイ
ン領域34の抵抗率が一層高いことを埋合せる為に使われ
る金属の列線（図面に示してない）からの接点の数を最
小限にして、EPROMに対する列線としてソース／ドレイ
ン領域34を使うことが出来るようにする。更に、シリサ
イド領域43は、ソース／ドレイン領域34に接触する金属
の列線（図面に示してない）に対して一層よいオーミツ
ク接触をする。こういう性質が、列線の全体的な抵抗値
を下げ、こうしてこの様な列線を含む回路に対し、抵抗
値と静電容量の積を小さくし、且つメモリ・アレーの速
度を高める。
本発明の更に別の実施例では、第2D図の構造の表面の上
に薄い多結晶層をデポジツトしてパターンを定めること
により、第4A図に示す様な多結晶シリコンの「キヤツ
プ」46を形成する。第4A図の構造は第2E図について説明
した様に更に処理して、第4B図の構造を形成する。第4B
図の構造は、ワード線40とフローテイング・ゲート33の
間の容量結合を強めることにより、プログラミングの効
率が更によくなる。この様に容量結合が強くなることに
より、第2E図の構造よりも、ゲート酸化物層32を横切る
電界が（基板と能動ゲートの同じ電圧に対し）一層強く
なる。この様に電界が一層強くなることにより、ゲート
酸化物層32を介して注入される電子の数が増加し、こう
してプログラミング効率をよくする。
第５図は第2A図乃至第2E図について説明した工程を用い
て製造されたEPROMの斜視図である。第５図は従来技術
の周知の方法を用いて形成されたＰ＋形ドープ領域であ
るビツト線隔離領域50を持つている。
本発明の方法は、ドーパントを急速に拡散させる熱酸化
ではなく、化学反応気相成長によつてフイールド酸化物
領域が形成される為に、非常に浅いソース／ドレイン領
域を製造することが出来る様な、EPROMを製造する方法
となる。これは、横方向の拡散を少なくし、一層多くの
厚い電子を形成するという利点がある。更に、フイール
ド酸化物領域の横方向の拡散を生ずる熱酸化によつてフ
イールド酸化物領域が形成されるのではない為、一層小
さなEPROMアレーを製造することが出来る。更に従来の
方法では得られないシリサイド化したソース／ドレイン
を形成することが出来る。
以上の説明に関連して、更に下記の項を開示する。
（１） 不揮発性メモリを形成する方法に於て、半導体
基板を用意し、該基板の表面の上に、該基板から絶縁し
て導電ストリツプを形成し、該導電ストリツプの間で前
記基板内にソース／ドレイン領域を形成し、前記の導電
ストリツプ層の間に前記導電ストツプの頂面とほぼ同一
の頂面を持つ絶縁材料層を形成し、前記導電ストリツプ
の上面と略同一面の上面を持つ絶縁材料の層を前記導電
ストリツプの間に形成し、前記絶縁材料の表面の上並び
に前記導電ストリツプから絶縁して、その表面の上に導
電材料の層を形成し、前記導電材料の層及び前記導電ス
トリツプをエツチングして、前記導電材料の層から、前
記導電ストリツプに対して垂直に延びるワード線を形成
すると共に前記導電ストリツプから前記ワード線の下に
配置されるフローテイング・ゲートを形成する工程を含
む方法。
（２） 第（１）項に記載した方法に於て、前記基板が
結晶シリコンで構成される方法。
（３） 第（１）項に記載した方法に於て、前記導電ス
トリツプが多結晶シリコンで構成される方法。
（４） 第（１）項に記載した方法に於て、前記絶縁体
層が二酸化シリコンで構成される方法。
（５） 第（４）項に記載した方法に於て、前記絶縁体
層が化学反応気相成長によつてデポジツトされる方法。
（６） 第（１）項に記載した方法に於て、前記導電材
料の層が多結晶シリコンで構成される方法。
（７） 半導体基板を用意し、該基板の表面の上に、該
基板から絶縁して導電ストリツプを形成し、前記導電ス
トリツプの間で前記基板内にソース／ドレイン領域を形
成し、前記基板及び導電ストリツプの表面の上に絶縁材
料の同形層をデポジツトし、前記絶縁材料の層の上面が
前記導電ストリツプの上面と略同一面になる点まで、前
記絶縁材料の層を平面化し、前記導電ストリツプの表面
の上に薄い導電ストリツプを形成し、該薄い導電ストリ
ツプは前記導電ストリツプよりも幅が一層広く、前記同
形層の表面の上並びに前記薄い導電ストリツプから絶縁
して、その表面の上に、導電材料の層を形成し、前記導
電材料の層、前記薄い導電ストリツプ及び前記導電スト
リツプをエツチングして、前記導電材料の層から、前記
導電ストリツプに対して垂直に延びるワード線を形成す
ると共に前記導電ストリツプ及び前記薄い導電ストリツ
プから前記ワード線の下方に配置されたフローテイング
・ゲートを形成する工程を含む不揮発性メモリを形成す
る方法。
（８） 基板の中に形成された複数個のソース／ドレイ
ン領域と、前記基板内で前記ソース／ドレイン領域の間
に配置された複数個のチヤンネル領域と、該チヤンネル
領域に隣接して形成されているが、それから絶縁された
複数個のフローテイング・ゲートと、前記基板の表面の
上に形成されていて、前記フローテイング・ゲートの間
に配置され、該フローテイング・ゲートの上面と略同一
面の上面を持つ複数個のフイールド隔離領域と、該フイ
ールド酸化物領域の表面の上及び前記フローテイング・
ゲートの上に形成されているが、該フローテイング・ゲ
ートから絶縁されている複数個の能動ゲートとを有する
不揮発性メモリ・アレー。
（９） 第（８）項に記載した不揮発性メモリ・アレー
に於て、前記ソース／ドレイン領域内に導電度の高い領
域を形成した不揮発性メモリ・アレー。
（10） 第（９）項に記載した不揮発性メモリ・アレー
に於て、前記導電度の高い領域が高融点金属シリサイド
で構成される不揮発性メモリ・アレー。
（11） 第（８）項に記載した不揮発性メモリ・アレー
に於て、前記能動ゲートが、窒化シリコン及び二酸化シ
リコンの層で構成された誘電体により、前記フローテイ
ング・ゲートから絶縁される不揮発性メモリ・アレー。
（12） 第（８）項に記載した不揮発性メモリ・アレー
に於て、前記フイールド隔離領域が二酸化シリコンで構
成される不揮発性メモリ・アレー。
（13） 第（８）項に記載した不揮発性メモリ・アレー
に於て、前記フイールド隔離領域が化学反応気相成長に
よってデポジツトされて、平面化される不揮発性メモリ
・アレー。
（14） 基板内に形成された複数個のソース／ドレイン
領域と、該ソース／ドレイン領域の間で前記基板内にあ
る複数個のチヤンネル領域と、該チヤンネル領域に隣接
して形成されているが、それから絶縁された複数個のフ
ローテイング・ゲートと、該フローテイング・ゲートの
間に配置されていて、前記基板の表面の上に形成され、
前記フローテイング・ゲートの上面と略同一面の上面を
持つ複数個の隔離領域と、前記フローテイング・ゲート
及びフイールド隔離領域の表面の上に形成された複数個
の導電キヤツプと、前記フイールド酸化物領域の表面及
び前記導電キヤツプから絶縁されて、該導電キヤツプの
表面の上に形成された複数個の能動ゲートとを有する電
気的にプログラム可能なメモリ・アレー。
（15） 第（１）項に記載した方法に於て、更に、前記
ソース／ドレイン領域の表面の上に導電度の高い材料の
層を形成する工程を含む方法。
（16） 第（15）項に記載した方法に於て、前記導電度
の高い層が金属シリサイドで構成される方法。
（17） 第（７）項に記載した方法に於て、更に、前記
ソース／ドレイン領域の表面の上に導電度の高い材料の
層を形成する工程を含む方法。
（18） 第（17）項に記載した方法に於て、前記導電度
の高い材料が金属シリサイドで形成される方法。
【図面の簡単な説明】
第１図はEPROMの回路図、第2A図乃至第2E図は本発明の
１実施例の処理工程を示す簡略側面図、第3A図乃至第3C
図はシリサイドのソース／ドレイン領域を含む本発明の
別の実施例を示す簡略側面断面図、第4A図及び第4B図
は、EPROMセルの能動ゲートとフローテイング・ゲート
の間の容量結合を強める為に、フローテイング・ゲート
と層間絶縁体の間に多結晶シリコン層を含む本発明の更
に別の実施例の簡略側面断面図、第５図は第2A図乃至第
2E図について説明した工程を用いて製造されたEPROMの
斜視図である。 主な符号の説明 31:基板 32:ゲート酸化物層 33:多結晶シリコン層 34:ソース／ドレイン領域 37:2酸化シリコン層 39:層間絶縁体層 40:ポリシリコン層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792 (56)参考文献 特開 昭57−42169（ＪＰ，Ａ) 特開 昭59−178773（ＪＰ，Ａ) 特開 昭61−24283（ＪＰ，Ａ) 特開 昭61−216480（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】不揮発性メモリを形成する方法に於いて、 第１の絶縁層を、第１のタイプの導電率を有する基板の
    表面上に形成し、 第１の複数導電ストリップを、前記第１の複数導電スト
    リップが互いに平行に配設されるように、前記第１の絶
    縁層上に形成し、 前記第１の複数導電ストリップをインプランテーション
    マスクとして用いて、前記基板内に第２の型の導電率の
    ドーパントイオンをインプラントすることにより、前記
    基板内の前記第１の複数導電ストリップ間に複数のビッ
    ト線を形成し、 前記第１の複数導電ストリップの表面上及び前記第１の
    複数導電ストリップの間に、絶縁材料の層を堆積し、 前記絶縁材料の層を平面化して、前記絶縁材料の層の残
    余部分の頂面が、前記第１の複数導電ストリップの頂面
    と略同一面になるようにし、 前記第１の複数導電性ストリップの、露出した各頂面の
    表面上に第２の絶縁層を形成し、 前記絶縁材料の層及び前記第２の絶縁層の上に第２の複
    数導電ストリップを、前記第２の複数導電ストリップが
    互いに平行に、かつ、前記第１の複数導電ストリップに
    対し垂直に配設されるように形成し、 前記第２の複数導電ストリップを、複数のフローティン
    グゲートを形成するためのエッチマスクとして用いて、
    前記第２の複数導電ストリップ間の、前記第１の複数導
    電ストリップの部分を除去する、 ステップを有することを特徴とする不揮発性メモリを形
    成する方法。
  2. 【請求項２】不揮発性メモリを形成する方法に於いて、 第１の絶縁層を、第１のタイプの導電率を有する基板の
    表面上に形成し、 第１の複数導電ストリップを、前記第１の複数導電スト
    リップが互いに平行に配設されるように、前記第１の絶
    縁層上に形成し、 前記第１の複数導電ストリップをインプランテーション
    マスクとして用いて、前記基板内に第２のタイプの導電
    率のドーパントイオンをインプラントすることにより、
    前記基板内の前記第１の複数導電ストリップ間に複数の
    ビット線を形成し、 前記第１の複数導電ストリップ間の、前記第１の絶縁層
    の露出した部分を除去し、 前記第１の複数導電ストリップの側壁上に、側壁絶縁層
    を形成し、 前記側壁絶縁層に被覆されていない前記ビット線の表面
    上に導電層を形成し、 前記導電層及び前記第１の複数導電ストリップの表面上
    に、絶縁材料の層を堆積し、 前記絶縁材料の層を平面化して、前記絶縁材料の層の残
    余部分の頂面が、前記第１の複数導電ストリップの頂面
    と略同一面になるようにし、 前記第１の複数導電性ストリップの、露出した各頂面の
    表面上に、第２の絶縁層を形成し、 前記絶縁材料の層及び前記第２の絶縁層の上に、第２の
    複数導電ストリップを、前記第２の複数導電ストリップ
    が互いに平行に、かつ、前記第１の複数導電ストリップ
    に対し垂直に配設されるように形成し、 前記第２の複数導電ストリップを、複数のフローティン
    グゲートを形成するためのエッチマスクとして用いて、
    前記第２の複数導電ストリップ間の、前記第１の複数導
    電ストリップの部分を除去する、 ステップを有することを特徴とする不揮発性メモリを形
    成する方法。
JP61100799A 1985-05-01 1986-04-30 不揮発性メモリの製法 Expired - Fee Related JPH07123143B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US729439 1985-05-01
US06/729,439 US4597060A (en) 1985-05-01 1985-05-01 EPROM array and method for fabricating

Publications (2)

Publication Number Publication Date
JPS6224675A JPS6224675A (ja) 1987-02-02
JPH07123143B2 true JPH07123143B2 (ja) 1995-12-25

Family

ID=24931030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61100799A Expired - Fee Related JPH07123143B2 (ja) 1985-05-01 1986-04-30 不揮発性メモリの製法

Country Status (2)

Country Link
US (1) US4597060A (ja)
JP (1) JPH07123143B2 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2580421A1 (fr) * 1985-04-12 1986-10-17 Eurotechnique Sa Memoire morte programmable electriquement
US4736342A (en) * 1985-11-15 1988-04-05 Texas Instruments Incorporated Method of forming a field plate in a high voltage array
US4750024A (en) * 1986-02-18 1988-06-07 Texas Instruments Incorporated Offset floating gate EPROM memory cell
US4855800A (en) * 1986-03-27 1989-08-08 Texas Instruments Incorporated EPROM with increased floating gate/control gate coupling
US4892840A (en) * 1986-03-27 1990-01-09 Texas Instruments Incorporated EPROM with increased floating gate/control gate coupling
US5008722A (en) * 1986-03-27 1991-04-16 Texas Instruments Incorporated Non-volatile memory
US4749443A (en) * 1986-12-04 1988-06-07 Texas Instruments Incorporated Sidewall oxide to reduce filaments
IT1215380B (it) * 1987-03-12 1990-02-08 Sgs Microelettronica Spa Cella di memoria eprom a due semicelle simmetriche con gate flottante separata.
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US4905062A (en) * 1987-11-19 1990-02-27 Texas Instruments Incorporated Planar famos transistor with trench isolation
JPH021988A (ja) * 1987-12-03 1990-01-08 Texas Instr Inc <Ti> 電気的にプログラム可能なメモリ・セル
JP2573263B2 (ja) * 1987-12-09 1997-01-22 株式会社東芝 半導体装置の製造方法
US5028553A (en) * 1988-06-03 1991-07-02 Texas Instruments Incorporated Method of making fast, trench isolated, planar flash EEPROMS with silicided bitlines
US4951103A (en) * 1988-06-03 1990-08-21 Texas Instruments, Incorporated Fast, trench isolated, planar flash EEPROMS with silicided bitlines
FR2634318B1 (fr) * 1988-07-13 1992-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire integree
FR2635408B1 (fr) * 1988-08-11 1992-04-10 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration
FR2635409B1 (fr) * 1988-08-11 1991-08-02 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration possedant un facteur de couplage eleve, et son procede de fabrication
JP2755613B2 (ja) * 1988-09-26 1998-05-20 株式会社東芝 半導体装置
US5153684A (en) * 1988-10-19 1992-10-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with offset transistor
JPH0797608B2 (ja) * 1988-10-19 1995-10-18 株式会社東芝 不揮発性半導体メモリおよびその製造方法
US5210048A (en) * 1988-10-19 1993-05-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with offset transistor and method for manufacturing the same
US5023680A (en) * 1988-11-10 1991-06-11 Texas Instruments Incorporated Floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates
US5238855A (en) * 1988-11-10 1993-08-24 Texas Instruments Incorporated Cross-point contact-free array with a high-density floating-gate structure
US5025494A (en) * 1988-11-10 1991-06-18 Texas Instruments Incorporated Cross-point contact-free floating-gate memory array with silicided buried bitlines
EP0368097A3 (en) * 1988-11-10 1992-04-29 Texas Instruments Incorporated A cross-point contact-free floating-gate memory array with silicided buried bitlines
US5051796A (en) * 1988-11-10 1991-09-24 Texas Instruments Incorporated Cross-point contact-free array with a high-density floating-gate structure
US5095345A (en) * 1988-11-10 1992-03-10 Texas Instruments Incorporated Floating-gate memory array with silicided buried bitlines
US5110753A (en) * 1988-11-10 1992-05-05 Texas Instruments Incorporated Cross-point contact-free floating-gate memory array with silicided buried bitlines
US5262846A (en) * 1988-11-14 1993-11-16 Texas Instruments Incorporated Contact-free floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates
US5296396A (en) * 1988-12-05 1994-03-22 Sgs-Thomson Microelectronics S.R.L. Matrix of EPROM memory cells with a tablecloth structure having an improved capacitative ratio and a process for its manufacture
IT1227989B (it) * 1988-12-05 1991-05-20 Sgs Thomson Microelectronics Matrice di celle di memoria eprom con struttura a tovaglia con migliorato rapporto capacitivo e processo per la sua fabbricazione
IT1229131B (it) * 1989-03-09 1991-07-22 Sgs Thomson Microelectronics Matrice di memoria eprom con struttura a tovaglia e procedimento per la sua fabbricazione.
IT1229168B (it) * 1989-04-10 1991-07-22 Sgs Thomson Microelecyronics S Cella di memoria uprom con struttura compatibile con la fabbricazione di matrici di celle eprom a tovaglia con linee di source e drain autoallineate, e processo per la sua fabbricazione
US5173436A (en) * 1989-11-21 1992-12-22 Texas Instruments Incorporated Method of manufacturing an EEPROM with trench-isolated bitlines
US5051795A (en) * 1989-11-21 1991-09-24 Texas Instruments Incorporated EEPROM with trench-isolated bitlines
FR2655194B1 (fr) * 1989-11-28 1992-04-10 Sgs Thomson Microelectronics Procede de fabrication de circuits integres constituant des memoires eprom.
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
IT1243303B (it) * 1990-07-24 1994-05-26 Sgs Thomson Microelectronics Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione
JP2793722B2 (ja) * 1991-01-29 1998-09-03 富士通株式会社 不揮発性半導体記憶装置およびその製造方法
US5273926A (en) * 1991-06-27 1993-12-28 Texas Instruments Incorporated Method of making flash EEPROM or merged FAMOS cell without alignment sensitivity
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
US5218568A (en) * 1991-12-17 1993-06-08 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell, an array of such cells and methods for making and using the same
US5315142A (en) * 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
EP0573728B1 (en) * 1992-06-01 1996-01-03 STMicroelectronics S.r.l. Process for fabricating high density contactless EPROMs
US5380676A (en) * 1994-05-23 1995-01-10 United Microelectronics Corporation Method of manufacturing a high density ROM
US5622881A (en) * 1994-10-06 1997-04-22 International Business Machines Corporation Packing density for flash memories
US5696019A (en) * 1996-06-24 1997-12-09 Macronix International Co., Ltd. Self-aligned trench isolation for memory array using sidewall spacers
US5763309A (en) * 1996-06-24 1998-06-09 Macronix International Co., Ltd. Self-aligned isolation and planarization process for memory array
US5933735A (en) * 1997-01-16 1999-08-03 United Microelectronics Corp. Semiconductor read-only memory device and method of fabricating the same
CN1082723C (zh) * 1997-06-06 2002-04-10 联华电子股份有限公司 只读存储器结构及其制造方法
EP0957521A1 (en) 1998-05-11 1999-11-17 STMicroelectronics S.r.l. Matrix of memory cells fabricated by means of a self-aligned source process, comprising ROM memory cells, and related manufacturing process
US6459119B1 (en) 1998-06-09 2002-10-01 Macronix International Co., Ltd. Contact array structure for buried type transistor
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6601224B1 (en) * 1999-08-30 2003-07-29 Intel Corporation Layout to minimize gate orientation related skew effects
KR100351051B1 (ko) 2000-02-24 2002-09-05 삼성전자 주식회사 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀의 제조 방법
JP4051175B2 (ja) * 2000-11-17 2008-02-20 スパンション エルエルシー 不揮発性半導体メモリ装置および製造方法
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3967193B2 (ja) * 2002-05-21 2007-08-29 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
JP2009182076A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置及びその製造方法
KR101482639B1 (ko) * 2009-03-06 2015-01-22 삼성전자주식회사 비휘발성 메모리 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH631287A5 (fr) * 1979-03-14 1982-07-30 Centre Electron Horloger Element de memoire non-volatile, electriquement reprogrammable.
JPS5742169A (en) * 1980-08-26 1982-03-09 Toshiba Corp Production of semiconductor device
JPS59178773A (ja) * 1983-03-30 1984-10-11 Toshiba Corp 半導体装置の製造方法
JPS6124283A (ja) * 1984-07-13 1986-02-01 Toshiba Corp 半導体装置の製造方法
JPS61216480A (ja) * 1985-03-22 1986-09-26 Toshiba Corp 不揮発性半導体記憶装置の製造方法

Also Published As

Publication number Publication date
US4597060A (en) 1986-06-24
JPS6224675A (ja) 1987-02-02

Similar Documents

Publication Publication Date Title
JPH07123143B2 (ja) 不揮発性メモリの製法
US5747359A (en) Method of patterning polysilicon layers on substrate
US5756385A (en) Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US4833514A (en) Planar FAMOS transistor with sealed floating gate and DCS+N2 O oxide
US7588979B2 (en) Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby
US5070032A (en) Method of making dense flash eeprom semiconductor memory structures
US7307308B2 (en) Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation
KR930007527B1 (ko) 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조
US11183509B2 (en) Non-volatile memory with silicided bit line contacts
US6855599B2 (en) Fabrication method of a flash memory device
US5894162A (en) High density EPROM cell and process for fabricating same
US5028553A (en) Method of making fast, trench isolated, planar flash EEPROMS with silicided bitlines
US4713142A (en) Method for fabricating EPROM array
JP4195058B2 (ja) ビット線構造およびその製造方法
US4951103A (en) Fast, trench isolated, planar flash EEPROMS with silicided bitlines
KR100608507B1 (ko) Ｎｒｏｍ 메모리 셀 어레이의 제조 방법
US20020182807A1 (en) Semiconductor device and method of manufacturing same
US6803273B1 (en) Method to salicide source-line in flash memory with STI
US6037227A (en) Method of making high density mask ROM having a two level bit line
US6348370B1 (en) Method to fabricate a self aligned source resistor in embedded flash memory applications
KR100656715B1 (ko) 반도체 메모리 장치, 및 그 제조 방법
KR930008844B1 (ko) 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조
KR100206711B1 (ko) 불휘발성 반도체 메모리 장치의 제조방법
JPH07112019B2 (ja) Ｅｐｒｏｍ
KR20000046759A (ko) 플래쉬 메모리 셀의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees