CN1256774C - 双位掩模式只读存储器的结构及其制造方法 - Google Patents
双位掩模式只读存储器的结构及其制造方法 Download PDFInfo
- Publication number
- CN1256774C CN1256774C CN 02130407 CN02130407A CN1256774C CN 1256774 C CN1256774 C CN 1256774C CN 02130407 CN02130407 CN 02130407 CN 02130407 A CN02130407 A CN 02130407A CN 1256774 C CN1256774 C CN 1256774C
- Authority
- CN
- China
- Prior art keywords
- ion
- memory
- doped region
- binary mask
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种双位掩模式只读存储器的结构及其制造方法,此结构包括一衬底;一栅极结构,配置在部分衬底上;一双位编码区,配置在栅极结构两侧边底下的衬底中;至少一间隙壁,配置在栅极结构的两侧;一埋入式漏极,配置在间隙壁两侧的衬底中;一掺杂区,配置在埋入式漏极与双位编码区之间的衬底中,其中掺杂区的离子型态与双位编码区的离子型态相反,且掺杂区的离子浓度较双位编码区的离子浓度高;一绝缘层,配置在埋入式漏极的上方;以及一字符线,配置在相同一列的栅极结构上。
Description
技术领域
本发明是有关于一种掩模式只读存储器的结构及其制造方法,且特别是有关于一种双位掩模式只读存储器的结构及其制造方法。
背景技术
掩模式只读存储器是只读存储器中最为基础的一种。其主要是通过离子注入工艺来调整其启始电压(Threshold Voltage),而达到控制存储单元导通(On)或关闭(Off)的目的。而当掩模式只读存储器的产品有所改变时,其工艺并不需要大幅的修改,而只要更改所使用的一组光罩,因此非常适合大量生产,甚至可先制作部分工艺已完成的半成品,待订单到厂时,便可迅速将这些半成品进行程序化(Programming),而能有效缩短其出货时间。
目前一种双位掩模式只读存储器已在积极的发展中。双位掩模式只读存储器顾名思义是一种可于单一存储单元中储存二位数据(twobit per cell)的存储器元件。关于此种存储器元件的结构说明如下:
图1所示,其为公知一种双位掩模式只读存储器结构的剖面示意图。
请参照图1,公知双位掩模式只读存储器包括一衬底10、一栅极结构16、一双位编码区20、一埋入式漏极18、一绝缘层22以及一字符线24。
其中,栅极结构16配置在部分衬底10上,且栅极结构16包括一栅极导电层14以及配置在栅极导电层14底下的一栅氧化层12。此外,埋入式漏极18配置在栅极结构16两侧的衬底10中。
另外,双位编码区20则是配置在栅极结构16两侧边底下的衬底10中。在双位编码区20中有编码离子注入的位为一逻辑状态“1”,而在双位编码区20中未有编码离子注入的位为一逻辑状态“0”。
绝缘层22配置在埋入式漏极18的上方,用以隔离两相邻的栅极结构16。而在栅极结构16上则是配置有字符线24,用以使相同一列的栅极结构16彼此电性连接。
然而,由于公知双位掩模式只读存储器其埋入式漏极接面与双位编码区是相连在一起的,因此非常容易发生接面漏电流(JunctionLeakage)的情形,且容易产生第二位效应(Second Bit Effect)。另外,公知双位掩模式只读存储器还存在有一问题,就是存储器元件中的存储单元容易受到周围其它存储单元的干扰。而由于公知的双位掩模式只读存储器的存储单元容易受到周围其它存储单元的干扰且容易产生第二位效应的原因,因此公知存储器元件的操作裕度(OperationWindow)较小。
发明内容
因此,本发明的目的就是在提供一种双位掩模式只读存储器的结构及其制造方法,以消除双位掩模式只读存储器中的第二位效应。
本发明的另一目的是提供一种双位掩模式只读存储器的结构及其制造方法,以避免双位存储单元会受到周围其它存储单元的干扰。
本发明提出一种双位掩模式只读存储器的结构,包括一衬底、一栅极结构、一双位编码区、至少一间隙壁、一埋入式漏极、一掺杂区、一绝缘层以及一字符线。其中,栅极结构配置在部分衬底上,且此栅极结构包括一栅极导电层以及一栅氧化层。双位编码区配置在栅极结构两侧边底下的衬底中,其中,在双位编码区中,有一编码离子注入者具有一逻辑状态“1”,而未有编码离子注入者具有一逻辑状态“0”。另外,间隙壁则是配置在栅极结构的两侧,而埋入式漏极配置在间隙壁两侧的衬底中。掺杂区配置在埋入式漏极与双位编码区之间,甚至掺杂区几乎会将双位编码区包围起来。在本发明中,掺杂区的离子型态与双位编码区的离子型态相反,且掺杂区的离子浓度较双位编码区的离子浓度高。此外,绝缘层是配置在埋入式漏极的上方,而字符线则是配置在相同一列的栅极结构上。其中,字符线是由一多晶硅层以及配置在多晶硅层表面的一金属硅化物层所构成。
本发明提出一种双位掩模式只读存储器的制造方法,此方法首先在一衬底上形成一栅极结构,其中此栅极结构包括一栅极导电层以及形成在栅极导电层底下的一栅氧化层。接着,在衬底上形成图案化的一光刻胶层,暴露出一双位编码区,之后以此光刻胶层为一注入掩模进行一双位编码布植步骤,以在双位编码区中注入一编码离子。继之,再以此光刻胶层为掩模进行一第一离子注入步骤,以在衬底中形成一掺杂区,其中掺杂区的离子型态与双位编码区的离子型态相反,且掺杂区的离子浓度较双位编码区的离子浓度高。然后,将光刻胶层移除。并且在栅极结构的两侧形成至少一间隙壁。之后,以栅极结构与间隙壁为一离子注入掩模,进行一第二离子注入步骤,以在间隙壁两侧的衬底中形成一埋入式漏极,而形成数个双位编码存储单元。其中每一双位编码存储单元中,有编码离子注入的位为一逻辑状态“1”,而未有编码离子注入的位为一逻辑状态“0”。最后,于埋入式漏极的上方形成一绝缘层,并且在相同一列的栅极结构上形成一字符线。本发明所形成的掺杂区,在历经后续数次热工艺之后,会几乎将双位编码包围起来。
本发明的双位掩模式只读存储器的结构及其制造方法,由于双位编码区几乎被掺杂区所包围,因此可避免存储单元之间互相干扰。
本发明的双位掩模式只读存储器中,由于双位编码区几乎被相反离子型态且浓度较高的掺杂区所包围,因此通过漏极诱导阻障降低效应(Drain Induced Barrier Lowering)可消除双位掩模式只读存储器的第二位效应。
本发明的双位操作的掩模式只读存储器,由于双位存储单元之间不会互相干扰,且通过漏极诱导阻障降低效应可消除双位掩模式只读存储器的第二位效应,因此可提高存储器元件的操作裕度。
附图说明
图1为公知一种双位掩模式只读存储器结构的剖面示意图;以及
图2A至图2E是依照本发明一较佳实施例的双位掩模式只读存储器的制造流程剖面示意图。
10、100:衬底 12、102:栅氧化层
14、104:栅极导电层 16、105:栅极结构
18、124:埋入式漏极 20:双位编码区
22、126:绝缘层 24、128:字符线
106:口袋型离子注入步骤 108:口袋型掺杂区
110:光刻胶层 112:双位编码布植步骤
114:双位编码区 116、122:离子注入步骤
118:掺杂区 120:间隙壁
具体实施方式
图2A至图2E,其为依照本发明一较佳实施例的双位掩模式只读存储器的制造流程剖面示意图。
请参照图2A,首先在一衬底100上形成一栅极结构105。其中,栅极结构105包括一栅极导电层104以及形成在栅极导电层104底下的一栅氧化层102。在本实施例中,栅极导电层104的材料例如是多晶硅,且栅氧化层102的厚度例如是45埃左右。
接着,进行一口袋型离子注入步骤106,以在栅极结构105两侧的衬底100中形成一口袋型掺杂区108。在本实施例中,口袋型掺杂区108中所注入的离子例如是砷离子,口袋型离子注入步骤106的一离子注入剂量例如为1×1013/cm2,口袋型离子注入步骤106的一离子注入能量例如为50KeV,且口袋型离子注入步骤106的一离子注入角度例如为45度。
之后,请参照图2B,在衬底100上形成一图案化的光刻胶层110,暴露出一双位编码区114。之后,以光刻胶层110为一注入掩模进行一双位编码布植步骤112,以在双位编码区114中注入一编码离子。在本实施例中,双位编码区114中所注入的编码离子例如是砷离子,且双位编码布植步骤112的一离子注入剂量例如为2×1013/cm2,双位编码布植步骤112的一离子注入能量例如为50KeV,且双位编码布植步骤112的一离子注入角度例如为45度。
在本实施例中,在栅极结构105两侧边底下的双位编码区114中,有编码离子注入者在后续是作为具有一逻辑状态“1”的位,而未有编码离子注入者在后续是作为具有一逻辑状态“0”的位。而由于在先前步骤中,已有进行口袋型离子注入步骤106,因此,在此未有编码离子注入的双位编码区之处为口袋型掺杂区108。
然后,请参照图2C,再以光刻胶层110为一注入掩模进行一第一离子注入步骤116,以在衬底100中形成一掺杂区118。其中,掺杂区118的离子型态是与双位编码区114的离子型态相反,且掺杂区118的离子浓度较双位编码区114的离子浓度高。在本实施例中,掺杂区118中所注入的离子例如是BF2 +离子,且第一离子注入步骤116的一离子注入剂量例如是5×1013/cm2,第一离子注入步骤116的一离子注入能量例如为40KeV。
继之,请参照图2D,将光刻胶层110移除之后,在栅极结构105的两侧形成至少一间隙壁120。其中,间隙壁120的厚度例如是400埃至600埃,较佳的是500埃左右。且间隙壁120的材料可以是氮化硅或氧化硅等介电材料。而形成间隙壁120的方法例如是先在衬底100上形成一共形的介电层(未绘示),之后再回蚀刻此介电层而形成。
之后,请继续参照图2D,以间隙壁120与栅极结构105为一注入掩模进行一第二离子注入步骤122,以在间隙壁120两侧的衬底100中形成一埋入式漏极124,而形成数个双位编码存储单元。其中,每一双位编码存储单元中,有编码离子注入的位为一逻辑状态“1”,而未有编码离子注入的位为一逻辑状态“0”。在本实施例中,埋入式漏极124中所注入的离子例如是BF2 +离子,且第二离子注入步骤122的一离子注入剂量例如是1×1015/cm2,第二离子注入步骤122的一离子注入能量例如是10KeV。
接着,请参照图2E,在埋入式漏极124的上方形成一绝缘层126,用以隔离相邻的两栅极结构105。其中,绝缘层126的材料例如是氧化硅。且形成绝缘层126的方法例如是先在衬底100上形成一绝缘材料层(未绘示),覆盖住栅极结构105,之后再以一化学机械研磨法或一回蚀刻法移除部分绝缘材料层,直到栅极结构105暴露出来。
之后,在栅极结构105上形成一字符线128,用以使相同一列的栅极结构105彼此电性连接。其中,字符线128的材料例如是多晶硅。另,本发明更包括在多晶硅材料的字符线128表面形成一金属硅化物层(未绘示),借以降低字符线128的电阻值。
值得注意的是,本发明的掩模式只读存储器中的掺杂区118在历经后续数次热工艺之后,掺杂区118几乎会将双位编码区114包围起来。换言之,双位编码区114几乎会被离子型态相反且较高浓度的掺杂区118包围起来。如此一来,通过漏极诱导阻障降低效应便可以消除双位掩模式只读存储器的第二位效应,并且可减少存储单元之间的互相干扰,进而提高元件的操作裕度。
综合以上所述,本发明具有下列优点:
1.本发明的双位掩模式只读存储器的结构及其制造方法,可避免存储单元之间互相干扰。
2.本发明的双位掩模式只读存储器的结构及其制造方法,可消除双位掩模式只读存储器的第二位效应。
3.本发明的双位掩模式只读存储器的结构及其制造方法,可提高存储器元件的操作裕度。
Claims (19)
1.一种双位掩模式只读存储器的结构,其特征是,该结构包括:
一衬底;
一栅极结构,配置在部分该衬底上;
一双位编码区,配置在该栅极结构两侧边底下的该衬底中;
至少一间隙壁,配置在该栅极结构的两侧;
一埋入式漏极,配置在该间隙壁两侧的该衬底中;
一掺杂区,配置在该埋入式漏极与该双位编码区之间的该衬底中,其特征是,该掺杂区的离子型态与该双位编码区的离子型态相反,且该掺杂区的离子浓度较该双位编码区的离子浓度高;
一绝缘层,配置在该埋入式漏极的上方;以及
一字符线,配置在该栅极结构的表面上。
2.如权利要求1所述的双位掩模式只读存储器的结构,其特征是,该掺杂区是将该双位编码区包围起来。
3.如权利要求1所述的双位掩模式只读存储器的结构,其特征是,还包括一口袋型掺杂区,配置在未有该编码离子注入的该双位编码区中。
4.如权利要求3所述的双位掩模式只读存储器的结构,其特征是,该口袋型掺杂区中所掺杂的离子包括砷离子,且该口袋型掺杂区中所掺杂的剂量为1×1013/cm2。
5.如权利要求1所述的双位掩模式只读存储器的结构,其特征是,该双位编码区中所注入的离子包括砷离子,且该双位编码区所注入的剂量为2×1013/cm2。
6.如权利要求1所述的双位掩模式只读存储器的结构,其特征是,该掺杂区中所注入的离子包括BF2 +离子,且该掺杂区中所注入的剂量为5×1013/cm2。
7.如权利要求1所述的双位掩模式只读存储器的结构,其特征是,该埋入式漏极中所掺杂的离子包括BF2 +离子,且该埋入式漏极中所掺杂的剂量为1.5×1015/cm2。
8.如权利要求1所述的双位掩模式只读存储器的结构,其特征是,该间隙壁的厚度为400埃至600埃。
9.如权利要求1所述的双位掩模式只读存储器的结构,其特征是,该字符线包括一多晶硅层以及在该多晶硅层顶部的一金属硅化物层。
10.一种双位掩模式只读存储器的制造方法,其特征是,该方法包括:
在一衬底上形成一栅极结构;
在该衬底上形成图案化的一光刻胶层,暴露出一双位编码区;
以该光刻胶层为掩模进行一双位编码布植步骤,以在该双位编码区中注入一编码离子;
以该光刻胶层为掩模进行一第一离子注入步骤,以在该衬底中形成一掺杂区,其中该掺杂区的离子型态与该双位编码区的离子型态相反,且该掺杂区的离子浓度较该双位编码区的离子浓度高;
移除该光刻胶层;
在该栅极结构的侧壁形成至少一间隙壁;
以该间隙壁与该栅极结构为掩模,进行一第二离子注入步骤,以在该间隙壁两侧的该衬底中形成一埋入式漏极,其中该埋入式漏极与该双位编码区之间形成有该掺杂区;
在该埋入式漏极的上方形成一绝缘层;以及
在该栅极结构上形成一字符线。
11.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,在历经后续数次热工艺之后,该掺杂区会将该双位编码区包围起来。
12.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,在形成该栅极结构之后,更包括进行一口袋型离子注入步骤,以在该栅极结构两侧边底下的该衬底中形成一口袋型掺杂区。
13.如权利要求12所述的双位掩模式只读存储器的制造方法,其特征是,该口袋型掺杂区中所注入的离子包括砷离子,且该口袋型离子注入步骤的一离子注入剂量为1×1013/cm2,该口袋型离子注入步骤的一离子注入能量为50KeV,该口袋型离子注入步骤的一离子注入角度为45度。
14.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,该双位编码布植步骤所使用的一编码离子包括砷离子,且该双位编码布植步骤的一离子注入剂量为2×1013/cm2,该双位编码布植步骤的一离子注入能量为50KeV,该双位编码布植步骤的一离子注入角度为45度。
15.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,该掺杂区中所注入的离子包括BF2 +离子,且该第一离子注入步骤的一离子注入剂量为5×1013/cm2,该第一离子注入步骤的一离子注入能量为40KeV。
16.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,该埋入式漏极中所注入的离子包括BF2 +离子,且该第二离子注入步骤的一离子注入剂量为1×1015/cm2,该第二离子注入步骤的一离子注入能量为10KeV。
17.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,形成该绝缘层的方法包括:
在该衬底的上方形成一绝缘材料层,覆盖该栅极结构;以及
利用一回蚀刻法或一化学机械研磨法移除部分该绝缘材料层,直到该栅极结构暴露出来。
18.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,该间隙壁的厚度为400埃至600埃。
19.如权利要求10所述的双位掩模式只读存储器的制造方法,其特征是,形成该字符线的方法包括:
在该栅极结构上形成一多晶硅层;以及
在该多晶硅层的表面形成一金属硅化物层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02130407 CN1256774C (zh) | 2002-08-19 | 2002-08-19 | 双位掩模式只读存储器的结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02130407 CN1256774C (zh) | 2002-08-19 | 2002-08-19 | 双位掩模式只读存储器的结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1477714A CN1477714A (zh) | 2004-02-25 |
CN1256774C true CN1256774C (zh) | 2006-05-17 |
Family
ID=34144460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02130407 Expired - Fee Related CN1256774C (zh) | 2002-08-19 | 2002-08-19 | 双位掩模式只读存储器的结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1256774C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060281255A1 (en) * | 2005-06-14 | 2006-12-14 | Chun-Jen Chiu | Method for forming a sealed storage non-volative multiple-bit memory cell |
-
2002
- 2002-08-19 CN CN 02130407 patent/CN1256774C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1477714A (zh) | 2004-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1079996C (zh) | 高压金属氧化物硅场效应晶体管结构 | |
CN1536650A (zh) | 制造半导体集成电路的方法及由此制造的半导体集成电路 | |
CN1256774C (zh) | 双位掩模式只读存储器的结构及其制造方法 | |
CN1591800A (zh) | 改善高压元件结构的制造方法 | |
CN100352060C (zh) | 双位操作的掩模式只读存储器结构及其制造方法 | |
CN1225782C (zh) | 一种掩膜式只读存储器工艺与元件 | |
CN1279619C (zh) | 垂直式只读存储器及其制造方法 | |
CN1674257A (zh) | 快闪存储器结构及其制作方法 | |
CN1734771A (zh) | 浮动栅极非易失性存储器及其制作方法 | |
CN1279609C (zh) | 存储器元件的制造方法 | |
CN1287446C (zh) | 具有p型浮置栅极的非易失性存储器的制造方法 | |
CN1165076C (zh) | 以离子注入形成抗穿通区的晶体管及其制造方法 | |
US6590266B1 (en) | 2-bit mask ROM device and fabrication method thereof | |
CN1133215C (zh) | 只读存储器及其制造方法 | |
CN1259721C (zh) | 存储器件的结构及其制造方法 | |
CN1291491C (zh) | 半导体元件及其制作方法 | |
CN1233034C (zh) | 掩膜式只读存储器的制造方法 | |
CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
CN100343980C (zh) | 非挥发性存储元件及其制造方法 | |
CN100464423C (zh) | 内存元件及其制造方法与操作方法 | |
CN1237588C (zh) | 功率金属氧化物半导体场效应晶体管的制造方法 | |
CN1063288C (zh) | 与非逻辑非晶硅只读存储器及其制造方法 | |
CN1303671C (zh) | 罩幕式只读存储器的结构与制造方法 | |
CN1826692A (zh) | 减少内存单元及相关结构的短沟道效应的方法 | |
CN1567568A (zh) | 非挥发性存储器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060517 Termination date: 20190819 |