CN1233034C - 掩膜式只读存储器的制造方法 - Google Patents

Abstract

一种掩膜式只读存储器的制造方法，此方法提供一基底，再于基底上形成掺杂导体层。接着，图案化此掺杂导体层以形成多个条状掺杂导体层，再以热氧化法于基底与条状掺杂导体层上形成介电层，并同时于条状掺杂导体层下方的基底中形成多个扩散区。然后，于介电层上形成图案化的导体层。

Description

掩膜式只读存储器的制造方法

技术领域

本发明涉及一种只读存储器(Read Only Memory，ROM)的制造方法，且特别是涉及一种掩膜式只读存储器(Mask ROM)的制造方法。

背景技术

由于只读存储器具有不因电源中断而丧失其中所储存的数据的非挥发(Non-Volatile)特性，因此许多电器产品中都必须具备此类存储器，以维持电器产品开机时的正常操作。只读存储器中最为基础的一种即是掩膜式只读存储器，一般常用的掩膜式只读存储器是利用信道晶体管当作存储胞，并于程序化(Program)阶段选择性地注入离子到指定的沟道区域，通过改变门限电压(Threshold Voltage)而达到控制存储胞在读取操作中导通(On)或关闭(Off)的目的。

一般掩膜式只读存储器的结构是将复晶硅字线(Word Line，WL)横跨于位线(Bit Line，BL)之上，而位于字线下方以及位线之间的区域则作为存储胞的信道区。对部分工艺而言，掩膜式只读存储器即以信道中离子注入与否，来储存二进制数据「0」或「1」。其中，注入离子到指定的沟道区域的工艺又称为编码注入(Coding Implantation)工艺。

在目前提高元件集成度的趋势下，会依据设计规则缩小元件的尺寸，为了适应上述因元件缩小所产生的短沟道效应问题，埋入式位线必须采用浅接面(Shallow junction)或是超浅接面(Ultra shallowjunction)，并辅以口袋离子注入(Pocket Implant)的方法而形成。然而，浅接面或超浅接面的源极/漏极区固然能改善因元件缩小所产生的短沟道效应问题，但由于埋入式位线的深度/接面较浅，将会导致埋入式位线的阻值升高。

发明内容

因此，本发明的目的为提供一种掩膜式只读存储器的制造方法，能够避免因元件缩小所产生的短沟道效应。

本发明的另一目的为提供一种掩膜式只读存储器的制造方法，能够避免因浅接面的源极/漏极区所造成的电阻值上升。

本发明提出一种掩膜式只读存储器的制造方法，此方法提供一基底，再于基底上形成掺杂导体层。接着，图案化此掺杂导体层以形成多个条状掺杂导体层，再以热氧化法于基底与条状掺杂导体层上形成介电层，并同时于条状掺杂导体层下方的基底中形成多个扩散区。然后，于介电层上形成图案化的导体层。

如上所述，由于本发明的源极/漏极区为经由条状掺杂导体层中的离子扩散而于基底所形成的扩散区，因此所形成的源极/漏极区能够具备较浅的接面，因而能够避免因元件缩小所造成的短沟道效应。

而且，由于本发明的位线为设置于基底上方的条状掺杂导体层所形成的升起式位线，因此具备有足够的厚度而能够避免因浅接面所造成的电阻值上升。

尚且，由于栅极介电层(亦即是形成于基底表面部分的介电层)与条状掺杂导体层上的绝缘层是于同一步骤中一起形成，因此能够省略一道于条状掺杂导体层上形成绝缘层的工艺。

附图说明

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

图1A至图1D所绘示为依照本发明较佳实施例的掩膜式只读存储器的制造方法的工艺剖面示意图；以及

图2A至图2C所绘示为依照本发明较佳实施例的掩膜式只读存储器进行口袋离子注入工艺的剖面示意图。

图中符号说明：

100：基底

102：掺杂导体层

104：掩膜层

106：条状掺杂导体层

108：介电层

110：扩散区

112、128：导体层(字线)

120、124：倾斜角注入工艺

122、126：口袋离子注入区

具体实施方式

本发明提供一种掩膜式只读存储器的制造方法。图1A至图1D所绘示为本发明较佳实施例的一种掩膜式只读存储器的制造流程剖面图。

首先，请参照图1A，提供一基底100，此基底100例如是半导体硅基底。接着，于基底100上形成掺杂导体层102。其中掺杂导体层102的材质例如是掺杂离子的多晶硅，形成此掺杂导体层102的方法例如是以临场掺杂离子的方式，利用化学气相沉积法于基底100上形成一层掺杂多晶硅层。其中所掺杂的离子例如是磷离子，所掺杂的剂量例如是0.5*10¹⁹至0.5*10²¹cm^-3左右。掺杂的离子亦可以使用砷离子，所掺杂的剂量例如是0.5*10¹⁹至0.5*10²¹cm^-3左右。然后，在此掺杂导体层102上形成图案化的掩膜层104。

接着，请参照图1B，以掩膜层104为掩膜，去除部分的掺杂导体层102至露出基底100表面，再去除掩膜层104，以形成多条互相平行的条状掺杂导体层106。其中去除掺杂导体层102的方法例如是使用非等向性蚀刻法。

接着，请参照图1C，进行一热氧化工艺，以于基底100上与条状掺杂导体层106上形成一层介电层108，并于进行热氧化工艺的同时，使条状掺杂导体层106中所掺杂的离子扩散至基底100中，以形成具有较浅接面的扩散区110。其中基底100表面部分的介电层108用以作为栅极介电层，并且位于条状掺杂导体层106表面部分的介电层108则能够作为与后续导体层隔离的绝缘层。而具有较浅接面的扩散区110用以作为掩膜式只读存储器的源极/漏极区，且位于其上方的条状掺杂导体层106则用以作为升起式位线。

由于掩膜式只读存储器的源极/漏极区为具有较浅接面的扩散区110，因此即使不进行口袋离子注入，亦能够避免因元件缩小所造成的短沟道效应。并且，由于设置于基底100上方的条状掺杂导体层106系作为升起式位线，因此位线能够具备有足够的厚度，进而能够避免因浅接面的源极/漏极区所造成的电阻值上升。

接着，请参照图1D，在介电层108上形成图案化的导体层112以作为字线。其中导体层112的材质例如是多晶硅或是多晶硅化金属，形成此图案化导体层112的方法，例如是在基底100上形成一层导体材料层(未图标)，再经由光刻工艺图案化此导体材料层以形成导体层112。

本发明经上述实施例所形成的掩膜式只读存储器，由于所形成的源极/漏极区(扩散区)具有较浅的接面，因此不需进行口袋离子注入即可以防止短沟道效应的发生。然而，亦可以于形成扩散区110之后进行口袋离子注入工艺，以强化元件防止短沟道效应的能力。其工艺请参照图2A至图2C。

首先，请参照图2A，图2A是接续图1C的步骤。对条状掺杂导体层106的一侧进行一倾斜角离子注入工艺120，以于扩散区110的一侧形成口袋离子注入区122，其中于倾斜角离子注入工艺120中所使用的离子，为与扩散区110具有相同掺杂型态的离子，且离子的注入浓度小于扩散区110的浓度。

接着，请参照图2B，对条状掺杂导体层106的另一侧进行另一倾斜角离子注入工艺124，以于扩散区110的另一侧形成口袋离子注入区126，其中于倾斜角离子注入工艺124中所使用的离子，为与扩散区110具有相同掺杂型态的离子，且离子的注入浓度小于扩散区110的浓度。

接着，请参照图2C，在介电层108上形成图案化的导体层128以作为字线。其中导体层128的材质例如是多晶硅或是多晶硅化金属，形成此图案化导体层128的方法例如是在基底100上形成一层导体材料层(未图标)，再经由光刻工艺图案化此导体材料层以形成导体层128。

在上述较佳实施例中，介电层108为由热氧化法所形成的氧化硅层，然而介电层108的材质并不限定于此，亦可以采用氧化硅、氮氧化硅、氮化硅、氧化硅-氮化硅-氧化硅堆栈层、氮化硅-氮化硅-氮化硅堆栈层、氮化硅-氮化硅-氧化硅堆栈层、氧化硅-氧化硅-氮化硅堆栈层等其它的材质，以例如是化学气相沉积法的方式形成。至于使条状掺杂导体层106中的离子扩散的热制程，则可以合并于使介电层结构致密化的退火工艺一起进行。

综上所述，由于本发明的源极/漏极区为条状掺杂导体层中的离子扩散而于基底所形成的扩散区，因此所形成的源极/漏极区能够具备较浅的接面，进而能够避免因元件缩小所造成的短沟道效应。

而且，由于本发明的位为设置于基底上方的条状掺杂导体层所形成的升起式位线，因此位线能够具备有足够的厚度，进而能够避免因浅接面的源极/漏极区所造成的电阻值上升。

尚且，由于栅极介电层与条状掺杂导体层上的绝缘层是于同一步骤中一起形成，因此能够省略一道于条状掺杂导体层上形成绝缘层的工艺。

此外，亦可以在源极/漏极区(扩散区)的两侧形成口袋离子注入区，更进一步的加强元件防止短沟道效应的能力。

虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书并结合说明书及附图所界定者为准。

Claims (18)

1.一种掩膜式只读存储器的制造方法，该方法包括：

提供一基底；

于该基底上形成一掺杂导体层；

图案化该掺杂导体层，以形成多个条状掺杂导体层；

以热氧化法于该基底与该些条状掺杂导体层上形成一介电层，并同时于该些条状掺杂导体层下方的该基底中形成多个扩散区；以及

于该介电层上形成一图案化导体层。

2.如权利要求1所述的掩膜式只读存储器的制造方法，其特征在于：该掺杂导体层的材质包括掺杂离子的多晶硅。

3.如权利要求1所述的掩膜式只读存储器的制造方法，其特征在于：形成该掺杂导体层的方法包括于化学气相沉积工艺中，临场掺杂离子以进行沉积。

4.如权利要求3所述的掩膜式只读存储器的制造方法，其特征在于：所掺杂的该离子包括磷离子。

5.如权利要求4所述的掩膜式只读存储器的制造方法，其特征在于：该离子的掺杂剂量为0.5*10¹⁹至0.5*10²¹cm^-3左右。

6.如权利要求3所述的掩膜式只读存储器的制造方法，其特征在于：所掺杂的该离子包括砷离子。

7.如权利要求6所述的掩膜式只读存储器的制造方法，其特征在于：该离子的掺杂剂量为0.5*10¹⁹至0.5*10²¹cm^-3左右。

8.如权利要求1所述的掩膜式只读存储器的制造方法，其特征在于：于形成该些扩散区后，还包括进行一口袋离子注入工艺。

9.一种掩膜式只读存储器的制造方法，该方法包括：

提供一基底；

于该基底上形成一掺杂导体层；

图案化该掺杂导体层，以形成多个条状掺杂导体层；

于该基底与该些条状掺杂导体层上形成一介电层；

进行一退火工艺，以于该些条状掺杂导体层下方的该基底中形成多个扩散区；以及

于该介电层上形成一图案化导体层。

10.如权利要求9所述的掩膜式只读存储器的制造方法，其特征在于：该掺杂导体层的材质包括掺杂离子的多晶硅。

11.如权利要求9所述的掩膜式只读存储器的制造方法，其特征在于：形成该掺杂导体层的方法包括于化学气相沉积工艺中，临场掺杂离子以进行沉积。

12.如权利要求11所述的掩膜式只读存储器的制造方法，其特征在于：所掺杂的该离子包括磷离子。

13.如权利要求12所述的掩膜式只读存储器的制造方法，其特征在于：该离子的掺杂剂量为0.5*10¹⁹至0.5*10²¹cm^-3左右。

14.如权利要求11所述的掩膜式只读存储器的制造方法，其特征在于：所掺杂的该离子包括砷离子。

15.如权利要求14所述的掩膜式只读存储器的制造方法，其特征在于：该离子的掺杂剂量为0.5*10¹⁹至0.5*10²¹cm^-3左右。

16.如权利要求9所述的掩膜式只读存储器的制造方法，其特征在于：该介电层的材质包括选自氧化硅、氮氧化硅、氮化硅、氧化硅-氮化硅-氧化硅堆栈层、氮化硅-氮化硅-氮化硅堆栈层、氮化硅-氮化硅-氧化硅堆栈层、氧化硅-氧化硅-氮化硅堆栈层所组的族群其中之一。

17.如权利要求9所述的掩膜式只读存储器的制造方法，其特征在于：形成该介电层的方法包括化学气相沉积法。

18.如权利要求9所述的掩膜式只读存储器的制造方法，其特征在于：于形成该些扩散区后，还包括进行一口袋离子注入工艺。

Images