CN100336202C - 制造闪存器件的方法 - Google Patents

制造闪存器件的方法 Download PDF

Info

Publication number
CN100336202C
CN100336202C CNB2004100682789A CN200410068278A CN100336202C CN 100336202 C CN100336202 C CN 100336202C CN B2004100682789 A CNB2004100682789 A CN B2004100682789A CN 200410068278 A CN200410068278 A CN 200410068278A CN 100336202 C CN100336202 C CN 100336202C
Authority
CN
China
Prior art keywords
process chamber
memory device
influx
10slpm
flush memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100682789A
Other languages
English (en)
Other versions
CN1713371A (zh
Inventor
李承撤
宋弼根
朴相昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1713371A publication Critical patent/CN1713371A/zh
Application granted granted Critical
Publication of CN100336202C publication Critical patent/CN100336202C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种闪存器件的制造方法，其在富含氢气的环境中进行第一快速热氧化过程，用以恢复在栅极形成过程期间蚀刻造成的损伤，并在富含氢气的环境中进行第二快速热氧化过程，用于在完成形成单元晶体管扩散区及周边晶体管扩散区的离子注入过程之后来激活离子。这些过程使得在栅极蚀刻过程期间切断的硅悬挂键结具有Si-H化合结构，且可缩短整个过程时间，从而降低ONO层及隧穿氧化膜的边缘处所发生的异常氧化，使得防止ONO层的微笑现象和隧穿氧化膜的鸟喙现象成为可能。

Description

制造闪存器件的方法
技术领域
本发明涉及制造闪存器件(flash memory device)的方法，更具体地，涉及制造能防止ONO层的微笑现象(smiling phenomena)及隧穿(tunnel)氧化膜的鸟喙现象的闪存器件的方法。
背景技术
通常，闪存器件在单元区域及周边区域中形成栅极(gate)，然后进行再氧化过程来恢复蚀刻损害。在完成用于制备单元晶体管扩散区(transistorjunction)及周边晶体管扩散区的离子注入过程之后，该闪存器件进行源极/漏极退火(source/drain annealing)过程来激活离子。再氧化过程可以恢复隧穿氧化膜的边缘及半导体衬底的表面的损害，该损害是由形成栅极的蚀刻过程所造成的。在此处，进行再氧化过程可改善保持特性(retentioncharacteristic)这一本质特性。另外，在进行后续的源极/漏极离子注入(ionimplantation)过程的期间，由再氧化过程所形成的氧化膜作为屏障可在一定程度上减轻半导体衬底上的损害。
图1的横截面图示出由制造传统技术的闪存器件的方法所制备的单位单元晶体管(unit cell transistor)。
参考图1，根据栅极的制备方法，通过堆叠隧穿氧化膜12a，第一多晶硅层13、下方氧化膜14-1、中间氮化膜14-2、上方氧化膜14-3、第二多晶硅层15、硅化钨层16和覆盖绝缘膜17，在半导体衬底11的单元区域上形成栅极。虽然图中未示出，但高压晶体管和低压晶体管的栅极是在周边区域内形成。在单元区域中，第一多晶硅层13作为浮动栅极，而ONO层14作为介电膜，通过堆叠下方氧化膜14-1、中间氮化膜14-2及上方氧化膜14-3所构成。第二多晶硅层15及硅化钨层16作为控制栅极，覆盖绝缘膜17用来防止硅化钨层16在后续的热处理中因形成氧化图案或氮化图案而被氧化。
在栅极形成过程期间，进行再氧化过程以恢复因蚀刻过程所损害的部分。与此相应，在栅极侧壁及半导体衬底11上形成侧壁氧化膜18。该单元晶体管扩散区19由少量掺杂的漏极LDD的离子注入过程形成。虽然图中未示出，但低压晶体管的LDD区形成在周边区域内。之后，周边晶体管的源极/漏极结通过实施源极/漏极离子注入过程而形成，并且进行源极/漏极退火过程来离子激活所有在单元区域及周边区域中形成的源极/漏极结。
在前述制造传统的闪存器件的方法中，再氧化过程及源极/漏极退火过程皆由加热炉热氧化法来进行。由此，再氧化过程需要大约6小时，而源极/漏极退火过程需要大约4小时。过程进行两次，需要很长的时间，从而在隧穿氧化膜12a的边缘部分“A”产生鸟喙，以及在ONO层14的边缘部分“B”处产生微笑现象。
特别是，再氧化过程是在具有等离子(plasma)损害的条件下进行，其中硅悬挂键结(Si-dangling bond)由于栅极蚀刻过程而从第一及第二多晶硅层13、15的蚀刻表面被切断。因此硅悬挂键结很容易与氧气反应，从而第一及第二多晶硅层13、15的侧壁氧化(sidewall oxidation)会快速地进行。在此期间，第一及第二多晶硅层13、15的侧壁氧化在靠近ONO层14及隧穿氧化膜12a处会更加快速地进行，从而产生鸟喙及微笑现象。此外，硅化钨层16的侧壁部分“C”被氧化。因此，在完成再氧化过程之后的最终栅极轮廓为负型(negative type)。
隧穿氧化膜的鸟喙及ONO层上的微笑造成电荷的泄漏及耦合比例的降低，这在闪存中皆很重要。结果，器件的电学特性变差。而且，硅化钨层16的氧化会增加控制栅极的表面电阻。因此，由传统方法所制造的闪存器件会降低电荷保持特性及可靠度特性，以及可编程(programming)与擦除的特性。此外，在传统方法中，需要很长的时间来完成再氧化过程与源极/漏极退火过程，使得产量降低。
发明内容
本发明旨在提供一种制造闪存器件的方法，其能够防止在ONO层上的微笑现象及在隧穿氧化膜上的鸟喙现象，并控制控制栅极的表面电阻的增加，以及通过缩短整个过程的时间来提高产量。
本发明的一个方面是一种制造闪存器件的方法，其包含以下步骤：通过栅极形成过程在单元区域及周边区域中的半导体衬底上形成栅极；进行第一快速热氧化过程用于恢复在栅极形成过程期间的蚀刻损害，并藉此形成侧壁氧化膜；在单元区域中制备单元晶体管扩散区；在周边区域中制备周边晶体管扩散区；以及进行第二快速热氧化过程来激活注入在扩散区(junction)中的离子。
在此，单元区域中的栅极通过堆叠隧穿氧化膜、第一多晶硅层、下方氧化膜、中间氮化膜、上方氧化膜、第二多晶硅层、硅化钨层及覆盖绝缘膜而构成。
侧壁氧化膜所形成的厚度为30到80。
第一及第二快速热氧化过程分别包括以下步骤：载入晶圆(wafer)到400℃的处理室中；恢复该处理室的内部；斜线升高(ramping-up)处理室的内部温度到850-1050℃；使处理室的内部温度稳定；在富含氢气的环境中进行热氧化过程；氮气清洗处理室的内部；斜线降低(ramping-down)处理室的内部温度到400℃；以及从处理室中卸载晶圆。
载入步骤通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm(标准状态的升/分钟standard liter per minute)之间来进行。恢复步骤通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。斜线升温步骤通过设定处理室的内部压力在50Torr，氮气的流入量在5至10slpm之间，氧气的流入量在0.1至10slpm之间来进行20到90分钟。稳定步骤通过设定处理室的内部压力在50Torr及氧气的流入量在0.1至10slpm之间来进行。热氧化步骤通过设定处理室的内部压力在30至1 20Torr之间，氮气的流入量在5至10slpm之间，而氧气的流入量在0.1至10slpm之间，氢气的流入量在0.1至10slpm之间来进行0.1到10分钟。氮气清洗步骤通过设定处理室的内部压力在500Torr及氮气的流入量在0至100slpm之间来进行。斜线降温步骤通过设定处理室的内部压力为500Torr，及氮气的流入量为10slpm来进行20到90分钟。卸载步骤通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
第一快速热氧化过程在稳定步骤及热氧化步骤之间、或在热氧化步骤及氮气清洗步骤之间还有氢退火步骤。该氢退火步骤通过设定处理室的内部压力为30至120Torr，及氢气的流入量为0.1至10slpm来进行0.1到2分钟。
附图说明
图1是说明由制造传统技术的闪存器件的方法所制备的单位单元晶体管的横截面图。
图2A到2C是说明制造根据本发明的具体实施例的闪存器件的方法的器件的横截面图。
图3是说明图2A中所示的单元晶体管在栅极侧壁“A”处完成栅极蚀刻过程之后的状态的放大的横截面图。
图4是说明图2B中所示的一单元晶体管在栅极侧壁“B”处完成快速热氧化过程之后的状态的放大的横截面图。
图5是说明由本发明的具体实施例所制备的单位单元晶体管的横截面图。
图6、7及8分别是应用于本发明的具体实施例的不同的快速热氧化过程的配方。
具体实施方式及实施例
接下来，将参考附图根据本发明的优选实施方式来描述制造闪存器件的方法。
图2A到2C为一器件的横截面图，用以说明根据本发明的实施方式制造闪存器件的方法。
参考图2A，根据栅极形成过程，通过堆叠隧穿氧化膜22a，第一多晶硅层23、下方氧化膜24-1、中间氮化膜24-2、上方氧化膜24-3、第二多晶硅层25、硅化钨层26及覆盖绝缘膜27，在半导体衬底21的单元区域上形成单元晶体管栅极，在此期间，在周边区域中的半导体衬底21上形成高压晶体管和低压晶体管的栅极，除了与单元区域中隧穿氧化膜22a对应的栅极氧化膜22b的厚度外，该栅极具有与单元晶体管栅极相同的结构。在单元区域中，第一多晶硅层23作为浮动栅极，通过堆叠下方氧化膜24-1、中间氮化膜24-2及上方氧化膜24-3所形成的ONO层24作为介电膜，第二多晶硅层25及硅化钨层26作为控制栅极，以及覆盖绝缘膜27用来防止硅化钨层26在后续的热过程期间被氧化。
如前所述，ONO层24通过堆叠下方氧化膜24-1、中间氮化膜24-2及上方氧化膜24-3所构成。下方氧化膜24-1及上方氧化膜24-3通过采用DCS(SiH2Cl2)及N2O气体源淀积高温氧化物HTO而形成。中间氧化膜24-2采用NH3+DCS作为反应性蒸汽，在650至800℃的环境温度，1至3Torr的压力下，由LPCVD方法形成。图3所示为一放大的横截面图，用以说明图2A中所示的单元晶体管在栅极侧壁“A”处完成栅极蚀刻过程之后的状态。如图3所示，硅悬挂键结被切断的等离子损害产生在栅极蚀刻过程期间在第一及第二多晶硅层23、25的蚀刻表面。在此例中，用热氧化法进行的再氧化过程由传统技术完成。然而，在此期间，已被切断的悬挂键结会与氧气反应，因此很容易变成氧化膜。特别是，传统技术因降低程序的速度会降低器件的可靠度，程序速度的降低是由于产生了鸟喙和微笑现象引起施加于栅极的电压无规律转换造成的，而鸟喙和微笑现象是由局限在下方氧化膜24-1与第一多晶硅层23之间，或上方氧化膜24-3与第二多晶硅层25之间的表面上的异常氧化反应所产生。
参考图2B，为了恢复从第一及第二多晶硅层23、25的蚀刻表面切断的硅悬挂键结的等离子损害，进行第一快速热氧化RTO过程。与此相应，在栅极侧壁及半导体衬底11上形成侧壁氧化膜28。侧壁氧化膜28通过如下所述的工艺方法形成，厚度为30至80。
第一快速热氧化过程通过三种工艺方法进行。
第一工艺方法(如图6所示)包括以下步骤：载入其上形成有栅极的晶圆至400℃的处理室；恢复处理室的内部；斜线升高处理室的内部温度到850-1050℃；使处理室的内部温度稳定；在富含氢气的环境中进行热氧化过程，并藉此在栅极侧壁与该半导体衬底上形成侧壁氧化膜28；氮气清洗处理室的内部；斜线降低处理室的内部温度到400℃；以及从处理室中卸载其上形成有侧壁氧化膜28的晶圆。
载入步骤进行15分钟，通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
恢复步骤进行10分钟，通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
斜线升温步骤进行20到90分钟，通过设定处理室的内部压力在50Torr，氮气的流入量在5至10slpm之间，氧气的流入量在0.1至10slpm之间来进行。
稳定步骤进行5到10分钟，通过设定处理室的内部压力在50Torr及氧气的流入量在0.1至10slpm之间来进行。
热氧化步骤进行0.1到10分钟，通过设定处理室的内部压力在30至120Torr之间，氮气的流入量在5至10slpm之间，而氧气的流入量在0.1至10slpm之间，氢气的流入量在0.1至10slpm之间来进行。
氮气清洗步骤进行20分钟，通过设定处理室的内部压力在500Torr及氮气的流入量在0至100slpm之间来进行。
斜线降温步骤进行20到90分钟，通过设定处理室的内部压力为500Torr，而氮气的流入量为10slpm来进行。
卸载步骤进行30分钟，通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
图4为一放大的横截面图，用以说明图2b中所示的单元晶体管在栅极侧壁“ B”处完成快速热氧化过程之后的状态。如图4所示，在热氧化步骤中的氢气在第一及第二多晶硅层23、25的蚀刻表面存在的不完全的硅上反应而具有Si-H化合结构，该Si-H化合结构是用来控制异常氧化。因此，鸟喙或微笑现象不会发生。
如图7所示，与第一工艺方法比较，除了在稳定步骤及热氧化步骤之间还有氢退火步骤，第二工艺方法与第一工艺方法的结构相同，因此，仅说明氢退火步骤，其余步骤则不作说明。
氢退火步骤通过设定处理室的内部压力为30至120Torr，氢气的流入量为0.1至10slpm来进行0.1到2分钟。在进行氢退火步骤期间，氢气在第一及第二多晶硅层23、25的蚀刻表面存在的不完全的硅上反应而具有Si-H化合结构。然后在富含氢气的环境中进行热氧化步骤。结果，形成侧壁氧化膜28而无异常氧化。
如图8所示，与第一工艺方法比较，除了在热氧化步骤及氮气清洗步骤之间还有氢退火步骤，第三工艺方法具有与第一工艺方法相同的结构。而且，与第二工艺方法比较，第三工艺方法仅有一步过程顺序不同，且氢退火步骤的条件与该第二工艺方法相同。因此，将不说明第三工艺方法的每一个步骤的条件。
第三工艺方法中，在进行热氧化步骤期间，氢气在第一及第二多晶硅层23、25的蚀刻表面存在的不完全的硅上反应，因此具有Si-H化合结构。氢退火步骤是在Si-H化合结构中进行，从而可显著地完成该Si-H化合结构。
参考图2C，在进行形成侧壁氧化膜28的过程之后，再进行其它过程，例如在周边区域中高压晶体管的双重掺杂漏极DDD的离子注入过程，在周边区域中低压晶体管的少量掺杂漏极LDD的离子注入过程、间隙壁绝缘膜淀积、间隙壁蚀刻过程、及在周边区域中低压晶体管的源极/漏极离子注入过程。对应于这些过程形成单元晶体管扩散区29、间隙壁绝缘膜30和周边晶体管扩散区31。单元晶体管扩散区29在低压晶体管的LDD离子注入过程期间形成。
之后，进行第二快速热氧化RTO过程，相应地，注入到所有扩散区29、31的离子被激活。
第二快速热氧化过程包括以下步骤：载入其上形成有扩散区的晶圆到400℃的处理室中；恢复处理室的内部；斜线升高处理室的内部温度到850-1050℃；使处理室的内部温度稳定；在富含氢气的环境中进行热氧化过程，并藉此激活注入到扩散区的离子；氮气清洗处理室的内部；斜线降低处理室的内部温度到400℃；从处理室中卸载晶圆。
载入步骤进行15分钟，通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
恢复步骤进行10分钟，通过设定处理室的内部压力在50 Torr及氮气的流入量在5至10slpm之间来进行。
斜线升温步骤进行20到90分钟，通过设定处理室的内部压力在50Torr，氮气的流入量在5至10slpm之间，氧气的流入量在0.1至10slpm之间来进行。
稳定步骤进行5到10分钟，通过设处理室的内部压力在50Torr及氧气的流入量在0.1至10slpm之间来进行。
热氧化步骤进行0.1到10分钟，通过设定处理室的内部压力在30至120Torr之间，氮气的流入量在5至10slpm之间，而氧气的流入量在0.1至10slpm之间，氢气的流入量在0.1至10slpm之间来进行。
氮气清洗步骤进行20分钟，通过设定处理室的内部压力在500Torr及氮气的流入量在0至100slpm之间来进行。
斜线降温步骤进行20到90分钟，通过设定处理室的内部压力为500Torr，氮气的流入量为10slpm来进行。
卸载步骤进行30分钟，通过设定处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
另一方面，第二快速热氧化过程可分别由图7及图8所示的工艺方法来进行。
图5是说明由本发明的具体实施方式所制备的单位单元晶体管的横截面图。其显示出在ONO层24上没有产生微笑现象，在隧穿氧化膜22a上没有产生鸟喙现象，且硅化钨层26没有被氧化。由于在激活注入到扩散区的离子期间所造成的等离子蚀刻损害被富含氢气的环境下的快速热氧化过程恢复，并且注入扩散区的离子被激活，因此不会引起异常氧化反应，也没有微笑及鸟喙现象，而且参考热动力学，由于氧化过程并未在富含氢气的环境中进行，硅化钨层26不会被氧化。
如前所述，本发明恢复了在栅极形成过程期间的蚀刻损害，并在富含氢气的环境中进行快速热氧化过程，用于完成离子注入过程之后的离子激活，该离子注入过程用于制备单元晶体管扩散区和周边晶体管的源极/漏极结。结果，在栅极蚀刻过程期间切断的硅悬挂键结具有Si-H化合结构，而且整个过程时间减少，从而可控制发生在ONO层的边缘及隧穿氧化膜处的异常氧化。因此本发明可防止在隧穿氧化膜中发生鸟喙现象。而且，本发明可通过防止硅化钨层的氧化来控制在控制栅极中的表面电阻的增加，并可通过降低整个过程时间使得产量提高和成本降低。
虽然本发明结合附图所示的本发明的具体实施例来进行说明，但其不受限于此。本领域的技术人员显然明白，在不违背本发明的范围和实质的情况下，可以进行不同的取代、修正及改变。

Claims (15)

1.一种制造闪存器件的方法，包含以下步骤：
在单元区域及周边区域中的半导体衬底上形成栅极；
进行第一快速热氧化过程来恢复在栅极形成过程期间的蚀刻损害，并藉此形成侧壁氧化膜；
在单元区域中制备单元晶体管扩散区；
在周边区域中制备周边晶体管扩散区；及
进行第二快速热氧化过程来激活注入在扩散区中的离子。
2.如权利要求1所述的制造闪存器件的方法，其中在所述单元区域中的栅极是通过堆叠隧穿氧化膜、第一多晶硅层、下方氧化膜、中间氮化膜、上方氧化膜、第二多晶硅层、硅化钨层及覆盖绝缘膜而构成。
3.如权利要求1所述的制造闪存器件的方法，其中所述侧壁氧化膜的形成厚度为30至80。
4.如权利要求1所述的制造闪存器件的方法，其中所述第一及第二快速热氧化过程分别包含以下步骤：
载入晶圆到400℃的处理室；
恢复所述处理室的内部；
斜线升高所述处理室的内部温度到850至1050℃之间；
稳定所述处理室的内部温度；
在富含氢气的环境中进行热氧化过程；
氮气清洗所述处理室的内部；
斜线降低所述处理室的内部温度到400℃；及
从所述处理室卸载该晶圆。
5.如权利要求4所述的制造闪存器件的方法，其中所述载入步骤通过设定所述处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
6.如权利要求4所述的制造闪存器件的方法，其中所述恢复步骤通过设定所述处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
7.如权利要求4所述的制造闪存器件的方法，其中所述升温步骤通过设定所述处理室的内部压力在50Torr，氮气的流入量在5至10slpm之间，而氧气的流入量在0.1至10slpm之间来进行20到90分钟。
8.如权利要求4所述的制造闪存器件的方法，其中所述稳定步骤通过设定所述处理室的内部压力在50Torr及氧气的流入量在0.1至10slpm之间来进行。
9.如权利要求4所述的制造闪存器件的方法，其中所述热氧化步骤通过设定所述处理室的内部压力在30至120Torr之间，氮气的流入量在5至10slpm之间，氧气的流入量在0.1至10slpm之间，且氢气的流入量在0.1至10slpm之间来进行0.1到10分钟。
10.如权利要求4所述的制造闪存器件的方法，其中所述氮气清洗步骤通过设定所述处理室的内部压力在500Torr及氮气的流入量在0至100slpm之间来进行。
11.如权利要求4所述的制造闪存器件的方法，其中所述降温步骤通过设定所述处理室的内部压力为500Torr及氮气的流入量为10slpm来进行20到90分钟。
12.如权利要求4所述的制造闪存器件的方法，其中所述卸载步骤通过设定所述处理室的内部压力在50Torr及氮气的流入量在5至10slpm之间来进行。
13.如权利要求4所述的制造闪存器件的方法，其中所述第一快速热氧化过程在所述稳定步骤及热氧化步骤之间还具有氢退火步骤。
14.如权利要求4所述的制造闪存器件的方法，其中所述第一快速热氧化过程在所述热氧化步骤及氮气清洗步骤之间还具有氢退火步骤。
15.如权利要求13所述的制造闪存器件的方法，其中所述氢退火步骤通过设定所述处理室的内部压力为30至120Torr之间，及氢气的流入量在0.1至10slpm之间来进行0.1到2分钟。
CNB2004100682789A 2004-06-14 2004-08-27 制造闪存器件的方法 Expired - Fee Related CN100336202C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040043618A KR100624290B1 (ko) 2004-06-14 2004-06-14 플래쉬 메모리 소자의 제조 방법
KR43618/04 2004-06-14

Publications (2)

Publication Number Publication Date
CN1713371A CN1713371A (zh) 2005-12-28
CN100336202C true CN100336202C (zh) 2007-09-05

Family

ID=35461068

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100682789A Expired - Fee Related CN100336202C (zh) 2004-06-14 2004-08-27 制造闪存器件的方法

Country Status (5)

Country Link
US (1) US7015097B2 (zh)
JP (1) JP2006005323A (zh)
KR (1) KR100624290B1 (zh)
CN (1) CN100336202C (zh)
TW (1) TWI268578B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638966B1 (ko) * 2004-12-30 2006-10-26 동부일렉트로닉스 주식회사 플래시 메모리 소자의 게이트 형성 방법
JP4916437B2 (ja) * 2005-03-31 2012-04-11 スパンション エルエルシー 半導体装置
US20060223267A1 (en) * 2005-03-31 2006-10-05 Stefan Machill Method of production of charge-trapping memory devices
JP4975622B2 (ja) * 2005-04-15 2012-07-11 東京エレクトロン株式会社 半導体装置の製造方法
KR100678632B1 (ko) * 2005-06-23 2007-02-05 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
KR100870383B1 (ko) * 2006-05-29 2008-11-25 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
US7485528B2 (en) 2006-07-14 2009-02-03 Micron Technology, Inc. Method of forming memory devices by performing halogen ion implantation and diffusion processes
KR100823715B1 (ko) * 2006-10-04 2008-04-21 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
JP2008244009A (ja) * 2007-03-26 2008-10-09 Fujitsu Ltd 半導体装置およびその製造方法
US20090269939A1 (en) * 2008-04-25 2009-10-29 Asm International, N.V. Cyclical oxidation process
CN101728252B (zh) * 2008-10-24 2011-10-05 中芯国际集成电路制造(上海)有限公司 形成快闪存储器栅极的方法以及快闪存储器
CN103094216A (zh) * 2013-01-11 2013-05-08 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN103077927A (zh) * 2013-01-11 2013-05-01 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN104867831B (zh) * 2014-02-20 2017-12-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件结构的制作方法
CN105374753B (zh) * 2014-07-07 2019-07-05 中芯国际集成电路制造(上海)有限公司 一种存储器的制造方法
CN108630700A (zh) * 2017-03-22 2018-10-09 中芯国际集成电路制造(上海)有限公司 闪存器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323059A (zh) * 2000-05-16 2001-11-21 三菱电机株式会社 半导体装置的制造方法和半导体装置
US20030003656A1 (en) * 2001-06-29 2003-01-02 Hynix Semiconductor Inc. Method of manufacturing flash memory device
US20030036253A1 (en) * 1998-04-28 2003-02-20 Kabushiki Kaisha Toshiba Method of forming an oxide film on a gate side wall of a gate structure
US20040038487A1 (en) * 2002-06-12 2004-02-26 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252055A (ja) * 1996-03-18 1997-09-22 Oki Electric Ind Co Ltd Ｃｍｏｓｆｅｔの製造方法
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
KR100283192B1 (ko) * 1998-06-09 2001-04-02 윤종용 반구형결정가입자들을갖는캐패시터의제조방법
JP2002231936A (ja) * 2001-01-16 2002-08-16 Promos Technologies Inc ゲート電極の珪化金属層側壁にバンプ生成の防止方法並びにゲート電極製造方法
JP2003031705A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 半導体装置、半導体装置の製造方法
JP2003282745A (ja) * 2002-03-26 2003-10-03 Toshiba Corp 半導体記憶装置
US6841824B2 (en) * 2002-09-04 2005-01-11 Infineon Technologies Ag Flash memory cell and the method of making separate sidewall oxidation
TW200501317A (en) * 2003-06-17 2005-01-01 Promos Technologies Inc Method of forming a contact hole and method of forming a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030036253A1 (en) * 1998-04-28 2003-02-20 Kabushiki Kaisha Toshiba Method of forming an oxide film on a gate side wall of a gate structure
CN1323059A (zh) * 2000-05-16 2001-11-21 三菱电机株式会社 半导体装置的制造方法和半导体装置
US20030003656A1 (en) * 2001-06-29 2003-01-02 Hynix Semiconductor Inc. Method of manufacturing flash memory device
US20040038487A1 (en) * 2002-06-12 2004-02-26 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers

Also Published As

Publication number Publication date
TW200541021A (en) 2005-12-16
CN1713371A (zh) 2005-12-28
US7015097B2 (en) 2006-03-21
JP2006005323A (ja) 2006-01-05
KR20050118487A (ko) 2005-12-19
KR100624290B1 (ko) 2006-09-19
TWI268578B (en) 2006-12-11
US20050277251A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
CN100336202C (zh) 制造闪存器件的方法
US7524747B2 (en) Floating gate memory device and method of manufacturing the same
KR100426482B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR100482758B1 (ko) 반도체 소자의 제조 방법
CN1855376A (zh) 沟槽式栅介电层的形成方法
US6759296B2 (en) Method of manufacturing a flash memory cell
US20020177269A1 (en) Method of fabricating a flash memory cell
KR100490301B1 (ko) 난드 플래시 메모리 소자의 제조 방법
CN1209811C (zh) 一种降低快闪存储器随机位故障的方法
US7132328B2 (en) Method of manufacturing flash memory device
CN1231962C (zh) 抑制存储器阵列位线间漏电的方法
KR100811439B1 (ko) 플래쉬 메모리 셀의 제조 방법
CN1194407C (zh) 防止嵌入式非挥发性存储器漏电流的方法
TW200401436A (en) Method of fabricating a buried bit line and memory device including the same
CN102064101B (zh) 采用p型多晶硅电极来抑制栅电极注入的方法
KR20000043917A (ko) 플래쉬 메모리 소자의 제조 방법
KR20000001261A (ko) 이피롬 셀 형성방법
US20040214433A1 (en) Flash memory and fabrication method thereof
CN1259714C (zh) 具有浅接面的非挥发性内存的制造方法
CN1194405C (zh) 形成嵌合式非挥发性存储器的方法
CN1236487C (zh) 一种降低快闪存储器随机位故障的方法
CN1233034C (zh) 掩膜式只读存储器的制造方法
US6319762B1 (en) Method for fabricating poly-spacers
KR20010008614A (ko) 플래시 ｅｅｐｒｏｍ의 게이트전극 제조방법
JPH11111871A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20140827

EXPY Termination of patent right or utility model