CN102064101B - 采用p型多晶硅电极来抑制栅电极注入的方法 - Google Patents

采用p型多晶硅电极来抑制栅电极注入的方法 Download PDF

Info

Publication number
CN102064101B
CN102064101B CN 200910201832 CN200910201832A CN102064101B CN 102064101 B CN102064101 B CN 102064101B CN 200910201832 CN200910201832 CN 200910201832 CN 200910201832 A CN200910201832 A CN 200910201832A CN 102064101 B CN102064101 B CN 102064101B
Authority
CN
China
Prior art keywords
electrode
layer
type polysilicon
injection
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910201832
Other languages
English (en)
Other versions
CN102064101A (zh
Inventor
林钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910201832 priority Critical patent/CN102064101B/zh
Publication of CN102064101A publication Critical patent/CN102064101A/zh
Application granted granted Critical
Publication of CN102064101B publication Critical patent/CN102064101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种采用P型多晶硅电极来抑制栅电极注入的方法，包括如下步骤：第一步，在硅衬底上制备ONO层，该ONO层由下至上依次为：隧穿氧化层、氮化硅陷阱层和高温热氧化层；第二步，在ONO层上淀积一层多晶硅层，形成多晶硅电极；第三步，P型多晶硅电极掺杂；第四步，制作P型多晶硅栅电极。本发明在SONOS闪存器件中采用了P型多晶硅电极结构，由于电极为P型，载流子为空穴，这样在擦除操作的时候，栅电极上的负电压不会迫使空穴隧穿到陷阱层，因此有效避免了栅电极注入的问题。

Description

采用P型多晶硅电极来抑制栅电极注入的方法
技术领域
本发明属于半导体集成电路制造领域，尤其涉及一种采用P型多晶硅电极来抑制栅电极注入的方法。
背景技术
SONOS(硅氧氮氧硅)闪存器件，因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪存类型之一。常规的SONOS工艺一般采用N型多晶硅栅电极，但是N型多晶硅栅电极存在所谓的栅极注入效应，导致擦除电压在达到一定的值后就会出现饱和的现象。图1给出了栅极注入效应导致的擦除饱和的曲线。
发明内容
本发明要解决的技术问题是提供一种在SONOS闪存器件的制作工艺中采用P型多晶硅电极来抑制栅电极注入的方法。
为解决上述技术问题，本发明提供一种采用P型多晶硅电极来抑制栅电极注入的方法，包括如下步骤：
第一步，在硅衬底上制备ONO层，该ONO层由下至上依次为：隧穿氧化层、氮化硅陷阱层和高温热氧化层；
第二步，在ONO层上淀积一层多晶硅层；
第三步，对全片进行P型杂质注入；
第四步，制作P型多晶硅栅电极。
第二步中，采用低压化学气相沉积方法在ONO层上淀积一层多晶硅层，该步骤的工艺温度为600-800℃，该多晶硅层的厚度为1000-2500埃。
第三步中，采用杂质离子为硼的注入工艺，对全片进行P型杂质注入，注入能量为5-20Kev，剂量为1e14到5e15。
第四步中，首先采用光刻定义栅电极的图形，然后采用干法刻蚀，制作出P型多晶硅栅电极的物理型貌。
和现有技术相比，本发明具有以下有益效果：本发明在SONOS闪存器件中采用了P型多晶硅电极结构，由于电极为P型，载流子为空穴，这样在擦除操作的时候，栅电极上的负电压不会迫使空穴隧穿到陷阱层，因此有效避免了栅电极注入的问题。
附图说明
图1是栅极注入效应导致的擦除饱和曲线图；
图2是本发明P型多晶硅电极的制作工艺流程图，图2A是本发明第一步完成后的器件结构示意图，图2B是本发明第二步完成后的器件结构示意图，图2C是本发明第三步完成后的器件结构示意图，图2D是本发明第四步完成后的器件结构示意图；
其中，1为硅衬底，2为ONO(氧化物-氮化物-氧化物)层，3为多晶硅层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图2所示，本发明一种采用P型多晶硅电极来抑制栅电极注入的方法，其主要的工艺流程包括如下步骤：
第一步，ONO层制备。如图2A所示，在硅衬底1上淀积ONO层，这步工艺采用常规的ONO制备工艺。一般采用热氧化工艺在硅衬底1上淀积隧穿氧化层，在该隧穿氧化层上淀积氮化硅陷阱层，最后采用高温热氧化工艺在氮化硅陷阱层上淀积高温热氧化层，形成ONO层2。
第二步，多晶硅电极制备。如图2B所示，这步工艺采用LPCVD(低压化学气相沉积)方法，在先前制备的ONO层2之上，淀积一层多晶硅层3，该步骤的工艺温度为600-800℃，多晶硅层3的厚度为1000-2500埃。
第三步，P型多晶硅电极掺杂。如图2C所示，采用注入工艺，对全片进行P型杂质注入。该注入工艺采用的杂质离子为硼，注入能量为5-20Kev，剂量为1e14到5e15。
第四步，多晶硅栅电极制作。如图2D所示，首先是光刻定义栅电极的图形，然后采用干法刻蚀(采用常规的干法刻蚀工艺)，制作出P型多晶硅栅电极的物理型貌。
上述工艺结构参数(时间、温度、厚度等)可以根据相应的控制和产能进行优化调整。
本发明采用了一种P型多晶硅电极结构，由于电极为P型，载流子为空穴，这样在擦除操作的时候，栅电极上的负电压不会迫使空穴隧穿到陷阱层，因此有效避免了栅电极注入的问题。

Claims (4)

1.一种采用P型多晶硅电极来抑制栅电极注入的方法，其特征在于，包括如下步骤：
第一步，在硅衬底上制备ONO层，该ONO层由下至上依次为：隧穿氧化层、氮化硅陷阱层和高温热氧化层；
第二步，在ONO层上淀积一层多晶硅层；
第三步，对全片进行P型杂质注入；
第四步，制作P型多晶硅栅电极。
2.如权利要求要求1所述的采用P型多晶硅电极来抑制栅电极注入的方法，其特征在于，第二步中，采用低压化学气相沉积方法在ONO层上淀积一层多晶硅层，该步骤的工艺温度为600-800℃，该多晶硅层的厚度为1000-2500埃。
3.如权利要求要求1所述的采用P型多晶硅电极来抑制栅电极注入的方法，其特征在于，第三步中，采用杂质离子为硼的注入工艺，对全片进行P型杂质注入，注入能量为5-20Kev，剂量为1e14到5e15。
4.如权利要求要求1所述的采用P型多晶硅电极来抑制栅电极注入的方法，其特征在于，第四步中，首先采用光刻定义栅电极的图形，然后采用干法刻蚀，制作出P型多晶硅栅电极的物理型貌。
CN 200910201832 2009-11-18 2009-11-18 采用p型多晶硅电极来抑制栅电极注入的方法 Active CN102064101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910201832 CN102064101B (zh) 2009-11-18 2009-11-18 采用p型多晶硅电极来抑制栅电极注入的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910201832 CN102064101B (zh) 2009-11-18 2009-11-18 采用p型多晶硅电极来抑制栅电极注入的方法

Publications (2)

Publication Number Publication Date
CN102064101A CN102064101A (zh) 2011-05-18
CN102064101B true CN102064101B (zh) 2013-03-13

Family

ID=43999323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910201832 Active CN102064101B (zh) 2009-11-18 2009-11-18 采用p型多晶硅电极来抑制栅电极注入的方法

Country Status (1)

Country Link
CN (1) CN102064101B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006432A (zh) * 2015-08-11 2015-10-28 上海华虹宏力半导体制造有限公司 一种减少ono刻蚀中衬底表面损伤的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780889A (en) * 1995-11-22 1998-07-14 Cypress Semiconductor Corp. Gate overlap drain source flash structure
TW340958B (en) * 1997-02-25 1998-09-21 Winbond Electronics Corp The producing method for self-aligned isolating gate flash memory unit
CN1214540A (zh) * 1997-10-15 1999-04-21 世界先进积体电路股份有限公司 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法
US6831863B2 (en) * 2000-05-08 2004-12-14 Hyundai Electronics Industries Co., Ltd. Array of flash memory cells and data program and erase methods of the same
CN1921150A (zh) * 2005-08-25 2007-02-28 株式会社瑞萨科技 Dmosfet和平面型mosfet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780889A (en) * 1995-11-22 1998-07-14 Cypress Semiconductor Corp. Gate overlap drain source flash structure
TW340958B (en) * 1997-02-25 1998-09-21 Winbond Electronics Corp The producing method for self-aligned isolating gate flash memory unit
CN1214540A (zh) * 1997-10-15 1999-04-21 世界先进积体电路股份有限公司 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法
US6831863B2 (en) * 2000-05-08 2004-12-14 Hyundai Electronics Industries Co., Ltd. Array of flash memory cells and data program and erase methods of the same
CN1921150A (zh) * 2005-08-25 2007-02-28 株式会社瑞萨科技 Dmosfet和平面型mosfet

Also Published As

Publication number Publication date
CN102064101A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
CN100447988C (zh) 半导体器件及其制造方法
KR100735534B1 (ko) 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
KR101618160B1 (ko) 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법
US20200152658A1 (en) Methods of Fabricating Integrated Structures
TWI413261B (zh) 半導體裝置
CN107170828B (zh) 一种铁电场效应晶体管及其制备方法
CN102693912A (zh) 制作igbt器件的方法及其装置
CN101226965A (zh) 非易失性存储器件及其制造方法
CN101593701B (zh) 应变nmos器件以及应变cmos器件的制造方法
US20090117725A1 (en) Method of manufacturing flash memory device
CN100336202C (zh) 制造闪存器件的方法
CN100378964C (zh) 制造闪存器件的方法
CN101872746A (zh) 采用nd3退火来提高sonos闪存器件可靠性的方法
CN102005415A (zh) 提高sonos闪存器件可靠性的方法
CN102064101B (zh) 采用p型多晶硅电极来抑制栅电极注入的方法
CN102810541B (zh) 一种存储器及其制造方法
WO2012136027A1 (zh) 一种sonos快闪存储器及其制备方法和操作方法
CN102637647A (zh) 闪存的存储单元的形成方法
CN101170082A (zh) 闪存制造工艺方法
CN101330048A (zh) 轻掺杂离子注入方法
KR100652351B1 (ko) 플래시 소자 제조 방법
US20120261740A1 (en) Flash memory and method for fabricating the same
CN105118832A (zh) Sonos存储器及其制造方法
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
US6207502B1 (en) Method of using source/drain nitride for periphery field oxide and bit-line oxide

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.