CN102693912A - 制作igbt器件的方法及其装置 - Google Patents
制作igbt器件的方法及其装置 Download PDFInfo
- Publication number
- CN102693912A CN102693912A CN2011100714188A CN201110071418A CN102693912A CN 102693912 A CN102693912 A CN 102693912A CN 2011100714188 A CN2011100714188 A CN 2011100714188A CN 201110071418 A CN201110071418 A CN 201110071418A CN 102693912 A CN102693912 A CN 102693912A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- back side
- mosfet
- district
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 138
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 138
- 239000010703 silicon Substances 0.000 claims abstract description 138
- 239000012535 impurity Substances 0.000 claims abstract description 58
- 230000004913 activation Effects 0.000 claims abstract description 13
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000011241 protective layer Substances 0.000 claims description 77
- 238000000137 annealing Methods 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 8
- 238000000227 grinding Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 230000005611 electricity Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910004541 SiN Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及电子器件领域，公开了一种制作IGBT器件的方法及其装置。本发明中，背面的FS区和集电极不是在完成IGBT的MOSFET制作和背面研磨后进行，而是穿插在MOSFET制作工序的前后和中间。通过先形成较厚的FS，在形成所需厚度的FS后再做正面MOSFET等器件，不影响之后制作的硅片正面MOSFET等器件特性。而硅片正面器件制作的高温过程对20～30μm厚的FS影响很小。背面集电极P型杂质是在正面MOSFET的侧壁氧化层淀积后离子注入的，激活则是靠制作正面MOSFET的热过程激活，激活率高，也可消除离子注入产生的损伤。从而可以制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗的IGBT。
Description
技术领域
本发明涉及电子器件领域，特别涉及电子器件领域中的IGBT器件制作技术。
背景技术
近年来绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称“IGBT”)技术发展很快，已成为电力电子领域最重要的大功率主流器件之一。最早IGBT种类有穿通型(punch through，简称“PT”)和非穿通型(non-punch through，简称“NPT”)。近年发展起来场终止(Field stop，简称“FS”)结构的IGBT，其中FS区是N型掺杂区，比IGBT中的N-区掺杂浓度高，其作用是高压下电场强度在该层迅速减少实现电场终止。FS型IGBT的导通压降或导通损耗低、导通压降温度系数为正，便于大功率的并联使用。
FS型IGBT的结构如图1所示，包括：IGBT的硅衬底N-区01，FS区02，背面P型区(即集电极)03，背面金属层04，和正面的金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field effect transistor，简称“MOSFET”)05。MOSFET区05包括：P阱区05-1，N+区05-2，P+区05-3，栅介质05-4，多晶硅栅极05-5，多晶硅栅的侧壁氧化层05-6，发射极引出金属05-7。IGBT硅片背面由FS 02和集电极03组成的PN结对FS型IGBT十分重要。集电极03要求是透明集电极，即P型区的厚度不能太厚(一般约0.5um)，浓度不能太高，使得集电极空穴注入效率低于50％。FS的掺杂浓度和厚度(或者杂质分布)和IGBT应用相关。FS浓度增高，击穿电压增加；厚度增加有利于降低关断损耗。但如果FS掺杂浓度太高或太厚，会引起温度特性变差。
目前，制作FS型IGBT的最常用方法流程如图2所示。首先在硅衬底01正面上制作MOSFET器件05，然后用研磨的方法从硅片背面去掉制作MOSFET时留下的残留层和部分硅衬底。残留层一般包括SiN、SiO2和多晶硅。研磨部分硅衬底的目的是使最终硅片厚度达到设计所需值，获得理想击穿电压和开关特性等。用离子注入机分别从硅片01的背面注入N型和P型杂质。采用热退火或者激光退火激活注入的杂质，形成FS区02和集电极极03。在P型区03的下表面淀积金属层04，形成欧姆接触。具体可参见相关专利“US6559023”、“US7776660”、“CN200810055627.1”。
然而，本发明的发明人发现，目前的FS型IGBT的制作方法存在以下缺陷：
第一，离子注入FS和集电极所需的杂质后，退火温度不能太高(一般小于450℃)，否则会影响已经做在正面的MOSFET器件05的特性，低退火温度使得N型和P型杂质激活率低，而且离子注入产生的缺陷也不能充分消除，导致IGBT漏电较大。激光退火可以使背面短时间达到高温，提高激活率，但激光是依靠扫描方式实现整片退火，存在退火不均匀问题。
第二，高击穿电压IGBT需要较宽(例如30um)和杂质浓度较淡的FS，靠离子注入机和温度低于450℃退火或激光退火无法形成高击穿电压需要的20um～30um的FS区。
发明内容
本发明的目的在于提供一种制作IGBT器件的方法及其装置，以制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗的IGBT。
为解决上述技术问题，本发明的实施方式提供了一种制作IGBT器件的方法，包含以下步骤：
在硅片正面制作金属-氧化物-半导体场效应晶体管MOSFET之前，先在硅片背面制作场终止FS区；
在硅片背面形成FS区后，在硅片正面开始进行MOSFET的制作；
在完成MOSFET的侧壁氧化层淀积后，暂停MOSFET的后续制作，除去硅片背面的残留层，在硅片背面离子注入集电极所需P型杂质；
在完成P型杂质的注入后，进行MOSFET的后续制作，在MOSFET的后续制作中，同时完成P型杂质的激活。
本发明的实施方式还提供了一种制作IGBT器件的装置，包含FS区制作模块、MOSFET制作模块、集电极制作模块；
FS区制作模块用于在硅片背面制作场终止FS区，并在硅片背面形成FS区后，触发MOSFET制作模块；
MOSFET制作模块用于在硅片正面制作金属-氧化物-半导体场效应晶体管MOSFET，其中，当完成MOSFET的侧壁氧化层淀积后，暂停MOSFET的后续制作，触发集电极制作模块；
集电极制作模块用于除去硅片背面的残留层，在硅片背面离子注入集电极所需P型杂质；
集电极制作模块在完成P型杂质的注入后，指示MOSFET制作模块进行MOSFET的后续制作，并在MOSFET的后续制作中，同时完成P型杂质的激活。
本发明实施方式与现有技术相比，主要区别及其效果在于：
背面的FS区和集电极不是在完成IG BT的MOSFET制作和背面研磨后进行，而是穿插在MOSFET制作工序的前后和中间。在制作MOSFET之前，先在硅片背面制作场终止FS区，形成所需厚度的FS后再做正面MOSFET等器件。由于先形成较厚的FS，不影响之后制作的硅片正面MOSFET等器件特性。而硅片正面器件制作的高温过程对20um～30um厚的FS影响很小。在制作正面MOSFET的侧壁氧化层淀积后，除去背面残留层，背面离子注入集电极所需P型杂质，背面集电极P型杂质激活是靠制作正面MOSFET的热过程激活，激活率高，也可消除离子注入产生的损伤。因此，可以制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗的IGBT。此外，没有特殊设备要求，适用于标准CMOS集成电路代工厂。
进一步地，在硅片背面制作FS区之前，先在硅片正面和硅片背面形成保护层，以保证硅片正面和背面不会被制作过程划伤。开始进行MOSFET的制作之前，除去硅片正面的保护层，而背面保护层需一直保留到最后背面金属淀积前去除，以保护背面PN结不会被划伤。
进一步地，可以通过背面离子注入N型杂质和高温扩散，形成所需厚度(20um～30um)的FS区，也可以用背面外延法代替离子注入和高温扩散形成所需厚度(20um～30um)的FS区，使得本发明的实施方式灵活多变。
进一步地，在MOSFET的后续制作中，控制MOSFET的P+区和N+区退火温度大于850℃并且小于1100℃，退火时间小于2小时。当采用常规炉管退火时，温度较低；采用快速热退火(Rapid thermal anneal)时，温度较低，时间较短。这样可以保证同时完成杂质的激活前提下背面集电极13扩散较慢，对集电极13和FS12形成的PN结深影响较小。
附图说明
图1是根据现有技术中的FS型IGBT的结构示意图；
图2是根据现有技术中的FS型IGBT的制作方法流程；
图3是根据本发明第一实施方式的制作IGBT器件的方法流程图；
图4是根据本发明第一实施方式中的在硅片正面和硅片背面形成保护层的示意图；
图5是根据本发明第一实施方式中的在硅片背面制作FS区的示意图；
图6是根据本发明第一实施方式中的FS区N型杂质分布的形状示意图；
图7是根据本发明第一实施方式中的多晶硅侧壁用氧化层淀积后的IGBT的结构示意图；
图8是根据本发明第一实施方式中的在硅片背面离子注入集电极所需P型杂质的示意图；
图9是根据本发明第一实施方式中的完成MOSFET后续制作的示意图；
图10是根据本发明第一实施方式中的除去硅片背面的保护层和残留层的示意图；
图11是根据本发明第三实施方式的制作IGBT器件的装置结构示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式涉及一种制作IGBT器件的方法，具体流程如图3所示。
在步骤301中，在硅片正面和硅片背面形成保护层。具体地说，首先选N-型硅片，N-掺杂浓度和厚度根据所需要的IGBT特性选择，例如击穿电压越高，N-的掺杂浓度要求越低，厚度要求越厚。然后，在硅片正面形成硅正面的保护层11-1，背面形成硅背面的保护层11-2，如图4所示，保护层11-1和保护层11-2可有有效避免后续工序造成硅表面划伤。其中，保护层11-1和保护层11-2的材料为SiN或SiO2/SiN复合层，厚度可根据实际状况确定，一般为300A～1500A，可采用常规热氧化法形成保护层中的SiO2，采用低压化学汽相淀积法(LPCVD)形成保护层中的SiN。
接着，在步骤302中，在硅片背面制作FS区。在本实施方式中，通过硅片背面N型离子注入和高温扩散形成FS区。
具体地说，在硅片背面注入N型离子，例如磷、砷、锑、硫或硒，选取合适能量使离子穿过背面保护层，剂量为2E11/cm2～1E13/cm2，并在高温下退火扩散。调节温度和时间，使N型杂质扩散到所需厚度，即形成FS区12，如图5所示，同时也完成杂质激活。例如，选择退火温度为1100℃～1250℃，时间2～30小时，可形成10um～40um的FS区。图6示意出FS区N型杂质分布的大致形状，即形状离硅片背表面越远FS的杂质浓度越淡，这样的分布有利于降低关断损耗。
接着，在步骤303中，去除正面保护层，开始进行硅片正面MOSFET的制作。具体地说，在硅片背面甩胶烘干，用常规干法或湿法清除硅片正面的保护层，常规湿法去胶。然后开始硅片正面MOSFET的制作。当多晶硅侧壁用氧化层淀积后，暂停MOSFET的后续制作。此时，IGBT的结构为图7所示，15-1为P阱，15-2为N+注入区，15-4为栅氧化层，15-5为多晶硅电极，15-60为多晶硅侧壁用氧化层。背面残留层11-3是制作MOSFET过程时留下的，包括栅氧化时的SiO2和栅极多晶硅。
接着，在步骤304中，当多晶硅侧壁用氧化层淀积后，除去硅片背面的残留层，在硅片背面离子注入集电极所需P型杂质。具体地说，在硅片正面甩胶烘干，用常规干法或湿法除去背面残留层11-3，常规湿法去胶。背面离子注入集电极所需P型杂质13，例如B、BF2、In，剂量为1E12/cm2～5E15/cm2，能量必须足够大，使离子能穿过保护层；但也不能太大，最终使集电极13和FS区12形成的PN结深在0.3um～1um左右，如图8所示。
接着，在步骤305中，进行MOSFET的后续制作，在MOSFET的后续制作中，同时完成P型杂质的激活。具体地说，利用干法蚀刻多晶硅侧壁用氧化层15-60，形成侧壁氧化层15-6，如图9所示。离子注入形成P+区15-3，退火激活N+区15-2和P+区15-3的杂质，同时集电极13的杂质也被激活，即杂质激活和IGBT正面MOSFET的N+以及P+同时完成。退火温度选在850℃～1100℃之间，退火时间小于2小时，以保证较大激活率前提下背面集电极13扩散较慢，对集电极13和FS12形成的PN结深影响较小。形成正面接触孔和金属化，完成IGBT MOSFET部分15的制作。
接着，在步骤306中，除去硅片背面的保护层和残留层，形成背面金属。具体地说，在硅片正面甩胶烘干，用常规干法或湿法除去残留层11-4和保护层11-2，常规干法去胶。形成背面金属14，如图10所示。
不难发现，在本实施方式中，背面的FS区和集电极不是在完成IGBT的MOSFET制作和背面研磨后进行，而是穿插在MOSFET制作工序的前后和中间。在制作MOSFET之前，先在硅片背面制作场终止FS区，形成所需厚度的FS后再做正面MOSFET等器件。由于先形成较厚的FS，不影响之后制作的硅片正面MOSFET等器件特性。而硅片正面器件制作的高温过程对20～30um厚的FS影响很小。在制作正面MOSFET的侧壁氧化层淀积后，除去背面残留层，背面离子注入集电极所需P型杂质，背面集电极P型杂质激活是靠制作正面MOSFET的热过程激活，激活率高，也可消除离子注入产生的损伤。因此，可以制作出具有高击穿电压、低漏电、导通压降正温度系数、低开关损耗的IGBT。此外，没有特殊设备要求，适用于标准CMOS集成电路代工厂。
而且，在硅片背面制作FS区之前，先在硅片正面和硅片背面形成保护层，以保证硅片正面和背面不会被制作过程划伤。开始进行MOSFET的制作之前，除去硅片正面的保护层，而背面保护层需一直保留到最后背面金属淀积前去除，以保护背面PN结不会被划伤。
本发明第二实施方式涉及一种制作IGBT器件的方法。第二实施方式与第一实施方式基本相同，区别主要在于：在第一实施方式中，通过硅片背面N型离子注入和高温扩散形成FS区。而在本实施方式中，通过以下方式，制作FS区：
首先，除去硅片背面的保护层。然后，在硅片背面外延N型硅，外延的N型硅的厚度和杂质浓度根据待制作的FS区的需求确定。接着，在硅片背面重新形成保护层。
也就是说，FS区也可用背面外延法形成，方法具体如下：
(1)外延前在硅片正面形成外延保护层，方法类似图5所示的保护层11-1或11-2。
(2)硅片正面甩胶烘干，常规湿法除去背面外延保护层，常规湿法去胶。
(3)用稀HF酸进一步清洗干净硅片背面，并外延N型硅，厚度和杂质浓度根据产品要求来定。
(4)然后重复图5所示的保护层11-1或11-2制作工序，在背面形成保护层。
FS区形成之后的流程与第一实施方式相同，在此不再赘述。
由于既可以通过背面离子注入N型杂质和高温扩散，形成所需厚度(20～30um)的FS区，也可以用背面外延法代替离子注入和高温扩散形成所需厚度(20～30um)的FS区，因此可使得本发明的实施方式灵活多变。
本发明第三实施方式涉及一种制作IGBT器件的装置。具体如图11所示，包含FS区制作模块、MOSFET制作模块、集电极制作模块。
FS区制作模块用于在硅片背面制作场终止FS区，并在硅片背面形成FS区后，触发MOSFET制作模块。
MOSFET制作模块用于在硅片正面制作金属-氧化物-半导体场效应晶体管MOSFET，其中，当完成MOSFET的侧壁氧化层淀积后，暂停MOSFET的后续制作，触发集电极制作模块。
集电极制作模块用于除去硅片背面的残留层，在硅片背面离子注入集电极所需P型杂质。集电极制作模块在完成P型杂质的注入后，指示MOSFET制作模块进行MOSFET的后续制作，并在MOS FET的后续制作中，同时完成P型杂质的激活。
需要说明的是，该制作IGBT器件的装置还包含：
保护层形成模块，用于在FS区制作模块制作FS区之前，在硅片正面和硅片背面形成保护层。
保护层去除模块，用于在MOSFET制作模块完成MOSFET的后续制作后，除去硅片背面的保护层。
FS区制作模块在制作FS区时，制作的FS区透过硅片背面的保护层。
MOSFET制作模块还用于在被FS区制作模块触发时，除去硅片正面的保护层。
集电极制作模块在硅片背面离子注入集电极所需P型杂质时，注入的P型杂质透过硅片背面的保护层。
其中，保护层的材质为SiN或SiO2与SiN的复合层。保护层形成模块利用热氧化法形成保护层中的SiO2，利用低压化学汽相淀积法LPCVD形成形成保护层中的SiN。
在本实施方式中，FS区制作模块包含以下子模块：
N型离子注入子模块，用于在硅片背面注入N型离子，将N型离子穿过背面保护层，其中，剂量大于或等于2E11/cm2并且小于或等于1E13/cm2。
退火子模块，用于将注入N型离子的硅片背面在高温掺氧气氛中热退火，其中，退火温度大于或等于1100℃并且小于或等于1250℃，时间大于或等于2小时并且小于或等于30小时。
集电极制作模块注入的P型杂质的剂量大于或等于1E12/cm2并且小于或等于5E15/cm2，集电极和FS区形成的PN结深度大于或等于0.3um并且小于或等于1um。
MOSFET制作模块在进行MOSFET的后续制作时，控制MOSFET的P+区和N+区退火温度大于850℃并且小于1100℃，退火时间小于2小时。
不难发现，第一实施方式是与本实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
本发明第四实施方式涉及一种制作IGBT器件的装置。第四实施方式与第三实施方式基本相同，区别主要在于：在第三实施方式中，是通过背面离子注入N型杂质和高温扩散，形成所需厚度的FS区。而在本实施方式中，用背面外延法代替离子注入和高温扩散形成所需厚度的FS。
具体地说，FS区制作模块包含以下子模块：
背面保护层去除子模块，用于除去硅片背面的保护层。
外延子模块，用于在背面保护层去除子模块除去硅片背面的保护层后，在硅片背面外延N型硅，外延的N型硅的厚度和杂质浓度根据待制作的FS区的需求确定。
保护层重形成子模块，用于在外延子模块在硅片背面外延N型硅后，在硅片背面重新形成保护层。
不难发现，第二实施方式是与本实施方式相对应的方法实施方式，本实施方式可与第二实施方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (15)
1.一种制作IGBT器件的方法，其特征在于，包含以下步骤：
在硅片正面制作金属-氧化物-半导体场效应晶体管MOSFET之前，先在硅片背面制作场终止FS区；
在所述硅片背面形成所述FS区后，在所述硅片正面开始进行所述MOSFET的制作；
在完成所述MOSFET的侧壁氧化层淀积后，暂停所述MOSFET的后续制作，除去硅片背面的残留层，在所述硅片背面离子注入集电极所需P型杂质；
在完成所述P型杂质的注入后，进行所述MOSFET的后续制作，在所述MOSFET的后续制作中，同时完成所述P型杂质的激活。
2.根据权利要求1所述的制作IGBT器件的方法，其特征在于，还包含以下步骤：
在硅片背面制作所述FS区之前，在所述硅片正面和所述硅片背面形成保护层；
在制作所述FS区时，制作的所述FS区透过所述硅片背面的保护层；
在所述硅片背面形成所述FS区后，开始进行所述MOS FET的制作之前，除去所述硅片正面的保护层；
在所述硅片背面离子注入集电极所需P型杂质时，注入的所述P型杂质透过所述硅片背面的保护层；
在完成所述MOSFET的后续制作后，除去所述硅片背面的保护层。
3.根据权利要求2所述的制作IGBT器件的方法，其特征在于，所述保护层的材质为SiN或SiO2与SiN的复合层，其中，所述保护层中的SiO2通过热氧化法形成，所述保护层中的SiN通过低压化学汽相淀积法LPCVD形成。
4.根据权利要求3所述的制作IGBT器件的方法，其特征在于，所述保护层的厚度大于或等于300A，并且小于或等于1500A。
5.根据权利要求2所述的制作IGBT器件的方法，其特征在于，通过以下方式，制作所述FS区：
在硅片背面注入N型离子，将所述N型离子穿过背面保护层，剂量大于或等于2E11/cm2并且小于或等于1E13/cm2，并在高温掺氧气氛中热退火，退火温度大于或等于1100℃并且小于或等于1250℃，时间大于或等于2小时并且小于或等于30小时。
6.根据权利要求2所述的制作IGBT器件的方法，其特征在于，通过以下方式，制作所述FS区：
除去所述硅片背面的保护层；
在所述硅片背面外延N型硅，外延的N型硅的厚度和杂质浓度根据待制作的所述FS区的需求确定；
在所述硅片背面重新形成保护层。
7.根据权利要求2至6中任一项所述的制作IGBT器件的方法，其特征在于，在所述硅片背面离子注入集电极所需P型杂质的步骤中，注入的P型杂质的剂量大于或等于1E12/cm2并且小于或等于5E15/cm2；
所述集电极和所述FS区形成的PN结深度大于或等于0.3um并且小于或等于1um。
8.根据权利要求2至6中任一项所述的制作IGBT器件的方法，其特征在于，所述MOSFET的后续制作中，包含以下子步骤：
控制所述MOSFET的P+区和N+区退火温度大于850℃并且小于1100℃，退火时间小于2小时。
9.一种制作IGBT器件的装置，其特征在于，包含FS区制作模块、MOSFET制作模块、集电极制作模块；
所述FS区制作模块用于在硅片背面制作场终止FS区，并在所述硅片背面形成所述FS区后，触发所述MOSFET制作模块；
所述MOSFET制作模块用于在硅片正面制作金属-氧化物-半导体场效应晶体管MOSFET，其中，当完成所述MOSFET的侧壁氧化层淀积后，暂停所述MOSFET的后续制作，触发所述集电极制作模块；
所述集电极制作模块用于除去硅片背面的残留层，在所述硅片背面离子注入集电极所需P型杂质；
所述集电极制作模块在完成所述P型杂质的注入后，指示所述MOSFET制作模块进行所述MOSFET的后续制作，并在所述MOSFET的后续制作中，同时完成所述P型杂质的激活。
10.根据权利要求9所述的制作IGBT器件的装置，其特征在于，所述制作IGBT器件的装置还包含：
保护层形成模块，用于在所述FS区制作模块制作所述FS区之前，在所述硅片正面和所述硅片背面形成保护层；
保护层去除模块，用于在所述MOSFET制作模块完成所述MOSFET的后续制作后，除去所述硅片背面的保护层；
所述FS区制作模块在制作所述FS区时，制作的所述FS区透过所述硅片背面的保护层；
所述MOSFET制作模块还用于在被所述FS区制作模块触发时，除去所述硅片正面的保护层；
所述集电极制作模块在所述硅片背面离子注入集电极所需P型杂质时，注入的所述P型杂质透过所述硅片背面的保护层。
11.根据权利要求10所述的制作IGBT器件的装置，其特征在于，所述保护层的材质为SiN或SiO2与SiN的复合层；
所述保护层形成模块利用热氧化法形成所述保护层中的SiO2，利用低压化学汽相淀积法LPCVD形成形成所述保护层中的SiN。
12.根据权利要求10所述的制作IGBT器件的装置，其特征在于，所述FS区制作模块包含以下子模块：
N型离子注入子模块，用于在硅片背面注入N型离子，将所述N型离子穿过背面保护层，其中，剂量大于或等于2E11/cm2并且小于或等于1E13/cm2；
退火子模块，用于将注入N型离子的硅片背面在高温掺氧气氛中热退火，其中，退火温度大于或等于1100℃并且小于或等于1250℃，时间大于或等于2小时并且小于或等于30小时。
13.根据权利要求10所述的制作IGBT器件的装置，其特征在于，所述FS区制作模块包含以下子模块：
背面保护层去除子模块，用于除去所述硅片背面的保护层；
外延子模块，用于在所述背面保护层去除子模块除去所述硅片背面的保护层后，在所述硅片背面外延N型硅，外延的N型硅的厚度和杂质浓度根据待制作的所述FS区的需求确定；
保护层重形成子模块，用于在所述外延子模块在所述硅片背面外延N型硅后，在所述硅片背面重新形成保护层。
14.根据权利要求10至13中任一项所述的制作IGBT器件的装置，其特征在于，所述集电极制作模块注入的P型杂质的剂量大于或等于1E12/cm2并且小于或等于5E15/cm2，所述集电极和所述FS区形成的PN结深度大于或等于0.3um并且小于或等于1um。
15.根据权利要求10至13中任一项所述的制作IGBT器件的装置，其特征在于，所述MOSFET制作模块在进行所述MOSFET的后续制作时，控制所述MOSFET的P+区和N+区退火温度大于850℃并且小于1100℃，退火时间小于2小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110071418.8A CN102693912B (zh) | 2011-03-24 | 2011-03-24 | 制作igbt器件的方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110071418.8A CN102693912B (zh) | 2011-03-24 | 2011-03-24 | 制作igbt器件的方法及其装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102693912A true CN102693912A (zh) | 2012-09-26 |
| CN102693912B CN102693912B (zh) | 2014-11-05 |
Family
ID=46859276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110071418.8A Expired - Fee Related CN102693912B (zh) | 2011-03-24 | 2011-03-24 | 制作igbt器件的方法及其装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102693912B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103578959A (zh) * | 2013-11-19 | 2014-02-12 | 电子科技大学 | 一种fs-igbt器件阳极的制造方法 |
| CN103594356A (zh) * | 2013-08-30 | 2014-02-19 | 国家电网公司 | 一种场终止型igbt器件的制造方法 |
| CN103972085A (zh) * | 2013-01-30 | 2014-08-06 | 无锡华润上华半导体有限公司 | 一种形成高压igbt的fs层的方法及igbt器件 |
| CN104143510A (zh) * | 2013-05-07 | 2014-11-12 | 无锡华润上华半导体有限公司 | 一种电场阻止型绝缘栅双极型晶体管的制造方法 |
| WO2014206300A1 (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管的制造方法 |
| WO2014206191A1 (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 非穿通型绝缘栅双极晶体管的制造方法 |
| CN104253153A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| CN104282549A (zh) * | 2013-07-03 | 2015-01-14 | 无锡华润上华半导体有限公司 | 一种背面结构的保护方法 |
| WO2015014263A1 (zh) * | 2013-07-29 | 2015-02-05 | 无锡华润上华半导体有限公司 | 绝缘栅双极性晶体管的制造方法 |
| WO2015014282A1 (zh) * | 2013-07-30 | 2015-02-05 | 无锡华润上华半导体有限公司 | 绝缘栅双极型晶体管的制造方法 |
| WO2015043396A1 (zh) * | 2013-09-26 | 2015-04-02 | 无锡华润上华半导体有限公司 | 场截止型绝缘栅双极型晶体管的背面工艺 |
| CN104517836A (zh) * | 2013-09-26 | 2015-04-15 | 无锡华润上华半导体有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
| CN104576347A (zh) * | 2014-08-18 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | Igbt背面金属化的改善方法 |
| CN109767983A (zh) * | 2019-01-17 | 2019-05-17 | 厦门中能微电子有限公司 | 一种特高压igbt的制造方法 |
| EP4258362A1 (en) * | 2022-04-08 | 2023-10-11 | STMicroelectronics S.r.l. | Manufacturing process of a vertical-channel semiconductor device and vertical-channel semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020079534A1 (en) * | 2000-12-21 | 2002-06-27 | Beijing Polytechnic University | Power semiconductor switching devices with low power loss and method for fabricating the same |
| US20080054369A1 (en) * | 2006-08-31 | 2008-03-06 | Infineon Technologies | Semiconductor device with a field stop zone and process of producing the same |
| CN101752415A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
-
2011
- 2011-03-24 CN CN201110071418.8A patent/CN102693912B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020079534A1 (en) * | 2000-12-21 | 2002-06-27 | Beijing Polytechnic University | Power semiconductor switching devices with low power loss and method for fabricating the same |
| US20080054369A1 (en) * | 2006-08-31 | 2008-03-06 | Infineon Technologies | Semiconductor device with a field stop zone and process of producing the same |
| CN101752415A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 一种绝缘栅双极晶体管及其制造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972085A (zh) * | 2013-01-30 | 2014-08-06 | 无锡华润上华半导体有限公司 | 一种形成高压igbt的fs层的方法及igbt器件 |
| CN104143510A (zh) * | 2013-05-07 | 2014-11-12 | 无锡华润上华半导体有限公司 | 一种电场阻止型绝缘栅双极型晶体管的制造方法 |
| WO2014206191A1 (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 非穿通型绝缘栅双极晶体管的制造方法 |
| CN104253041A (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 非穿通型绝缘栅双极晶体管的制造方法 |
| WO2014206300A1 (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管的制造方法 |
| CN104253042A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极晶体管的制造方法 |
| CN104253153A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| CN104282549B (zh) * | 2013-07-03 | 2018-12-04 | 无锡华润上华科技有限公司 | 一种背面结构的保护方法 |
| CN104282549A (zh) * | 2013-07-03 | 2015-01-14 | 无锡华润上华半导体有限公司 | 一种背面结构的保护方法 |
| US9620615B2 (en) | 2013-07-29 | 2017-04-11 | Csmc Technologies Fab1 Co., Ltd. | IGBT manufacturing method |
| WO2015014263A1 (zh) * | 2013-07-29 | 2015-02-05 | 无锡华润上华半导体有限公司 | 绝缘栅双极性晶体管的制造方法 |
| CN104347402A (zh) * | 2013-07-30 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极型晶体管的制造方法 |
| WO2015014282A1 (zh) * | 2013-07-30 | 2015-02-05 | 无锡华润上华半导体有限公司 | 绝缘栅双极型晶体管的制造方法 |
| CN103594356B (zh) * | 2013-08-30 | 2017-10-17 | 国家电网公司 | 一种场终止型igbt器件的制造方法 |
| CN103594356A (zh) * | 2013-08-30 | 2014-02-19 | 国家电网公司 | 一种场终止型igbt器件的制造方法 |
| WO2015043396A1 (zh) * | 2013-09-26 | 2015-04-02 | 无锡华润上华半导体有限公司 | 场截止型绝缘栅双极型晶体管的背面工艺 |
| CN104517836A (zh) * | 2013-09-26 | 2015-04-15 | 无锡华润上华半导体有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
| CN104517836B (zh) * | 2013-09-26 | 2018-01-23 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极型晶体管的制备方法 |
| CN103578959A (zh) * | 2013-11-19 | 2014-02-12 | 电子科技大学 | 一种fs-igbt器件阳极的制造方法 |
| CN103578959B (zh) * | 2013-11-19 | 2016-03-23 | 电子科技大学 | 一种fs-igbt器件阳极的制造方法 |
| CN104576347A (zh) * | 2014-08-18 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | Igbt背面金属化的改善方法 |
| CN104576347B (zh) * | 2014-08-18 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | Igbt背面金属化的改善方法 |
| CN109767983A (zh) * | 2019-01-17 | 2019-05-17 | 厦门中能微电子有限公司 | 一种特高压igbt的制造方法 |
| EP4258362A1 (en) * | 2022-04-08 | 2023-10-11 | STMicroelectronics S.r.l. | Manufacturing process of a vertical-channel semiconductor device and vertical-channel semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102693912B (zh) | 2014-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102693912B (zh) | 制作igbt器件的方法及其装置 | |
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| CN102142372B (zh) | 制备场阻断型绝缘栅双极晶体管的方法 | |
| CN102142369A (zh) | 一种改善SiC器件性能的方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN110649094A (zh) | Gct芯片结构及其制备方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN103035693A (zh) | 场截止型绝缘栅双极晶体管及其制造方法 | |
| CN107403727B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN104253042B (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| CN102856192A (zh) | Igbt器件及其制作方法 | |
| CN108010842B (zh) | 快恢复二极管的制作方法 | |
| CN108831953B (zh) | 太阳能电池的制作方法 | |
| CN104347370A (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| CN101159237A (zh) | 改善高压栅氧均匀性的预非晶化离子注入工艺 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN106558624B (zh) | 一种快速恢复二极管及其制造方法 | |
| CN101330097A (zh) | 增加击穿电压的半导体结构及制造方法 | |
| CN103594356B (zh) | 一种场终止型igbt器件的制造方法 | |
| CN102064101B (zh) | 采用p型多晶硅电极来抑制栅电极注入的方法 | |
| CN103855204A (zh) | 逆导型igbt的集电极结构及其制备方法 | |
| CN103839804B (zh) | 一种电场阻断型igbt结构的制备方法 | |
| CN113299641B (zh) | 能够改进ESD保护回路回冲特性的SiC MOS器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141105 Termination date: 20200324 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |