CN104253042A - 一种绝缘栅双极晶体管的制造方法 - Google Patents
一种绝缘栅双极晶体管的制造方法 Download PDFInfo
- Publication number
- CN104253042A CN104253042A CN201310267626.4A CN201310267626A CN104253042A CN 104253042 A CN104253042 A CN 104253042A CN 201310267626 A CN201310267626 A CN 201310267626A CN 104253042 A CN104253042 A CN 104253042A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- manufacture method
- semiconductor substrate
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 47
- 239000011241 protective layer Substances 0.000 claims description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 25
- 235000012239 silicon dioxide Nutrition 0.000 claims description 25
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000010992 reflux Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 10
- 239000004568 cement Substances 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000004913 activation Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 3
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种绝缘栅双极晶体管的制造方法，其包括：提供具有正面和反面的晶圆，其中所述晶圆包括有第一导电类型的半导体衬底，基于所述半导体衬底在所述晶圆的正面侧形成有绝缘栅型晶体管单元；在所述晶圆的正面上形成保护层；在所述晶圆的反面侧注入第二导电类型杂质离子；去除形成于所述晶圆正面上的保护层；在所述绝缘栅型晶体管单元上形成第一主电极接触孔，并通过孔回流热过程对注入所述晶圆的反面侧的第二导电类型杂质离子进行激活以形成第二导电类型半导体层。这样，可以实现所述第二导电类型杂质离子的高效率激活，从而更好的实现绝缘栅双极晶体管的加工。
Description
【技术领域】
本发明涉及半导体设计及制造技术领域，特别涉及一种绝缘栅双极晶体管（Insulated Gate Bipolar Transistor，简称IGBT）的制造方法。
【背景技术】
IGBT是由BJT（Bipolar Junction Transistor，双极结型晶体管）和MOSFET（Metal-Oxide-Semiconductor-Field-Effect-Transistor，金属氧化物半导体场效应晶体管）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点，具有工作频率高，控制电路简单，电流密度高，通态压低等特点，广泛应用于功率控制领域。
现有技术中，针对场终止（FS）结构绝缘栅双极晶体管的制造方法，一般是在硅片正面工艺全部完成后（即正面工艺加工至完成正面金属电极后），再将硅片从背面减薄，之后在硅片背面进行P型杂质的离子注入；然后，激活所注入的P型杂质离子并修复离子注入损伤，从而在硅片背面得到P+型集电极区。一般采用高温退火工艺激活注入的P型杂质离子，由于受硅片正面金属电极熔点的限制，无法实现P型杂质离子的高激活率，以致影响IGBT的性能。
为此，又有一种改进方案，将高温退火工艺改为激光退火（Laserannealing）工艺，其可实现仅在硅片背面一定厚度的区域内实现高温，不影响硅片正面，从而实现P型杂质离子的高效率激活。但是，激光退火工艺需要使用特殊的专用设备，成本较高。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种绝缘栅双极晶体管的制造方法，该制造方法无需采用成本较高的激光退火工艺，也可以实现掺入晶圆的反面的第二导电类型杂质的高效率激活。
为了解决上述问题，本发明提供一种绝缘栅双极晶体管的制造方法，其包括：提供具有正面和反面的晶圆，其中所述晶圆包括有第一导电类型的半导体衬底，基于所述半导体衬底在所述晶圆的正面侧形成有绝缘栅型晶体管单元；在所述晶圆的正面上形成保护层；在所述晶圆的反面侧注入第二导电类型杂质离子；去除形成于所述晶圆正面上的保护层；在所述绝缘栅型晶体管单元上形成第一主电极接触孔，并通过孔回流热过程对注入所述晶圆的反面侧的第二导电类型杂质离子进行激活以形成第二导电类型半导体层。
作为本发明中的一个优选的实施例，所述制造方法还包括：在形成有第一主电极接触孔的绝缘栅型晶体管单元上覆盖金属层以形成第一主电极；在第二导电类型半导体层上覆盖金属层以形成第二主电极。
作为本发明中的一个优选的实施例，所述制造方法还包括：所述孔回流热过程中的孔回流温度和时间根据所述第二导电类型杂质离子激活的需要进行调整。所述孔回流温度为850℃，所述孔回流时间为30～90min。
作为本发明中的一个优选的实施例，所述制造方法还包括：所述第一导电类型为Ｎ型，所述第二导电类型为Ｐ型，所述绝缘栅型晶体管单元为N型沟道MOSFET单元，所述第一导电类型的半导体衬底为N-型的半导体衬底，所述第二导电类型半导体层为P+型集电极层，所述第一主电极为发射极，所述第二主电极为集电极，所述第一主电极电极接触孔为发射极电极接触孔。
作为本发明中的一个优选的实施例，所述半导体衬底包括与所述晶圆的正面位于同侧的第一主面和与所述晶圆的反面位于同侧的第二主面，所述N型沟道MOSFET单元包括：自所述半导体衬底的第一主面向所述N-型半导体衬底内有选择的形成的P基区；自所述P基区的表面向该P基区内有选择的形成的N+有源区；在所述半导体衬底的第一主面上有选择的形成的栅氧化层，其中，所述栅氧化层位于P基区的边缘部分的第一主面和所述半导体衬底的未形成P基区的第一主面上；在所述栅极氧化层的上表面上形成的多晶硅栅电极；覆盖所述栅极氧化层和多晶硅栅电极露出表面的介质层。
作为本发明中的一个优选的实施例，通过光刻、蚀刻工艺在所述绝缘栅型晶体管单元上形成发射极接触孔，所述发射极穿过所述发射极接触孔与所述N+有源区和所述P基区电性接触。
作为本发明中的一个优选的实施例，在形成有绝缘栅型晶体管单元的晶圆的正面上形成保护层时，同时还在所述晶圆的反面上也形成保护层，其中所述保护层包括先后形成的氮化硅保护层和二氧化硅保护层。
作为本发明中的一个优选的实施例，在所述晶圆的反面侧注入第二导电类型杂质离子前，所述制造方法还包括：在所述晶圆的正面的二氧化硅保护层上形成一层光胶保护层；去除所述晶圆的反面上的二氧化硅保护层；去除所述光胶保护层；去除所述晶圆的反面上的氮化硅保护层；刻蚀去除所述晶圆的反面上的多晶硅层，该多晶硅层是在所述晶圆的正面上形成所述绝缘栅型晶体管单元的多晶硅栅极时同时形成的。
作为本发明中的一个优选的实施例，采用湿法刻蚀去除所述晶圆的反面上的二氧化硅保护层，采用氮化硅全剥技术去除所述晶圆的反面上的氮化硅保护层。
与现有技术相比，本发明中的绝缘栅双极晶体管的制造方法，在形成所述晶圆的正面的第一主电极之前，利用开孔步骤之后的孔回流热过程对掺入所述晶圆的反面的第二导电类型杂质离子进行退火，此种激活方式不受金属熔点低的限制，可以实现所述第二导电类型杂质离子的高效率激活，从而更好的实现绝缘栅双极晶体管的加工。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明在一个实施例中的绝缘栅双极晶体管的制造方法的流程图；
图2至图13为图1所示的流程图中的各个制造工序对应晶圆的纵剖面图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
请参考图1所示，其为本发明在一个实施例中的绝缘栅双极晶体管的制造方法100的流程图。所述绝缘栅双极晶体管的制造方法100包括如下步骤。
步骤110，提供具有正面和反面的晶圆，其中所述晶圆包括有第一导电类型的半导体衬底10，基于所述半导体衬底10在所述晶圆的正面侧形成有绝缘栅型晶体管单元，在所述晶圆的反面侧形成有场终止层11。
在一个实施例中，所述步骤110提供如图2所示的半导体晶圆，假设所述第一导电类型为N型，所述第二导电类型为P型，此时所述第一导电类型的半导体衬底为N-型的半导体衬底10。所述半导体衬底10包括与所述晶圆的正面位于同侧的第一主面1S1和与所述晶圆的反面位于同侧的第二主面1S2。
所述绝缘栅型晶体管单元为具有第一导电类型的沟道（在此为N型沟道）的MOSFET。具体的说，该N型沟道的MOSFET为DMOS（Double-diffused MetalOxide Semiconductor，双扩散MOS）结构的MOSFET，其包括：自所述N-半导体衬底10的第一主面1S1向该N-型半导体衬底10内有选择的扩散P型杂质形成的P-body区（或者称为P基区）3；自所述P-body区3的表面向该P-body区3内有选择的扩散高浓度的N型杂质形成的N+有源区（或者称为N+发射极区）4；自所述N+有源区4内侧的P-body区3表面部分向该P-body区3内扩散高浓度的P型杂质形成的P+有源区5；在所述N-型半导体衬底10的第一主面1S1上有选择的形成的栅氧化层1，其中，所述栅氧化层1位于P-body区3的边缘部分的第一主面1S1和所述N-型半导体衬底10的未形成P-body区3的第一主面1S1上；在所述栅氧化层1的上表面上形成的多晶硅栅电极2；覆盖所述栅氧化层1和多晶硅栅电极2露出表面的介质层6（例如，BPSG等）。其中，多晶硅栅电极2正下方的P-body区3的部分称为沟道区。P+有源区5的作用为减小发射极和P-body区3连接电阻，在其他实施例中，也可以不形成P+有源区5。
可以看出，此时的绝缘栅型晶体管单元还未形成第一主电极接触孔(图12中的16)以及后续正面工艺所形成的正面结构，比如第一主电极(图13中的14)和钝化层(未示出)等。图2中的所述N型沟道的MOSFET可以采用现有工艺进行制备，在此不再赘述。在图2所示的实施例中，所述绝缘栅性晶体管为DMOS结构的MOSFET，在其他实施例中，其还可以为沟槽型MOSFET或V字形的MOSFET。
此外，由于所述栅氧化层1和多晶硅栅电极2通常都是通过炉管的方式生长的，因此在所述半导体衬底10的第一主面1S1侧形成MOSFET的栅氧化层1和多晶硅栅电极2时，也会在所述N-型半导体衬底10的第二主面1S2上依次形成氧化层21和多晶硅层22。由于所述氧化层21和多晶硅层22都不是被有意形成的，因此在后续的合适步骤中会被去除，去除所述氧化层21和多晶硅层22的工序可以根据需要调整。在一些实施例中，假如在所述半导体衬底10的第一主面1S1侧形成MOSFET的栅氧化层1和多晶硅栅电极2时，没有同时形成氧化层21和多晶硅层22，那么在这些实施例中则没有后续的去除步骤。
步骤120，在所述晶圆的正面和反面上形成保护层。
如图3所示，所述保护层包括依次形成于绝缘栅型晶体管单元的介质层6上方的氮化硅（SIN）保护层7和二氧化硅（SIO2）保护层8，其中氮化硅保护层7的厚度以能够保证介质层6和二氧化硅保护层8隔离为原则；二氧化硅保护层8的厚度以保证刻蚀背面多晶硅层22和背面离子注入时，不造成正面介质层6损伤为原则。由于所述氮化硅保护层7和二氧化硅保护层8都是通过热生长的方式形成的，因此，在所述晶圆的正面上形成氮化硅保护层7和二氧化硅保护层8的同时，还会在所述晶圆的反面上依次形成氮化硅保护层27和二氧化硅保护层28。
由于氮化硅保护层27和二氧化硅保护层28都不是被有意形成的，因此在后续的合适步骤中会被去除，去除氮化硅保护层27和二氧化硅保护层28的工序可以根据需要调整。在一些实施例中，假如在形成所述氮化硅保护层7和二氧化硅保护层8时，没有同时形成氮化硅保护层27和二氧化硅保护层28，那么在这些实施例中则没有后续的去除步骤。
步骤130，去除所述晶圆的反面上形成的保护层。
在一个实施例中，首先如图4所示，在所述正面二氧化硅保护层8表面涂布一层光刻胶保护层9；然后如图5所示，采用湿法刻蚀去除所述晶圆的反面上的二氧化硅保护层28；随后如图6所示，去除所述光胶保护层9；最后，如图7所示，采用氮化硅全剥技术去除所述晶圆的反面上的氮化硅保护层27。如上文所述，在一些实施例中，假如在形成所述氮化硅保护层7和二氧化硅保护层8时，没有同时形成氮化硅保护层27和二氧化硅保护层28，则没有该去除步骤。
步骤140，如8所示，将晶圆正反面翻转，刻蚀去除所述晶圆的背面上的多晶硅层22。如上文所示，该多晶硅层22是在所述晶圆的正面上形成所述绝缘栅型晶体管单元的多晶硅栅极2时同时形成的。在一些实施例中，假如在形成MOSFET的多晶硅栅电极2时，没有同时形成多晶硅层22，那么则没有该去除步骤。
步骤150，在所述晶圆的反面侧注入第二导电类型杂质离子12(比如P型杂质离子)。
在一个实施例中，如图9所示，在所述晶圆的反面侧进行硼离子注入，注入能量由形成于所述晶圆的反面上的氧化层21的厚度决定，以能够穿过氧化层21打入场终止层(N+层)11为原则，而注入的剂量则以能够实现导通压降和关断损耗很好的折中为原则。
步骤160，去除形成于所述晶圆正面上的保护层。
在一个实施例中，如图10，图11所示，依次去除晶圆正面的二氧化硅保护层8和氮化硅保护层7。具体的，将完成背面注入的晶圆翻转为正面向上，先通过湿法腐蚀去除二氧化硅保护层8，同时去除晶圆背面的氧化层21，然后通过SIN全剥技术去除所述氮化硅保护层7。
步骤170，如图12所示，在所述绝缘栅型晶体管单元上形成第一主电极接触孔16，并通过孔回流热过程对注入所述晶圆的反面侧的第二导电类型杂质离子12进行激活以形成第二导电类型半导体层13。
在一个实施例中，通过光刻、刻蚀工艺刻对所述介质层6进行选择性刻蚀形成短接N+有源区4和所述P-body区3的第一主电极接触孔16。所述孔回流热过程中的孔回流温度和时间根据所述第二导电类型杂质离子激活的需要进行调整。在一个实施例中，所述孔回流温度为850℃，所述孔回流时间为30～90min。
步骤180，如图13，在形成有第一主电极接触孔16的所述绝缘栅型晶体管单元上覆盖金属层(比如，AL-Si-Cu)以形成第一主电极14，在第二导电类型半导体层13上覆盖金属层(比如，AL-Ti-Ni-Ag)以形成第二主电极15。在第一导电类型为N型，第二导电类型为P型时，第一主电极14为发射极，第二主电极15为集电极，第一主电极接触孔16为发射极接触孔，所述第二导电类型半导体层13为P+集电极层。
与现有技术相比，本发明中的绝缘栅双极晶体管的制造方法，在形成晶圆正面的第一主电极之前，利用第一主电极电极接触孔形成步骤中的孔回流热过程对在所述晶圆的反面侧注入的第二导电类型杂质离子进行退火，此种激活方式不受金属熔点低的限制，可以实现所述第二导电类型杂质离子的高效率激活，从而更好的实现绝缘栅双极晶体管的加工。
在上文中以场终止（FS）结构的绝缘栅双极性晶体管的制造方法为例进行介绍，很显然，该制造方法还可以适用于制造非穿通型(NPT)绝缘栅双极性晶体管，其仅需要省去制造FS层11的步骤即可。
在上述实施例中，以所述第一导电类型为N型，所述第二导电类型为P型为例进行介绍，在其他改变的实施例中，也可以使得第一导电类型为P型，所述第二导电类型为N型，此时采用P-型的半导体衬底1，所述绝缘栅型晶体管为P沟道的MOSFET单元，第二主电极15为发射极，第一主电极14为集电极，具体结构和原理与上文的中IGBT相似，这里不在赘述。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (10)
1.一种绝缘栅双极晶体管的制造方法，其特征在于，其包括：
提供具有正面和反面的晶圆，其中所述晶圆包括有第一导电类型的半导体衬底，基于所述半导体衬底在所述晶圆的正面侧形成有绝缘栅型晶体管单元；
在所述晶圆的正面上形成保护层；
在所述晶圆的反面侧注入第二导电类型杂质离子；
去除形成于所述晶圆正面上的保护层；
在所述绝缘栅型晶体管单元上形成第一主电极接触孔，并通过孔回流热过程对注入所述晶圆的反面侧的第二导电类型杂质离子进行激活以形成第二导电类型半导体层。
2.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征在于，其还包括：
在形成有第一主电极接触孔的绝缘栅型晶体管单元上覆盖金属层以形成第一主电极；在第二导电类型半导体层上覆盖金属层以形成第二主电极。
3.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征在于，所述孔回流热过程中的孔回流温度和时间根据所述第二导电类型杂质离子激活的需要进行调整。
4.根据权利要求3所述的绝缘栅双极晶体管的制造方法，其特征在于，所述孔回流温度为850℃，所述孔回流时间为30～90min。
5.根据权利要求2所述的绝缘栅双极晶体管的制造方法，其特征在于，
所述第一导电类型为Ｎ型，所述第二导电类型为Ｐ型，
所述绝缘栅型晶体管单元为N型沟道MOSFET单元，所述第一导电类型的半导体衬底为N-型的半导体衬底，所述第二导电类型半导体层为P+型集电极层，所述第一主电极为发射极，所述第二主电极为集电极，所述第一主电极电极接触孔为发射极电极接触孔。
6.根据权利要求5所述的绝缘栅双极晶体管的制造方法，其特征在于，所述半导体衬底包括与所述晶圆的正面位于同侧的第一主面和与所述晶圆的反面位于同侧的第二主面，所述N型沟道MOSFET单元包括：
自所述半导体衬底的第一主面向所述N-型半导体衬底内有选择的形成的P基区；
自所述P基区的表面向该P基区内有选择的形成的N+有源区；
在所述半导体衬底的第一主面上有选择的形成的栅氧化层，其中，所述栅氧化层位于P基区的边缘部分的第一主面和所述半导体衬底的未形成P基区的第一主面上；
在所述栅极氧化层的上表面上形成的多晶硅栅电极；
覆盖所述栅极氧化层和多晶硅栅电极露出表面的介质层。
7.根据权利要求6所述的绝缘栅双极晶体管的制造方法，其特征在于，通过光刻、蚀刻工艺在所述绝缘栅型晶体管单元上形成发射极接触孔，所述发射极穿过所述发射极接触孔与所述N+有源区和所述P基区电性接触。
8.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征在于，在形成有绝缘栅型晶体管单元的晶圆的正面上形成保护层时，同时还在所述晶圆的反面上也形成保护层，其中所述保护层包括先后形成的氮化硅保护层和二氧化硅保护层。
9.根据权利要求8所述的绝缘栅双极晶体管的制造方法，其特征在于，在所述晶圆的反面侧注入第二导电类型杂质离子前，所述制造方法还包括：
在所述晶圆的正面的二氧化硅保护层上形成一层光胶保护层；
去除所述晶圆的反面上的二氧化硅保护层；
去除所述光胶保护层；
去除所述晶圆的反面上的氮化硅保护层；
刻蚀去除所述晶圆的反面上的多晶硅层，该多晶硅层是在所述晶圆的正面上形成所述绝缘栅型晶体管单元的多晶硅栅极时同时形成的。
10.根据权利要求9所述的绝缘栅双极晶体管的制造方法，其特征在于，采用湿法刻蚀去除所述晶圆的反面上的二氧化硅保护层，采用氮化硅全剥技术去除所述晶圆的反面上的氮化硅保护层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310267626.4A CN104253042B (zh) | 2013-06-28 | 2013-06-28 | 一种绝缘栅双极晶体管的制造方法 |
| PCT/CN2014/080746 WO2014206300A1 (zh) | 2013-06-28 | 2014-06-25 | 绝缘栅双极晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310267626.4A CN104253042B (zh) | 2013-06-28 | 2013-06-28 | 一种绝缘栅双极晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253042A true CN104253042A (zh) | 2014-12-31 |
| CN104253042B CN104253042B (zh) | 2017-07-07 |
Family
ID=52141080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310267626.4A Active CN104253042B (zh) | 2013-06-28 | 2013-06-28 | 一种绝缘栅双极晶体管的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104253042B (zh) |
| WO (1) | WO2014206300A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068569A (zh) * | 2017-03-16 | 2017-08-18 | 重庆中科渝芯电子有限公司 | 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 |
| CN111819501A (zh) * | 2018-03-21 | 2020-10-23 | 尼瓦洛克斯-法尔股份有限公司 | 制造硅游丝的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110571152A (zh) * | 2019-08-14 | 2019-12-13 | 青岛佳恩半导体有限公司 | 一种igbt背面电极缓冲层的制备方法 |
| CN112436024B (zh) * | 2020-11-20 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| CN101488458A (zh) * | 2008-01-16 | 2009-07-22 | 恩益禧电子股份有限公司 | 半导体器件的制造方法以及半导体器件 |
| CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4320810B2 (ja) * | 1998-11-30 | 2009-08-26 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| DE102008003953A1 (de) * | 2007-02-28 | 2008-09-04 | Fuji Electric Device Technology Co. Ltd. | Verfahren zur Herstellung eines Halbleiterelements |
-
2013
- 2013-06-28 CN CN201310267626.4A patent/CN104253042B/zh active Active
-
2014
- 2014-06-25 WO PCT/CN2014/080746 patent/WO2014206300A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| CN101488458A (zh) * | 2008-01-16 | 2009-07-22 | 恩益禧电子股份有限公司 | 半导体器件的制造方法以及半导体器件 |
| CN102693912A (zh) * | 2011-03-24 | 2012-09-26 | 上海北车永电电子科技有限公司 | 制作igbt器件的方法及其装置 |
| CN102184854A (zh) * | 2011-04-14 | 2011-09-14 | 电子科技大学 | 一种功率器件背面热退火时对正面金属图形的保护方法 |
| CN102420133A (zh) * | 2011-09-30 | 2012-04-18 | 上海华虹Nec电子有限公司 | Igbt器件的制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068569A (zh) * | 2017-03-16 | 2017-08-18 | 重庆中科渝芯电子有限公司 | 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 |
| CN107068569B (zh) * | 2017-03-16 | 2020-02-14 | 重庆中科渝芯电子有限公司 | 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 |
| CN111819501A (zh) * | 2018-03-21 | 2020-10-23 | 尼瓦洛克斯-法尔股份有限公司 | 制造硅游丝的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014206300A1 (zh) | 2014-12-31 |
| CN104253042B (zh) | 2017-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101983431B (zh) | 半导体装置 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| US8440553B2 (en) | Method of producing a vertically inhomogeneous platinum or gold distribution in a semiconductor substrate and in a semiconductor device | |
| JP5194273B2 (ja) | 半導体装置 | |
| CN104737298B (zh) | 分裂栅功率半导体场效应晶体管 | |
| JP2005056912A (ja) | 半導体装置及びその製造方法 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| US20190027568A1 (en) | Silicon carbide mosfet device and method for manufacturing the same | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN113345807A (zh) | 一种半导体器件制备方法 | |
| CN104253042A (zh) | 一种绝缘栅双极晶体管的制造方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| JP4469524B2 (ja) | 半導体装置の製造方法 | |
| JP2010225833A (ja) | 半導体装置 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN103531620B (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| EP3016142A1 (en) | Igbt with built-in diode and manufacturing method therefor | |
| CN113097287A (zh) | 一种igbt芯片终端结构及igbt芯片终端结构制作方法 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| JP2017188569A (ja) | 半導体装置およびその製造方法 | |
| CN108831832B (zh) | 沟槽台阶栅igbt芯片的制作方法 | |
| CN107452623A (zh) | 一种快恢复二极管的制造方法及快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171109 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |