CN101983431B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101983431B
CN101983431B CN200880128558.0A CN200880128558A CN101983431B CN 101983431 B CN101983431 B CN 101983431B CN 200880128558 A CN200880128558 A CN 200880128558A CN 101983431 B CN101983431 B CN 101983431B
Authority
CN
China
Prior art keywords
diffusion layer
electrode
layer
type surface
ditch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880128558.0A
Other languages
English (en)
Other versions
CN101983431A (zh
Inventor
中村胜光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101983431A publication Critical patent/CN101983431A/zh
Application granted granted Critical
Publication of CN101983431B publication Critical patent/CN101983431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

半导体装置具备半导体衬底和MOS晶体管。半导体衬底具有互相对置的第一主表面及第二主表面。MOS晶体管具有形成在第一主表面侧的栅极电极(5a)、形成在第一主表面侧的发射极电极(11)、及与第二主表面接触地形成的集电极电极(12)。元件通过施加到栅极电极(5a)的电压在沟道产生电场，且通过沟道的电场来控制发射极电极(11)与集电极电极(12)之间的电流。在半导体衬底与集电极电极(12)的界面上的尖峰的密度为0以上3×108个/cm2以下。从而得到适于并行动作的半导体装置。

Description

半导体装置
技术领域
本发明涉及半导体装置，更具体涉及具备高耐压半导体装置即IGBT(绝缘栅双极型晶体管：Insulated Gate Bipolar Transistor)的半导体装置。 
背景技术
在控制超过数百伏(V)的电压的高耐压半导体装置(功率器件)的领域中，由于其所处理的电流也较大，要求抑制发热即损耗的元件特性。此外，作为控制这些电压/电流的栅极的驱动方式，优选驱动电路小，且其中的损耗小的电压驱动元件。 
近年来，由于上述那样的原因，在该领域中作为可以电压驱动且损耗少的元件，成为主流的是绝缘栅双极型晶体管，即IGBT。该IGBT的结构为可以降低MOS(金属氧化物半导体：Metal OxideSemiconductor)晶体管的漏极的杂质浓度而确保耐压，同时为了降低漏极电阻而可将漏极侧看作为二极管的结构。 
由于这样的IGBT中二极管进行双向动作，所以在本申请中，将IGBT的MOS晶体管的源极侧称为发射极侧，并将漏极侧称为集电极侧。 
在电压驱动元件即IGBT中一般在集电极与发射极间施加数百伏的电压，该电压由±数伏～数十伏的栅极电压控制。此外，IGBT往往用作为反相器，当栅极处于导通状态时集电极/发射极间的电压较低，但有大电流流过，当栅极处于截止状态时无电流流动但集电极/发射极间的电压较高。 
通常，由于IGBT以上述那样的模式进行动作，损耗被分为导通 状态下的电流·电压积即额定损耗和在导通状态与截止状态交替的过渡时的切换损耗。由于截止状态下的泄漏电流·电压积非常小，所以能够忽略。 
另一方面，重要的是在例如负载短路时等发生异常的状态下，也防止元件的破坏。此时，在集电极/发射极间被施加数百V的电源电压的情况下，栅极导通，会流过大电流。 
具有串联连接MOS晶体管与二极管的结构的IGBT中，最大电流被限制为MOS晶体管的饱和电流。所以，在上述那样的短路时也发挥电流限制作用，能够防止在一定时间的发热导致的元件的破坏。 
传统的IGBT的结构公开于例如日本特开2004-247593号公报(专利文献1)。专利文献1的IGBT主要包括栅极电极、源极(发射极)电极、漏极(集电极)电极和n型衬底。在n型衬底的上表面形成有沟槽，栅极电极埋入于该沟槽的内部。在n型衬底内的上部形成有p型基极层，在p型基极层的内部形成有n+型源极层和p+型漏极层。n+型源极层和p+型漏极层在n型衬底的表面互相邻接。并且栅极电极与n+型源极层及p型基极层，在n型衬底的内部夹着栅极绝缘膜而相对置。发射极电极与n+型源极层及p+型漏极层电性接触。在n型衬底的下表面形成有p+型漏极层，集电极电极在n型衬底的下表面侧与p+型漏极层接触。在n型衬底的内部的p型基极层与p+型漏极层之间，埋入有n-型外延层及n型缓冲层。n-型外延层与p型基极层及n型缓冲层接触，n型缓冲层与p+型漏极层接触。 
此外，在具有与专利文献1相同的结构的IGBT，也公开于例如日本特开2006-49933号公报(专利文献2)、日本特开2002-359373号公报(专利文献3)、日本特开平9-260662号公报(专利文献4)、美国专利第6,815,767号说明书(专利文献5)、美国专利第6,953,968号说明书(专利文献6)、及美国专利第6,781,199号说明书(专利文献7)。 
专利文献1：日本特开2004-247593号公报 
专利文献2：日本特开2006-49933号公报 
专利文献3：日本特开2002-359373号公报 
专利文献4：日本特开平9-260662号公报 
专利文献5：美国专利第6,815,767号说明书 
专利文献6：美国专利第6,953,968号说明书 
专利文献7：美国专利第6,781,199号说明书 
发明内容
在功率器件中，在一个封装模块中具有多个IGBT及二极管的芯片，多个IGBT互相并联连接。作为在功率器件上使用的IGBT的特性，重要的是导通电压VCE(sat)的温度依赖性。在此导通电压VCE(sat)指的是为获得任意的额定电流(密度)JC而必需的集电极/发射极间的电压。导通电压VCE(sat)的温度依赖性为正，即随着IGBT的温度上升而导通电压VCE(sat)变大，这种情形适合使互相并联连接的多个IGBT动作(即，使IGBT并行动作)。假设导通电压VCE(sat)的温度依赖性为负时，则在使IGBT并行动作的情况下，电流在导通电压VCE(sat)低的IGBT集中。其结果，容易发生封装模块的误工作，容易引起破坏等的问题。 
因而，本发明的目的在于得到适合并行动作的半导体装置。 
本发明的一个方面的半导体装置具备半导体衬底和元件。半导体衬底具有互相对置的第一主表面及第二主表面。元件具有形成在第一主表面侧的栅极电极、形成在第一主表面侧的第一电极、和与第二主表面接触地形成的第二电极。元件通过加到栅极电极的电压而在沟道产生电场，且通过沟道的电场来控制第一电极和第二电极之间的电流。在半导体衬底与第二电极的界面上的尖峰(spike)的密度为0以上3×108个/cm2以下。 
本发明的另一方面的半导体装置具备半导体衬底和元件。半导体衬底具有互相对置的第一主表面及第二主表面。元件具有形成在第一 主表面侧的栅极电极、形成在第一主表面侧的第一电极、和与第二主表面接触地形成的第二电极。元件通过加到栅极电极的电压而在沟道产生电场，且通过沟道的电场来控制第一电极与第二电极之间的电流。半导体装置还包括形成在第二主表面的集电极区域。集电极区域具有与第二电极接触的第一导电型的集电极扩散层；比集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层；以及第二导电型的漂移扩散层。漂移扩散层具有比缓冲扩散层低的杂质浓度，且与缓冲扩散层邻接并且比缓冲扩散层更加靠近第一主表面侧形成。构成所述缓冲扩散层的杂质的每单位面积的原子数相对于构成漂移扩散层的杂质的每单位面积的原子数的比为0.05以上100以下。 
发明效果 
依据本发明，得到适合并行动作的半导体装置。 
附图说明
图1是表示本发明实施方式1的半导体装置的结构的概略剖视图。 
图2是表示本发明实施方式1的半导体装置的制造方法的第一工序的概略剖视图。 
图3是表示本发明实施方式1的半导体装置的制造方法的第二工序的概略剖视图。 
图4是表示本发明实施方式1的半导体装置的制造方法的第三工序的概略剖视图。 
图5是表示本发明实施方式1的半导体装置的制造方法的第四工序的概略剖视图。 
图6是表示本发明实施方式1的半导体装置的制造方法的第五工的概略剖视图。 
图7是表示本发明实施方式1的半导体装置的制造方法的第六工序的概略剖视图。 
图8是表示本发明实施方式1的半导体装置的制造方法的第七工序的概略剖视图。 
图9是表示本发明实施方式1的半导体装置的制造方法的第八工序的概略剖视图。 
图10是表示本发明实施方式1的半导体装置的制造方法的第九工序的概略剖视图。 
图11是表示本发明实施方式1的半导体装置的制造方法的第十工序的概略剖视图。 
图12是示意表示形成尖峰的p型集电极区域与集电极电极的界面的状态的剖视图。 
图13是示意表示形成尖峰的p型集电极区域与集电极电极的界面的状态的平面图。 
图14是表示本发明实施方式1的集电极/发射极间电压VCE(sat)与电流密度JC的关系的温度依赖性的图。 
图15是表示本发明实施方式1的尖峰密度与导通电压的变化量的关系的图。 
图16是表示本发明实施方式1的器件的操作温度与VCE(sat)的关系的尖峰密度依赖性的图。 
图17是表示本发明实施方式1的集电极电极的膜厚与尖峰密度的关系的图。 
图18是沿着图1的XVIII-XVIII线的浓度分布。 
图19是沿着图1的XIX-XIX线的浓度分布。 
图20是表示本发明实施方式2的CP，P/CP，N与VCE(sat)及能量损耗EOff的关系的图。 
图21是表示本发明实施方式2的具有1200V等级(class)的耐压的IGBT的CP，P/CP，N与VCE(sat)及泄漏电流密度JCES的关系的图。 
图22是表示本发明实施方式2的VCE(sat)与JC的关系的CP，P/CP，N依赖性的图。 
图23是表示本发明实施方式2的SN/SN-与VCE(sat)及击穿电压BVCES的关系的图。 
图24是表示本发明实施方式2的CS，P及CP，P与VCE(sat)的关系的温度依赖性的图。 
图25是表示本发明实施方式2的器件的操作温度与VCE(sat)的关系的CS，P及CP，P依赖性的图。 
图26是表示本发明实施方式2的5×1015≤CS，P、1×1016≤Cp，p时的JC-VCE特性的温度依赖性的图。 
图27是表示本发明实施方式2的5×1015＞CS，P、1×1016＞Cp，p时的JC-VCE特性的温度依赖性的图。 
图28是表示本发明实施方式2的DP，N或DN-与VCE(sat)及BVCES的关系的图。 
图29是沿着图1的XVIII-XVIII线的浓度分布的其它例子。 
图30是表示本发明实施方式2的SN*/SN与VCE(sat)的关系的图。 
图31是表示本发明实施方式2的相距第二主表面的深度x与VCE(sat)的关系的图。 
图32是表示本发明实施方式2的τx/τN-与VCE(sat)的关系的图。 
图33是表示一例本发明实施方式2的相距第二主表面的深度x与载流子寿命的关系的图。 
图34是表示本发明实施方式2的激光退火的输出及扩散炉的温度与载流子寿命的关系的图。 
图35是表示本发明实施方式2的离子注入量与载流子激活率、VCE(sat)及BVCES的关系的图。 
图36是示意表示本发明实施方式3的半导体衬底的第二主表面的放大剖视图。 
图37是表示本发明实施方式3的中心线平均粗糙度Ra及最大高 度Rmax与破坏强度及载流子寿命的关系的图。 
图38是表示本发明实施方式3的Ra及Rmax与JCES及VCE(sat)的关系的图。 
图39是表示本发明实施方式4的半导体装置的MOS晶体管部分的结构的剖视图。 
图40是表示本发明实施方式4的半导体装置的第一变形例的结构的剖视图。 
图41是表示本发明实施方式4的半导体装置的第二变形例的结构的剖视图。 
图42是表示本发明实施方式4的半导体装置的第三变形例的结构的剖视图。 
图43是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图44是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图45是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图46是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图47是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图48是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图49是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图50是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图51是表示本发明实施方式5的MOS晶体管结构的派生结构的 概略剖视图。 
图52是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图53是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图54是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图55是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图56是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图57是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图58是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图59是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图60是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图61是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图62是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图63是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图64是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图65是表示本发明实施方式5的MOS晶体管结构的派生结构的 概略剖视图。 
图66是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图67是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图68是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图69是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图70是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图71是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图72是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图73是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图74是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图75是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图76是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图77是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图78是表示本发明实施方式5的MOS晶体管结构的派生结构的概略剖视图。 
图79是表示本发明实施方式6的平面栅型IGBT的各种结构的 概略剖视图。 
图80是表示本发明实施方式6的平面栅型IGBT的各种结构的概略剖视图。 
图81是表示本发明实施方式6的平面栅型IGBT的各种结构的概略剖视图。 
图82是表示本发明实施方式6的平面栅型IGBT的各种结构的概略剖视图。 
图83是表示本发明实施方式6的平面栅型IGBT的各种结构的概略剖视图。 
图84是示意表示图79～图83所示结构中的栅极电极5a的正下方的载流子(n型杂质)的浓度分布的图。 
图85是表示形成n型杂质扩散区域时和不形成时的VCE与JC的关系的图。 
图86是表示本发明实施方式6的SN14a/SN-与VCE(sat)、JC，Break及VG，Break的关系的图。 
图87是表示本发明实施方式7的半导体装置的布局的平面图。 
图88是沿着图87的LXXXVIII-LXVIII线的剖视图。 
图89是沿着图87的LXXXIX-LXXXIX线的剖视图。 
图90是沿着图88的XC-XC线的杂质浓度分布。 
图91是表示本发明实施方式7的Y/X与BVCES的关系的图。 
图92是表示本发明实施方式7的DT与BVCES的关系以及DT与EP/CS或EP/N-的关系的图。 
图93是表示本发明实施方式7的DT，Pwell与BVCES及ΔBVCES的关系的图。 
图94是表示本发明实施方式7的平面栅型IGBT的各种结构的概略剖视图。 
图95是表示本发明实施方式7的平面栅型IGBT的各种结构的概略剖视图。 
图96是表示WCS及XCS与VCE及ESC的关系的图。 
图97是表示本发明实施方式7的半导体装置的n型发射极区域3及p+杂质扩散区域6的布局的平面图。 
图98是表示本发明实施方式7的半导体装置的n型发射极区域3及p+杂质扩散区域6的布局的变形例的平面图。 
图99是表示本发明实施方式7的α与VCE(sat)及ESC的关系的图。 
图100是示意表示本发明实施方式8的栅极焊盘的布局的平面图。 
图101是用于说明栅极电压的振荡现象的图。 
图102是用于说明栅极电压的振荡现象的图。 
图103是示意表示本发明实施方式9的对IGBT的主结(mainjunction)施加了比击穿电压稍低的反向偏压时的沿着图1的XIX-XIX线的电场强度分布的图。 
图104是表示本发明实施方式9的接合面的电场强度与击穿电压的关系的图。 
附图标记说明 
1 n-漂移层；1a栅极用沟；1b  发射极用沟；2p型主体(body)区域；3n型发射极区域或n型杂质扩散区域；4、4a栅极绝缘膜；4b发射极用绝缘膜；4b发射极用绝缘膜；5导电层；5a栅极电极；5b发射极用导电层；6p+杂质扩散区域；7n型缓冲区域；7a n型中间层；8p型集电极区域；9、22A、22B  绝缘膜；9a接触孔；10势垒金属(barrier metal)层；11发射极电极；11a栅极电极布线；12、12a  集电极电极；14、14a n型杂质扩散区域；15钝化膜；21a、21b硅化物层；28栅极焊盘；28a电阻体；31掩模层；32、33硅氧化膜；32a牺牲氧化膜；41p型杂质扩散区域。 
具体实施方式
以下，根据附图，对本发明的实施方式进行说明。 
(实施方式1) 
图1是表示本发明实施方式1的半导体装置的结构的概略剖视图。参照图1，在设想半导体装置具有例如600～6500V的耐压时，本实施方式的半导体装置是在具有50～800μm的厚度t1的半导体衬底形成的沟槽型IGBT。半导体衬底具有互相对置的第一主表面(上表面)及第二主表面(下表面)。在设想半导体装置具有例如600～6500V的耐压时，n-漂移层(漂移扩散层)1具有1×1012～1×1015cm -3的浓度。在该半导体衬底的第一主表面侧，形成有例如浓度约为1×1015～1×1018cm-3且相距第一主表面的扩散深度约为1.0～4.0μm的由p型半导体构成的p型主体区域2。在p型主体区域2(主体扩散层)内的第一主表面，形成有例如浓度为1×1018～1×1020cm-3且相距第一主表面的扩散深度约为0.3～2.0μm的由n型半导体构成的n型发射极区域3。以与该n型发射极区域3(第二发射极扩散层)相邻的方式在第一主表面形成例如1×1018～1×1020cm-3左右的浓度且相距第一主表面的扩散深度为n型发射极区域3的深度以下的，用于取得对p型主体区域2的低电阻接触的p+杂质扩散区域6(第一发射极扩散层)。 
在第一主表面，形成有穿过n型发射极区域3和p型主体区域2而达到n-漂移层1的栅极用沟1a。该栅极用沟1a相距第一主表面具有例如3～10μm的深度，栅极用沟1a的节距例如为2.0μm～6.0μm。在该栅极用沟1a的内表面形成有栅极绝缘膜4a。该栅极绝缘膜4a为了提高例如栅极绝缘膜的特性、可靠度及器件成品率，而具有用CVD法形成的硅氧化膜和用热氧化法形成的硅氧化膜或者在Si/SiO2界面有氮偏析的硅氮氧化膜的叠层结构。 
以埋入栅极用沟1a内的方式，形成例如以高浓度导入磷的多晶硅或由W/TiSi2等金属材料构成的栅极电极5a。此外，为了栅极电极 5a的低电阻化而在栅极电极5a的表面形成硅化物层(例如TiSi2、CoSi等)也可。在该栅极电极5a的上表面，形成例如由硅氧化膜构成的绝缘膜22A。此外栅极电极5a与提供栅极电位G的控制电极电连接。此外，栅极电极5a也可以形成在第一主表面侧。 
如此由栅极用沟1a、栅极绝缘膜4a和栅极电极5a构成栅极沟槽。此外由n-漂移层1、n型发射极区域3和栅极电极5a构成以n-漂移层1为漏极、以n型发射极区域3为源极、以夹着栅极绝缘膜4a而与栅极电极5a对置的p型主体区域2的部分为沟道的绝缘栅型场效应晶体管部(在此，MOS晶体管)。即，该MOS晶体管通过施加在栅极电极5a的电压而在沟道产生电场，且通过沟道的电场来控制发射极电极11与集电极电极12之间的电流。在第一主表面配置有多个该MOS晶体管。 
在第一主表面上，形成有例如由硅酸盐玻璃构成的绝缘膜9和由用CVD法形成的硅氧化膜构成的绝缘膜22B，在这些绝缘膜9、22B设有达到第一主表面的接触孔9a。以沿着接触孔9a的内表面及绝缘膜9、22B的上表面的方式形成势垒金属层10。在该势垒金属层10与半导体衬底相接触的部分形成有硅化物层21a。经由该势垒金属层10及硅化物层21a，在n型发射极区域3及p+杂质扩散区域6电连接提供发射极电位E的发射极电极11(第一电极)。此外，发射极电极11形成在第一主表面侧即可。 
此外，在半导体衬底的第二主表面侧形成有p型集电极区域8(集电极扩散层)和n型缓冲区域7(缓冲扩散层)。在p型集电极区域8电连接提供集电极电位C的集电极电极12(第二电极)。集电极电极12形成在半导体衬底的第二主表面侧，提供集电极电位C。该集电极电极12的材质为例如铝化合物。n型缓冲区域7比p型集电极区域8更加靠近第一主表面侧形成。n-漂移层1具有比n型缓冲区域7低的杂质浓度，且与n型缓冲区域7邻接而位于比n型缓冲区域7更加靠近第一主表面侧的位置。由p型集电极区域8、n型缓冲区 域7和n-漂移层1构成集电极区域。 
特别是通过设置n型缓冲区域7，与没有n型缓冲区域7的情况相比，主结泄漏特性减少、耐压上升。此外，在断开时的IC的波形中尾电流变少，其结果，切换损耗(EOFF)减少。 
此外，n型缓冲区域7的扩散深度变浅的原因在于在MOS晶体管侧形成杂质扩散区域之后形成n型缓冲区域7。即，其原因在于：为了抑制对MOS晶体管侧的杂质扩散区域的高温热处理产生的负面影响，而在形成n型缓冲区域7时，使用如低温退火技术或者激光退火那样的使局部成为高温的退火技术。 
在本实施方式的半导体装置中，例如反相器连接时，以发射极电位为基准，控制电极的栅极电位G是设定为在截止状态下为-15V、在导通状态下为+15V的脉冲状的控制信号，集电极电极12的集电极电位C为按照栅极电位G而大致设为电源电压与饱和电压之间的电压。 
下面，对本实施方式的制造方法进行说明。 
图2～图11是将本发明实施方式1的半导体装置的制造方法按工序顺序表示的概略剖视图。首先参照图2，在包含n-漂移层1的半导体衬底的第一主表面形成例如峰值浓度为1×1015～1×1018cm-3、相距第一主表面的扩散深度为1.0～4.0μm的p型主体区域2。接着，在第一主表面上形成掩模层31。 
参照图3，对掩模层31进行构图。以该构图后的掩模层31为掩模，通过实施例如离子注入等，在p型主体区域2内的第一主表面形成表面浓度为1.0×1018～1.0×1020cm-3、相距第一主表面的扩散深度为0.3～2.0μm的n型发射极区域3。其后，除去掩模层31。 
参照图4，在第一主表面上，依次形成例如经热氧化而形成的硅氧化膜32和用CVD法形成的硅氧化膜33。该硅氧化膜32、33是通过普通的照相制版技术及蚀刻技术来构图的。以该构图后的硅氧化膜32、33为掩模，对半导体衬底实施各向异性蚀刻。由此，形成穿过n 型发射极区域3和p型主体区域2而达到n-漂移层1的栅极用沟1a。 
参照图5，通过进行各向同性等离子体蚀刻及牺牲氧化等的处理，栅极用沟1a的开口部和底部变成圆形，且栅极用沟1a的侧壁的凹凸被平坦化。此外通过上述的牺牲氧化，在栅极用沟1a的内表面牺牲氧化膜32a形成为与热氧化膜32成一体。如此通过实施各向同性等离子体蚀刻及牺牲氧化，可以提高形成在栅极用沟1a的内表面的栅极绝缘膜的特性。其后，除去氧化膜32、32a、33。 
参照图6，通过上述氧化膜的除去，而露出半导体衬底的第一主表面及栅极用沟1a的内表面。 
参照图7，以沿着栅极用沟1a的内表面及第一主表面的方式，形成例如由硅氧化膜构成的栅极绝缘膜4a。以埋入栅极用沟1a内的方式，在整个表面形成例如由以高浓度导入磷的多晶硅或者对没有导入杂质的多晶硅利用离子注入来导入磷的材料或W(钨)/TiSi2(钛硅化物)等的金属材料构成的导电层5。 
此外作为栅极绝缘膜4a，为了提高作为栅极绝缘膜的特性、可靠度及器件成品率，而优选使用由用CVD法形成的硅氧化膜和经热氧化形成的硅氧化膜或者在硅与氧化硅的界面偏析氮的氮氧化膜构成的叠层结构。 
其后，通过普通的照相制版技术及蚀刻技术，来对导电层5进行构图。 
参照图8，通过该构图，导电层残留在栅极用沟1a内，由此形成栅极电极5a。在此，为了栅极电极5a的低电阻化而在栅极电极5a的表面形成硅化物层(例如TiSi2、COSi等)也可。其后，通过栅极电极5a的上表面的氧化，形成例如由硅氧化膜构成的绝缘膜22A。其后，形成例如第一主表面的表面浓度为1.0×1018～1.0×1020cm-3、相距第一主表面的扩散深度比n型发射极区域3浅的p+杂质扩散区域6。 
参照图9，在第一主表面上依次形成例如由硅酸盐玻璃构成的绝 缘膜9和由用CVD法形成的硅氧化膜构成的绝缘膜22B。用普通的照相制版技术及蚀刻技术在该绝缘膜9、22B形成接触孔9a。 
参照图10，用溅射法形成例如由金属层构成的势垒金属层10。其后，实施灯加热退火(lamp annealing)而在势垒金属层10与半导体衬底的接触部形成硅化物层21a。其后，形成发射极电极11。 
参照图11，研磨半导体衬底的第二主表面侧的n-漂移层1。通过该研磨，按照MOS晶体管的所需的耐压而调整半导体衬底的厚度t1。例如在制造具有600V～6500V的耐压的IGBT时，n-漂移层1的厚度t3(图1)成为50～800μm。经研磨后，为了恢复研磨后的面的结晶性，而进行半导体衬底的第二主表面的蚀刻等。 
然后，用例如离子注入法对半导体衬底的第二主表面注入n型杂质及p型杂质之后，使杂质扩散。或者，在刚注入完n型杂质及p型杂质后，进行与各杂质的注入深度对应的热处理。其结果，形成n型缓冲区域7及p型集电极区域8。进一步形成集电极电极12而完成图1所示的半导体装置。集电极电极12例如由铝或其它的，能得到与p型集电极区域8的欧姆接触性的金属材料构成。 
此外，在本实施方式中，如图11所示在形成发射极电极11之后研磨n-漂移层1的第二主表面，形成n型缓冲区域7及p型集电极区域8也可。此外，如图2所示在形成p型主体区域2之前研磨第二主表面也可。此外，如图9所示在接触孔9a的开口后或者开口前研磨第二主表面，并形成n型缓冲区域7及p型集电极区域8也可。 
在本实施方式中，半导体衬底与集电极电极12的界面上的尖峰密度(由通过形成p型集电极区域8的半导体材料与集电极电极12中的p型集电极区域8侧的金属材料的反应而形成的合金构成的尖峰的密度)为0以上3×108个/cm2以下。 
图12及图13是示意表示形成尖峰的p型集电极区域与集电极电极的界面的状态的图。图12为剖视图，图13为平面图。参照图12及图13，在p型集电极区域8与集电极电极12的界面，通常，形成 有多个尖峰。尖峰指的是用构成集电极电极12的材料与构成p型集电极区域8的材料的合金形成的，具有例如四角锥或八角锥的形状的突起(或凹部)。在此，当集电极电极12由多层膜形成时，尖峰用构成与p型集电极区域8直接接触的层12a的材料与构成p型集电极区域8的材料的合金形成。 
尖峰密度例如用以下的方法来测定。首先，用药液来溶解集电极电极12，从半导体衬底除去。然后，用显微镜观察所露出的半导体衬底的第二主表面，数存在于第二主表面的四角锥或八角锥等的凹部的个数。其结果，将所得的个数除以所观察的面积的值定义为尖峰密度。 
当尖峰密度变大时，在低温(298K以下)下的p型集电极区域8的杂质的电离率(ionization rate)降低，从p型集电极区域8到n型缓冲区域7的载流子(空穴)的有效的注入效率降低。所以，IGBT的JC-VCE特性依赖于尖峰密度。 
通过使尖峰密度在0以上3×108个/cm2以下，能够得到以下的效果。图14是表示本发明实施方式1的集电极/发射极间电压与电流密度的关系的温度依赖性的图。参照图14，VCE(sat)是与任意的额定电流密度对应的发射极/集电极间电压。在298K及398K的温度中，即便尖峰密度在3×108个/cm2以上时或者在3×108个/cm2以下时都成为大致相同的曲线。另一方面，在233K的温度中，尖峰密度为3×108个/cm2以下时的发射极/集电极间电压显著增加。 
图15是表示本发明实施方式1的尖峰密度与导通电压的变化量的关系的图。图15是使p型集电极区域8及n型缓冲区域7的条件(浓度、深度)固定时的结果。此外，图15中的导通电压的变化量ΔVon是从298K中的集电极/发射极间电压VCE(sat)(298K)减去233K中的集电极/发射极间电压VCE(sat)(233K)的值。参照图15，当尖峰密度Dspike为3×108个/cm2以下时，298K中的集电极/发射极间电压VCE(sat)为233K中的集电极/发射极间电压VCE(sat)以上的 值。另一方面，当尖峰密度Dspike超过3×108个/cm2时，298K中的集电极/发射极间电压VCE(sat)为小于233K中的集电极/发射极间电压VCE(sat)的值。 
图16是表示本发明实施方式1的器件的操作温度与集电极/发射极间电压的关系的尖峰密度依赖性的图。参照图16，当尖峰密度Dspike为3×108个/cm2以下时，电压VCE(sat)的温度依赖性为正，而与之相对地，当尖峰密度Dspike为3×108个/cm2以上时，在小于298K的区域中电压VCE(sat)的温度依赖性为负。 
由以上可知，通过如本实施方式那样使半导体衬底与集电极电极12的界面的尖峰密度在0以上3×108个/cm2以下，能够使集电极/发射极间电压VCE的温度依赖性为正。其结果，在使IGBT并行动作时，不会出现对电压VCE低的IGBT的电流集中，能够得到适于并行的动作的半导体装置。 
尖峰密度能够通过例如集电极电极的材质、热处理条件、或集电极电极的膜厚来控制。集电极电极的材质适合Al、AlSi、Ti、及包含金属的硅化物。作为包含金属的硅化物，可举出包含Ti的硅化物、包含Ni的硅化物、或包含Co的硅化物。此外，作为集电极电极的材质，优选例如Al或AlSi等的，在与接触的半导体层(图1中p型集电极区域8)之间显示欧姆电阻性的材料。作为半导体衬底的材质，适合Si、SiC、GaN、或Ge。特别是在使用硅化物作为集电极电极时，在半导体衬底与集电极电极的界面上不存在尖峰。由硅化物构成的集电极电极在由Si、SiC、GaN、或Ge等构成的半导体衬底的第二主表面形成由Ti、Co、或Ni等构成的金属，通过实施热处理而形成。 
此外，集电极电极的膜厚优选在200nm以上。图17是表示本发明实施方式1的集电极电极的膜厚与尖峰密度的关系的图。参照图17，当集电极电极的膜厚在200nm以上时，尖峰密度成为3×108个/cm2以下。另一方面，从制造限度的观点来看，集电极电极的膜厚优选为10000nm以下。 
通过适当地组合如上述那样的，集电极电极的材质、热处理条件、或集电极电极的膜厚，能够使尖峰密度在0以上3×108个/cm2以下。 
此外，本实施方式中示出具有图1所示的结构的IGBT的情形。但是，本发明的半导体装置并不限于图1的结构，包括具有互相对置的第一主表面及第二主表面的半导体衬底和元件即可。该元件具有形成在第一主表面侧的栅极电极、形成在第一主表面侧的第一电极、和与所述第二主表面接触地形成的第二电极。该元件通过施加到栅极电极的电压在沟道产生电场，且通过沟道的电场来控制第一电极与所述第二电极之间的电流。而且，也可以为二极管那样的器件结构。 
(实施方式2) 
图18是沿着图1的XVIII-XVIII线的浓度分布。图19是沿着图1的XIX-XIX线的浓度分布。此外，图18中也一并示出传统的p型杂质或n型杂质的浓度分布。 
参照图18及图19，浓度CS，P是集电极电极12与p型集电极区域8的界面(半导体衬底的第二主表面)上的p型集电极区域8的杂质浓度，浓度CP，P是p型集电极区域8的杂质浓度的最大值。浓度CP，N是n型缓冲区域7的杂质浓度的最大值。浓度Csub是n-漂移层1的杂质浓度。深度Dp是从第二主表面到p型集电极区域8和n型缓冲区域7的接合面为止的深度。深度DP，N是从第二主表面到n型缓冲区域7中的成为浓度CP，N的位置为止的深度。深度DN-是从第二主表面到n型缓冲区域7和n-漂移层1的接合面为止的深度。此外，如后述的图29所示在形成有n型中间层7a的情况下，深度DN是从第二主表面到n型缓冲区域7和n型中间层7a的接合面的深度。τP为p型集电极区域8的载流子寿命，τN为n型缓冲区域7的载流子寿命，τN-为n-漂移层1的载流子寿命。τX为从第二主表面的深度x的位置的载流子寿命。SN为构成n型缓冲区域7的杂质的每单位面积的原子数(atom/cm2)，SN-为构成n-漂移层1的杂质的每单位面积的原子数(atom/cm2)。在所希望区域中的杂质的每单位面积的原子数 是通过在深度方向上对该区域中的杂质浓度剖面全体进行积分来求出的。 
本申请的发明人发现通过将p型集电极区域8与n型缓冲区域7与n-漂移层1的关系设为以下的条件，能够抑制IGBT的异常动作。在此，抑制IGBT的异常动作是指以下的情形。 
a.在298K以下的温度下Jc-VCE特性上不发生快回(snap back)特性。 
b.在298K以下的低温中IGBT也导通。 
c.在具有所希望的耐压的，或398K以上的温度中IGBT不会热逸溃。 
图20是表示本发明实施方式2的CP，P/CP，N与VCE(sat)及断开时的能量损耗EOff的关系的图。Eoff是指切换器件断开时的能量损耗。Vsnap back是指在产生快回特性时的，在图22中所示的点A的集电极/发射极间电压。图21是表示本发明实施方式2的IGBT中的CP，P/CP，N与VCE(sat)及泄漏电流密度JCES的关系的图。泄漏电流密度JCES是指在短路栅极/发射极间的状态下的集电极/发射极间的泄漏电流密度。参照图20及图21，在p型集电极区域8的杂质浓度的最大值相对于n型缓冲区域7的杂质浓度的最大值的比CP，P/CP，N为CP，P/CP，N＜1的情况下，发生快回特性，并且随之产生快回电压Vsnap-back。其结果，如图22所示，在CP，P/CP，N＜1的情况下，对于任意电流密度的VCE(sat)增加。此外，在CP，P/CP，N＞1×103的情况下，JCES增加，发生IGBT的热逸溃。以上可知，为了抑制IGBT的异常动作，优选1≤CP，P/CP，N≤1×103。 
图23是表示本发明实施方式2的SN/SN-与VCE(sat)及击穿电压BVCES的关系的图。击穿电压BVCES是指使集电极/发射极间短路的状态下的集电极/发射极间的击穿电压。参照图23，在构成n型缓冲区域7的杂质的每单位面积的原子数(atom/cm2)相对于构成n-漂移层1的杂质的每单位面积的原子数(atom/cm2)的比SN/SN-为0.05 ≤SN/SN-的情况下，得到较高的击穿电压BVCES。此外，当SN/SN-为SN/SN-≤100时，抑制快回特性，且也将发射极/集电极间电压VCE(sat)抑制得较低。以上可知，为了抑制IGBT的异常动作，并使之可以进行并行动作，优选为0.05≤SN/SN-≤100。 
图24是表示本发明实施方式2的CS，P及CP，P与VCE(sat)的关系的温度依赖性的图。参照图24，在233K、298K及398K中任意温度的情况下，通过设为5×1015≤CS，P；1×1016≤CP，P，大幅降低发射极/集电极间电压VCE(sat)。此外，若考虑制造限度，则优选CS，P≤1.0×1022cm-3；CP，P≤1.0×1022cm-3。 
图25是表示本发明实施方式2的器件的操作温度与VCE(sat)的关系的CS，P及CP，P依赖性的图。图26及图27是表示本发明实施方式2的JC-VCE特性的温度依赖性的图。参照图24～图27，可知在5×1015≤CS，P；1×1016≤CP，P的情况下VCE(sat)的温度依赖性为正。 
由此，为了抑制IGBT的异常动作，优选5×1015≤CS，P；1×1016≤CP，P。 
图28是表示本发明实施方式2中的DP，N或DN-与VCE(sat)及BVCES的关系的图。参照图28，在n型缓冲区域7中从第二主表面到成为浓度CP，N的位置为止的深度DP，N为0.4μm≤DP，N时，或从第二主表面到n型缓冲区域7与n-漂移层1的接合面的深度DN-为0.4μm≤DN-时得到较高的击穿电压BVCES及较低的发射极/集电极间电压VCE(sat)。另一方面，当DP，N＞50μm时或DN-＞50μm时，发生快回特性。 
由此，为了抑制IGBT的异常动作，优选0.4μm≤DP，N≤50μm；0.4μm≤DN-≤50μm。 
图29是沿着图1的XVIII-XVIII线的浓度分布的另一例子。参照图29，集电极区域进一步包括n型中间层7a也可。n型中间层7a的杂质浓度的最大值CP，N*比n型缓冲区域7的杂质浓度的最大值CP，N低，且比n-漂移层1的杂质浓度Csub高。此外n型中间层7a与n型 缓冲区域7及n-漂移层1这两者接触。深度DN是n型缓冲区域7与n型中间层7a的接合面从第二主表面的深度。深度DN*是n型中间层7a和n-漂移层1的接合面从第二主表面的深度。SN*是构成n型中间层7a的杂质的每单位面积的原子数(atom/cm2)。n型中间层7a通过对n型缓冲区域7的一部分注入杂质离子来形成也可。此外，用质子的照射等的方法，通过将生成成为寿命限制器的晶体缺陷的离子对n型缓冲区域7的一部分注入来形成也可。 
图30是表示本发明实施方式2中的SN*/SN与VCE(sat)的关系的图。参照图30，在构成n型中间层7a的杂质的每单位面积的原子数(atom/cm2)相对于构成n型缓冲区域7的杂质的每单位面积的原子数(atom/cm2)的比SN*/SN为0.5＜SN*/SN的情况下，发生快回特性。 
由此，为了抑制IGBT的异常动作，优选为0＜SN*/SN≤0.5。 
图31是表示本发明实施方式2的相距第二主表面的深度x与VCE(sat)的关系的图。图32是表示本发明实施方式2的τx/τN-与VCE(sat)的关系的图。图33是表示一例本发明实施方式2的相距第二主表面的深度x与载流子寿命的关系的图。特别是参照图33，在第二主表面附近的半导体衬底内，进行用于形成p型集电极区域8及n型缓冲区域7的离子注入时被导入缺陷。在形成n型缓冲区域7时需要将杂质注入到比形成p型集电极区域8时更深，因此n型缓冲区域7需要在比p型集电极区域8更高温度下进行退火。其结果，在n型缓冲区域7发生退火导致的热应力，n型缓冲区域7的载流子寿命τ N比p型集电极区域8的载流子寿命τP更低。此外，n型缓冲区域7及p型集电极区域8的载流子寿命比n-漂移层1的载流子寿命τN-更低。 
因此，特别是在相距第二主表面的深度x为0.50μm≤x≤60.0μm的区域中，通过将从第二主表面深度x的位置的载流子寿命τx相对于n-漂移层1的载流子寿命τN-的比τx/τN-设为1×10-6≤τx/τN-≤1，特别是如图31及图32所示，集电极/发射极间电压VCE(sat) 显著减少。 
在此，载流子寿命降低的原因在于：在形成p型集电极区域8及n型缓冲区域7时注入离子之际，有缺陷导入到p型集电极区域8及n型缓冲区域7。为了提高载流子寿命，有效的方法是对导入了缺陷的部分进行退火。下面，示出退火技术与载流子寿命的关系。 
图34是表示本发明实施方式2中的激光退火的输出及扩散炉的温度与载流子寿命的关系的图。参照图34，在用扩散炉进行退火时，若使扩散炉的温度过高则载流子寿命降低。此外，在激光退火技术中用高输出能量进行激光退火时，会引起载流子寿命的降低。此外，激光具有在半导体衬底的内部衰减的性质，因此当从半导体衬底的第二主表面到p型集电极区域8与n型缓冲区域7的接合面为止的深度过深时，需要提高激光退火的输出，难以通过激光退火来提高载流子寿命。考虑这种情况，从半导体衬底的第二主表面到p型集电极区域8与n型缓冲区域7的接合面为止的深度优选为大于0且1.0μm以下。 
图35是表示本发明实施方式2中的离子注入量与载流子激活率、VCE(sat)及BVX的关系的图。参照图35，n型缓冲区域7及p型集电极区域8的各个激活率依赖于n型缓冲区域7及p型集电极区域8的离子注入量或离子的种类等。在图35中，p型集电极区域8中的激活率与n型缓冲区域7中的激活率彼此不同，p型集电极区域8中的激活率比n型缓冲区域7中的激活率更低。由此，IGBT能够正常工作并能提高击穿电压BVCES。特别是，在p型集电极区域8中的激活率大于0且90％以下时，集电极/发射极间电压VCE(sat)大幅减少。 
此外，激活率由以下的公式(1)算出。 
激活率：{(从用SR(扩展电阻：spreading-resistance)测定等方法算出的电阻值得到杂质浓度(cm-3))/(用SIMS(二次离子质谱仪：Secondary Ionization Mass Spectrometer)测定的杂质浓度(cm -3))}×100...(1) 
通过使用上述集电极结构，能够保障正常的IGBT的动作，能够保持高的耐压，并能抑制IGBT的热逸溃。此外，在改善器件特性时在使n-漂移层薄厚化的基础上，能够得到VCE(sat)-EOFF协调(tradeoff)特性的自由度(控制性)。 
(实施方式3) 
为了改善IGBT的重要的器件特性即VCE(sat)-Eoff特性，有效的做法是进行n-漂移层1的薄膜化。但是，本申请的发明人发现如图11所示在研磨半导体衬底的第二主表面的情况下，研磨面的表面粗糙度对IGBT的各种特性产生影响。 
图36是示意表示本发明实施方式3的半导体衬底的第二主表面的放大剖视图。参照图36，本实施方式中规定的中心线平均粗糙度是指JIS(日本工业标准：Japanese Industrial Standard)中规定的中心线平均粗糙度Ra，是从平均线的绝对值偏差的平均值。此外，最大高度是指JIS中规定的最大高度Rmax，是基准长度中的最低的谷底到(高度Hmin)与最大的山顶(高度Hmax)为止的高度(Rmax＝Hmax-Hmin)。 
图37是表示本发明实施方式3中的中心线平均粗糙度及最大高度与破坏强度及载流子寿命的关系的图。参照图37，当0＜Ra≤200nm；0＜Rmax≤2000nm时，能够得到较高的破坏强度及载流子寿命。此外，图38是表示本发明实施方式3中的中心线平均粗糙度及最大高度与JCES及VCE(sat)的关系的图。参照图38，当0＜Ra≤200nm、0＜Rmax≤2000nm时，能够得到较低的集电极/发射极间电压VCE(sat)及较低的泄漏电流密度JCES。 
由此，通过设为0＜Ra≤200nm或0＜Rmax≤2000nm，能够提高IGBT的各种特性。 
(实施方式4) 
在本实施方式中，示出能够得到与通过实施方式1～3的结构而获得的效果相同的效果的MOS晶体管的结构。 
图39是表示本发明实施方式4中的半导体装置的MOS晶体管部分的结构的剖视图。参照图39，本实施方式的MOS晶体管部分的结构D与图1所示的结构C相比，其不同点在于n-漂移层1与p型主体区域2构成pn结的区域附近设有比较高浓度的n型杂质扩散区域14(埋入扩散层)。n型杂质扩散区域14形成在p型主体区域2与n -漂移层1之间。此外，虽然未做图示，但在图39的结构D的下部形成有图1的结构A。 
此外，除此之外的结构与图1所示的结构C的构成大致相同，因此对于相同的构件采用相同的附图标记，并省略其说明。 
设置n型杂质扩散区域14的结构并不限于图39的结构，例如也可以为图40及图41所示的结构。即，在设有发射极沟槽的结构设置n型杂质扩散区域14也可。 
图40是表示本发明实施方式4的半导体装置的变形例的结构的剖视图。参照图40，在该结构E中，在被两个MOS晶体管夹持的区域设有发射极沟槽。发射极沟槽由发射极用沟1b、发射极用绝缘膜4b、和发射极用导电层5b构成。发射极用沟1b穿过p型主体区域2及n型杂质扩散区域14而达到n-漂移层1。发射极用绝缘膜4b形成为沿着该发射极用沟1b的内表面。发射极用导电层5b形成为埋入发射极用沟1b内，与其上层的发射极电极11电连接。形成几个发射极沟槽也可，只要多个沟之中至少一个沟形成栅极沟槽即可。 
在发射极电极11的下层形成有势垒金属层10，在该势垒金属层10与发射极用导电层5b之间形成有硅化物层21b。 
在被两个发射极沟槽夹持的第一主表面形成有用于取得对p型主体区域2的低电阻接触的p+杂质扩散区域6，在其上形成有硅化物层21a。 
在这样的结构中，在n-漂移层1与p型主体区域2构成pn结的区域附近设有比较高浓度的n型杂质扩散区域14。 
此外，除此之外的结构与图39所示的结构D的构成大致相同， 因此对于相同的构件采用相同的附图标记，并省略其说明。 
此外图41所示的结构F与图40所示的结构E相比，其不同点在于：在发射极沟槽的侧壁的第一主表面追加了n型杂质扩散区域3。 
此外除此之外的结构与图39所示的结构E的构成大致相同，因此对于相同的构件采用相同的附图标记，并省略其说明。 
在图40及图41中，对埋入发射极用沟1b内的发射极用导电层5b成为发射极电位的情形进行了说明，但该发射极用导电层5b具有浮动电位也可。以下对其结构进行说明。 
参照图42，埋入发射极用沟1b内的发射极用导电层5b与发射极电极11电性分离，具有浮动的电位。在此情况下，在埋入发射极用沟1b内的发射极用导电层5b上形成有例如由硅氧化膜构成的绝缘膜22A、例如由硅酸盐玻璃构成的绝缘膜9、和例如由硅氧化膜构成的绝缘膜22B。 
此外对于除此之外的结构与图40所示的结构E的构成大致相同，因此对于相同的构件采用相同的附图标记，并省略其说明。 
在本实施方式中所设置的n型杂质扩散区域14是在形成p型主体区域2之前通过离子注入及扩散来形成的。其后，形成p型主体区域2，进一步经过与实施方式1相同的后工序，制造出本实施方式的各种半导体装置(图39～图42)。 
此外，MOS晶体管结构E(图40)、F(图41)、G(图42)的各个结构具有发射极电位或者浮动电位的沟槽，由此比MOS晶体管结构C(图1)、D(图39)更加减少有效的栅极宽度。其结果，结构E、F、G具有流过电流比结构C、D少且抑制饱和电流的效果。 
而且结构E、F、G在比结构D更加低电压/低电流密度的部位上导通(ON)电压变大。此外MOS晶体管结构D中导通电压降低，这是由于即便集电极结构A中n-漂移层1较厚，也具有USP6,040,599所记载的n型杂质扩散区域14产生的载流子蓄积效果的缘故。在MOS晶体管结构D中，即便n-漂移层1比传统结构更厚，也具有 降低导通电压的效果。 
在MOS晶体管结构E、F、G中，由于饱和电流降低的效果，当器件在无负载状态下切换时，能够比传统结构或MOS晶体管结构C、D更长的时间保持任意的电流。即，MOS晶体管结构E、F、G具有抑制器件的饱和电流，且提高抗破坏能力的效果。 
而且，具有降低导通电压的效果的MOS晶体管结构D，在无负载状态下切换时产生振荡现象。但是，MOS晶体管结构E、F、G具有即使存在n型杂质扩散区域14也因存在成为发射极电位或者浮动电位的发射极用导电层5b而防止振荡现象的效果。 
(实施方式5) 
图43～图78是表示得到与实施方式4相同的效果的MOS晶体管结构的各种派生结构的概略剖视图。不管图43～图78所示的哪种结构，都能得到实施方式4所示的MOS晶体管结构产生的效果。 
以下，对图43～图78所示的各MOS晶体管结构进行说明。 
图43所示的结构与图40所示的结构E的构成相比，其不同点在于：在被两个MOS晶体管部夹持的区域设有成为发射极电位的一个发射极沟槽，以及仅在栅极用沟1a的一个侧面形成n型发射极区域3。 
图44所示的结构中，多个发射极用沟1b内埋入一体化的由单一层构成的发射极用导电层5b。此外发射极用导电层5b经由硅化物层21b与势垒金属层10和发射极电极11电连接。该硅化物层21b形成在连接各发射极用沟1b间的电桥上。此外，在形成有硅化物层21b的区域以外的发射极用导电层5b上，形成有绝缘膜22A、9、22B。 
除此之外的结构与上述的图40所示的结构E的构成大致相同，因此对于相同的构件采用相同的附图标记，并省略其说明。 
图45所示的结构与图44所示的结构相比，其不同点在于：在发射极用沟1b的两侧壁的第一主表面追加了n型杂质扩散区域3。 
图46所示的结构与图44的结构相比，其不同点在于：埋入发射 极用沟1b内的发射极用导电层5b成为浮动电位。在此情况下，在发射极用导电层5b的整个面上形成有绝缘膜22A、9、22B，发射极用导电层5b与发射极电极11电性绝缘。 
图47所示的结构与图43所示的结构相比，其不同点在于：在发射极用沟1b的两侧壁的第一主表面追加了n型杂质扩散区域3。 
图48所示的结构与图43所示的结构相比，其不同点在于：发射极用导电层5b的上表面比发射极用沟1b更向上方突出。在此情况下，发射极用导电层5b经由其一部分表面上形成的硅化物层21b而与势垒金属层10及发射极电极11电连接。此外在形成有硅化物层21b的区域以外的发射极用导电层5b上，形成有绝缘膜22A、9、22B。 
图49所示的结构与图48所示的结构相比，其不同点在于：在发射极用沟1b的两侧面的第一主表面追加了n型杂质扩散区域3。 
图50所示的结构与图40所示的结构E的构成相比，其不同点在于：p型主体区域2仅在栅极用沟1a的侧壁附近形成。 
图51所示的结构与图41所示的结构F的构成相比，其不同点在于：p型主体区域2仅在栅极用沟1a的侧壁附近形成。 
图52所示的结构与图50所示的结构相比，其不同点在于：埋入发射极用沟1b内的发射极用导电层5b成为浮动电位。在此情况下，在发射极用导电层5b上形成有绝缘膜22A、9、22B。 
图53所示的结构与图43所示的结构相比，其不同点在于：仅在被两个栅极沟槽夹持的区域形成p型主体区域2。 
图54所示的结构与图44所示的结构相比，其不同点在于：p型主体区域2仅在栅极用沟1a的侧壁附近形成。 
图55所示的结构与图45所示的结构相比，其不同点在于：p型主体区域2仅在栅极用沟1a的侧壁附近形成。 
图56所示的结构与图46所示的结构相比，其不同点在于：p型主体区域2仅在栅极用沟1a的侧壁附近形成。 
图57所示的结构与图53所示的结构相比，其不同点在于：在发 射极用沟1b的两侧壁的第一主表面追加了n型杂质扩散区域3。 
图58所示的结构与图48所示的结构相比，其不同点在于：仅在被两个栅极沟槽夹持的区域形成p型主体区域2。 
图59所示的结构与图49所示的结构相比，其不同点在于：仅在被两个栅极沟槽夹持的区域形成p型主体区域2。 
图60所示的结构为：在图40所示的结构E中存在发射极沟槽的区域不形成沟槽而以使栅极宽度(W)与上述MOS晶体管结构E～G相同的方式形成栅极沟槽的结构，即以使栅极沟槽之间成为发射极电位的方式扩大至任意尺寸的结构。 
在此情况下，在被两个栅极沟槽夹持的第一主表面延伸用于取得与p型主体区域的低电阻接触的p+杂质扩散区域6。以与该p+杂质扩散区域6及n型发射极区域3接触的方式形成硅化物层21a。p+杂质扩散区域6及n型发射极区域3经由该硅化物层21a和势垒金属层10电连接至发射极电极11。 
此外，除此之外的结构与上述的图40的结构大致相同，因此对于相同的构件采用相同的附图标记，并省略其说明。 
图61所示的结构为：在图43中存在发射极沟槽的区域不形成沟槽而以使栅极宽度与上述MOS晶体管结构E～G相同的方式形成栅极沟槽的结构，即以使栅极沟槽之间成为发射极电位的方式扩大至任意尺寸的结构。 
在该结构中p+杂质扩散区域6为取得对p型主体区域的低电阻接触而也在被栅极沟槽夹持的第一主表面延伸。以与该p+杂质扩散区域6及n型发射极区域3接触的方式形成硅化物层21a。p+杂质扩散区域6及n型发射极区域3经由该硅化物层21a和势垒金属层10电连接至发射极电极11。 
此外，除此之外的结构与上述的图43的结构大致相同，因此对于相同的构件采用相同的附图标记，并省略其说明。 
图62所示的结构与图60所示的结构相比，其不同点在于：p型 主体区域2仅在栅极用沟1a的侧壁附近形成。 
图63所示的结构与图61所示的结构相比，其不同点在于：仅在被两个栅极沟槽夹持的区域形成p型主体区域2。 
以上对栅极电极5a的上表面位于栅极用沟1a内的情形进行了说明，但也可以在栅极用沟1a上突出。在图64～图74示出栅极电极5a的上表面在栅极用沟1a的上表面突出的结构。 
图64对应于在图40所示的结构E的构成中栅极电极5a的上表面在栅极用沟1a上突出的结构。图65对应于在图41所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图66对应于在图42所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图67对应于在图43所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图68对应于在图44所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图69对应于在图45所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图70对应于在图46所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图71对应于在图47所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图72对应于在图48所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图73对应于在图49所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。图74对应于在图50所示的结构中栅极电极5a的上表面在栅极用沟1a上突出的结构。此外，在图66所示的结构中，埋入发射极用沟1b内的发射极用导电层5b的上表面也在发射极用沟1b上突出。 
此外，以上对沟槽型栅极结构进行了说明，但平面栅型的IGBT中也能适用实施方式1～4的结构。图75～图78是表示平面栅型IGBT的结构的概略剖视图。 
参照图75，平面栅型IGBT例如在厚度约为50μm以上250μm的半导体衬底形成。例如在浓度为1×1014cm-3的n-漂移层1的第一主表面侧，有选择地形成由p型半导体构成的p型主体区域2。p型主 体区域2具有例如1×1015～1×1018cm-3的浓度，且具有相距第一主表面约1.0～4.0μm的扩散深度。在p型主体区域2内的第一主表面，形成有例如浓度为1×1018～1×1020cm-3以上，且相距第一主表面的扩散深度约为0.3～2.0μm的由n型半导体构成的n型发射极区域3。在该n型发射极区域3的旁边，形成例如以1×1018～1×1020cm-3左右，且相距第一主表面的扩散深度为n型发射极区域3的深度以下的、用于取得对p型主体区域2的低电阻接触的p+杂质扩散区域6。 
以与被n-漂移层1和n型发射极区域3夹持的p型主体区域2对置的方式在第一主表面上隔着栅极绝缘膜4而形成栅极电极5a。 
通过该n-漂移层1、n型发射极区域3、和栅极电极5a，构成以n-漂移层1为漏极、以n型发射极区域3为源极、以夹着栅极绝缘膜4而与栅极电极5a对置的p型主体区域2的部分为沟道的绝缘栅型场效应晶体管部(在此MOS晶体管部)。 
在被两个MOS晶体管部夹持的第一主表面上，形成有成为发射极电位的发射极用导电层5b。在该发射极用导电层5b与栅极电极5a的材质中，采用例如以高浓度导入磷的多晶硅、高熔点金属材料、高熔点金属硅化物或它们的复合膜。 
在第一主表面上形成有绝缘膜9，在该绝缘膜9形成有达到第一主表面的一部分表面的接触孔9a。在该接触孔9a的底部形成有势垒金属层10。提供发射极电位E的发射极电极11经由该势垒金属层10电连接至发射极用导电层5b、p+杂质扩散区域6及n型发射极区域3。 
此外在n-漂移层1的第二主表面侧，依次形成n型缓冲区域7和p型集电极区域8。在p型集电极区域8，电连接提供集电极电位C的集电极电极12。该集电极电极12的材质例如为铝化合物。 
在本实施方式中，半导体衬底与集电极电极12的界面(即，p型集电极区域8与集电极电极12的界面)上的尖峰密度为0以上3×108个/cm2以下。 
此外，对于图75的结构而言，如图76所示追加n型杂质扩散区 域14也可，此外如图77所示省略n型缓冲区域7也可，此外如图78所示追加n型杂质扩散区域14且省略n型缓冲区域7也可。 
(实施方式6) 
在本实施方式中，对图75～图78所示的平面栅型IGBT的其它结构进行说明。图79～图83是表示本发明实施方式6中的平面栅型IGBT的各种结构的概略剖视图。 
参照图79，平面栅型IGBT例如在厚度约为50μm以上800μm的半导体衬底形成。在n-漂移层1的图中左侧的第一主表面，有选择地形成由p型半导体构成的p型主体区域2。p型主体区域2具有例如1×1015～1×1018cm-3的浓度，且具有相距第一主表面约1.0～4.0μm的扩散深度。在p型主体区域2内的第一主表面，形成有例如浓度为1×1018～1×1020cm-3以上，且相距第一主表面的扩散深度约为0.3～2.0μm的由n型半导体构成的n型发射极区域3。在该n型发射极区域3的图中左侧，与n型发射极区域3隔着间隔，形成用于取得对p型主体区域2的低电阻接触的p+杂质扩散区域6。p+杂质扩散区域6例如以1×1018～1×1020cm-3左右，且相距第一主表面的扩散深度为n型发射极区域3的深度以下地形成。 
以与被n-漂移层1与n型发射极区域3夹持的p型主体区域2对置的方式在第一主表面上隔着栅极绝缘膜4形成栅极电极5a。栅极电极5a延伸至图中右端，在图中右侧隔着栅极绝缘膜4而与n-漂移层1对置。 
通过该n-漂移层1、n型发射极区域3、和栅极电极5a，构成以n-漂移层1为漏极、以n型发射极区域3为源极、以夹着栅极绝缘膜4而与栅极电极5a对置的p型主体区域2的部分为沟道的绝缘栅型场效应晶体管部(在此，MOS晶体管)。 
在第一主表面上形成有绝缘膜9及发射极电极11。绝缘膜9覆盖第一主表面上的n型发射极区域3及p型主体区域2和栅极电极5a。发射极电极11覆盖p+杂质扩散区域6和绝缘膜9，对p+杂质扩 散区域6及n型发射极区域3提供发射极电位E。 
此外在n-漂移层1的第二主表面侧，依次形成n型缓冲区域7和p型集电极区域8。在p型集电极区域8电连接提供集电极电位C的集电极电极12。 
在本实施方式中，半导体衬底与集电极电极12的界面(即，p型集电极区域8与集电极电极12的界面)上的尖峰密度为0以上3×108个/cm2以下。 
图80所示的结构与图79的结构相比，其不同点在于：从平面上看在没有形成绝缘膜9的区域中，p型主体区域2更深(更接近第二主表面侧)地形成。这种p型主体区域2是通过增加以绝缘膜9为掩模对第一主表面注入p型杂质的工序来形成的。 
图81所示的结构与图79的结构相比，其不同点在于：以与p型主体区域2的侧面邻接的方式在n-漂移层1内形成n型杂质扩散区域14a。 
图82所示的结构与图81的结构相比，其不同点在于：从平面上看在没有形成绝缘膜9的区域中，p型主体区域2更深(更接近第二主表面侧)地形成。 
图83所示的结构与图81的结构相比，其不同点在于：以与p型主体区域2的底面邻接的方式在n-漂移层1内进一步形成n型杂质扩散区域14a。 
如图81～图83所示的结构那样，通过与p型主体区域2邻接地形成n型杂质扩散区域14a，如图84所示，在IGBT处于导通状态时的发射极侧(第一主表面侧)的载流子浓度增加。其结果，能够提高IGBT的特性。图85是表示形成有n型杂质扩散区域时和没有形成时的，VCE与JC的关系的图。参照图85，在形成有n型杂质扩散区域14a的情况下，针对电流密度JC的发射极/集电极间电压VCE减少。 
图86是表示本发明实施方式6中的SN14a/SN-与VCE(sat)、JC，Break及VG，Break的关系的图。在此，SN14a/SN-是指构成n型杂质扩散区域 14a的杂质的每单位面积的原子数(atom/cm2)SN14a相对于构成n-漂移层1的杂质的每单位面积的原子数(atorn/cm2)SN-的比。JC，Break是指在RBSOA(反向偏置安全工作区：Reverse Bias Safety OperationArea)模式下可以截断器件的电流密度，VG，Break是指在SCSOA(短路安全工作区：Short Circuit Safe Operation Area)模式下可以截断器件的栅极电压。参照图86，在0＜SN14a/SN-≤20的情况下，能得到较高的截断性能，且能得到较低的集电极/发射极间电压VCE(sat)。因而，在确保RBSOA及SCSOA的基础上为了减少导通电压，n型杂质扩散区域14a最好满足0＜SN14a/SN-≤20。 
(实施方式7) 
图87是表示本发明实施方式7的半导体装置的布局的平面图。图88是沿着图87的LXXXVIII-LXVIII线的剖视图，图89是沿着图87的LXXXIX-LXXXIX线的剖视图。图90是沿着图88的XC-XC线的杂质浓度分布。此外，图87中用斜线表示的部分为形成有p型杂质扩散区域41的区域。此外，在图87中仅示出沿着一个栅极电极布线11a而形成的栅极用沟1a(图中虚线)，但实际上沿着各个栅极电极布线11a而形成多个栅极用沟1a(或者发射极用沟1b)。参照图87～图90，对本实施方式的IGBT的结构进行说明。 
特别是参照图87，发射极电极11和栅极电极布线11a在图中横向交互地配置，且沿着图中纵向延伸。在芯片中央部的栅极电极布线11a的图中下方端部，设有用于与其它布线电连接的栅极焊盘28。此外，多个栅极用沟1a的各栅极用沟在栅极电极布线11a的正下方中，沿着栅极电极布线11a的延伸方向而在图中纵向排列。多个栅极用沟1a的各栅极用沟，沿着其长方形的平面形状的短边的延伸方向(图中纵向)排列。在图中纵向上邻接的各栅极用沟1a之间，形成有p型主体区域2及n型杂质扩散区域14。此外，在图中横向上邻接的各发射极电极11之间(即，栅极用沟1a的端部)，形成有p型杂质扩散区域41(阱层)。p型杂质扩散区域41在栅极电极布线11a的 正下方中，沿着发射极电极11而在图中纵向延伸。 
特别是参照图88，n型杂质扩散区域14形成在p型主体区域2与n-漂移层1之间。如图90所示，n型杂质扩散区域14，具有比n -漂移层1的杂质浓度高的杂质浓度。当存在n型杂质扩散区域14时，使栅极用沟1a及发射极用沟1b(例如图40)中的至少任一沟，比n型杂质扩散区域14中杂质浓度为1×1016cm-3的位置更向第二主表面侧突出，从而可以保持较高的耐压(BVCES)。图88所示的结构实质上与图39所示的结构D的结构相同。 
特别是参照图89，埋入栅极用沟1a内的栅极电极5a也在栅极用沟1a外部的第一主表面上延伸，在其延伸的部分中与栅极电极布线11a电连接。在栅极电极布线11a的下层置有势垒金属层10，并且在势垒金属层10与栅极电极5a接触的区域形成有硅化物层21a。在栅极电极布线11a及发射极电极11上形成有钝化膜15。p型杂质扩散区域41达到比栅极用沟1a深的位置(第二主表面侧)。 
此外，在图87中示出的沟是全部埋入栅极电极5a的栅极用沟1a，在这些沟之中至少一个沟为栅极用沟既可，其它的沟例如可以为发射极用沟。 
在此，参照图88，将栅极用沟1a与邻接的其它沟(图中右侧的栅极用沟1a)的节距规定为节距X。此外，将从半导体衬底的第一主表面到构成栅极沟槽的栅极用沟1a的底部为止的深度规定为深度Y。此外，将相距p型主体区域2与n型杂质扩散区域14的接合面(在没有形成n型杂质扩散区域14的情况下，p型主体区域2与n-漂移层1的接合面)的栅极用沟1a的突出量规定为突出量DT。进而参照图89，将从p型杂质扩散区域41与n-漂移层1的接合面到栅极用沟1a的底部为止的距离(深度)规定为深度DT，Pwell。 
本申请的发明人发现在沟槽型栅极结构的IGBT中，通过按以下的条件设计栅极用沟槽，能够提高IGBT的耐压(击穿电压)。 
图91是表示本发明实施方式7中的Y/X与BVCES的关系的图。 参照图91，在从半导体衬底的第一主表面到构成栅极沟槽的栅极用沟1a的底部为止的深度Y大于栅极用沟1a与邻接的其它沟的节距时(即1.0≤Y/X时)，得到较高的击穿电压BVCES。 
图92是表示本发明实施方式7中的DT与BVCES的关系、以及DT与EP/CS或EP/N-的关系的图。在此EP/CS是指在p型主体区域2与n型杂质扩散区域14的接合面上的电场强度，EP/N-是指没有形成n型杂质扩散区域14时的p型主体区域2和n-漂移层1的接合面上的电场强度。参照图92，在栅极用沟1a从p型主体区域2与n型杂质扩散区域14的接合面的突出量DT为1.0μm≤DT时，电场强度EP/CS或EP/N-减少，且得到较高的击穿电压BVCES。 
图93是表示本发明实施方式7中的DT，Pwell与BVCES及ΔBVCES的关系的图。在此ΔBVCES是指从在将栅极电位设为0V(与发射极电位相同电位)时的BVCES减去在将栅极电位设为-20V时的BVCES的值。参照图93，在从栅极用沟1a的底面到p型杂质扩散区域41的底面(p型杂质扩散区域41与n-漂移层1的接合面)为止的深度DT，Pwell为DT，Pwell≤1.0μm时，得到较高的击穿电压BVCES，且击穿电压的变动量ΔBVCES也被抑制得较低。 
通过以上构成，以满足1.0≤Y/X、1.0μm≤DT、或0＜DT，Pwell≤1.0μm的条件的方式制造栅极用沟1a、发射极用沟1b，由此能够提高IGBT的耐压。 
此外，在图88中，对n型杂质扩散区域14形成在各栅极用沟1a之间整个区域的结构进行了说明，但n型杂质扩散区域14也可以如以下的图94及图95所示，仅在多个沟之间的一部分形成。 
图94及图95是表示本发明实施方式7中的沟槽栅型IGBT的各种结构的概略剖视图。在图94所示的结构中，n型杂质扩散区域14仅在栅极沟槽的周围形成。n型杂质扩散区域14形成为与栅极用沟1a接触，且不与发射极用沟1b接触。另一方面，在图95所示的结构中，n型杂质扩散区域14仅在发射极沟槽的周围形成。n型杂质扩 散区域14形成为与两个发射极用沟1b的各发射极用沟接触，且不与栅极用沟1a接触。 
此外，除此之外的结构与图40所示的结构E的构成大致相同，所以对相同的构件采用相同的附图标记，并省略其说明。 
本申请的发明人发现通过控制n型杂质扩散区域14的宽度及相距发射极用沟1b的距离，能够减少集电极/发射极间电压，并能提高破坏能量。 
图96是表示WCS及XCS与VCE及ESC的关系的图。在此，WCS是从平面上看时的，存在于发射极用沟1b的周围的区域上的n型杂质扩散区域14的宽度，XCS是从发射极用沟1b到n型杂质扩散区域14的端部为止的距离。参照图96，在n型杂质扩散区域14的宽度WCS为6μm≤WCS≤9μm时，或者从发射极用沟1b到n型杂质扩散区域14的端部为止的距离XCS为0.5μm≤XCS≤2μm时，集电极/发射极间电压VCE减少，且得到较高的短路时的破坏能量ESC。 
图97是表示本发明实施方式7中的半导体装置的n型发射极区域3及p+杂质扩散区域6的平面布局的图。参照图97，栅极电极5a及发射极用导电层5b的各部分在图中纵向延伸，在栅极电极5a与发射极用导电层5b之间，以及各发射极用导电层5b之间形成有n型发射极区域3。并且，n型发射极区域3在图中纵向延伸，在被n型发射极区域3夹持的区域周期性地形成有p+杂质扩散区域6。此外，如图98所示，n型发射极区域3和p+杂质扩散区域6沿着栅极电极5a或发射极用导电层5b的延伸方向(图中纵向)交互地形成也可。 
在此，如图97及图98所示，将沿着栅极电极5a的延伸方向的n型发射极区域3的宽度规定为WSO，并将沿着栅极电极5a的延伸方向的p+杂质扩散区域6的宽度规定为WPC。本申请的发明人，发现通过控制WSO与WPC的关系，能够减少集电极/发射极间电压，并提高破坏能量。 
图99是表示本发明实施方式7中的α与VCE(sat)及ESC的关系 的图。α(％)是定义为α＝(WSO/WSO+WPC)×100的值。参照图99，在α为8.0％≤α≤20.0％范围的情况下，得到较低的集电极/发射极间电压VCE(sat)，并且得到较高的破坏能量ESC。 
(实施方式8) 
图100是示意表示本发明实施方式8中的栅极焊盘的平面布局的图。参照图100，在本实施方式中，栅极电极布线11a(图87)的电流路径的一部分由具有局部较高的电阻的电阻体28a形成。在图100中，用于电连接布线(表面栅极布线)与栅极电极布线11a的栅极焊盘28的一部分由电阻体28a形成。电阻体28a的各电阻体在设于栅极焊盘28的中央部的开口部中，以互相对置的方式突出。电阻体28a也可以具有例如与图1或图75所示的栅极电极5a相同的结构。 
图101及图102是用于说明栅极电压的振荡现象的图。在沟槽栅结构的IGBT或MOS晶体管等中，如果切换速度变快，则在如图101所示的电流Ic发生变动时，集电极/发射极间电压VCE振荡。该原因在于成为会使器件振荡的LCR电路常数。因此，通过设置电阻体28a，成为使器件难以振荡的LCR电路常数。其结果，如图102所示，能够抑制栅极电压Vge的振荡现象。 
(实施方式9) 
为了提高IGBT的VCE(sat)-EOFF特性，有效的做法是减薄n-漂移层1的厚度，但减薄n-漂移层160厚度时，难以实现高耐压。因此本申请的发明人着眼于p型主体区域2和n型杂质扩散区域14的接合面的电场强度EP/CS(在没有形成n型杂质扩散区域14的情况下p型主体区域2与n-漂移层1的接合面的电场强度EP/N-)，与n型缓冲区域7和n-漂移层1的接合面的电场强度EN/N-的关系，发现能够提高IGBT的耐压。 
图103是示意表示本发明实施方式9中的IGBT的主结上被施加比击穿电压稍低的反向偏压时沿着图1的XIX-XIX线的电场强度分布的图。图104是表示本发明实施方式9中的接合面的电场强度与击 穿电压的关系的图。 
参照图103，在IGBT的主结上被施加比击穿电压稍低的反向偏压时的半导体内的电场，在从半导体衬底的第一主表面到p型主体区域2与n-漂移层1的接合面为止的区域中急剧增加，然后，在n-漂移层1内缓慢地减少，在n-漂移层1与n型缓冲区域7中急剧地减少。此外，在p型主体区域2及n型缓冲区域7内电场成为0。参照图104，当n-漂移层1与p型主体区域2的接合面的电场强度EP/N-为0＜EP/N-≤3.0×1015(V/cm)时，得到较高的击穿电压BVCES。此外，当n型缓冲区域7与n-漂移层1的接合面的电场强度EN/N-为2.0×1014≤EN/N-(V/cm)时，得到较高的击穿电压BVCES。EN/N最好在EP/N以下。 
此外，在实施方式1～8中说明的结构或数值范围能够适当地进行组合。 
以上公开的实施方式在所有方面都只是示例，应当认为并不是本发明的限制。本发明的范围并不是以上的实施方式，由权利要求所表示，将涵盖与权利要求均等的含义及范围内的所有修正或变形。 
产业上的利用可能性 
本发明适合作为适于并行动作的高耐压半导体装置，特别是适合作为具备IGBT的半导体装置。 

Claims (61)

1.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
在所述第二电极(12)与所述集电极扩散层(8)的界面上的所述集电极扩散层的杂质浓度(CS，P)为5.0×1015cm-3以上1.0×1022cm-3以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
2.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
所述集电极扩散层(8)的杂质浓度的最大值(CP，P)为1.0×1016cm-3以上1.0×1022cm-3以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
3.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
从所述第二主表面到所述集电极扩散层(8)与所述缓冲扩散层(7)的接合面为止的深度(Dp)大于0且1.0μm以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
4.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
所述缓冲扩散层(7)的载流子寿命(τN)比所述集电极扩散层(8)的载流子寿命(τP)低，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
5.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
6.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，所述集电极扩散层(8)的激活率比所述缓冲扩散层(7)的激活率低，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
7.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
所述集电极扩散层(8)的激活率大于0且90％以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
8.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
从所述第二主表面到所述缓冲扩散层(7)的杂质浓度为最大值的位置为止的深度(DP，N)为0.40μm以上50μm以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
9.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
所述集电极扩散层(8)的杂质浓度的最大值(CP，P)相对于所述缓冲扩散层(7)的杂质浓度的最大值(CP，N)的比(CP，P/CP，N)为1.0以上1.0×103以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
10.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)和比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)，
所述集电极区域还具有第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层(7)低的杂质浓度，且在比所述缓冲扩散层更加靠近第一主表面侧形成，
所述集电极区域还具有第二导电型的中间层(7a)，所述中间层具有比所述缓冲扩散层(7)低的杂质浓度，且与所述缓冲扩散层和所述漂移扩散层(1)接触地形成，
构成所述中间层的杂质的每单位面积的原子数(SN*)相对于构成所述缓冲扩散层的杂质的每单位面积的原子数(SN)的比大于0且0.50以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
11.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
所述第二主表面的中心线平均粗糙度(Ra)大于0且200nm以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
12.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
所述第二主表面的最大高度(Rmax)大于0且2000nm以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
13.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
14.如权利要求13所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有多个沟(1a、1b)，所述栅极用沟(1a)是所述多个沟中的至少一个，
从所述第一主表面到所述栅极用沟的底部为止的深度(Y)相对于所述栅极用沟与邻接的其它沟(1a、1b)的节距(X)的比(Y/X)为1.0以上。
15.如权利要求13所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有多个沟(1a、1b)，且所述多个沟的各沟从平面上看沿一个方向排列，且所述栅极用沟(1a)是所述多个沟中的至少一个，
还具有第一导电型的阱层(41)，其与所述多个沟的各沟邻接而形成在所述第一主表面，且从平面上看沿所述一个方向延伸，且形成得比所述多个沟的各沟更深，
从所述栅极用沟的底面到所述阱层的底部为止的深度(DT，Pwell)大于0且1.0μm以下。
16.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
还包括成为所述沟道的第一导电型的主体扩散层(2)；以及
在所述主体扩散层与所述漂移扩散层(1)之间形成的第二导电型的埋入扩散层(14、14a)，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
17.如权利要求16所述的半导体装置，其中在所述半导体衬底的所述第一主表面形成有沟(1a、1b)，所述沟比所述埋入扩散层(14)的杂质浓度为1×1016cm-3的位置更向第二主表面侧突出。
18.如权利要求16所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)及发射极用沟(1b)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)，且在所述发射极用沟(1b)内埋入有成为发射极电位的导电层(5b)，
所述埋入扩散层(14)形成为与所述发射极用沟接触，且不与栅极用沟接触。
19.如权利要求18所述的半导体装置，其中所述埋入扩散层(14)在存在于所述发射极用沟(1b)的周围的区域中，从平面上看具有6.0μm以上9μm以下的宽度(WCS)。
20.如权利要求18所述的半导体装置，其中从所述发射极用沟(1b)到所述埋入扩散层(14)的端部为止的距离(XCS)为0.5μm以上2μm以下。
21.如权利要求16所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)及发射极用沟(1b)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)，且在所述发射极用沟(1b)内埋入有成为发射极电位的导电层(5b)，
所述埋入扩散层(14)形成为与所述栅极用沟接触，且不与发射极用沟接触。
22.如权利要求16所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有多个沟(1a、1b)，且所述多个沟的各沟从平面上看沿一个方向排列，
所述埋入扩散层(14)从平面上看仅在被所述沟的各沟夹着的区域形成。
23.如权利要求22所述的半导体装置，其中，
还具有第一导电型的阱层(41)，其在所述多个沟的各沟的排列方向上邻接地形成在所述第一主表面，且从平面上看沿所述一个方向延伸，且形成得比所述多个沟(1a、1b)的各沟深，
所述阱层形成得比所述埋入扩散层(14)深。
24.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
还包括：
形成在所述第一主表面且与所述第一电极(11)接触的第一导电型的第一发射极扩散层(6)；以及
形成在所述第一主表面且与所述第一电极及所述第一发射极扩散层接触的第二导电型的第二发射极扩散层(3)，
所述第二发射极扩散层的宽度(WSO)相对于沿着所述栅极电极(5a)的延伸方向的第一发射极扩散层的宽度(WPC)与沿着所述栅极电极的延伸方向的第二发射极扩散层的宽度(WSO)之和的比(WSO/WSO+WPC)为0.08以上0.20以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
25.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
电信号穿过具有局部高的电阻值的电阻体(28a)而传达至所述栅极电极(5a)，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
26.如权利要求25所述的半导体装置，其中所述电阻体(28a)具有与所述栅极电极(5a)相同的结构。
27.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还包括：
形成在所述第二主表面的集电极区域(1、7、8、14)；以及
与所述集电极区域接触且成为所述沟道的第一导电型的主体扩散层(2)，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
对所述元件施加了反向电压时的所述漂移扩散层与所述主体扩散层的接合面的电场强度(EP/N-)大于0且3.0×105V/cm以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
28.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还包括：
形成在所述第二主表面的集电极区域(1、7、8、14)；以及
与所述集电极区域接触且成为所述沟道的第一导电型的主体扩散层(2)，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而比所述缓冲扩散层更加靠近第一主表面侧形成，
在对所述元件施加反向电压时的所述缓冲扩散层与所述漂移扩散层的接合面的电场强度(EN/N-)为2.0×104V/cm以上且所述漂移扩散层与所述主体扩散层的接合面的电场强度(EP/N-)以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
29.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备：
形成在所述第二主表面的集电极区域；
与所述集电极区域接触且成为所述沟道的第一导电型的主体扩散层(2)，
所述集电极区域具有与所述第二电极接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而在比所述缓冲扩散层更加靠近第一主表面侧形成，
在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)，
从所述主体扩散层的底部起的所述栅极用沟的突出量(DT)为1.0μm以上且达到所述第二主表面的深度以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
30.一种半导体装置，其中包括：
半导体衬底，具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还包括：
形成在所述第二主表面的集电极区域；
与所述集电极区域接触且成为所述沟道的第一导电型的主体扩散层(2)；以及
从平面上看与所述主体扩散层的侧面邻接地形成的第二导电型的埋入扩散层(14a)，
所述集电极区域具有与所述埋入扩散层和所述主体扩散层邻接的第一导电型的漂移扩散层(1)，在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-低。
31.如权利要求30所述的半导体装置，其中，
构成所述埋入扩散层的杂质的每单位面积的原子数(SN14a)相对于构成所述漂移扩散层的杂质的每单位面积的原子数(SN-)的比(SN14a/SN-)为大于0且20以下。
32.一种半导体装置，其中包括：
半导体衬底，其具有互相对置的第一主表面及第二主表面；以及
元件，该元件具有形成在所述第一主表面侧的栅极电极(5a)、形成在所述第一主表面侧的第一电极(11)、及与所述第二主表面接触地形成的第二电极(12)，
所述元件通过施加到所述栅极电极的电压在沟道产生电场，且通过所述沟道的电场来控制所述第一电极与所述第二电极之间的电流，
还具备形成在所述第二主表面的集电极区域，
所述集电极区域具有与所述第二电极(12)接触的第一导电型的集电极扩散层(8)、比所述集电极扩散层更加靠近所述第一主表面侧形成的第二导电型的缓冲扩散层(7)、及第二导电型的漂移扩散层(1)，所述漂移扩散层具有比所述缓冲扩散层低的杂质浓度，且与所述缓冲扩散层邻接而比所述缓冲扩散层更加靠近第一主表面侧形成，
构成所述缓冲扩散层的杂质的每单位面积的原子数(SN)相对于构成所述漂移扩散层的杂质的每单位面积的原子数(SN-)的比为0.05以上100以下，
在相距所述第二主表面0.50μm以上60.0μm以下的深度的范围内的载流子寿命(τx)比所述漂移扩散层(1)的载流子寿命(τN-)低。
33.如权利要求32所述的半导体装置，其中在所述第二电极(12)与所述集电极扩散层(8)的界面的所述集电极扩散层的杂质浓度(CS，P)为5.0×1015cm-3以上1.0×1021cm-3以下。
34.如权利要求32所述的半导体装置，其中所述集电极扩散层(8)的杂质浓度的最大值(CP，P)为1.0×1016cm-3以上1.0×1021cm-3以下。
35.如权利要求32所述的半导体装置，其中从所述第二主表面到所述集电极扩散层(8)与所述缓冲扩散层(7)的接合面为止的深度(Dp)大于0且1.0μm以下。
36.如权利要求32所述的半导体装置，其中所述缓冲扩散层(7)的载流子寿命(τN)比所述集电极扩散层(8)的载流子寿命(τP)低。
37.如权利要求32所述的半导体装置，其中所述集电极扩散层(8)的激活率比所述缓冲扩散层(7)的激活率低。
38.如权利要求32所述的半导体装置，其中所述集电极扩散层(8)的激活率大于0且90％以下。
39.如权利要求32所述的半导体装置，其中从所述第二主表面到所述缓冲扩散层(7)的杂质浓度成为最大值的位置为止的深度(DP，N)为0.40μm以上50μm以下。
40.如权利要求32所述的半导体装置，其中所述集电极扩散层(8)的杂质浓度的最大值(CP，P)相对于所述缓冲扩散层(7)的杂质浓度的最大值(CP，N)的比(CP，P/CP，N)为1.0以上1.0×103以下。
41.如权利要求32所述的半导体装置，其中所述第二主表面的中心线平均粗糙度(Ra)大于0且200nm以下。
42.如权利要求32所述的半导体装置，其中所述第二主表面的最大高度(Rmax)大于0且2000nm以下。
43.如权利要求32所述的半导体装置，其中在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)。
44.如权利要求43所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有多个沟(1a、1b)，所述栅极用沟(1a)为所述多个沟中的至少一个，
从所述第一主表面到所述栅极用沟的底部为止的深度(Y)相对于所述栅极用沟与邻接的其它沟(1a、1b)的节距(X)的比(Y/X)为1.0以上。
45.如权利要求43所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有多个沟(1a、1b)，且所述多个沟的各沟从平面上看沿一个方向排列，且所述栅极用沟(1a)为所述多个沟中的至少一个，
还具备第一导电型的阱层(41)，其与所述多个沟的各沟邻接地形成在所述第一主表面，且从平面上看沿所述一个方向延伸，且形成得比所述多个沟的各沟更深，
从所述栅极用沟的底面到所述阱层的底部为止的深度(DT，Pwell)大于0且1.0μm以下。
46.如权利要求32所述的半导体装置，其中，还包括：
成为所述沟道的第一导电型的主体扩散层(2)；以及
在所述主体扩散层与所述漂移扩散层(1)之间形成的第二导电型的埋入扩散层(14、14a)。
47.如权利要求46所述的半导体装置，其中在所述半导体衬底的所述第一主表面形成有沟(1a、1b)，所述沟比所述埋入扩散层(14)的杂质浓度为1×1016cm-3的位置更向第二主表面侧突出。
48.如权利要求46所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)及发射极用沟(1b)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)，且在所述发射极用沟(1b)内埋入有成为发射极电位的导电层(5b)，
所述埋入扩散层(14)形成为与所述发射极用沟接触，且不与栅极用沟接触。
49.如权利要求48所述的半导体装置，其中所述埋入扩散层(14)在存在于所述发射极用沟(1b)的周围的区域中，从平面上看具有6.0μm以上9μm以下的宽度(WCS)。
50.如权利要求48所述的半导体装置，其中从所述发射极用沟(1b)到所述埋入扩散层(14)的端部为止的距离(XCS)为0.5μm以上2μm以下。
51.如权利要求46所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)及发射极用沟(1b)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)，且在所述发射极用沟(1b)内埋入有成为发射极电位的导电层(5b)，
所述埋入扩散层(14)形成为与所述栅极用沟接触，且不与发射极用沟接触。
52.如权利要求46所述的半导体装置，其中，
在所述半导体衬底的所述第一主表面形成有多个沟(1a、1b)，且所述多个沟的各沟从平面上看沿一个方向排列，
所述埋入扩散层(14)从平面上看仅在被所述沟的各沟夹着的区域形成。
53.如权利要求52所述的半导体装置，其中，
还具备第一导电型的阱层(41)，其在所述多个沟的各沟的排列方向上邻接地形成在所述第一主表面，且从平面上看沿所述一个方向延伸，且形成得比所述多个沟(1a、1b)的各沟更深，
所述阱层形成得比所述埋入扩散层(14)更深。
54.如权利要求32所述的半导体装置，其中，还包括：
形成在所述第一主表面且与所述第一电极(11)接触的第一导电型的第一发射极扩散层(6)；以及
形成在所述所述第一主表面且与所述第一电极及所述第一发射极扩散层接触的第二导电型的第二发射极扩散层(3)，
所述第二发射极扩散层的宽度(WSO)相对于沿着所述栅极电极(5a)的延伸方向的第一发射极扩散层的宽度(WPC)与沿着所述栅极电极的延伸方向的第二发射极扩散层的宽度(WSO)之和的比(WSO/WSO+WPC)为0.08以上0.20以下。
55.如权利要求32所述的半导体装置，其中电信号穿过具有局部高的电阻值的电阻体(28a)传达至所述栅极电极(5a)。
56.如权利要求55所述的半导体装置，其中所述电阻体(28a)具有与所述栅极电极(5a)相同的结构。
57.如权利要求32所述的半导体装置，其中，
还具备与所述集电极区域接触且成为所述沟道的第一导电型的主体扩散层(2)，
对所述元件施加反向电压时的所述漂移扩散层与所述主体扩散层的接合面的电场强度(EP/N-)大于0且3.0×105V/cm以下。
58.如权利要求32所述的半导体装置，其中，
还具备与所述集电极区域接触且成为所述沟道的第一导电型的主体扩散层(2)，
对所述元件施加反向电压时的所述缓冲扩散层与所述漂移扩散层的接合面的电场强度(EN/N-)为2.0×104V/cm以上且所述漂移扩散层与所述主体扩散层的接合面的电场强度(EP/N-)以下。
59.如权利要求32所述的半导体装置，其中，
还具备成为所述沟道的第一导电型的主体扩散层(2)，
在所述半导体衬底的所述第一主表面形成有栅极用沟(1a)，在所述栅极用沟(1a)内埋入有所述栅极电极(5a)，
所述栅极用沟从所述主体扩散层的底部的突出量(DT)为1.0μm以上且达到所述第二主表面的深度以下。
60.如权利要求32所述的半导体装置，其中，还包括：
成为所述沟道的第一导电型的主体扩散层(2)；以及
从平面上看与所述主体扩散层的侧面邻接而形成的第二导电型的埋入扩散层(14a)。
61.如权利要求60所述的半导体装置，其中构成所述埋入扩散层的杂质的每单位面积的原子数(SN14a)相对于构成所述漂移扩散层的杂质的每单位面积的原子数(SN-)的比(SN14/SN-)为大于0且20以下。
CN200880128558.0A 2008-03-31 2008-03-31 半导体装置 Active CN101983431B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056306 WO2009122486A1 (ja) 2008-03-31 2008-03-31 半導体装置

Publications (2)

Publication Number Publication Date
CN101983431A CN101983431A (zh) 2011-03-02
CN101983431B true CN101983431B (zh) 2014-02-19

Family

ID=41134907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880128558.0A Active CN101983431B (zh) 2008-03-31 2008-03-31 半导体装置

Country Status (6)

Country Link
US (2) US8507945B2 (zh)
JP (1) JPWO2009122486A1 (zh)
KR (2) KR101191281B1 (zh)
CN (1) CN101983431B (zh)
DE (1) DE112008003787B4 (zh)
WO (1) WO2009122486A1 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054624A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
KR101244004B1 (ko) * 2011-03-25 2013-03-14 주식회사 케이이씨 전력 반도체 소자
JP6026528B2 (ja) 2011-07-14 2016-11-16 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型バイポーラトランジスタ
CN102891082B (zh) * 2011-07-18 2015-09-23 中国科学院微电子研究所 绝缘栅双极晶体管及其制作方法
AU2011377785B2 (en) * 2011-09-28 2014-11-06 Toyota Jidosha Kabushiki Kaisha IGBT and manufacturing method therefor
CN103151251B (zh) * 2011-12-07 2016-06-01 无锡华润华晶微电子有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
EP2637210A1 (en) * 2012-03-05 2013-09-11 ABB Technology AG Power semiconductor device and method for manufacturing thereof
KR101301414B1 (ko) * 2012-07-16 2013-08-28 삼성전기주식회사 반도체 소자 및 반도체 소자 제조 방법
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
DE102012109142B4 (de) 2012-09-27 2019-04-25 Osram Oled Gmbh Verfahren zum Herstellen eines passiven elektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Baugruppe
KR101799258B1 (ko) 2012-10-02 2017-11-20 미쓰비시덴키 가부시키가이샤 반도체장치 및 반도체장치의 제조방법
CN102956638B (zh) * 2012-11-13 2015-04-15 清华大学 连体igbt器件及其加工方法
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US9312372B2 (en) * 2013-02-13 2016-04-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2014125584A1 (ja) * 2013-02-13 2014-08-21 トヨタ自動車株式会社 半導体装置
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
CN104377130B (zh) * 2013-08-16 2017-12-05 上海华虹宏力半导体制造有限公司 成长高可靠性igbt金属连接的方法
WO2015049788A1 (ja) * 2013-10-04 2015-04-09 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換器
EP3075011B1 (en) 2013-11-29 2018-02-28 ABB Schweiz AG Insulated gate bipolar transistor
DE112014003712T5 (de) 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9240450B2 (en) * 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
JP2015170654A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6304878B2 (ja) 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016058428A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体装置
JP6402773B2 (ja) 2014-09-08 2018-10-10 富士電機株式会社 半導体装置及びその製造方法
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
US9954132B2 (en) * 2014-10-29 2018-04-24 General Electric Company Systems and methods for detectors having improved internal electrical fields
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
WO2016133027A1 (ja) * 2015-02-16 2016-08-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9634129B2 (en) * 2015-06-02 2017-04-25 Semiconductor Component Industries, Llc Insulated gate bipolar transistor (IGBT) and related methods
JP6584893B2 (ja) * 2015-09-25 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6660611B2 (ja) * 2016-01-15 2020-03-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP6507112B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
WO2018147466A1 (ja) * 2017-02-13 2018-08-16 富士電機株式会社 半導体装置
DE102017202810A1 (de) 2017-02-21 2018-08-23 Bayerische Motoren Werke Aktiengesellschaft Steuereinheit und Verfahren zur Steuerung der Kühlung einer Schalt-Komponente
JP6750590B2 (ja) * 2017-09-27 2020-09-02 株式会社デンソー 炭化珪素半導体装置
DE102017129955B4 (de) 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
JP7119449B2 (ja) * 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
CN109449202B (zh) * 2018-10-30 2021-10-22 广州工商学院 一种逆导双极型晶体管
CN109545839B (zh) * 2018-11-12 2021-08-24 东南大学 一种双向耐压vdmos器件
US11469316B2 (en) * 2019-06-24 2022-10-11 Fuji Electric Co., Ltd. Semiconductor device
GB2587645B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device having a gate electrode formed in a trench structure
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881612A (zh) * 1997-07-11 2006-12-20 三菱电机株式会社 具有槽型结构的半导体器件及其制造方法
CN1885507A (zh) * 2005-06-20 2006-12-27 富士电机电子设备技术株式会社 生产半导体器件的方法
CN101090133A (zh) * 2006-06-12 2007-12-19 丰田自动车株式会社 半导体器件及其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837033B2 (ja) 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JP3458590B2 (ja) 1996-03-27 2003-10-20 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
KR100223198B1 (ko) * 1996-04-11 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
JP3523056B2 (ja) 1998-03-23 2004-04-26 株式会社東芝 半導体装置
JP3924975B2 (ja) * 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
EP1089343A3 (en) * 1999-09-30 2003-12-17 Kabushiki Kaisha Toshiba Semiconductor device with trench gate
US6838735B1 (en) * 2000-02-24 2005-01-04 International Rectifier Corporation Trench FET with non overlapping poly and remote contact therefor
US6312993B1 (en) * 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP4031209B2 (ja) * 2000-03-14 2008-01-09 株式会社東芝 半導体装置
JP4460741B2 (ja) * 2000-09-27 2010-05-12 株式会社東芝 電力用半導体素子及びその製造方法
US6399998B1 (en) * 2000-09-29 2002-06-04 Rockwell Technologies, Llc High voltage insulated-gate bipolar switch
CN1187839C (zh) 2001-01-19 2005-02-02 三菱电机株式会社 半导体装置
KR100485855B1 (ko) 2001-02-01 2005-04-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
DE10205324B4 (de) * 2001-02-09 2012-04-19 Fuji Electric Co., Ltd. Halbleiterbauelement
JP3687614B2 (ja) * 2001-02-09 2005-08-24 富士電機デバイステクノロジー株式会社 半導体装置
JP3764343B2 (ja) 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
JP3977676B2 (ja) 2001-03-29 2007-09-19 株式会社東芝 半導体装置及びその製造方法
JP4023773B2 (ja) 2001-03-30 2007-12-19 株式会社東芝 高耐圧半導体装置
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP3906052B2 (ja) * 2001-10-15 2007-04-18 株式会社東芝 絶縁ゲート型半導体装置
JP3919591B2 (ja) 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
US6683331B2 (en) * 2002-04-25 2004-01-27 International Rectifier Corporation Trench IGBT
JP2004247593A (ja) 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
JP3971327B2 (ja) * 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP4755439B2 (ja) 2005-04-13 2011-08-24 新電元工業株式会社 半導体装置およびその製造方法
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2007005368A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体装置の製造方法
JP4372082B2 (ja) 2005-10-27 2009-11-25 株式会社東芝 半導体装置とその製造方法
JP5472862B2 (ja) * 2009-03-17 2014-04-16 三菱電機株式会社 電力用半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881612A (zh) * 1997-07-11 2006-12-20 三菱电机株式会社 具有槽型结构的半导体器件及其制造方法
CN1885507A (zh) * 2005-06-20 2006-12-27 富士电机电子设备技术株式会社 生产半导体器件的方法
CN101090133A (zh) * 2006-06-12 2007-12-19 丰田自动车株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR101191281B1 (ko) 2012-10-16
US20100327313A1 (en) 2010-12-30
JPWO2009122486A1 (ja) 2011-07-28
KR20100119788A (ko) 2010-11-10
DE112008003787T5 (de) 2012-03-01
US20130292738A1 (en) 2013-11-07
US8829564B2 (en) 2014-09-09
CN101983431A (zh) 2011-03-02
US8507945B2 (en) 2013-08-13
KR20120078753A (ko) 2012-07-10
DE112008003787B4 (de) 2015-01-22
KR101198289B1 (ko) 2012-11-07
WO2009122486A1 (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
CN101983431B (zh) 半导体装置
CN110709997B (zh) 半导体装置以及电力变换装置
US8890252B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
US6815767B2 (en) Insulated gate transistor
JP5384878B2 (ja) 半導体装置およびその製造方法
US8304305B2 (en) Semiconductor component
JP5908524B2 (ja) 半導体装置
US9349847B2 (en) Semiconductor device and power converter
EP2086012A1 (en) Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
CN103413824A (zh) 一种rc-ligbt器件及其制作方法
CN103650147A (zh) 半导体装置
JP2009295641A (ja) 電界効果半導体装置及びその製造方法
CN103531450A (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
JP2011129547A (ja) 半導体装置およびその製造方法
CN103681827A (zh) 具有嵌入式发射极短路触点的快速切换igbt及其制作方法
US20070063269A1 (en) Trench IGBT with increased short circuit capability
CN117096190A (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
US20160211258A1 (en) Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping
JP6280148B2 (ja) 半導体装置
US11482615B2 (en) Super-junction power MOSFET device with improved ruggedness, and method of manufacturing
CN104253042A (zh) 一种绝缘栅双极晶体管的制造方法
JPH023980A (ja) 縦型電界効果トランジスタ
JP2012165018A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant