JP4031209B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4031209B2 JP4031209B2 JP2001060419A JP2001060419A JP4031209B2 JP 4031209 B2 JP4031209 B2 JP 4031209B2 JP 2001060419 A JP2001060419 A JP 2001060419A JP 2001060419 A JP2001060419 A JP 2001060419A JP 4031209 B2 JP4031209 B2 JP 4031209B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- emitter
- concentration
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thyristors (AREA)
Description
【発明の属する技術分野】
本発明はバイポーラモードで動作するトランジスタに関する。
【0002】
【従来の技術】
従来の絶縁ゲート型バイポーラトランジスタ(IGBT)について、図9にその断面を示している。従来のIGBT構造について説明する。Nベース層1の上部をエミッタ側とし、該エミッタ上面を含む上部にPベース領域2を選択的に形成している。Pベース領域2内にはNエミッタ領域3を選択的に形成している。Nエミッタ領域3表面端部及びPベース領域2表面端部及びNベース層1表面上に、ゲート絶縁膜6を介してポリシリコンゲート電極7を有しており、電界効果トランジスタ(MOS)を形成している。ゲート電極7上には絶縁酸化膜8を有し、エミッタ電極9はNエミッタ領域3上面の一部及びPベース領域2上面の一部に接して形成している。Nベース層1の下部をコレクタ側とし、該コレクタ側にはNバッファ層4、Pエミッタ層5、コレクタ電極10を順次形成している。Nバッファ層4の層厚は50μm、不純物ピーク濃度は1×1017cm−3であり、Pエミッタ層5の層厚は20μm、不純物ピーク濃度は5×1019cm−3である。
【0003】
上記構造において、Nバッファ層4の不純物濃度はNベース層1の不純物濃度より高い。したがって、順方向電圧印加時に、Nベース層1とPベース領域2の境界からNベース層1に向かう空乏層の伸びを抑え、Pエミッタ層5へ達するのを防止する。これにより、素子耐圧の低下を防止することが可能となる。また、Nベース層1の層厚を小さくする事ができ、素子の導通時のオン抵抗(VCE(sat))を小さくする事が可能となる。上記構造は、耐圧1.5kV以上の素子で広く用いられている。
【0004】
Pエミッタ層5の不純物濃度はNバッファ層4の不純物濃度に対して2桁以上高い。したがって、導通時にPエミッタ層5からNバッファ層4を介してNベース層1へ達したホールにより、Nベース層1のコレクタ側のキャリア濃度が高くなる。その結果ターンオフ損失(Eoff)が増大してしまう。そこで、Nベース層1中へのホールの注入を制御するため、プロトン照射等による局所ライフタイム制御や、電子線照射や重金属拡散等の再結合中心の導入によるライフタイム制御を行っている。
【0005】
【発明が解決しようとする課題】
しかしながら、電子線照射等を用いたライフタイム制御は、導通時のオン抵抗VCE(sat)を増大させる原因となる。また、高温時にはライフタイム制御の効果が弱くなるため、ターンオフ損失(Eoff)が増大してしまう。あるいはNベース層1からPエミッタ層5へ流れ込む多量の電子により、ターンオフ時にホールの再注入が発生し、ターンオフ損失の増大や遮断失敗を生じる可能性がある。
【0006】
そこで本発明はターンオフ損失を増大させることなくオン抵抗を低減できるバイポーラモードで動作する半導体装置、また、高温時でもターンオフ損失を減少できるバイポーラモードで動作する半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明のバイポーラで動作する半導体装置の構造は、第1導電型のエミッタ層と、前記第1導電型のエミッタ層上に形成された第2導電型のバッファ層と、前記第2導電型のバッファ層上に形成された第2導電型のベース層と、前記第2導電型のベース層上部に選択的に形成された第1導電型のベース領域と、前記第1導電型のベース領域上部に選択的に形成された第2導電型のエミッタ領域と、前記第1導電型のベース領域をチャネル領域として、前記第2導電型のベース層と前記第2導電型のエミッタ領域との間を導通するためのゲート電極と、前記第1導電型のベース領域上及び前記第2導電型のエミッタ領域上に形成されたエミッタ電極と、前記第1導電型のエミッタ層の前記第2導電型のバッファ層形成面と反対の面上に形成されたコレクタ電極とを有し、前記第2導電型のバッファ層のピーク濃度が1×1015cm−3乃至1×1016cm−3であり、前記第2導電型のバッファ層のピーク濃度と前記第1導電型のエミッタ層のピーク濃度との差が2桁以下であることを特徴とする。あるいは、前記第1導電型のエミッタ層の層厚が5μm以下であることを特徴とする。更には、前記第2導電型のバッファ層の層厚が20μm乃至40μmであることを特徴とする。また、本発明のバイポーラモードで動作する半導体装置は前記構造に加え、前記第2導電型のベース層中に再結合中心を有し、少数キャリアのライフタイムが15μs以下であることを特徴とする。あるいは、前記ゲート電極の幅は25μm以上であることを特徴とする。または、前記第1導電型のエミッタ層中の不純物元素の電気的活性化率が80%以上であることを特徴とする。
【0008】
【発明の実施の形態】
本発明における絶縁ゲート型バイポーラトランジスタ(IGBT)の実施の形態を実施例を用いて説明する。
【0009】
第1の実施例について説明する。図1は本発明の第1の実施例におけるIGBTの断面構造を示す図である。本実施例はNバッファ層4及びPエミッタ層5の層厚及び濃度に特徴を有する。本実施例のIGBT構造を以下に説明する。Nベース層1の上部をエミッタ側とし、該エミッタ側上面を含む上部にPベース領域2を選択的に形成している。Pベース領域2内にはNエミッタ領域3を選択的に形成している。Pベース領域2表面端部とそれに接するNエミッタ領域3表面端部とNベース層1表面上には、ゲート酸化膜6を介してポリシリコンゲート電極7を有しており、電界効果トランジスタ(MOS)を形成している。ゲート電極7上には絶縁酸化膜8を有し、エミッタ電極9はNエミッタ領域3上面及びPベース領域2上面の一部に接して形成している。Nベース層1の下部をコレクタ側とし、該コレクタ側にはNバッファ層4、Pエミッタ層5、更にコレクタ電極10を順次形成している。
【0010】
本実施例のIGBTの動作は以下の通りである。ゲート電極7及びエミッタ電極9間に電圧を印加することにより、Pベース領域をチャネル領域としてNエミッタ領域3とNベース層1との間に電流が流れる。これによりNベース層1にはベース電流が供給されて、コレクタ電極10及びエミッタ電極9間に電流が流れオン状態となる。また、ゲート電極7及びエミッタ電極9間の電圧を零バイアスあるいは負バイアスすることによりオフ状態となる。
【0011】
図3はコレクタ側の不純物拡散濃度プロファイルを示している。Nベース層1のエミッタ側表面を基準として拡散深さを横軸、不純物濃度を縦軸に示している。図3に示すように深さが485μmから525μm付近、すなわち約40μmの層厚を有するNバッファ層4のピーク濃度は1×1016cm−3である。そして深さが525μm以上にあるPエミッタ層5のピーク濃度は7×1017cm−3である。また層厚は5μm以下であり、好ましくは1μmである。
【0012】
Nバッファ層4を上記構造とすることにより、導通時におけるPエミッタ層5への空乏層の広がりを防止することができる。したがって所定の耐圧を得るためのNベース層1の層厚を小さくすることができ、導通時のオン抵抗を低減することが可能となる。また、Nバッファ層4のピーク濃度を上記濃度範囲とし、エミッタ層5とのピーク濃度の差を2桁より小さくすることにより、オン抵抗の増大を招くことはない。上記実施例の濃度差を保つことで、Pエミッタ層5からNベース層4へのホールの注入量を適切に保つことができるためである。Nバッファ層4のピーク濃度が上記濃度より大きくなると、Pエミッタ層5からNベース層4へのホール注入が阻害され、オン抵抗が増大してしまう。
【0013】
また、上記濃度差を有することにより、ターンオフ損失を低減することも可能になる。Nベース層1からPエミッタ層5に流れる電子電流に対するPエミッタ層5からNベース層1へ注入するホール電流の比が小さいため、ベース層1のコレクタ側のキャリア濃度を低く制御でき、ターンオフ時に排出するコレクタ側のキャリア濃度を低減できるためである。上記濃度差に加えてPエミッタ層5の層厚を5μm以下にすることで、電子電流に対するホール電流の比をより適切な値にすることができ、ターンオフ損失を低減することができる。
【0014】
更に、上記濃度差を有することにより遮断失敗を生じる危険性がなくなる。ターンオフ時のホールの再注入を少なくできるためである。ピーク濃度差が2桁を超えている従来の構造では、ターンオフ中のPエミッタ層5からのホールの再注入により遮断失敗を生じる可能性があった。
【0015】
従来のプロトン照射等の再結合中心の導入によるライフタイム制御の代わりに、本実施例ではNバッファ層4及びPエミッタ層5の濃度及び層厚を上記の値に設定している。これにより高温時においても導通時のオン抵抗を低減したままターンオフ時のターンオフ損失を従来に比較して低減することが可能となる。
【0016】
Nバッファ層4及びPエミッタ層5の濃度及び層厚を上記の値とすることにより、オン抵抗を低減し、かつターンオフ損失を低減することが可能となる。また、再結合中心の導入によるライフタイム制御を行わないため、高温時においても、ターンオフ損失を低減することが可能となる。
【0017】
第1の実施例において、Nバッファ層の層厚を40μmとしているが、20μm乃至40μmの範囲であればよい。
【0018】
次に第2の実施例について説明する。第2の実施例は第1の実施例と同様にNバッファ層4及びエミッタ層5の濃度差が2桁以下であるが、Nバッファ層4の層厚を第1の実施例の範囲内において小さくしている。第2の実施例におけるIGBTの構造は第1の実施例と同様であるため、説明を省略する。
【0019】
図4は第2の実施例におけるIGBTのコレクタ側の不純物拡散濃度プロファイルを示している。図3と同様にNベース層1のエミッタ層表面を基準として深さを横軸、キャリア濃度を縦軸に示している。図4に示すように深さが505μmから525μm付近、すなわち約20μmの層厚を有するNバッファ層4におけるキャリアピーク濃度は1×1015cm−3である。そして深さが525μm以上にあるPエミッタ層5のピーク濃度は1×1017cm−3である。また、層厚は4μmである。
【0020】
第2の実施例において、Nバッファ層4の層厚を第1の実施例の範囲内において最小限にすることにより、高耐圧素子を製造するのに熱拡散時間が短くて済むという製造上の利点がある。また、第1の実施例と同様に、Nバッファ層4及びPエミッタ層5の濃度及び層厚を上記の値とすることにより、オン抵抗を低減し、かつターンオフ損失を低減することが可能となる。また、再結合中心の導入によるライフタイム制御を行わないため、高温時においても、ターンオフ損失を低減することが可能となる。
【0021】
本発明の第3の実施例について説明する。第3の実施例は第1の実施例あるいは第2の実施例の構造のNベース層1中に、再結合中心を導入する点で他の実施例と異なる。再結合中心の導入により、Nベース層1中のキャリアライフタイムが15μs以下となることを特徴とする。第3の実施例におけるIGBTの構造は第1の実施例の構造あるいは第2の実施例の構造と同様であるため、説明を省略する。
【0022】
本実施例は第1の実施例あるいは第2の実施例のNベース層1中に、電子線照射あるいは重金属拡散等により再結合中心を導入する。これにより、ターンオフ時にNベース層1中に存在するキャリアの消滅が早くなり、キャリアライフタイムが15μs以下に低減する。したがってターンオフ損失を低減することが可能となる。また、コレクタ側のキャリアの消滅が加速されることにより、電流遮断中の破壊耐量が増し、より大きな電流を遮断することが可能となる。一方、ライフタイムの低減は一般的にオン抵抗の増加をもたらすが、本実施例においては、Nバッファ層4を形成することによりNベース層1の層厚を小さくできること、かつ、前述のように導通時のNベース層1中のキャリア濃度を適切に制御しているため、大幅なオン抵抗の増大を招くことなく更なるターンオフ損失の低減を可能としている。ライフタイムを15μs以下に低減することで、上記効果を最大限に引き出すことが可能となる。また、再結合中心の導入のみによらず、Nバッファ層4及びPエミッタ層5の濃度及び層厚を所望の値としてターンオフ損失の低減を行うため再結合中心の導入量を少なくすることができ、高温時のターンオフ損失の大幅な増大を防ぐことが可能となる。
【0023】
本発明の第4の実施例について説明する。第4の実施例はNバッファ層4とPエミッタ層5の濃度及び層厚は第1の実施例乃至第3の実施例の範囲内であるが、Nエミッタ層3側の構造が電子注入促進効果型構造であることを特徴とする。電子注入促進効果型構造は例えば5kV系の素子のゲート電極7の幅を25μm以上としたものである。この構造により導通時のNベース層1中において、Nベース層1中のホールのエミッタ電極への排出が抑制されNエミッタ層3からの電子注入が増大するため、エミッタ側のキャリア濃度が増加する。図5にNベース層1中の導通時におけるキャリア濃度分布を示す。エミッタ側キャリア濃度N1はコレクタ側キャリア濃度N2の2分の1以上、あるいはNベース中の最も少ないキャリア濃度N3以上である。このようにNベース層1のエミッタ側にキャリアを蓄積することにより、オン抵抗を低減することが可能になる。また、エミッタ側のキャリア濃度が高いため同じオン抵抗を得るために必要なコレクタ側キャリア濃度を低くすることが可能となり、ターンオフ時に排出するキャリアやPエミッタ層5からのホールの再注入が少なくターンオフ損失の低減が可能となる。
【0024】
他の構造においては第1の実施例と同様であり、Nバッファ層の層厚は20μm〜40μmであり、ピーク濃度は1×1015cm−3〜1×1016cm−3、Pエミッタ層5の層厚は5μm以下であり,ピーク濃度は7×1017cm−3である。
【0025】
Nバッファ層4とエミッタ層5の濃度及び層厚を上記の値とし、かつ電子注入促進効果構造とすることにより、第1の実施例に比べて更にオン抵抗を低減し、かつターンオフ損失を低減することが可能となる。
【0026】
第4の実施例においては電子注入促進効果構造として、エミッタ電極7の幅を規定したがこれに限るものではなく、電子注入を促進する構造であればどのような構造としてもよい。また、第3の実施例のように、Nベース層1に再結合中心を導入することも可能である。
【0027】
次に第5の実施例について説明する。第5の実施例は、Nバッファ層4とPエミッタ層5の濃度及び層厚を第1の実施例と同様の範囲内とし、かつPエミッタ層5の電気的活性化率を80%以上にすることを特徴とする。第5の実施例のIGBT構造は第1の実施例の構造と同様であるため説明を省略する。80%の電気的活性化率はPエミッタ層5にボロンを注入した後、900℃の熱工程を経ることによって得られる。従来のNバッファ層のない浅いPエミッタ層構造の場合、Pエミッタ層5からNベース層1へのホールの注入が増大してしまう等の理由により、Pエミッタ層の活性化率を80%以上にすることはできなかったが、本実施例においては、Nバッファ層4及びPエミッタ層5の濃度及び層厚を所望の値とすることによりPエミッタ層5の活性化率を上げることが可能となる。これにより、安定して特性ばらつきの少ない製品を生産することが可能となる。また、第4の実施例においては第1の実施例と同様にNバッファ層の層厚は20μm〜40μmであり、ピーク濃度は1×1015cm−3〜1×1016cm−3、Pエミッタ層5の層厚は5μm以下であり、ピーク濃度は7×1017cm−3である。
【0028】
Nバッファ層4とエミッタ層5の濃度及び層厚を上記の値とすることにより、第1の実施例と同様にオン抵抗を低減し、かつターンオフ損失を低減することが可能となる。
【0029】
次に第6の実施例について説明する。第1の実施例において、Nバッファ層4のピーク濃度とPエミッタ層5のピーク濃度との差は2桁以下、すなわちPエミッタ層5のピーク濃度を1×1017cm−3〜1×1018cm−3の範囲内とした。こうすることにより素子のオン抵抗を低くし、ターンオフ損失を少なくすることができる。
【0030】
上記Pエミッタ層5は、一般にボロンをイオン注入し、その後ボロンを熱拡散することにより形成される。しかし、上記第1の実施例に示すように、Pエミッタ層5の層厚は5μm以下と薄く、拡散深さも浅く設定されている。このため、長時間熱処理すると拡散が深くなってしまうので、熱処理は実質的にボロンを活性化する程度の時間だけ行われ、熱処理後のボロンの分布形状はほぼイオン注入後の形状に近い。
【0031】
図6は例えば酸化膜を介して60keVの加速エネルギーによりボロンをイオン注入した際の、Pエミッタ層5におけるコレクタ電極10側表面からの深さと不純物濃度との関係を示す不純物拡散濃度プロファイルである。上記条件でイオン注入した場合、図6に示すように、表面から深さ0.1μm付近の不純物濃度が最大となり、表面の不純物濃度はこれより低くなる。
【0032】
ところでPエミッタ層5の不純物濃度を上記範囲内で低くすることにより、上記効果に加え、素子が遮断失敗等することをさらに低減できる。しかし、不純物濃度をあまり低くすると、表面の不純物濃度もこれに伴って低下する。表面の不純物濃度が低くなると、最悪の場合コレクタ電極と良好なオーミックコンタクトを得られなくなり、素子のオン抵抗が増加する。そこで、ボロンの注入量を最適にすることで上記問題を回避できるが、製造ロットごとに素子の特性にばらつきが生じる可能性もある。
【0033】
上記問題を解決するため、第6の実施例ではPエミッタ層5を二重拡散により形成している。第6の実施例において、半導体装置の構成は上記第1の実施例のそれと同一であるため説明は省略する。
【0034】
図7は第6の実施例に係るIGBTのPエミッタ層5における、コレクタ電極10側表面からの深さと不純物濃度との関係を示す不純物拡散濃度プロファイルである。図7に示すように、Pエミッタ層5は、コレクタ電極10側の表面近傍に第1のピーク値を有する高濃度の拡散層と、これより低濃度で若干深い位置に第2のピーク値が形成された拡散層とから構成されている。第1のピーク値は1×1018cm−3以上に設定される必要があり、例えば5×1018cm−3とされている。また、第2のピーク値は、第1の実施例で示したPエミッタ層5のピーク値、すなわち1×1017cm−3〜1×1018cm−3の範囲内で設定され、例えば5×1017cm−3とされている。
【0035】
以下、上記構成のPエミッタ層5を形成する第1の方法について説明する。Pエミッタ層5に不純物を注入する際、まずボロンを例えば60keVの加速エネルギーでイオン注入し、続いてBF2を例えば加速エネルギー60keVで同様に注入する。この後、同時に熱処理してボロン及びBF2を拡散する。同じ加速エネルギーを与えた場合、ボロンに対してBF2は深い位置まで注入されないため、BF2により拡散深さの浅い位置に高濃度の不純物領域が形成され、ボロンにより拡散深さの深い位置に低濃度の不純物領域が形成される。第1の方法はPエミッタ層5の拡散深さが例えば1μm程度と浅い場合に有効である。
【0036】
また、第2の方法では、ボロンを例えば60keVの加速エネルギーでイオン注入した後、熱処理によりボロンを拡散する。この後、BF2を例えば60keVの加速エネルギーでイオン注入した後、BF2を活性化する程度に熱処理を行う。上記したように、ボロンとBF2は注入される深さが違うため、2つのピーク位置を有するPエミッタ層5が形成される。また、第2の方法によれば、第1の方法に比べ不純物の分布形状をある程度自由に制御できる。尚、第2の方法は、Pエミッタ層5の拡散深さが例えば4μm程度の場合に使用される。
【0037】
第6の実施例では、Pエミッタ層5のコレクタ電極10側表面における不純物濃度のピーク値(第1のピーク値)を1×1018cm−3以上とし、このピーク値より深い位置に1×1017cm−3〜1×1018cm−3の範囲内で不純物濃度のピーク値(第2のピーク値)を形成している。すなわち、不純物濃度の第2のピーク値を第1の実施例の範囲とすることによって、第1の実施例と同様の効果を得られる。さらに、表面近傍に不純物濃度が高い第1のピーク値を形成しているため、コレクタ電極10と良好なオーミックコンタクトを得ることができ、オン抵抗の少ないIGBTを得られる。
【0038】
図8は第7の実施例に係るIGBTのPエミッタ層5における、コレクタ電極10側表面からの深さと不純物濃度との関係を示す不純物拡散濃度プロファイルである。第7の実施例では、図8に示すようにコレクタ電極10側表面における不純物濃度が、この不純物濃度のピーク値の1/2以上に設定されている。すなわち、まず60keVの加速エネルギーでボロンをイオン注入することによって、拡散深さ0.1μmをピーク値とした不純物分布が得られる。この後、例えば40keVの加速エネルギーでボロンをイオン注入する。すなわち、最初のイオン注入において濃度が落ち込む表面近くにピーク濃度が来るような加速エネルギーで2回目のイオン注入を行う。こうすることによって、図8に示すように不純物濃度のピーク値が例えば8×1017cm−3であって、且つ表面の濃度もほぼピーク値の濃度と同じ分布形状を得られる。
【0039】
第7の実施例では、Pエミッタ層5を形成する際、60keVの加速エネルギーでボロンをイオン注入した後、40keVの加速エネルギーでボロンをイオン注入している。こうすることによって、不純物濃度のピーク値が1×1017cm−3〜1×1018cm−3の範囲内であり、且つ表面の不純物濃度がピーク値の1/2以上という分布形状を得られる。このため、Pエミッタ層5のコレクタ電極10側表面において、コレクタ電極10と良好なオーミックコンタクトを得るのに十分な不純物濃度を得られる。よって、第1の実施例と同様の効果を得られるほか、素子のオン抵抗を低減したIGBTを得られる。
【0040】
第1の実施例乃至第7の実施例においては、プレーナゲート型IGBT構造について説明したが、本発明はこれに限らずトレンチ型IGBT、IEGT(Injection Enhanced Gate Transistor)等あらゆるバイポーラモードで動作するトランジスタに適用することができる。
【0041】
【発明の効果】
本発明はNバッファ層4及びPエミッタ層5の濃度及び層厚を所望の値とすることにより、オン抵抗を低減し、かつターンオフ損失を低減することが可能となる。また、再結合中心の導入によるライフタイム制御を行わないため、高温時においても、ターンオフ損失を低減することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるIGBTの構造を示す断面図。
【図2】本発明の第2の実施例におけるIGBTの構造を示す断面図。
【図3】本発明の第1の実施例におけるIGBTの不純物拡散プロファイル。
【図4】本発明の第2の実施例におけるIGBTの不純物拡散プロファイル。
【図5】本発明の第4の実施例におけるIGBTのNベース層中のキャリア分布濃度。
【図6】本発明の第1の実施例におけるIGBTのPエミッタ層の不純物拡散プロファイル。
【図7】本発明の第6の実施例におけるIGBTのPエミッタ層の不純物拡散プロファイル。
【図8】本発明の第7の実施例におけるIGBTのPエミッタ層の不純物拡散プロファイル。
【図9】従来のIGBTの構造を示す断面図。
【符号の説明】
1…Nベース層、
2…Pベース領域、
3…Nエミッタ領域、
4…Nバッファ層、
5…Pエミッタ層、
6…ゲート絶縁膜、
7…ゲート電極、
8…絶縁酸化膜、
9…エミッタ電極、
10…コレクタ電極。
Claims (8)
- 第1導電型のエミッタ層と、
前記第1導電型のエミッタ層上に形成された第2導電型のバッファ層と、
前記第2導電型のバッファ層上に形成された第2導電型のベース層と、
前記第2導電型のベース層上部に選択的に形成された第1導電型のベース領域と、
前記第1導電型のベース領域上部に選択的に形成された第2導電型のエミッタ領域と、
前記第1導電型のベース領域をチャネル領域として、前記第2導電型のベース層と前記第2導電型のエミッタ領域との間を導通するためのゲート電極と、
前記第1導電型のベース領域及び前記第2導電型のエミッタ領域上に形成されたエミッタ電極と、
前記第1導電型エミッタ層の前記第2導電型のバッファ層形成面と反対の面上に形成されたコレクタ電極と、
を有し、
前記第2導電型のバッファ層のピーク濃度が1×1015cm−3乃至1×1016cm−3であり、前記第2導電型のバッファ層のピーク濃度と前記第1導電型のエミッタ層のピーク濃度との差が2桁以下であることを特徴とするバイポーラモードで動作する半導体装置。 - 前記第1導電型のエミッタ層の層厚が5μm以下であることを特徴とする請求項1に記載のバイポーラモードで動作する半導体装置。
- 前記第2導電型のバッファ層の層厚が20μm乃至40μmであることを特徴とする請求項2に記載のバイポーラモードで動作する半導体装置。
- 前記第2導電型のベース層中に再結合中心を有し、少数キャリアのライフタイムが15μs以下であることを特徴とする請求項1又は請求項2に記載のバイポーラモードで動作する半導体装置。
- 前記ゲート電極の幅は25μm以上であることを特徴とする請求項1又は請求項2に記載のバイポーラモードで動作する半導体装置。
- 前記第1導電型のエミッタ層中の不純物元素の電気的活性化率が80%以上であることを特徴する請求項1又は請求項2に記載のバイポーラモードで動作する半導体装置。
- 前記第2導電型のバッファ層のピーク濃度が1×1015cm−3乃至1×1016cm−3であり、前記第1導電型のエミッタ層の前記コレクタ電極側表面の第1のピーク濃度は1×1018cm−3以上であって、前記第1のピーク濃度より深い位置の第2のピーク濃度は1×10 17 cm −3 乃至1×10 18 cm −3 であることを特徴とする請求項1に記載のバイポーラモードで動作する半導体装置。
- 前記第1導電型のエミッタ層の前記コレクタ電極側表面の不純物濃度が、前記第1導電型のエミッタ層のピーク濃度の1/2以上であることを特徴とする請求項1に記載のバイポーラで動作する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001060419A JP4031209B2 (ja) | 2000-03-14 | 2001-03-05 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000069818 | 2000-03-14 | ||
JP2000-69818 | 2000-03-14 | ||
JP2001060419A JP4031209B2 (ja) | 2000-03-14 | 2001-03-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332729A JP2001332729A (ja) | 2001-11-30 |
JP4031209B2 true JP4031209B2 (ja) | 2008-01-09 |
Family
ID=26587396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001060419A Expired - Lifetime JP4031209B2 (ja) | 2000-03-14 | 2001-03-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4031209B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10031781A1 (de) * | 2000-07-04 | 2002-01-17 | Abb Semiconductors Ag Baden | Halbleiterbauelement und Verfahren zu dessen Herstellung |
JP2005354031A (ja) | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
JP4872190B2 (ja) * | 2004-06-18 | 2012-02-08 | トヨタ自動車株式会社 | 半導体装置 |
JP5135666B2 (ja) * | 2005-04-14 | 2013-02-06 | 株式会社日立製作所 | 電力変換装置 |
JP5156238B2 (ja) * | 2007-02-08 | 2013-03-06 | 株式会社豊田中央研究所 | 半導体装置 |
JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
DE112008004278B3 (de) | 2008-03-31 | 2021-08-12 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
KR101198289B1 (ko) * | 2008-03-31 | 2012-11-07 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
JP2010056134A (ja) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corp | 半導体装置 |
JP5600985B2 (ja) * | 2010-03-24 | 2014-10-08 | 三菱電機株式会社 | 電力半導体装置の製造方法 |
US9397206B2 (en) | 2011-11-09 | 2016-07-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
DE112015006059T5 (de) | 2015-01-27 | 2017-10-12 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
-
2001
- 2001-03-05 JP JP2001060419A patent/JP4031209B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001332729A (ja) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707321B2 (en) | Power device with multiple field stop layers | |
JP4571099B2 (ja) | 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品 | |
US7538412B2 (en) | Semiconductor device with a field stop zone | |
US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
US10651037B2 (en) | Method for fabricating a doped zone in a semiconductor body | |
US7233031B2 (en) | Vertical power semiconductor component | |
US7629665B2 (en) | Semiconductor component with a channel stop zone | |
JP2002305305A (ja) | 半導体装置 | |
EP2223340A1 (en) | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device | |
CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
JP4031209B2 (ja) | 半導体装置 | |
US9543405B2 (en) | Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure | |
US20070063269A1 (en) | Trench IGBT with increased short circuit capability | |
JPH09307104A (ja) | 半導体装置およびその製造方法 | |
JP2002246597A (ja) | 半導体装置 | |
US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
US6781156B2 (en) | Recombination center diffusion controlled by carbon concentration | |
CN112397593B (zh) | 半导体器件及制造方法 | |
US6501128B1 (en) | Insulated gate transistor and the method of manufacturing the same | |
CN116387358B (zh) | 门极换流晶闸管及其制备方法 | |
CN113838913B (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
JP7361634B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000260778A (ja) | 半導体装置およびその製造方法 | |
US20190115423A1 (en) | Insulated gate power devices with reduced carrier injection in termination area | |
JPH0982955A (ja) | 半導体装置の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4031209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |