CN116387358B - 门极换流晶闸管及其制备方法 - Google Patents

门极换流晶闸管及其制备方法 Download PDF

Info

Publication number
CN116387358B
CN116387358B CN202310645829.6A CN202310645829A CN116387358B CN 116387358 B CN116387358 B CN 116387358B CN 202310645829 A CN202310645829 A CN 202310645829A CN 116387358 B CN116387358 B CN 116387358B
Authority
CN
China
Prior art keywords
base region
conductivity type
conductive type
type
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310645829.6A
Other languages
English (en)
Other versions
CN116387358A (zh
Inventor
刘佳鹏
吴锦鹏
曾嵘
张君明
余占清
屈鲁
陈政宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202310645829.6A priority Critical patent/CN116387358B/zh
Publication of CN116387358A publication Critical patent/CN116387358A/zh
Application granted granted Critical
Publication of CN116387358B publication Critical patent/CN116387358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种门极换流晶闸管及其制备方法。该门极换流晶闸管包括：第一导电类型基区；设置在第一导电类型基区上的第二导电类型基区；第二导电类型基区包括设置在第一导电类型基区上的第二导电类型第三基区、设置在第二导电类型第三基区上的第二导电类型第二基区和设置在第二导电类型第二基区上的第二导电类型第一基区；覆盖第二导电类型第一基区部分上表面的具有凸台结构的第一导电类型发射极；以及位于第二导电类型第一基区和第二导电类型第二基区两侧的第二导电类型掺杂区域。本发明可以提高门极换流晶闸管关断电流的能力。

Description

门极换流晶闸管及其制备方法
技术领域
本发明涉及半导体器件技术领域，具体地，涉及一种门极换流晶闸管及其制备方法。
背景技术
门极换流晶闸管(Gate Commutated Thyristors,GCT)为一种电流控制全控型电力电子器件，具有通态压降低、浪涌能力强、功率容量大等特点，通常用于大容量电力电子装置中，例如电网换流装置、船舶电力系统和直流电网固态断路器等。在直流断路器应用中，器件的关断电流能力将直接决定电路拓扑设计与装置成本，具有大关断能力的GCT芯片可简化电路拓扑，降低成本并提升装置可靠性。
现有商用GCT芯片纵向结构主要包含PNPN四层，在导通时阴极和阳极同时向基区内注入电子和空穴，降低了通态压降。关断则通过门极驱动施加在门阴极的反压，将阴极电流强行换到门极流出，GCT导电通道变为三极管结构，经暂态过程中电流减小、电压上升而最终关断。
GCT的关断电流能力主要受两方面制约，一是由驱动反压和门阴极回路杂散阻抗决定的硬驱动关断能力，二是由器件纵向结构决定的满足硬驱动条件下关断能力。后者由器件纵向掺杂结构，尤其是第二导电类型基区决定，目前是关断能力的短板。
第二导电类型基区提供了低阻的电流通道，同时在关断暂态电压上升过程中可分担电压。但现有技术中，第二导电类型基区的横向电阻和门阴极结反向击穿电压存在互相制约关系；同时在电压上升过程中其内部电场不能充分扩展，易发生严重动态雪崩。这些制约了器件关断电流能力。
发明内容
本发明实施例的主要目的在于提供一种门极换流晶闸管及其制备方法，以提高门极换流晶闸管关断电流的能力。
为了实现上述目的，本发明实施例提供一种门极换流晶闸管，包括：
第一导电类型基区；
设置在第一导电类型基区上的第二导电类型基区；第二导电类型基区包括设置在第一导电类型基区上的第二导电类型第三基区、设置在第二导电类型第三基区上的第二导电类型第二基区和设置在第二导电类型第二基区上的第二导电类型第一基区；
覆盖第二导电类型第一基区部分上表面的具有凸台结构的第一导电类型发射极；以及
位于第二导电类型第一基区和第二导电类型第二基区两侧的第二导电类型掺杂区域。
在其中一种实施例中，还包括：
设置在第二导电类型第一基区上的门极电极，门极电极位于第一导电类型发射极两侧且与位于第二导电类型第一基区的第二导电类型掺杂区域接触。
在其中一种实施例中，还包括：
设置在第一导电类型发射极上的阴极电极。
在其中一种实施例中，第二导电类型掺杂区域的掺杂浓度大于或等于第二导电类型第二基区的掺杂浓度，第二导电类型第二基区的掺杂浓度大于第二导电类型第三基区的掺杂浓度，第二导电类型第三基区的掺杂浓度大于或等于第二导电类型第一基区的掺杂浓度，第二导电类型第三基区的掺杂浓度由目标关断电流密度和载流子饱和漂移速率确定。
在其中一种实施例中，第一导电类型基区的顶部具有与第一导电类型发射极对应的凸起。
在其中一种实施例中，还包括：
第二导电类型发射极，第一导电类型基区设置在第二导电类型发射极上。
在其中一种实施例中，还包括：
阳极电极，第二导电类型发射极设置在阳极电极上。
在其中一种实施例中，还包括：
位于第二导电类型发射极与第一导电类型基区之间的第一导电类型缓冲层。
本发明实施例的门极换流晶闸管包括第一导电类型基区、设置在第一导电类型基区上的第二导电类型基区、覆盖第二导电类型第一基区部分上表面的具有凸台结构的第一导电类型发射极；以及位于第二导电类型第一基区和第二导电类型第二基区两侧的第二导电类型掺杂区域，可以提高门极换流晶闸管关断电流的能力。
本发明实施例还提供一种基于如上所述的门极换流晶闸管的制备方法，包括：
提供第一导电类型衬底；
在第一导电类型衬底上外延形成第二导电类型第三基区；
在第二导电类型第三基区上外延形成第二导电类型第二基区；
在第二导电类型第二基区上外延形成第二导电类型第一基区；
在第二导电类型第一基区上表面注入第一导电类型离子后进行腐蚀工艺形成凸台结构；
在第二导电类型第一基区表面选择性注入第二导电类型离子；
对第一导电类型离子和第二导电类型离子进行高温扩散工艺分别形成第一导电类型发射极和第二导电类型掺杂区域。
在其中一种实施例中，还包括：
在第一导电类型衬底下表面注入第二导电类型离子；
对注入第二导电类型离子后的第一导电类型衬底进行高温退火处理形成第二导电类型发射极和设置在第二导电类型发射极上第一导电类型基区。
在其中一种实施例中，还包括：
在第一导电类型衬底下表面注入第一导电类型离子；
对注入第一导电类型离子后的第一导电类型衬底进行高温退火处理形成第一导电类型缓冲层和设置在第一导电类型缓冲层上第一导电类型基区；
在第一导电类型缓冲层下表面注入第二导电类型离子形成第二导电类型发射极。
在其中一种实施例中，还包括：
在第二导电类型发射极下形成阳极电极；
在第一导电类型发射极上形成阴极电极；
在第一导电类型发射极两侧且与位于第二导电类型第一基区的第二导电类型掺杂区域接触的位置形成门极电极。
本发明实施例的门极换流晶闸管的制备方法可以形成非对称型GCT结构、逆阻型GCT结构，提升器件关断电流能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中逆阻型门极换流晶闸管的示意图；
图2是本发明另一实施例中逆阻型门极换流晶闸管的示意图；
图3是本发明实施例中非对称型门极换流晶闸管的示意图；
图4是本发明另一实施例中非对称型门极换流晶闸管的示意图；
图5是本发明实施例中沿图1中（2）方向的掺杂浓度曲线与现有技术中沿相同方向的掺杂浓度曲线的对比示意图；
图6是本发明实施例中门极换流晶闸管的制备方法的流程图；
图7是本发明实施例中形成发射极和第一导电类型基区的流程图；
图8是本发明另一实施例中形成发射极和第一导电类型基区的流程图；
图9是本发明实施例中形成电极的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本领域技术人员知道，本发明的实施方式可以实现为一种系统、装置、设备、方法或计算机程序产品。因此，本公开可以具体实现为以下形式，即：完全的硬件、完全的软件（包括固件、驻留软件、微代码等），或者硬件和软件结合的形式。
鉴于现有技术制约了器件关断电流能力，本发明实施例提供了一种门极换流晶闸管及其制备方法，适用于非对称型IGCT器件、逆阻型IGCT器件及逆导型IGCT器件的GCT部分，可以提高门极换流晶闸管关断电流的能力。以下结合附图对本发明进行详细说明。
本发明中的第一导电类型为n型掺杂，第二导电类型为p型掺杂。替换地，也可以采用相反的掺杂关系，第二导电类型为n型掺杂，第一导电类型为p型掺杂，此时阴极与阳极电极的对应位置也发生对调。
图1是本发明实施例中逆阻型门极换流晶闸管的示意图。图2是本发明另一实施例中逆阻型门极换流晶闸管的示意图。图1中的逆阻型门极换流晶闸管中的J2结具有平面特征，图2中的逆阻型门极换流晶闸管中的J2结具有非平面特征，第一导电类型基区4的顶部具有与第一导电类型发射极1对应的凸起。如图1和图2所示，本发明实施例的门极换流晶闸管包括：
第一导电类型基区4；
设置在第一导电类型基区4上的第二导电类型基区，为恒定浓度的均匀掺杂；第二导电类型基区包括设置在第一导电类型基区上的第二导电类型第三基区C、设置在第二导电类型第三基区C上的第二导电类型第二基区B和设置在第二导电类型第二基区B上的第二导电类型第一基区A；
覆盖第二导电类型第一基区A部分上表面的具有凸台结构的第一导电类型发射极1；以及
位于第二导电类型第一基区A和第二导电类型第二基区B两侧的第二导电类型掺杂区域D。
其中，第二导电类型掺杂区域D的掺杂浓度大于或等于第二导电类型第二基区B的掺杂浓度，第二导电类型第二基区B的掺杂浓度大于第二导电类型第三基区C的掺杂浓度，第二导电类型第三基区C的掺杂浓度大于或等于第二导电类型第一基区A的掺杂浓度，第二导电类型第三基区C的掺杂浓度由目标关断电流密度和载流子饱和漂移速率确定。第二导电类型第三基区C的厚度大于第二导电类型第一基区A的厚度，也大于第二导电类型第二基区B的厚度。
第二导电类型第一基区A的掺杂浓度根据门阴极击穿电压的需求(200V)不超过5E15；例如，浓度范围在5E13 cm-3-5E15cm-3，厚度为10um -30um。
第二导电类型第二基区B的掺杂浓度不超过1E18，以保证器件正常开通；例如，浓度范围在5E16 cm-3-1E18cm-3，厚度为10um -30um。
第二导电类型第二基区C的掺杂浓度范围如下：
；
其中，j为目标关断电流密度，q为元电荷（1.6E-19库伦），vsat为某温度下空穴/电子饱和漂移速率(当第一导电类型为n型时为空穴饱和漂移速率，当第一导电类型为p型时为电子饱和漂移速率)，NA/D为第二导电类型第二基区C的掺杂浓度。
根据目标关断电流密度的不同，第二导电类型第三基区C的浓度范围在5E13-5E15cm-3范围内；厚度在40um -80um范围内。
一实施例中，第二导电类型掺杂区域D为高浓度掺杂区域，在第二导电类型第一基区A表面与门极电极Y接触位置设置局部高浓度掺杂区域D可以形成可靠良好的金属半导体欧姆接触，同时与第二基区相连接形成低阻电流通道。第二导电类型掺杂区域D的表面浓度为1E18cm-3-5E18 cm-3，门极接触处为局部高斯分布，在到达第二导电类型基区时浓度为1E17 cm-3-5E17 cm-3。
图3是本发明一实施例中非对称型门极换流晶闸管的示意图。图4是本发明另一实施例中非对称型门极换流晶闸管的示意图。图3中的非对称型门极换流晶闸管中的J2结具有平面特征，图4中的非对称型门极换流晶闸管中的J2结具有非平面特征，第一导电类型基区4的顶部具有与第一导电类型发射极1对应的凸起。如图3和图4所示，门极换流晶闸管还包括：
设置在第二导电类型第一基区A上的门极电极Y，门极电极Y位于第一导电类型发射极1两侧且与位于第二导电类型第一基区A的第二导电类型掺杂区域D接触。
设置在第一导电类型发射极上的阴极电极X；
第二导电类型发射极5，第一导电类型基区4设置在第二导电类型发射极5上；
阳极电极z，第二导电类型发射极5设置在阳极电极z上；以及
位于所述第二导电类型发射极5与第一导电类型基区4之间的第一导电类型缓冲层6。
图5是本发明实施例中沿图1中（2）方向的掺杂浓度曲线与现有技术中沿相同方向的掺杂浓度曲线的对比示意图。如图5所示，现有技术的第二类型导电基区掺杂曲线根据掺杂浓度不同可分为高浓度基区与低浓度基区两部分。该掺杂由硼和铝离子注入/沉积后高温扩散形成，掺杂曲线近似满足高斯函数。这种结构对关断能力的提升存在两方面不足：一是更高的门阴极阻断电压和更小的阴极下方到门极电流路径的横向电阻均利于提升器件关断能力，而前者需要较低的掺杂浓度，但后者需要较高的掺杂浓度，单一高浓度基区无法兼顾；二是高斯分布的低浓度基区存在较大的浓度梯度，使关断过程中电场无法充分扩展，峰值场强较大，容易引发严重动态雪崩效应，限制了器件关断电流能力。
本发明的第二导电类型三层基区结构可同时提升器件门阴极阻断电压、降低阴极下方到门极电流路径的横向电阻、减小关断大电流时体内电场强度，从而提升器件关断电流能力。
综上所述，本发明实施例提供的门极换流晶闸管具有以下有益效果：
（1）第二导电类型第一基区提升了门阴极结的反向击穿电压，从而允许关断暂态中驱动给门阴极之间施加更高的反压。优选方案可实现200V以上的门阴极反向电压，相比目前商用GCT提升一个数量级；
（2）同时，第二导电类型第二基区提供了低电阻的电流通道，减小关断暂态中基区内横向压降，器件开通性能和导通性能很少受影响；
（3）减弱了关断目标关断电流密度较大时关断暂态中电压上升时的动态雪崩效应。相比传统方式下采用扩散形成的高斯分布结构，第二导电类型第三基区采用均匀浓度掺杂，浓度值优化后可使关断一定目标关断电流密度时，其内部的电场梯度减小到接近零的水平，从而使峰值场强减小；
（4）提升满足硬驱动条件下的器件关断电流能力，即发射极自触发限制的关断电流。
基于同一发明构思，本发明实施例还提供了一种门极换流晶闸管的制备方法，由于该方法解决问题的原理与门极换流晶闸管相似，因此该方法的实施可以参见门极换流晶闸管的实施，重复之处不再赘述。
图6是本发明实施例中门极换流晶闸管的制备方法的流程图。如图6所示，门极换流晶闸管的制备方法包括：
S101：提供第一导电类型衬底。
S102：在第一导电类型衬底上外延形成第二导电类型第三基区。
S103：在第二导电类型第三基区上外延形成第二导电类型第二基区。
S104：在第二导电类型第二基区上外延形成第二导电类型第一基区。
S105：在第二导电类型第一基区上表面注入第一导电类型高能离子后进行硅腐蚀工艺生成沟槽以形成凸台结构。
S106：在第二导电类型第一基区表面选择性注入第二导电类型高能离子。
S107：对第一导电类型离子和第二导电类型离子进行高温扩散工艺分别形成第一导电类型发射极和第二导电类型掺杂区域。
图7是本发明实施例中形成发射极和第一导电类型基区的流程图。如图7所示，执行S107之后还包括：
S201：在第一导电类型衬底下表面注入第二导电类型高能离子。
S202：对注入第二导电类型离子后的第一导电类型衬底进行高温退火处理形成第二导电类型发射极和设置在第二导电类型发射极上第一导电类型基区。
图8是本发明另一实施例中形成发射极和第一导电类型基区的流程图。如图8所示，执行S107之后还包括：
S301：在第一导电类型衬底下表面注入第一导电类型高能离子。
S302：对注入第一导电类型离子后的第一导电类型衬底进行高温退火处理形成第一导电类型缓冲层和设置在第一导电类型缓冲层上第一导电类型基区。
S303：在第一导电类型缓冲层下表面注入第二导电类型高能离子形成第二导电类型发射极。
图9是本发明一实施例中形成电极的流程图。如图9所示，执行S202或S303之后，还包括：
S401：在第二导电类型发射极下形成阳极金属电极。
S402：在第一导电类型发射极上形成阴极金属电极。
S403：在第一导电类型发射极两侧且与位于第二导电类型第一基区的第二导电类型掺杂区域接触的位置（即第二导电类型第一基区的门极接触结构上方）形成门极金属电极。
综上，本发明实施例的门极换流晶闸管的制备方法可以形成非对称型GCT结构、逆阻型GCT结构，进一步提升器件关断电流能力。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块（illustrative logical block），单元，和步骤可以通过电子硬件、电脑软件，或两者的结合进行实现。为清楚展示硬件和软件的可替换性（interchangeability），上述的各种说明性部件（illustrative components），单元和步骤已经通用地描述了它们的功能。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。
本发明实施例中所描述的各种说明性的逻辑块，或单元，或装置都可以通过通用处理器，数字信号处理器，专用集成电路（ASIC），现场可编程门阵列或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的软件模块、或者这两者的结合。软件模块可以存储于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介中。示例性地，存储媒介可以与处理器连接，以使得处理器可以从存储媒介中读取信息，并可以向存储媒介存写信息。可选地，存储媒介还可以集成到处理器中。处理器和存储媒介可以设置于ASIC中，ASIC可以设置于用户终端中。可选地，处理器和存储媒介也可以设置于用户终端中的不同的部件中。
在一个或多个示例性的设计中，本发明实施例所描述的上述功能可以在硬件、软件、固件或这三者的任意组合来实现。如果在软件中实现，这些功能可以存储与电脑可读的媒介上，或以一个或多个指令或代码形式传输于电脑可读的媒介上。电脑可读媒介包括电脑存储媒介和便于使得让电脑程序从一个地方转移到其它地方的通信媒介。存储媒介可以是任何通用或特殊电脑可以接入访问的可用媒体。例如，这样的电脑可读媒体可以包括但不限于RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁性存储装置，或其它任何可以用于承载或存储以指令或数据结构和其它可被通用或特殊电脑、或通用或特殊处理器读取形式的程序代码的媒介。此外，任何连接都可以被适当地定义为电脑可读媒介，例如，如果软件是从一个网站站点、服务器或其它远程资源通过一个同轴电缆、光纤电缆、双绞线、数字用户线（DSL）或以例如红外、无线和微波等无线方式传输的也被包含在所定义的电脑可读媒介中。所述的碟片（disk）和磁盘（disc）包括压缩磁盘、镭射盘、光盘、DVD、软盘和蓝光光盘，磁盘通常以磁性复制数据，而碟片通常以激光进行光学复制数据。上述的组合也可以包含在电脑可读媒介中。

Claims (11)

1.一种门极换流晶闸管，其特征在于，包括：
第一导电类型基区；
设置在所述第一导电类型基区上的第二导电类型基区；所述第二导电类型基区包括设置在所述第一导电类型基区上的第二导电类型第三基区、设置在所述第二导电类型第三基区上的第二导电类型第二基区和设置在所述第二导电类型第二基区上的第二导电类型第一基区；
覆盖所述第二导电类型第一基区部分上表面的具有凸台结构的第一导电类型发射极；以及
位于所述第二导电类型第一基区和所述第二导电类型第二基区两侧的第二导电类型掺杂区域；
所述第二导电类型掺杂区域的掺杂浓度大于或等于所述第二导电类型第二基区的掺杂浓度，所述第二导电类型第二基区的掺杂浓度大于所述第二导电类型第三基区的掺杂浓度，所述第二导电类型第三基区的掺杂浓度大于或等于所述第二导电类型第一基区的掺杂浓度，所述第二导电类型第三基区的掺杂浓度由目标关断电流密度和载流子饱和漂移速率确定。
2.根据权利要求1所述的门极换流晶闸管，其特征在于，还包括：
设置在第二导电类型第一基区上的门极电极，所述门极电极位于所述第一导电类型发射极两侧且与位于第二导电类型第一基区的第二导电类型掺杂区域接触。
3.根据权利要求1所述的门极换流晶闸管，其特征在于，还包括：
设置在所述第一导电类型发射极上的阴极电极。
4.根据权利要求1所述的门极换流晶闸管，其特征在于，所述第一导电类型基区的顶部具有与所述第一导电类型发射极对应的凸起。
5.根据权利要求1所述的门极换流晶闸管，其特征在于，还包括：
第二导电类型发射极，所述第一导电类型基区设置在所述第二导电类型发射极上。
6.根据权利要求5所述的门极换流晶闸管，其特征在于，还包括：
阳极电极，所述第二导电类型发射极设置在所述阳极电极上。
7.根据权利要求5所述的门极换流晶闸管，其特征在于，还包括：
位于所述第二导电类型发射极与所述第一导电类型基区之间的第一导电类型缓冲层。
8.一种基于权利要求1-7任一权利要求所述的门极换流晶闸管的制备方法，其特征在于，包括：
提供第一导电类型衬底；
在所述第一导电类型衬底上外延形成第二导电类型第三基区；
在所述第二导电类型第三基区上外延形成第二导电类型第二基区；
在所述第二导电类型第二基区上外延形成第二导电类型第一基区；
在所述第二导电类型第一基区上表面注入第一导电类型离子后进行腐蚀工艺形成凸台结构；
在所述第二导电类型第一基区表面选择性注入第二导电类型离子；
对所述第一导电类型离子和所述第二导电类型离子进行高温扩散工艺分别形成第一导电类型发射极和第二导电类型掺杂区域。
9.根据权利要求8所述的门极换流晶闸管的制备方法，其特征在于，还包括：
在所述第一导电类型衬底下表面注入第二导电类型离子；
对注入第二导电类型离子后的第一导电类型衬底进行高温退火处理形成第二导电类型发射极和设置在所述第二导电类型发射极上第一导电类型基区。
10.根据权利要求8所述的门极换流晶闸管的制备方法，其特征在于，还包括：
在所述第一导电类型衬底下表面注入第一导电类型离子；
对注入第一导电类型离子后的第一导电类型衬底进行高温退火处理形成第一导电类型缓冲层和设置在所述第一导电类型缓冲层上第一导电类型基区；
在所述第一导电类型缓冲层下表面注入第二导电类型离子形成第二导电类型发射极。
11.根据权利要求9或10所述的门极换流晶闸管的制备方法，其特征在于，还包括：
在所述第二导电类型发射极下形成阳极电极；
在所述第一导电类型发射极上形成阴极电极；
在所述第一导电类型发射极两侧且与位于第二导电类型第一基区的第二导电类型掺杂区域接触的位置形成门极电极。
CN202310645829.6A 2023-06-02 2023-06-02 门极换流晶闸管及其制备方法 Active CN116387358B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310645829.6A CN116387358B (zh) 2023-06-02 2023-06-02 门极换流晶闸管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310645829.6A CN116387358B (zh) 2023-06-02 2023-06-02 门极换流晶闸管及其制备方法

Publications (2)

Publication Number Publication Date
CN116387358A CN116387358A (zh) 2023-07-04
CN116387358B true CN116387358B (zh) 2023-08-01

Family

ID=86979076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310645829.6A Active CN116387358B (zh) 2023-06-02 2023-06-02 门极换流晶闸管及其制备方法

Country Status (1)

Country Link
CN (1) CN116387358B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117810251A (zh) * 2024-03-01 2024-04-02 北京怀柔实验室 功率半导体器件的终端结构、制造方法及功率器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590959A (zh) * 2015-12-17 2016-05-18 清华大学 具有双p基区门阴极结构的门极换流晶闸管及其制备方法
CN109686783A (zh) * 2018-12-27 2019-04-26 清华大学 一种具有反向通流功能的器件
CN109786451A (zh) * 2018-12-14 2019-05-21 泉州臻美智能科技有限公司 一种门极可关断晶闸管及其制造方法
CN111933704A (zh) * 2020-06-22 2020-11-13 株洲中车时代半导体有限公司 门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656694B (zh) * 2009-12-22 2015-09-02 Abb技术有限公司 功率半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590959A (zh) * 2015-12-17 2016-05-18 清华大学 具有双p基区门阴极结构的门极换流晶闸管及其制备方法
CN109786451A (zh) * 2018-12-14 2019-05-21 泉州臻美智能科技有限公司 一种门极可关断晶闸管及其制造方法
CN109686783A (zh) * 2018-12-27 2019-04-26 清华大学 一种具有反向通流功能的器件
CN111933704A (zh) * 2020-06-22 2020-11-13 株洲中车时代半导体有限公司 门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管

Also Published As

Publication number Publication date
CN116387358A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
TWI383497B (zh) 具有雙閘極之絕緣閘雙極性電晶體
US7233031B2 (en) Vertical power semiconductor component
US7932583B2 (en) Reduced free-charge carrier lifetime device
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2002305305A (ja) 半導体装置
CN105210187A (zh) 半导体装置
CN102723363B (zh) 一种vdmos器件及其制作方法
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN110504310B (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN116387358B (zh) 门极换流晶闸管及其制备方法
CN112201688A (zh) 逆导型igbt芯片
TW201944494A (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
CN103855206A (zh) 绝缘栅双极晶体管及其制造方法
US6774407B2 (en) Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
JP4031209B2 (ja) 半導体装置
CN112397593B (zh) 半导体器件及制造方法
CN111129133B (zh) 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
WO2014086075A1 (zh) 一种igbt结构及其制备方法
CN103531620A (zh) 一种基于n型注入层的igbt芯片及其制造方法
JP2008263217A (ja) 半導体装置
CN113097287A (zh) 一种igbt芯片终端结构及igbt芯片终端结构制作方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN111211167B (zh) 一种消除负阻效应的rc-igbt器件结构
CN209896066U (zh) 一种vdmos
US20190115423A1 (en) Insulated gate power devices with reduced carrier injection in termination area

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant