JP2001332729A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001332729A JP2001332729A JP2001060419A JP2001060419A JP2001332729A JP 2001332729 A JP2001332729 A JP 2001332729A JP 2001060419 A JP2001060419 A JP 2001060419A JP 2001060419 A JP2001060419 A JP 2001060419A JP 2001332729 A JP2001332729 A JP 2001332729A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- conductivity type
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
くオン抵抗を低減できるIGBT構造、また、高温時で
もターンオフ損失を減少できるIGBT構造を提供する
ことを目的とする。 【解決手段】 バイポーラモードで動作するトランジス
タにおいて、Nバッファ層4の層厚を20μm〜40μ
m、好ましくは40μmとし、ピーク濃度を1×10
15cm−3〜1×1016cm−3、好ましくは1×
1016cm−3とする。Pエミッタ層5の層厚を5μ
m以下、好ましくは1μmとし、ピーク濃度を7×10
17cm−3とする。
Description
動作するトランジスタに関する。
スタ(IGBT)について、図9にその断面を示してい
る。従来のIGBT構造について説明する。Nベース層
1の上部をエミッタ側とし、該エミッタ上面を含む上部
にPベース領域2を選択的に形成している。Pベース領
域2内にはNエミッタ領域3を選択的に形成している。
Nエミッタ領域3表面端部及びPベース領域2表面端部
及びNベース層1表面上に、ゲート絶縁膜6を介してポ
リシリコンゲート電極7を有しており、電界効果トラン
ジスタ(MOS)を形成している。ゲート電極7上には
絶縁酸化膜8を有し、エミッタ電極9はNエミッタ領域
3上面の一部及びPベース領域2上面の一部に接して形
成している。Nベース層1の下部をコレクタ側とし、該
コレクタ側にはNバッファ層4、Pエミッタ層5、コレ
クタ電極10を順次形成している。Nバッファ層4の層
厚は50μm、不純物ピーク濃度は1×1017cm
−3であり、Pエミッタ層5の層厚は20μm、不純物
ピーク濃度は5×1019cm −3である。
物濃度はNベース層1の不純物濃度より高い。したがっ
て、順方向電圧印加時に、Nベース層1とPベース領域
2の境界からNベース層1に向かう空乏層の伸びを抑
え、Pエミッタ層5へ達するのを防止する。これによ
り、素子耐圧の低下を防止することが可能となる。ま
た、Nベース層1の層厚を小さくする事ができ、素子の
導通時のオン抵抗(VCE(sat))を小さくする事
が可能となる。上記構造は、耐圧1.5kV以上の素子
で広く用いられている。
層4の不純物濃度に対して2桁以上高い。したがって、
導通時にPエミッタ層5からNバッファ層4を介してN
ベース層1へ達したホールにより、Nベース層1のコレ
クタ側のキャリア濃度が高くなる。その結果ターンオフ
損失(Eoff)が増大してしまう。そこで、Nベース
層1中へのホールの注入を制御するため、プロトン照射
等による局所ライフタイム制御や、電子線照射や重金属
拡散等の再結合中心の導入によるライフタイム制御を行
っている。
照射等を用いたライフタイム制御は、導通時のオン抵抗
VCE(sat)を増大させる原因となる。また、高温
時にはライフタイム制御の効果が弱くなるため、ターン
オフ損失(Eoff)が増大してしまう。あるいはNベ
ース層1からPエミッタ層5へ流れ込む多量の電子によ
り、ターンオフ時にホールの再注入が発生し、ターンオ
フ損失の増大や遮断失敗を生じる可能性がある。
ることなくオン抵抗を低減できるバイポーラモードで動
作する半導体装置、また、高温時でもターンオフ損失を
減少できるバイポーラモードで動作する半導体装置を提
供することを目的とする。
作する半導体装置の構造は、第1導電型のエミッタ層
と、前記第1導電型のエミッタ層上に形成された第2導
電型のバッファ層と、前記第2導電型のバッファ層上に
形成された第2導電型のベース層と、前記第2導電型の
ベース層上部に選択的に形成された第1導電型のベース
領域と、前記第1導電型のベース領域上部に選択的に形
成された第2導電型のエミッタ領域と、前記第1導電型
のベース領域をチャネル領域として、前記第2導電型の
ベース層と前記第2導電型のエミッタ領域との間を導通
するためのゲート電極と、前記第1導電型のベース領域
上及び前記第2導電型のエミッタ領域上に形成されたエ
ミッタ電極と、前記第1導電型のエミッタ層の前記第2
導電型のバッファ層形成面と反対の面上に形成されたコ
レクタ電極とを有し、前記第2導電型のバッファ層のピ
ーク濃度が1×1015cm−3乃至1×1016cm
−3であり、前記第2導電型のバッファ層のピーク濃度
と前記第1導電型のエミッタ層のピーク濃度との差が2
桁以下であることを特徴とする。あるいは、前記第1導
電型のエミッタ層の層厚が5μm以下であることを特徴
とする。更には、前記第2導電型のバッファ層の層厚が
20μm乃至40μmであることを特徴とする。また、
本発明のバイポーラモードで動作する半導体装置は前記
構造に加え、前記第2導電型のベース層中に再結合中心
を有し、少数キャリアのライフタイムが15μs以下で
あることを特徴とする。あるいは、前記第2導電型のベ
ース層中への第2導電型キャリアの注入が促進される構
造を有することを特徴とする。または、前記第1導電型
のエミッタ層中の不純物元素の電気的活性化率が80%
以上であることを特徴とする。
ポーラトランジスタ(IGBT)の実施の形態を実施例
を用いて説明する。
発明の第1の実施例におけるIGBTの断面構造を示す
図である。本実施例はNバッファ層4及びPエミッタ層
5の層厚及び濃度に特徴を有する。本実施例のIGBT
構造を以下に説明する。Nベース層1の上部をエミッタ
側とし、該エミッタ側上面を含む上部にPベース領域2
を選択的に形成している。Pベース領域2内にはNエミ
ッタ領域3を選択的に形成している。Pベース領域2表
面端部とそれに接するNエミッタ領域3表面端部とNベ
ース層1表面上には、ゲート酸化膜6を介してポリシリ
コンゲート電極7を有しており、電界効果トランジスタ
(MOS)を形成している。ゲート電極7上には絶縁酸
化膜8を有し、エミッタ電極9はNエミッタ領域3上面
及びPベース領域2上面の一部に接して形成している。
Nベース層1の下部をコレクタ側とし、該コレクタ側に
はNバッファ層4、Pエミッタ層5、更にコレクタ電極
10を順次形成している。
ある。ゲート電極7及びエミッタ電極9間に電圧を印加
することにより、Pベース領域をチャネル領域としてN
エミッタ領域3とNベース層1との間に電流が流れる。
これによりNベース層1にはベース電流が供給されて、
コレクタ電極10及びエミッタ電極9間に電流が流れオ
ン状態となる。また、ゲート電極7及びエミッタ電極9
間の電圧を零バイアスあるいは負バイアスすることによ
りオフ状態となる。
ァイルを示している。Nベース層1のエミッタ側表面を
基準として拡散深さを横軸、不純物濃度を縦軸に示して
いる。図3に示すように深さが485μmから525μ
m付近、すなわち約40μmの層厚を有するNバッファ
層4のピーク濃度は1×1016cm−3である。そし
て深さが525μm以上にあるPエミッタ層5のピーク
濃度は7×1017cm−3である。また層厚は5μm
以下であり、好ましくは1μmである。
り、導通時におけるPエミッタ層5への空乏層の広がり
を防止することができる。したがって所定の耐圧を得る
ためのNベース層1の層厚を小さくすることができ、導
通時のオン抵抗を低減することが可能となる。また、N
バッファ層4のピーク濃度を上記濃度範囲とし、エミッ
タ層5とのピーク濃度の差を2桁より小さくすることに
より、オン抵抗の増大を招くことはない。上記実施例の
濃度差を保つことで、Pエミッタ層5からNベース層4
へのホールの注入量を適切に保つことができるためであ
る。Nバッファ層4のピーク濃度が上記濃度より大きく
なると、Pエミッタ層5からNベース層4へのホール注
入が阻害され、オン抵抗が増大してしまう。
ーンオフ損失を低減することも可能になる。Nベース層
1からPエミッタ層5に流れる電子電流に対するPエミ
ッタ層5からNベース層1へ注入するホール電流の比が
小さいため、ベース層1のコレクタ側のキャリア濃度を
低く制御でき、ターンオフ時に排出するコレクタ側のキ
ャリア濃度を低減できるためである。上記濃度差に加え
てPエミッタ層5の層厚を5μm以下にすることで、電
子電流に対するホール電流の比をより適切な値にするこ
とができ、ターンオフ損失を低減することができる。
失敗を生じる危険性がなくなる。ターンオフ時のホール
の再注入を少なくできるためである。ピーク濃度差が2
桁を超えている従来の構造では、ターンオフ中のPエミ
ッタ層5からのホールの再注入により遮断失敗を生じる
可能性があった。
によるライフタイム制御の代わりに、本実施例ではNバ
ッファ層4及びPエミッタ層5の濃度及び層厚を上記の
値に設定している。これにより高温時においても導通時
のオン抵抗を低減したままターンオフ時のターンオフ損
失を従来に比較して低減することが可能となる。
及び層厚を上記の値とすることにより、オン抵抗を低減
し、かつターンオフ損失を低減することが可能となる。
また、再結合中心の導入によるライフタイム制御を行わ
ないため、高温時においても、ターンオフ損失を低減す
ることが可能となる。
厚を40μmとしているが、20μm乃至40μmの範
囲であればよい。
の実施例は第1の実施例と同様にNバッファ層4及びエ
ミッタ層5の濃度差が2桁以下であるが、Nバッファ層
4の層厚を第1の実施例の範囲内において小さくしてい
る。第2の実施例におけるIGBTの構造は第1の実施
例と同様であるため、説明を省略する。
レクタ側の不純物拡散濃度プロファイルを示している。
図3と同様にNベース層1のエミッタ層表面を基準とし
て深さを横軸、キャリア濃度を縦軸に示している。図4
に示すように深さが505μmから525μm付近、す
なわち約20μmの層厚を有するNバッファ層4におけ
るキャリアピーク濃度は1×1015cm−3である。
そして深さが525μm以上にあるPエミッタ層5のピ
ーク濃度は1×1017cm−3である。また、層厚は
4μmである。
層厚を第1の実施例の範囲内において最小限にすること
により、高耐圧素子を製造するのに熱拡散時間が短くて
済むという製造上の利点がある。また、第1の実施例と
同様に、Nバッファ層4及びPエミッタ層5の濃度及び
層厚を上記の値とすることにより、オン抵抗を低減し、
かつターンオフ損失を低減することが可能となる。ま
た、再結合中心の導入によるライフタイム制御を行わな
いため、高温時においても、ターンオフ損失を低減する
ことが可能となる。
第3の実施例は第1の実施例あるいは第2の実施例の構
造のNベース層1中に、再結合中心を導入する点で他の
実施例と異なる。再結合中心の導入により、Nベース層
1中のキャリアライフタイムが15μs以下となること
を特徴とする。第3の実施例におけるIGBTの構造は
第1の実施例の構造あるいは第2の実施例の構造と同様
であるため、説明を省略する。
施例のNベース層1中に、電子線照射あるいは重金属拡
散等により再結合中心を導入する。これにより、ターン
オフ時にNベース層1中に存在するキャリアの消滅が早
くなり、キャリアライフタイムが15μs以下に低減す
る。したがってターンオフ損失を低減することが可能と
なる。また、コレクタ側のキャリアの消滅が加速される
ことにより、電流遮断中の破壊耐量が増し、より大きな
電流を遮断することが可能となる。一方、ライフタイム
の低減は一般的にオン抵抗の増加をもたらすが、本実施
例においては、Nバッファ層4を形成することによりN
ベース層1の層厚を小さくできること、かつ、前述のよ
うに導通時のNベース層1中のキャリア濃度を適切に制
御しているため、大幅なオン抵抗の増大を招くことなく
更なるターンオフ損失の低減を可能としている。ライフ
タイムを15μs以下に低減することで、上記効果を最
大限に引き出すことが可能となる。また、再結合中心の
導入のみによらず、Nバッファ層4及びPエミッタ層5
の濃度及び層厚を所望の値としてターンオフ損失の低減
を行うため再結合中心の導入量を少なくすることがで
き、高温時のターンオフ損失の大幅な増大を防ぐことが
可能となる。
第4の実施例はNバッファ層4とPエミッタ層5の濃度
及び層厚は第1の実施例乃至第3の実施例の範囲内であ
るが、Nエミッタ層3側の構造が電子注入促進効果型構
造であることを特徴とする。電子注入促進効果型構造は
例えば5kV系の素子のゲート電極7の幅を25μm以
上としたものである。この構造により導通時のNベース
層1中において、Nベース層1中のホールのエミッタ電
極への排出が抑制されNエミッタ層3からの電子注入が
増大するため、エミッタ側のキャリア濃度が増加する。
図5にNベース層1中の導通時におけるキャリア濃度分
布を示す。エミッタ側キャリア濃度N1はコレクタ側キ
ャリア濃度N2の2分の1以上、あるいはNベース中の
最も少ないキャリア濃度N3以上である。このようにN
ベース層1のエミッタ側にキャリアを蓄積することによ
り、オン抵抗を低減することが可能になる。また、エミ
ッタ側のキャリア濃度が高いため同じオン抵抗を得るた
めに必要なコレクタ側キャリア濃度を低くすることが可
能となり、ターンオフ時に排出するキャリアやPエミッ
タ層5からのホールの再注入が少なくターンオフ損失の
低減が可能となる。
あり、Nバッファ層の層厚は20μm〜40μmであ
り、ピーク濃度は1×1015cm−3〜1×1016
cm− 3、Pエミッタ層5の層厚は5μm以下であり,
ピーク濃度は7×1017cm −3である。
層厚を上記の値とし、かつ電子注入促進効果構造とする
ことにより、第1の実施例に比べて更にオン抵抗を低減
し、かつターンオフ損失を低減することが可能となる。
構造として、エミッタ電極7の幅を規定したがこれに限
るものではなく、電子注入を促進する構造であればどの
ような構造としてもよい。また、第3の実施例のよう
に、Nベース層1に再結合中心を導入することも可能で
ある。
の実施例は、Nバッファ層4とPエミッタ層5の濃度及
び層厚を第1の実施例と同様の範囲内とし、かつPエミ
ッタ層5の電気的活性化率を80%以上にすることを特
徴とする。第5の実施例のIGBT構造は第1の実施例
の構造と同様であるため説明を省略する。80%の電気
的活性化率はPエミッタ層5にボロンを注入した後、9
00℃の熱工程を経ることによって得られる。従来のN
バッファ層のない浅いPエミッタ層構造の場合、Pエミ
ッタ層5からNベース層1へのホールの注入が増大して
しまう等の理由により、Pエミッタ層の活性化率を80
%以上にすることはできなかったが、本実施例において
は、Nバッファ層4及びPエミッタ層5の濃度及び層厚
を所望の値とすることによりPエミッタ層5の活性化率
を上げることが可能となる。これにより、安定して特性
ばらつきの少ない製品を生産することが可能となる。ま
た、第4の実施例においては第1の実施例と同様にNバ
ッファ層の層厚は20μm〜40μmであり、ピーク濃
度は1×1015cm−3〜1×1016cm−3、P
エミッタ層5の層厚は5μm以下であり、ピーク濃度は
7×1017cm− 3である。
層厚を上記の値とすることにより、第1の実施例と同様
にオン抵抗を低減し、かつターンオフ損失を低減するこ
とが可能となる。
の実施例において、Nバッファ層4のピーク濃度とPエ
ミッタ層5のピーク濃度との差は2桁以下、すなわちP
エミッタ層5のピーク濃度を1×1017cm−3〜1
×1018cm−3の範囲内とした。こうすることによ
り素子のオン抵抗を低くし、ターンオフ損失を少なくす
ることができる。
オン注入し、その後ボロンを熱拡散することにより形成
される。しかし、上記第1の実施例に示すように、Pエ
ミッタ層5の層厚は5μm以下と薄く、拡散深さも浅く
設定されている。このため、長時間熱処理すると拡散が
深くなってしまうので、熱処理は実質的にボロンを活性
化する程度の時間だけ行われ、熱処理後のボロンの分布
形状はほぼイオン注入後の形状に近い。
加速エネルギーによりボロンをイオン注入した際の、P
エミッタ層5におけるコレクタ電極10側表面からの深
さと不純物濃度との関係を示す不純物拡散濃度プロファ
イルである。上記条件でイオン注入した場合、図6に示
すように、表面から深さ0.1μm付近の不純物濃度が
最大となり、表面の不純物濃度はこれより低くなる。
記範囲内で低くすることにより、上記効果に加え、素子
が遮断失敗等することをさらに低減できる。しかし、不
純物濃度をあまり低くすると、表面の不純物濃度もこれ
に伴って低下する。表面の不純物濃度が低くなると、最
悪の場合コレクタ電極と良好なオーミックコンタクトを
得られなくなり、素子のオン抵抗が増加する。そこで、
ボロンの注入量を最適にすることで上記問題を回避でき
るが、製造ロットごとに素子の特性にばらつきが生じる
可能性もある。
はPエミッタ層5を二重拡散により形成している。第6
の実施例において、半導体装置の構成は上記第1の実施
例のそれと同一であるため説明は省略する。
ミッタ層5における、コレクタ電極10側表面からの深
さと不純物濃度との関係を示す不純物拡散濃度プロファ
イルである。図7に示すように、Pエミッタ層5は、コ
レクタ電極10側の表面近傍に第1のピーク値を有する
高濃度の拡散層と、これより低濃度で若干深い位置に第
2のピーク値が形成された拡散層とから構成されてい
る。第1のピーク値は1×1018cm−3以上に設定
される必要があり、例えば5×1018cm−3とされ
ている。また、第2のピーク値は、第1の実施例で示し
たPエミッタ層5のピーク値、すなわち1×1017c
m−3〜1×1018cm−3の範囲内で設定され、例
えば5×1017cm−3とされている。
る第1の方法について説明する。Pエミッタ層5に不純
物を注入する際、まずボロンを例えば60keVの加速
エネルギーでイオン注入し、続いてBF2を例えば加速
エネルギー60keVで同様に注入する。この後、同時
に熱処理してボロン及びBF2を拡散する。同じ加速エ
ネルギーを与えた場合、ボロンに対してBF2は深い位
置まで注入されないため、BF2により拡散深さの浅い
位置に高濃度の不純物領域が形成され、ボロンにより拡
散深さの深い位置に低濃度の不純物領域が形成される。
第1の方法はPエミッタ層5の拡散深さが例えば1μm
程度と浅い場合に有効である。
0keVの加速エネルギーでイオン注入した後、熱処理
によりボロンを拡散する。この後、BF2を例えば60
keVの加速エネルギーでイオン注入した後、BF2を
活性化する程度に熱処理を行う。上記したように、ボロ
ンとBF2は注入される深さが違うため、2つのピーク
位置を有するPエミッタ層5が形成される。また、第2
の方法によれば、第1の方法に比べ不純物の分布形状を
ある程度自由に制御できる。尚、第2の方法は、Pエミ
ッタ層5の拡散深さが例えば4μm程度の場合に使用さ
れる。
クタ電極10側表面における不純物濃度のピーク値(第
1のピーク値)を1×1018cm−3以上とし、この
ピーク値より深い位置に1×1017cm−3〜1×1
018cm−3の範囲内で不純物濃度のピーク値(第2
のピーク値)を形成している。すなわち、不純物濃度の
第2のピーク値を第1の実施例の範囲とすることによっ
て、第1の実施例と同様の効果を得られる。さらに、表
面近傍に不純物濃度が高い第1のピーク値を形成してい
るため、コレクタ電極10と良好なオーミックコンタク
トを得ることができ、オン抵抗の少ないIGBTを得ら
れる。
ミッタ層5における、コレクタ電極10側表面からの深
さと不純物濃度との関係を示す不純物拡散濃度プロファ
イルである。第7の実施例では、図8に示すようにコレ
クタ電極10側表面における不純物濃度が、この不純物
濃度のピーク値の1/2以上に設定されている。すなわ
ち、まず60keVの加速エネルギーでボロンをイオン
注入することによって、拡散深さ0.1μmをピーク値
とした不純物分布が得られる。この後、例えば40ke
Vの加速エネルギーでボロンをイオン注入する。すなわ
ち、最初のイオン注入において濃度が落ち込む表面近く
にピーク濃度が来るような加速エネルギーで2回目のイ
オン注入を行う。こうすることによって、図8に示すよ
うに不純物濃度のピーク値が例えば8×1017cm
−3であって、且つ表面の濃度もほぼピーク値の濃度と
同じ分布形状を得られる。
する際、60keVの加速エネルギーでボロンをイオン
注入した後、40keVの加速エネルギーでボロンをイ
オン注入している。こうすることによって、不純物濃度
のピーク値が1×1017cm−3〜1×1018cm
−3の範囲内であり、且つ表面の不純物濃度がピーク値
の1/2以上という分布形状を得られる。このため、P
エミッタ層5のコレクタ電極10側表面において、コレ
クタ電極10と良好なオーミックコンタクトを得るのに
十分な不純物濃度を得られる。よって、第1の実施例と
同様の効果を得られるほか、素子のオン抵抗を低減した
IGBTを得られる。
は、プレーナゲート型IGBT構造について説明した
が、本発明はこれに限らずトレンチ型IGBT、IEG
T(Injection Enhanced Gate
Transistor)等あらゆるバイポーラモード
で動作するトランジスタに適用することができる。
層5の濃度及び層厚を所望の値とすることにより、オン
抵抗を低減し、かつターンオフ損失を低減することが可
能となる。また、再結合中心の導入によるライフタイム
制御を行わないため、高温時においても、ターンオフ損
失を低減することが可能となる。
を示す断面図。
を示す断面図。
物拡散プロファイル。
物拡散プロファイル。
ース層中のキャリア分布濃度。
ミッタ層の不純物拡散プロファイル。
ミッタ層の不純物拡散プロファイル。
ミッタ層の不純物拡散プロファイル。
Claims (8)
- 【請求項1】 第1導電型のエミッタ層と、 前記第1導電型のエミッタ層上に形成された第2導電型
のバッファ層と、 前記第2導電型のバッファ層上に形成された第2導電型
のベース層と、 前記第2導電型のベース層上部に選択的に形成された第
1導電型のベース領域と、 前記第1導電型のベース領域上部に選択的に形成された
第2導電型のエミッタ領域と、 前記第1導電型のベース領域をチャネル領域として、前
記第2導電型のベース層と前記第2導電型のエミッタ領
域との間を導通するためのゲート電極と、 前記第1導電型のベース領域及び前記第2導電型のエミ
ッタ領域上に形成されたエミッタ電極と、 前記第1導電型エミッタ層の前記第2導電型のバッファ
層形成面と反対の面上に形成されたコレクタ電極と、 を有し、 前記第2導電型のバッファ層のピーク濃度が1×10
15cm−3乃至1×1016cm−3であり、前記第
2導電型のバッファ層のピーク濃度と前記第1導電型の
エミッタ層のピーク濃度との差が2桁以下であることを
特徴とするバイポーラモードで動作する半導体装置。 - 【請求項2】 前記第1導電型のエミッタ層の層厚が5
μm以下であることを特徴とする請求項1に記載のバイ
ポーラモードで動作する半導体装置。 - 【請求項3】 前記第2導電型のバッファ層の層厚が2
0μm乃至40μmであることを特徴とする請求項2に
記載のバイポーラモードで動作する半導体装置。 - 【請求項4】 前記第2導電型のベース層中に再結合中
心を有し、少数キャリアのライフタイムが15μs以下
であることを特徴とする請求項1又は請求項2に記載の
バイポーラモードで動作する半導体装置。 - 【請求項5】 前記第2導電型のベース層中への第2導
電型キャリアの注入が促進される構造を有することを特
徴とする請求項1又は請求項2に記載のバイポーラモー
ドで動作する半導体装置。 - 【請求項6】 前記第1導電型のエミッタ層中の不純物
元素の電気的活性化率が80%以上であることを特徴す
る請求項1又は請求項2に記載のバイポーラモードで動
作する半導体装置。 - 【請求項7】 前記第2導電型のバッファ層のピーク濃
度が1×1015cm−3乃至1×1016cm−3で
あり、前記第1導電型のエミッタ層の前記コレクタ電極
側表面の第1のピーク濃度は1×1018cm−3以上
であって、前記第1のピーク濃度より深い位置の第2の
ピーク濃度と前記第2導電型のバッファ層のピーク濃度
との差が2桁以下であることを特徴とする請求項1に記
載のバイポーラモードで動作する半導体装置。 - 【請求項8】 前記第1導電型のエミッタ層の前記コレ
クタ電極側表面の不純物濃度が、前記第1導電型のエミ
ッタ層のピーク濃度の1/2以上であることを特徴とす
る請求項1に記載のバイポーラで動作する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001060419A JP4031209B2 (ja) | 2000-03-14 | 2001-03-05 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000069818 | 2000-03-14 | ||
JP2000-69818 | 2000-03-14 | ||
JP2001060419A JP4031209B2 (ja) | 2000-03-14 | 2001-03-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332729A true JP2001332729A (ja) | 2001-11-30 |
JP4031209B2 JP4031209B2 (ja) | 2008-01-09 |
Family
ID=26587396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001060419A Expired - Lifetime JP4031209B2 (ja) | 2000-03-14 | 2001-03-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4031209B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004503090A (ja) * | 2000-07-04 | 2004-01-29 | アーベーベー シュヴァイツ アクチェンゲゼルシャフト | 半導体構成要素及びその製造法 |
JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2006005178A (ja) * | 2004-06-18 | 2006-01-05 | Toyota Motor Corp | 半導体装置 |
JP2006295014A (ja) * | 2005-04-14 | 2006-10-26 | Hitachi Ltd | Igbtとそれを用いた電力変換装置 |
JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
JP2008198652A (ja) * | 2007-02-08 | 2008-08-28 | Toyota Central R&D Labs Inc | 半導体装置 |
DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
JPWO2009122486A1 (ja) * | 2008-03-31 | 2011-07-28 | 三菱電機株式会社 | 半導体装置 |
JP2011204716A (ja) * | 2010-03-24 | 2011-10-13 | Mitsubishi Electric Corp | 電力半導体装置およびその製造方法 |
JPWO2013069113A1 (ja) * | 2011-11-09 | 2015-04-02 | トヨタ自動車株式会社 | 半導体装置およびその製造方法 |
US10290711B2 (en) | 2015-01-27 | 2019-05-14 | Mitsubishi Electric Corporation | Semiconductor device |
DE112008004278B3 (de) | 2008-03-31 | 2021-08-12 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
-
2001
- 2001-03-05 JP JP2001060419A patent/JP4031209B2/ja not_active Expired - Lifetime
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004503090A (ja) * | 2000-07-04 | 2004-01-29 | アーベーベー シュヴァイツ アクチェンゲゼルシャフト | 半導体構成要素及びその製造法 |
US7808014B2 (en) | 2004-05-13 | 2010-10-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
DE102005021249B4 (de) * | 2004-05-13 | 2012-04-19 | Mitsubishi Denki K.K. | Halbleitervorrichtung |
US7629626B1 (en) | 2004-05-13 | 2009-12-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
US7635878B2 (en) | 2004-05-13 | 2009-12-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having insulated gate bipolar transistor |
JP2006005178A (ja) * | 2004-06-18 | 2006-01-05 | Toyota Motor Corp | 半導体装置 |
JP2006295014A (ja) * | 2005-04-14 | 2006-10-26 | Hitachi Ltd | Igbtとそれを用いた電力変換装置 |
JP2008198652A (ja) * | 2007-02-08 | 2008-08-28 | Toyota Central R&D Labs Inc | 半導体装置 |
JP2007243212A (ja) * | 2007-04-27 | 2007-09-20 | Hitachi Ltd | 半導体装置およびそれを用いた電力変換装置 |
DE112008004278B3 (de) | 2008-03-31 | 2021-08-12 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
JPWO2009122486A1 (ja) * | 2008-03-31 | 2011-07-28 | 三菱電機株式会社 | 半導体装置 |
US8829564B2 (en) | 2008-03-31 | 2014-09-09 | Mitsubishi Electric Corporation | Semiconductor device including an IGBT |
US8507945B2 (en) | 2008-03-31 | 2013-08-13 | Mitsubishi Electric Corporation | Semiconductor device including an insulated gate bipolar transistor (IGBT) |
KR101056446B1 (ko) | 2008-08-26 | 2011-08-11 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
US7750438B2 (en) | 2008-08-26 | 2010-07-06 | Mitsubishi Electric Corporation | Semiconductor device |
DE102009018775A1 (de) | 2008-08-26 | 2010-03-11 | Mitsubishi Electric Corporation, Tokyo | Halbleitervorrichtung mit IGBT |
JP2011204716A (ja) * | 2010-03-24 | 2011-10-13 | Mitsubishi Electric Corp | 電力半導体装置およびその製造方法 |
JPWO2013069113A1 (ja) * | 2011-11-09 | 2015-04-02 | トヨタ自動車株式会社 | 半導体装置およびその製造方法 |
US9397206B2 (en) | 2011-11-09 | 2016-07-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
US9887190B2 (en) | 2011-11-09 | 2018-02-06 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
US10290711B2 (en) | 2015-01-27 | 2019-05-14 | Mitsubishi Electric Corporation | Semiconductor device |
US10665677B2 (en) | 2015-01-27 | 2020-05-26 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4031209B2 (ja) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707321B2 (en) | Power device with multiple field stop layers | |
JP4571099B2 (ja) | 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品 | |
US7538412B2 (en) | Semiconductor device with a field stop zone | |
US7629665B2 (en) | Semiconductor component with a channel stop zone | |
US8653556B2 (en) | Vertical semiconductor device | |
US10224206B2 (en) | Bipolar transistor device with an emitter having two types of emitter regions | |
JP2002305305A (ja) | 半導体装置 | |
JP4031209B2 (ja) | 半導体装置 | |
JP2001326353A (ja) | 半導体装置 | |
US9543405B2 (en) | Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure | |
JP2002246597A (ja) | 半導体装置 | |
JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
JPH09186323A (ja) | 電力用絶縁ゲートバイポーラトランジスタ | |
JP2002299623A (ja) | 高耐圧半導体装置 | |
JP2003224281A (ja) | 半導体装置およびその製造方法 | |
US6501128B1 (en) | Insulated gate transistor and the method of manufacturing the same | |
JP2004311481A (ja) | 半導体装置 | |
CN112397593A (zh) | 半导体器件及制造方法 | |
JP7361634B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN111223922B (zh) | 抗闩锁绝缘栅双极晶体管器件 | |
US20190115423A1 (en) | Insulated gate power devices with reduced carrier injection in termination area | |
JPH0982955A (ja) | 半導体装置の製法 | |
JP7419695B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
KR101928395B1 (ko) | 전력 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4031209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |