JPWO2009122486A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2009122486A1 JPWO2009122486A1 JP2010505147A JP2010505147A JPWO2009122486A1 JP WO2009122486 A1 JPWO2009122486 A1 JP WO2009122486A1 JP 2010505147 A JP2010505147 A JP 2010505147A JP 2010505147 A JP2010505147 A JP 2010505147A JP WO2009122486 A1 JPWO2009122486 A1 JP WO2009122486A1
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- main surface
- semiconductor device
- emitter
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 298
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 230000005684 electric field Effects 0.000 claims abstract description 54
- 238000009792 diffusion process Methods 0.000 claims description 389
- 239000012535 impurity Substances 0.000 claims description 284
- 229910052698 phosphorus Inorganic materials 0.000 claims description 148
- 229910021332 silicide Inorganic materials 0.000 claims description 54
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 54
- 229910052757 nitrogen Inorganic materials 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 34
- 230000004913 activation Effects 0.000 claims description 24
- 229910052717 sulfur Inorganic materials 0.000 claims description 18
- 230000002441 reversible effect Effects 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 370
- 210000000746 body region Anatomy 0.000 description 118
- 238000010586 diagram Methods 0.000 description 72
- 230000015556 catabolic process Effects 0.000 description 66
- 238000000034 method Methods 0.000 description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- 229910052814 silicon oxide Inorganic materials 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 32
- 238000009826 distribution Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 22
- 230000002829 reductive effect Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 18
- 230000002159 abnormal effect Effects 0.000 description 16
- 238000000137 annealing Methods 0.000 description 14
- 238000005224 laser annealing Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000010355 oscillation Effects 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 229910052720 vanadium Inorganic materials 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910008484 TiSi Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- -1 aluminum compound Chemical class 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を示す概略断面図である。図1を参照して、本実施の形態の半導体装置は、たとえば600〜6500Vの耐圧を有する半導体装置を想定すると、50〜800μmの厚みt1を有する半導体基板に形成されたトレンチ型IGBTである。半導体基板は互いに対向する第1主面(上面)および第2主面(下面)を有している。n-ドリフト層(ドリフト拡散層)1は、たとえば600〜6500Vの耐圧を有する半導体装置を想定すると、1×1012〜1×1015cm-3の濃度を有している。この半導体基板の第1主面側に、たとえば濃度が約1×1015〜1×1018cm-3で第1主面からの拡散深さが約1.0〜4.0μmのp型半導体よりなるp型ボディ領域2が形成されている。p型ボディ領域2(ボディ拡散層)内の第1主面には、たとえば濃度が1×1018〜1×1020cm-3で、第1主面からの拡散深さが約0.3〜2.0μmのn型半導体よりなるn型エミッタ領域3が形成されている。このn型エミッタ領域3(第2エミッタ拡散層)と隣り合うように第1主面には、p型ボディ領域2への低抵抗コンタクトをとるためのp+不純物拡散領域6(第1エミッタ拡散層)が、たとえば1×1018〜1×1020cm-3程度の濃度で、第1主面からの拡散深さがn型エミッタ領域3の深さ以下で形成されている。
図2〜図11は、本発明の実施の形態1における半導体装置の製造方法を工程順に示す概略断面図である。まず図2を参照して、n-ドリフト層1を含む半導体基板の第1主面に、たとえばピーク濃度が1×1015〜1×1018cm-3、第1主面からの拡散深さが1.0〜4.0μmのp型ボディ領域2が形成される。次に、第1主面上に、マスク層31が形成される。
図18は、図1のXVIII−XVIII線に沿った濃度分布である。図19は、図1のXIX−XIX線に沿った濃度分布である。なお、図18には、従来におけるp型不純物またはn型不純物の濃度分布もあわせて示されている。
c.所望の耐圧を有する、または398K以上においてIGBTが熱暴走しないこと。
活性化率:{(SR(spreading-resistance)測定などの方法で算出される抵抗値より得られる不純物濃度(cm-3))/(SIMS(Secondary Ionization Mass Spectrometer)を用いて測定される不純物濃度(cm-3))}×100 ・・・(1)
上記コレクタ構造を用いることで、正常なIGBTの動作を保障することができ、高い耐圧を保持することができ、IGBTの熱暴走を抑制することができる。また、デバイス特性を改善する際にN-ドリフト層を薄厚化した上で、VCE(sat)−EOFFのトレードオフ特性の自由度(制御性)を得ることができる。
IGBTの重要なデバイス特性であるVCE(sat)−Eoff特性を改善するためには、n-ドリフト層1の薄膜化を行なうことが有効である。しかし、図11に示すように半導体基板の第2主面を研磨する場合には、研磨面の表面粗さが、IGBTの種々の特性に影響を与えることを本願発明者は見出した。
本実施の形態においては、実施の形態1〜3の構成により得られる効果と同様の効果の得られるMOSトランジスタの構成を示す。
図43〜図78は、実施の形態4と同じ効果が得られるMOSトランジスタ構造の各種の派生構造を示す概略断面図である。図43〜図78に示すどの構造でも、実施の形態4に示すMOSトランジスタ構造による効果を得ることができる。
図43に示す構成は、2つのMOSトランジスタ部に挟まれる領域にエミッタ電位となる1つのエミッタトレンチが設けられている点およびゲート用溝1aの一方側面にのみn型エミッタ領域3が形成されている点において図40に示す構造Eの構成と異なる。
本実施の形態においては、図75〜図78に示す平面ゲート型IGBTの他の構成について説明する。図79〜図83は、本発明の実施の形態6における平面ゲート型IGBTの各種の構成を示す概略断面図である。
図87は、本発明の実施の形態7における半導体装置のレイアウトを示す平面図である。図88は、図87のLXXXVIII−LXVIII線に沿った断面図であり、図89は、図87のLXXXIX−LXXXIX線に沿った断面図である。図90は、図88のXC−XC線に沿った不純物濃度分布である。なお、図87において斜線で示す部分は、p型不純物拡散領域41が形成されている領域である。また、図87においては、1つのゲート電極配線11aに沿って形成されたゲート用溝1a(図中点線)のみを示しているが、実際には、それぞれのゲート電極配線11aに沿って複数のゲート用溝1a(あるいはエミッタ用溝1b)が形成されている。図87〜図90を参照して、本実施の形態におけるIGBTの構成について説明する。
図100は、本発明の実施の形態8におけるゲートパッドの平面レイアウトを模式的に示す図である。図100を参照して、本実施の形態においては、ゲート電極配線11a(図87)の電流経路の一部が、局所的に高い抵抗を有する抵抗体28aによって形成されている。図100では、配線(表面ゲート配線)とゲート電極配線11aとを電気的に接続するためのゲートパッド28の一部が抵抗体28aによって形成されている。抵抗体28aの各々は、ゲートパッド28の中央部に設けられた開口部において、互いに対向するように突き出ている。抵抗体28aはたとえば図1または図75に示すゲート電極5aと同一の構造を有していてもよい。
IGBTにおけるVCE(sat)−EOFF特性を向上するためには、n-ドリフト層1の厚みを薄くすることが効果的であるが、n-ドリフト層1の厚みを薄くすると、高耐圧を実現することが難しくなる。そこで本願発明者は、p型ボディ領域2とn型不純物拡散領域14との接合面の電界強度EP/CS(n型不純物拡散領域14が形成されていない場合にはp型ボディ領域2とn-ドリフト層1との接合面の電界強度EP/N-)と、n型バッファ領域7とn-ドリフト層1との接合面の電界強度EN/N-との関係に着目することで、IGBTの耐圧を向上できることを見出した。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を示す概略断面図である。図1を参照して、本実施の形態の半導体装置は、たとえば600〜6500Vの耐圧を有する半導体装置を想定すると、50〜800μmの厚みt1を有する半導体基板に形成されたトレンチ型IGBTである。半導体基板は互いに対向する第1主面(上面)および第2主面(下面)を有している。n-ドリフト層(ドリフト拡散層)1は、たとえば600〜6500Vの耐圧を有する半導体装置を想定すると、1×1012〜1×1015cm-3の濃度を有している。この半導体基板の第1主面側に、たとえば濃度が約1×1015〜1×1018cm-3で第1主面からの拡散深さが約1.0〜4.0μmのp型半導体よりなるp型ボディ領域2が形成されている。p型ボディ領域2(ボディ拡散層)内の第1主面には、たとえば濃度が1×1018〜1×1020cm-3で、第1主面からの拡散深さが約0.3〜2.0μmのn型半導体よりなるn型エミッタ領域3が形成されている。このn型エミッタ領域3(第2エミッタ拡散層)と隣り合うように第1主面には、p型ボディ領域2への低抵抗コンタクトをとるためのp+不純物拡散領域6(第1エミッタ拡散層)が、たとえば1×1018〜1×1020cm-3程度の濃度で、第1主面からの拡散深さがn型エミッタ領域3の深さ以下で形成されている。
図2〜図11は、本発明の実施の形態1における半導体装置の製造方法を工程順に示す概略断面図である。まず図2を参照して、n-ドリフト層1を含む半導体基板の第1主面に、たとえばピーク濃度が1×1015〜1×1018cm-3、第1主面からの拡散深さが1.0〜4.0μmのp型ボディ領域2が形成される。次に、第1主面上に、マスク層31が形成される。
図18は、図1のXVIII−XVIII線に沿った濃度分布である。図19は、図1のXIX−XIX線に沿った濃度分布である。なお、図18には、従来におけるp型不純物またはn型不純物の濃度分布もあわせて示されている。
c.所望の耐圧を有する、または398K以上においてIGBTが熱暴走しないこと。
活性化率:{(SR(spreading-resistance)測定などの方法で算出される抵抗値より得られる不純物濃度(cm-3))/(SIMS(Secondary Ionization Mass Spectrometer)を用いて測定される不純物濃度(cm-3))}×100 ・・・(1)
上記コレクタ構造を用いることで、正常なIGBTの動作を保障することができ、高い耐圧を保持することができ、IGBTの熱暴走を抑制することができる。また、デバイス特性を改善する際にN-ドリフト層を薄厚化した上で、VCE(sat)−EOFFのトレードオフ特性の自由度(制御性)を得ることができる。
IGBTの重要なデバイス特性であるVCE(sat)−Eoff特性を改善するためには、n-ドリフト層1の薄膜化を行なうことが有効である。しかし、図11に示すように半導体基板の第2主面を研磨する場合には、研磨面の表面粗さが、IGBTの種々の特性に影響を与えることを本願発明者は見出した。
本実施の形態においては、実施の形態1〜3の構成により得られる効果と同様の効果の得られるMOSトランジスタの構成を示す。
図43〜図78は、実施の形態4と同じ効果が得られるMOSトランジスタ構造の各種の派生構造を示す概略断面図である。図43〜図78に示すどの構造でも、実施の形態4に示すMOSトランジスタ構造による効果を得ることができる。
図43に示す構成は、2つのMOSトランジスタ部に挟まれる領域にエミッタ電位となる1つのエミッタトレンチが設けられている点およびゲート用溝1aの一方側面にのみn型エミッタ領域3が形成されている点において図40に示す構造Eの構成と異なる。
本実施の形態においては、図75〜図78に示す平面ゲート型IGBTの他の構成について説明する。図79〜図83は、本発明の実施の形態6における平面ゲート型IGBTの各種の構成を示す概略断面図である。
図87は、本発明の実施の形態7における半導体装置のレイアウトを示す平面図である。図88は、図87のLXXXVIII−LXVIII線に沿った断面図であり、図89は、図87のLXXXIX−LXXXIX線に沿った断面図である。図90は、図88のXC−XC線に沿った不純物濃度分布である。なお、図87において斜線で示す部分は、p型不純物拡散領域41が形成されている領域である。また、図87においては、1つのゲート電極配線11aに沿って形成されたゲート用溝1a(図中点線)のみを示しているが、実際には、それぞれのゲート電極配線11aに沿って複数のゲート用溝1a(あるいはエミッタ用溝1b)が形成されている。図87〜図90を参照して、本実施の形態におけるIGBTの構成について説明する。
図100は、本発明の実施の形態8におけるゲートパッドの平面レイアウトを模式的に示す図である。図100を参照して、本実施の形態においては、ゲート電極配線11a(図87)の電流経路の一部が、局所的に高い抵抗を有する抵抗体28aによって形成されている。図100では、配線(表面ゲート配線)とゲート電極配線11aとを電気的に接続するためのゲートパッド28の一部が抵抗体28aによって形成されている。抵抗体28aの各々は、ゲートパッド28の中央部に設けられた開口部において、互いに対向するように突き出ている。抵抗体28aはたとえば図1または図75に示すゲート電極5aと同一の構造を有していてもよい。
IGBTにおけるVCE(sat)−EOFF特性を向上するためには、n-ドリフト層1の厚みを薄くすることが効果的であるが、n-ドリフト層1の厚みを薄くすると、高耐圧を実現することが難しくなる。そこで本願発明者は、p型ボディ領域2とn型不純物拡散領域14との接合面の電界強度EP/CS(n型不純物拡散領域14が形成されていない場合にはp型ボディ領域2とn-ドリフト層1との接合面の電界強度EP/N-)と、n型バッファ領域7とn-ドリフト層1との接合面の電界強度EN/N-との関係に着目することで、IGBTの耐圧を向上できることを見出した。
Claims (75)
- 互いに対向する第1主面および第2主面を有する半導体基板と、
前記第1主面側に形成されたゲート電極(5a)と、前記第1主面側に形成された第1電極(11)と、前記第2主面に接触して形成された第2電極(12)とを有する素子とを備え、
前記素子は、前記ゲート電極に加えられる電圧によりチャネルに電界を発生させ、かつ前記チャネルの電界によって前記第1電極と前記第2電極との間の電流を制御し、
前記半導体基板と前記第2電極との界面におけるスパイクの密度は0以上3×108個/cm2以下である、半導体装置。 - 前記半導体基板と前記第2電極(12)との界面にスパイクが存在しない、請求の範囲第1項に記載の半導体装置。
- 前記第2電極(12)の膜厚は200nm以上10000nm以下である、請求の範囲第1項に記載の半導体装置。
- 前記第2電極(12)は、Al、AlSi、Ti、および金属を含むシリサイドAlよりなる群から選ばれる少なくともの1種以上の材料よりなる、請求の範囲第1項に記載の半導体装置。
- 前記第2主面に形成されたコレクタ領域をさらに備え、
前記コレクタ領域は、前記第2電極(12)と接触する第1導電型のコレクタ拡散層(8)と、前記コレクタ拡散層よりも第1主面側に形成された第2導電型のバッファ拡散層(7)とを有する、請求の範囲第1項に記載の半導体装置。 - 前記第2電極(12)と前記コレクタ拡散層(8)との界面における前記コレクタ拡散層の不純物濃度(CS,P)は5.0×1015cm-3以上1.0×1022cm-3以下である、請求の範囲第5項に記載の半導体装置。
- 前記コレクタ拡散層(8)の不純物濃度の最大値(CP,P)は1.0×1016cm-3以上1.0×1022cm-3以下である、請求の範囲第5項に記載の半導体装置。
- 前記コレクタ拡散層(8)と前記バッファ拡散層(7)との接合面までの前記第2主面からの深さ(Dp)が0より大きく1.0μm以下である、請求の範囲第5項に記載の半導体装置。
- 前記コレクタ領域は第2導電型のドリフト拡散層(1)をさらに有し、前記ドリフト拡散層は前記バッファ拡散層(7)よりも低い不純物濃度を有し、かつ前記バッファ拡散層と隣接して前記バッファ拡散層よりも第1主面側に形成され、
前記バッファ拡散層(7)と前記ドリフト拡散層(1)との接合面までの前記第2主面から深さ(DN-)は0.4μm以上50μm以下である、請求の範囲第5項に記載の半導体装置。 - 前記バッファ拡散層(7)におけるキャリアライフタイム(τN)は前記コレクタ拡散層(8)におけるキャリアライフタイム(τP)よりも低い、請求の範囲第5項に記載の半導体装置。
- 前記コレクタ領域は第2導電型のドリフト拡散層(1)をさらに有し、前記ドリフト拡散層は前記バッファ拡散層(7)よりも低い不純物濃度を有し、かつ前記バッファ拡散層と隣接して前記バッファ拡散層よりも第1主面側に形成され、
前記第2主面から0.50μm以上60.0μm以下の深さの範囲におけるキャリアライフタイム(τx)は前記ドリフト拡散層(1)におけるキャリアライフタイム(τN-)よりも低い、請求の範囲第5項に記載の半導体装置。 - 前記コレクタ拡散層(8)における活性化率は前記バッファ拡散層(7)における活性化率よりも低い、請求の範囲第5項に記載の半導体装置。
- 前記コレクタ拡散層(8)における活性化率は0より大きく90%以下である、請求の範囲第5項に記載の半導体装置。
- 前記バッファ拡散層(7)の不純物濃度が最大値となる位置までの前記第2主面からの深さ(DP,N)は、0.40μm以上50μm以下である、請求の範囲第5項に記載の半導体装置。
- 前記バッファ拡散層(7)の不純物濃度の最大値(CP,N)に対する前記コレクタ拡散層(8)の不純物濃度の最大値(CP,P)の比(CP,P/CP,N)は1.0以上1.0×103以下である、請求の範囲第5項に記載の半導体装置。
- 前記コレクタ領域は第2導電型のドリフト拡散層(1)をさらに有し、前記ドリフト拡散層は前記バッファ拡散層(7)よりも低い不純物濃度を有し、かつ前記バッファ拡散層と隣接して前記バッファ拡散層よりも第1主面側に形成され、
前記ドリフト拡散層を構成する不純物の単位面積あたりの原子数(SN-)に対する前記バッファ拡散層を構成する不純物の単位面積あたりの原子数(SN)の比(SN/SN-)は0.05以上100以下である、請求の範囲第5項に記載の半導体装置。 - 前記コレクタ領域は第2導電型の中間層(7a)をさらに有し、前記中間層は前記バッファ拡散層(7)よりも低い不純物濃度を有し、かつ前記バッファ拡散層に隣接して形成され、
前記バッファ拡散層を構成する不純物の単位面積あたりの原子数(SN)に対する前記中間層を構成する不純物の単位面積あたりの原子数(SN*)の比は0より大きく0.50以下である、請求の範囲第5項に記載の半導体装置。 - 前記第2主面の中心線平均粗さ(Ra)は0より大きく200nm以下である、請求の範囲第1項に記載の半導体装置。
- 前記第2主面の最大高さ(Rmax)は0より大きく2000nm以下である、請求の範囲第1項に記載の半導体装置。
- 前記半導体基板の前記第1主面にはゲート用溝(1a)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれている、請求の範囲第1項に記載の半導体装置。
- 前記半導体基板の前記第1主面には複数の溝(1a、1b)が形成されており、前記ゲート用溝(1a)は前記複数の溝のうち少なくとも1つであり、
前記ゲート用溝と隣接する他の溝(1a、1b)とのピッチ(X)に対する前記第1主面から前記ゲート用溝の底部までの深さ(Y)の比(Y/X)は1.0以上である、請求の範囲第20項に記載の半導体装置。 - 前記半導体基板の前記第1主面には複数の溝(1a、1b)が形成されており、かつ前記複数の溝の各々は平面的に見て一の方向に配列しており、かつ前記ゲート用溝(1a)は前記複数の溝のうち少なくとも1つであり、
前記複数の溝の各々に隣接して前記第1の主面に形成され、かつ平面的に見て前記一の方向に延在し、かつ前記複数の溝の各々よりも深く形成された第1導電型のウェル層(41)をさらに備え、
前記ゲート用溝の底面から前記ウェル層の底部までの深さ(DT,Pwell)は0よりも大きく1.0μm以下ある、請求の範囲第20項に記載の半導体装置。 - 前記第2主面に形成されたコレクタ領域をさらに備え、
前記コレクタ領域は、前記第2電極と接触する第1導電型のコレクタ拡散層(8)と、前記コレクタ拡散層よりも第1主面側に形成された第2導電型のバッファ拡散層(7)と、第2導電型のドリフト拡散層(1)とを有し、前記ドリフト拡散層は前記バッファ拡散層よりも低い不純物濃度を有し、かつ前記バッファ拡散層と隣接して前記バッファ拡散層よりも第1主面側に形成され、
前記チャネルとなる第1導電型のボディ拡散層(2)と、
前記ボディ拡散層と前記ドリフト拡散層(1)との間に形成された第2導電型の埋込拡散層(14、14a)とをさらに備える、請求の範囲第1項に記載の半導体装置。 - 前記半導体基板の前記第1主面には溝(1a、1b)が形成されており、前記埋込拡散層(14)における不純物濃度が1×1016cm-3となる位置よりも第2主面側に前記溝は突出している、請求の範囲第23項に記載の半導体装置。
- 前記半導体基板の前記第1主面にはゲート用溝(1a)およびエミッタ用溝(1b)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれており、かつ前記エミッタ用溝(1b)内には前記エミッタ電位となる導電層(5b)が埋め込まれており、
前記埋込拡散層(14)は前記エミッタ用溝に接触し、かつゲート用溝に接触しないように形成されている、請求の範囲第23項に記載の半導体装置。 - 前記埋込拡散層(14)は、前記エミッタ用溝(1b)の周囲に存在する領域において、平面的に見て6.0μm以上9μm以下の幅(WCS)を有する、請求の範囲第25項に記載の半導体装置。
- 前記エミッタ用溝(1b)から前記埋込拡散層(14)の端部までの距離(XCS)が0.5μm以上2μm以下である、請求の範囲第25項に記載の半導体装置。
- 前記半導体基板の前記第1主面にはゲート用溝(1a)およびエミッタ用溝(1b)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれており、かつ前記エミッタ用溝(1b)内には前記エミッタ電位となる導電層(5b)が埋め込まれており、
前記埋込拡散層(14)は前記ゲート用溝に接触し、かつエミッタ用溝に接触しないように形成されている、請求の範囲第23項に記載の半導体装置。 - 前記半導体基板の前記第1主面には複数の溝(1a、1b)が形成されており、かつ前記複数の溝の各々は平面的に見て一の方向に配列されており、
前記埋込拡散層(14)は平面的に見て前記溝の各々に挟まれた領域にのみ形成されている、請求の範囲第23項に記載の半導体装置。 - 前記複数の溝の各々の配列方向に隣接して前記第1の主面に形成され、かつ平面的に見て前記一の方向に延在し、かつ前記複数の溝(1a、1b)の各々よりも深く形成された第1導電型のウェル層(41)をさらに備え、
前記ウェル層は前記埋込拡散層(14)よりも深く形成されている、請求の範囲第23項に記載の半導体装置。 - 前記第1主面に形成され、かつ前記第1電極(11)と接触する第1導電型の第1エミッタ拡散層(6)と、
前記前記第1主面に形成され、かつ前記第1電極および前記第1エミッタ拡散層と接触する第2導電型の第2エミッタ拡散層(3)とをさらに備え、
前記ゲート電極(5a)の延在方向に沿った第1エミッタ拡散層の幅(WPC)と前記ゲート電極の延在方向に沿った第2エミッタ拡散層の幅(WSO)との和に対する前記第1エミッタ拡散層の幅(WPC)の比(WPC/WSO+WPC)は、0.08以上0.20以下である、請求の範囲第1項に記載の半導体装置。 - 局所的に高い電気抵抗値を有する抵抗体(28a)を通じて電気信号が前記ゲート電極(5a)に伝達される、請求の範囲第1項に記載の半導体装置。
- 前記抵抗体(28a)は前記ゲート電極(5a)と同一の構造を有する、請求の範囲第32項に記載の半導体装置。
- 前記第2主面に形成されたコレクタ領域(1、7、8、14)と、
前記コレクタ領域と接触し、かつ前記チャネルとなる第1導電型のボディ拡散層(2)とをさらに備え、
前記コレクタ領域は第2導電型のドリフト拡散層(1)を有し、
前記素子に逆方向電圧を加えた際の前記ドリフト拡散層と前記ボディ拡散層との接合面の電界強度(EP/N-)は0より大きく3.0×105V/cm以下である、請求の範囲第1項に記載の半導体装置。 - 前記第2主面に形成されたコレクタ領域(1、7、8、14)と、
前記コレクタ領域と接触し、かつ前記チャネルとなる第1導電型のボディ拡散層(2)とをさらに備え、
前記コレクタ領域は、前記第2電極(12)と接触する第1導電型のコレクタ拡散層(8)と、前記コレクタ拡散層よりも第1主面側に形成された第2導電型のバッファ拡散層(7)と、第2導電型のドリフト拡散層(1)とを有し、前記ドリフト拡散層は前記バッファ拡散層よりも低い不純物濃度を有し、かつ前記バッファ拡散層と隣接して前記バッファ拡散層よりも第1主面側に形成され、
前記素子に逆方向電圧を加えた際の前記バッファ拡散層と前記ドリフト拡散層との接合面の電界強度(EN/N-)は2.0×104V/cm以上前記ドリフト拡散層と前記ボディ拡散層との接合面の電界強度(EP/N-)以下である、請求の範囲第1項に記載の半導体装置。 - 前記チャネルとなる第1導電型のボディ拡散層(2)をさらに備え、
前記半導体基板の前記第1主面にはゲート用溝(1a)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれており、
前記ボディ拡散層の底部からの前記ゲート用溝の突出量(DT)は1.0μm以上前記第2主面に達する深さ以下である、請求の範囲第1項に記載の半導体装置。 - 前記チャネルとなる第1導電型のボディ拡散層(2)と、
平面的に見て前記ボディ拡散層の側面に隣接して形成された第2導電型の埋込拡散層(14a)とをさらに備える、請求の範囲第1項に記載の半導体装置。 - 前記第2主面に形成されたコレクタ領域をさらに備え、
前記コレクタ領域は、前記埋込拡散層と前記ボディ拡散層とに隣接する第1導電型のドリフト拡散層(1)を有し、
前記ドリフト拡散層を構成する不純物の単位面積あたりの原子数(SN-)に対する前記埋込拡散層を構成する不純物の単位面積あたりの原子数(SN14a)の比(SN14a/SN-)は0以上20以下である、請求の範囲第37項に記載の半導体装置。 - 互いに対向する第1主面および第2主面を有する半導体基板と、
前記第1主面側に形成されたゲート電極(5a)と、前記第1主面側に形成された第1電極(11)と、前記第2主面に接触して形成された第2電極(12)とを有する素子とを備え、
前記素子は、前記ゲート電極に加えられる電圧によりチャネルに電界を発生させ、かつ前記チャネルの電界によって前記第1電極と前記第2電極との間の電流を制御し、
前記第2主面に形成されたコレクタ領域をさらに備え、
前記コレクタ領域は、前記第2電極(12)と接触する第1導電型のコレクタ拡散層(8)と、前記コレクタ拡散層よりも前記第1主面側に形成された第2導電型のバッファ拡散層(7)と、第2導電型のドリフト拡散層(1)とを有し、前記ドリフト拡散層は前記バッファ拡散層よりも低い不純物濃度を有し、かつ前記バッファ拡散層と隣接して前記バッファ拡散層よりも第1主面側に形成され、
前記ドリフト拡散層を構成する不純物の単位面積あたりの原子数(SN-)に対する前記バッファ拡散層を構成する不純物の単位面積あたりの原子数(SN)の比は0.05以上100以下である、半導体装置。 - 前記半導体基板と前記第2電極との界面におけるスパイクの密度は0以上3×108個/cm2以下である、請求の範囲第39項に記載の半導体装置。
- 前記半導体基板と前記第2電極(12)との界面にスパイクが存在しない、請求の範囲第40項に記載の半導体装置。
- 前記第2電極(12)の膜厚は200nm以上10000nm以下である、請求の範囲第39項に記載の半導体装置。
- 前記第2電極(12)は、Al、AlSi、Ti、および金属を含むシリサイドよりなる群から選ばれる少なくともの1種以上の材料よりなる、請求の範囲第39項に記載の半導体装置。
- 前記第2電極(12)と前記コレクタ拡散層(8)との界面における前記コレクタ拡散層の不純物濃度(CS,P)は5.0×1015cm-3以上1.0×1021cm-3以下である、請求の範囲第39項に記載の半導体装置。
- 前記コレクタ拡散層(8)の不純物濃度の最大値(CP,P)は1.0×1016cm-3以上1.0×1021cm-3以下である、請求の範囲第39項に記載の半導体装置。
- 前記コレクタ拡散層(8)と前記バッファ拡散層(7)との接合面までの前記第2主面からの深さ(Dp)が0より大きく1.0μm以下である、請求の範囲第39項に記載の半導体装置。
- 前記バッファ拡散層(7)と前記ドリフト拡散層(1)との接合面までの前記第2主面から深さ(DN-)は0.4μm以上50μm以下である、請求の範囲第39項に記載の半導体装置。
- 前記バッファ拡散層(7)におけるキャリアライフタイム(τN)は前記コレクタ拡散層(8)におけるキャリアライフタイム(τP)よりも低い、請求の範囲第39項に記載の半導体装置。
- 前記第2主面から0.50μm以上60.0μm以下の深さの範囲におけるキャリアライフタイム(τx)は前記ドリフト拡散層(1)におけるキャリアライフタイム(τN-)よりも低い、請求の範囲第39項に記載の半導体装置。
- 前記コレクタ拡散層(8)における活性化率は前記バッファ拡散層(7)における活性化率よりも低い、請求の範囲第39項に記載の半導体装置。
- 前記コレクタ拡散層(8)における活性化率は0より大きく90%以下である、請求の範囲第39項に記載の半導体装置。
- 前記バッファ拡散層(7)の不純物濃度が最大値となる位置までの前記第2主面からの深さ(DP,N)は、0.40μm以上50μm以下である、請求の範囲第39項に記載の半導体装置。
- 前記バッファ拡散層(7)の不純物濃度の最大値(CP,N)に対する前記コレクタ拡散層(8)の不純物濃度の最大値(CP,P)の比(CP,P/CP,N)は1.0以上1.0×103以下である、請求の範囲第39項に記載の半導体装置。
- 前記ドリフト拡散層を構成する不純物の単位面積あたりの原子数(SN-)に対する前記バッファ拡散層を構成する不純物の単位面積あたりの原子数(SN)の比(SN/SN-)は0.05以上100以下である、請求の範囲第39項に記載の半導体装置。
- 前記第2主面の中心線平均粗さ(Ra)は0より大きく200nm以下である、請求の範囲第39項に記載の半導体装置。
- 前記第2主面の最大高さ(Rmax)は0より大きく2000nm以下である、請求の範囲第39項に記載の半導体装置。
- 前記半導体基板の前記第1主面にはゲート用溝(1a)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれている、請求の範囲第39項に記載の半導体装置。
- 前記半導体基板の前記第1主面には複数の溝(1a、1b)が形成されており、前記ゲート用溝(1a)は前記複数の溝のうち少なくとも1つであり、
前記ゲート用溝と隣接する他の溝(1a、1b)とのピッチ(X)に対する前記第1主面から前記ゲート用溝の底部までの深さ(Y)の比(Y/X)は1.0以上である、請求の範囲第57項に記載の半導体装置。 - 前記半導体基板の前記第1主面には複数の溝(1a、1b)が形成されており、かつ前記複数の溝の各々は平面的に見て一の方向に配列しており、かつ前記ゲート用溝(1a)は前記複数の溝のうち少なくとも1つであり、
前記複数の溝の各々に隣接して前記第1の主面に形成され、かつ平面的に見て前記一の方向に延在し、かつ前記複数の溝の各々よりも深く形成された第1導電型のウェル層(41)をさらに備え、
前記ゲート用溝の底面から前記ウェル層の底部までの深さ(DT,Pwell)は0よりも大きく1.0μm以下ある、請求の範囲第57項に記載の半導体装置。 - 前記チャネルとなる第1導電型のボディ拡散層(2)と、
前記ボディ拡散層と前記ドリフト拡散層(1)との間に形成された第2導電型の埋込拡散層(14、14a)とをさらに備える、請求の範囲第39項に記載の半導体装置。 - 前記半導体基板の前記第1主面には溝(1a、1b)が形成されており、前記埋込拡散層(14)における不純物濃度が1×1016cm-3となる位置よりも第2主面側に前記溝は突出している、請求の範囲第60項に記載の半導体装置。
- 前記半導体基板の前記第1主面にはゲート用溝(1a)およびエミッタ用溝(1b)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれており、かつ前記エミッタ用溝(1b)内には前記エミッタ電位となる導電層(5b)が埋め込まれており、
前記埋込拡散層(14)は前記エミッタ用溝に接触し、かつゲート用溝に接触しないように形成されている、請求の範囲第60項に記載の半導体装置。 - 前記埋込拡散層(14)は、前記エミッタ用溝(1b)の周囲に存在する領域において、平面的に見て6.0μm以上9μm以下の幅(WCS)を有する、請求の範囲第62項に記載の半導体装置。
- 前記エミッタ用溝(1b)から前記埋込拡散層(14)の端部までの距離(XCS)が0.5μm以上2μm以下である、請求の範囲第62項に記載の半導体装置。
- 前記半導体基板の前記第1主面にはゲート用溝(1a)およびエミッタ用溝(1b)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれており、かつ前記エミッタ用溝(1b)内には前記エミッタ電位となる導電層(5b)が埋め込まれており、
前記埋込拡散層(14)は前記ゲート用溝に接触し、かつエミッタ用溝に接触しないように形成されている、請求の範囲第60項に記載の半導体装置。 - 前記半導体基板の前記第1主面には複数の溝(1a、1b)が形成されており、かつ前記複数の溝の各々は平面的に見て一の方向に配列されており、
前記埋込拡散層(14)は平面的に見て前記溝の各々に挟まれた領域にのみ形成されている、請求の範囲第60項に記載の半導体装置。 - 前記複数の溝の各々の配列方向に隣接して前記第1の主面に形成され、かつ平面的に見て前記一の方向に延在し、かつ前記複数の溝(1a、1b)の各々よりも深く形成された第1導電型のウェル層(41)をさらに備え、
前記ウェル層は前記埋込拡散層(14)よりも深く形成されている、請求の範囲第60項に記載の半導体装置。 - 前記第1主面に形成され、かつ前記第1電極(11)と接触する第1導電型の第1エミッタ拡散層(6)と、
前記前記第1主面に形成され、かつ前記第1電極および前記第1エミッタ拡散層と接触する第2導電型の第2エミッタ拡散層(3)とをさらに備え、
前記ゲート電極(5a)の延在方向に沿った第1エミッタ拡散層の幅(WPC)と前記ゲート電極の延在方向に沿った第2エミッタ拡散層の幅(WSO)との和に対する前記第1エミッタ拡散層の幅(WPC)の比(WPC/WSO+WPC)は、0.08以上0.20以下である、請求の範囲第39項に記載の半導体装置。 - 局所的に高い電気抵抗値を有する抵抗体(28a)を通じて電気信号が前記ゲート電極(5a)に伝達される、請求の範囲第39項に記載の半導体装置。
- 前記抵抗体(28a)は前記ゲート電極(5a)と同一の構造を有する、請求の範囲第69項に記載の半導体装置。
- 前記コレクタ領域と接触し、かつ前記チャネルとなる第1導電型のボディ拡散層(2)をさらに備え、
前記素子に逆方向電圧を加えた際の前記ドリフト拡散層と前記ボディ拡散層との接合面の電界強度(EP/N-)は0より大きく3.0×105V/cm以下である、請求の範囲第39項に記載の半導体装置。 - 前記コレクタ領域と接触し、かつ前記チャネルとなる第1導電型のボディ拡散層(2)をさらに備え、
前記素子に逆方向電圧を加えた際の前記バッファ拡散層と前記ドリフト拡散層との接合面の電界強度(EN/N-)は2.0×104V/cm以上前記ドリフト拡散層と前記ボディ拡散層との接合面の電界強度(EP/N-)以下である、請求の範囲第39項に記載の半導体装置。 - 前記チャネルとなる第1導電型のボディ拡散層(2)をさらに備え、
前記半導体基板の前記第1主面にはゲート用溝(1a)が形成されており、前記ゲート用溝(1a)内には前記ゲート電極(5a)が埋め込まれており、
前記ボディ拡散層の底部からの前記ゲート用溝の突出量(DT)は1.0μm以上前記第2主面に達する深さ以下である、請求の範囲第39項に記載の半導体装置。 - 前記チャネルとなる第1導電型のボディ拡散層(2)と、
平面的に見て前記ボディ拡散層の側面に隣接して形成された第2導電型の埋込拡散層(14a)とをさらに備える、請求の範囲第39項に記載の半導体装置。 - 前記ドリフト拡散層を構成する不純物の単位面積あたりの原子数(SN-)に対する前記埋込拡散層を構成する不純物の単位面積あたりの原子数(SN14a)の比(SN14a/SN-)は0以上20以下である、請求の範囲第74項に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/056306 WO2009122486A1 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014087359A Division JP5908524B2 (ja) | 2014-04-21 | 2014-04-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2009122486A1 true JPWO2009122486A1 (ja) | 2011-07-28 |
Family
ID=41134907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010505147A Pending JPWO2009122486A1 (ja) | 2008-03-31 | 2008-03-31 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8507945B2 (ja) |
JP (1) | JPWO2009122486A1 (ja) |
KR (2) | KR101191281B1 (ja) |
CN (1) | CN101983431B (ja) |
DE (1) | DE112008003787B4 (ja) |
WO (1) | WO2009122486A1 (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054624A (ja) * | 2009-08-31 | 2011-03-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2012059931A (ja) * | 2010-09-09 | 2012-03-22 | Toshiba Corp | 半導体装置 |
US8580667B2 (en) * | 2010-12-14 | 2013-11-12 | Alpha And Omega Semiconductor Incorporated | Self aligned trench MOSFET with integrated diode |
KR101244004B1 (ko) * | 2011-03-25 | 2013-03-14 | 주식회사 케이이씨 | 전력 반도체 소자 |
JP6026528B2 (ja) * | 2011-07-14 | 2016-11-16 | アーベーベー・テヒノロギー・アーゲー | 絶縁ゲート型バイポーラトランジスタ |
CN102891082B (zh) * | 2011-07-18 | 2015-09-23 | 中国科学院微电子研究所 | 绝缘栅双极晶体管及其制作方法 |
CN103843142B (zh) * | 2011-09-28 | 2016-07-13 | 丰田自动车株式会社 | Igbt及其制造方法 |
CN103151251B (zh) * | 2011-12-07 | 2016-06-01 | 无锡华润华晶微电子有限公司 | 沟槽型绝缘栅双极型晶体管及其制备方法 |
EP2637210A1 (en) * | 2012-03-05 | 2013-09-11 | ABB Technology AG | Power semiconductor device and method for manufacturing thereof |
KR101301414B1 (ko) * | 2012-07-16 | 2013-08-28 | 삼성전기주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
JP6284314B2 (ja) * | 2012-08-21 | 2018-02-28 | ローム株式会社 | 半導体装置 |
DE102012109142B4 (de) * | 2012-09-27 | 2019-04-25 | Osram Oled Gmbh | Verfahren zum Herstellen eines passiven elektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Baugruppe |
JPWO2014054121A1 (ja) | 2012-10-02 | 2016-08-25 | 三菱電機株式会社 | 半導体装置 |
CN102956638B (zh) * | 2012-11-13 | 2015-04-15 | 清华大学 | 连体igbt器件及其加工方法 |
JP6265594B2 (ja) | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
US9379225B2 (en) * | 2013-02-13 | 2016-06-28 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
DE112013006666B4 (de) * | 2013-02-13 | 2019-04-11 | Toyota Jidosha Kabushiki Kaisha | Halbleitereinrichtung |
JP2015018951A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社東芝 | 半導体装置 |
CN104377130B (zh) * | 2013-08-16 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | 成长高可靠性igbt金属连接的方法 |
WO2015049788A1 (ja) * | 2013-10-04 | 2015-04-09 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに電力変換器 |
JP6356803B2 (ja) | 2013-11-29 | 2018-07-11 | アーベーベー・テクノロジー・アーゲー | 絶縁ゲートバイポーラトランジスタ |
JP6183200B2 (ja) * | 2013-12-16 | 2017-08-23 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN105531825B (zh) | 2013-12-16 | 2019-01-01 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
US9240450B2 (en) * | 2014-02-12 | 2016-01-19 | Infineon Technologies Ag | IGBT with emitter electrode electrically connected with impurity zone |
JP2015170654A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社東芝 | 半導体装置 |
JP6566512B2 (ja) * | 2014-04-15 | 2019-08-28 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP6304878B2 (ja) | 2014-04-25 | 2018-04-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016058428A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
WO2016039071A1 (ja) | 2014-09-08 | 2016-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP6237921B2 (ja) * | 2014-09-30 | 2017-11-29 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN105814694B (zh) | 2014-10-03 | 2019-03-08 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
US9954132B2 (en) * | 2014-10-29 | 2018-04-24 | General Electric Company | Systems and methods for detectors having improved internal electrical fields |
JP6471508B2 (ja) * | 2015-01-19 | 2019-02-20 | 富士電機株式会社 | 半導体装置 |
CN106537603B (zh) | 2015-02-16 | 2019-12-13 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
US9634129B2 (en) * | 2015-06-02 | 2017-04-25 | Semiconductor Component Industries, Llc | Insulated gate bipolar transistor (IGBT) and related methods |
JP6584893B2 (ja) * | 2015-09-25 | 2019-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6660611B2 (ja) * | 2016-01-15 | 2020-03-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP6507112B2 (ja) * | 2016-03-16 | 2019-04-24 | 株式会社東芝 | 半導体装置 |
US20170345905A1 (en) | 2016-05-24 | 2017-11-30 | Infineon Technologies Ag | Wide-Bandgap Semiconductor Device with Trench Gate Structures |
JP6820738B2 (ja) | 2016-12-27 | 2021-01-27 | 三菱電機株式会社 | 半導体装置、電力変換装置および半導体装置の製造方法 |
CN109564943B (zh) | 2017-02-13 | 2022-06-24 | 富士电机株式会社 | 半导体装置 |
DE102017202810A1 (de) | 2017-02-21 | 2018-08-23 | Bayerische Motoren Werke Aktiengesellschaft | Steuereinheit und Verfahren zur Steuerung der Kühlung einer Schalt-Komponente |
JP6750590B2 (ja) * | 2017-09-27 | 2020-09-02 | 株式会社デンソー | 炭化珪素半導体装置 |
DE102017129955B4 (de) | 2017-12-14 | 2021-10-07 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung |
JP7119449B2 (ja) * | 2018-03-16 | 2022-08-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6964566B2 (ja) | 2018-08-17 | 2021-11-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US20200105874A1 (en) * | 2018-10-01 | 2020-04-02 | Ipower Semiconductor | Back side dopant activation in field stop igbt |
CN109449202B (zh) * | 2018-10-30 | 2021-10-22 | 广州工商学院 | 一种逆导双极型晶体管 |
CN109545839B (zh) * | 2018-11-12 | 2021-08-24 | 东南大学 | 一种双向耐压vdmos器件 |
JP7484093B2 (ja) * | 2019-06-24 | 2024-05-16 | 富士電機株式会社 | 半導体装置 |
GB2587645B (en) * | 2019-10-03 | 2022-08-03 | Mqsemi Ag | Semiconductor device having a gate electrode formed in a trench structure |
JP2022073497A (ja) | 2020-11-02 | 2022-05-17 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332729A (ja) * | 2000-03-14 | 2001-11-30 | Toshiba Corp | 半導体装置 |
JP2002299623A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 高耐圧半導体装置 |
JP2002314083A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置 |
JP2002359373A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003318400A (ja) * | 2002-04-23 | 2003-11-07 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
JP2006294968A (ja) * | 2005-04-13 | 2006-10-26 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2007005368A (ja) * | 2005-06-21 | 2007-01-11 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2007335431A (ja) * | 2006-06-12 | 2007-12-27 | Toyota Motor Corp | 半導体装置とその製造方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2837033B2 (ja) | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP3288218B2 (ja) | 1995-03-14 | 2002-06-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
US6040599A (en) | 1996-03-12 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Insulated trench semiconductor device with particular layer structure |
JP3458590B2 (ja) | 1996-03-27 | 2003-10-20 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
JP3976374B2 (ja) | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチmosゲート構造を有する半導体装置及びその製造方法 |
JP3523056B2 (ja) | 1998-03-23 | 2004-04-26 | 株式会社東芝 | 半導体装置 |
JP3924975B2 (ja) * | 1999-02-05 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ |
US6566691B1 (en) * | 1999-09-30 | 2003-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device with trench gate having structure to promote conductivity modulation |
US6838735B1 (en) * | 2000-02-24 | 2005-01-04 | International Rectifier Corporation | Trench FET with non overlapping poly and remote contact therefor |
US6312993B1 (en) * | 2000-02-29 | 2001-11-06 | General Semiconductor, Inc. | High speed trench DMOS |
JP4371521B2 (ja) * | 2000-03-06 | 2009-11-25 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
JP4460741B2 (ja) * | 2000-09-27 | 2010-05-12 | 株式会社東芝 | 電力用半導体素子及びその製造方法 |
US6399998B1 (en) * | 2000-09-29 | 2002-06-04 | Rockwell Technologies, Llc | High voltage insulated-gate bipolar switch |
EP1353385B1 (en) | 2001-01-19 | 2014-09-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
KR100485855B1 (ko) | 2001-02-01 | 2005-04-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
DE10205324B4 (de) * | 2001-02-09 | 2012-04-19 | Fuji Electric Co., Ltd. | Halbleiterbauelement |
JP3764343B2 (ja) * | 2001-02-28 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP4823435B2 (ja) * | 2001-05-29 | 2011-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP3906052B2 (ja) * | 2001-10-15 | 2007-04-18 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
US6683331B2 (en) * | 2002-04-25 | 2004-01-27 | International Rectifier Corporation | Trench IGBT |
JP2004247593A (ja) * | 2003-02-14 | 2004-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3971327B2 (ja) * | 2003-03-11 | 2007-09-05 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP4564362B2 (ja) * | 2004-01-23 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
US7897452B2 (en) * | 2005-06-20 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode |
JP4372082B2 (ja) | 2005-10-27 | 2009-11-25 | 株式会社東芝 | 半導体装置とその製造方法 |
JP5472862B2 (ja) * | 2009-03-17 | 2014-04-16 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
-
2008
- 2008-03-31 KR KR1020127016066A patent/KR101191281B1/ko active IP Right Grant
- 2008-03-31 KR KR1020107019800A patent/KR101198289B1/ko active IP Right Grant
- 2008-03-31 WO PCT/JP2008/056306 patent/WO2009122486A1/ja active Application Filing
- 2008-03-31 JP JP2010505147A patent/JPWO2009122486A1/ja active Pending
- 2008-03-31 CN CN200880128558.0A patent/CN101983431B/zh active Active
- 2008-03-31 DE DE112008003787.6T patent/DE112008003787B4/de active Active
- 2008-03-31 US US12/867,832 patent/US8507945B2/en active Active
-
2013
- 2013-07-08 US US13/936,608 patent/US8829564B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332729A (ja) * | 2000-03-14 | 2001-11-30 | Toshiba Corp | 半導体装置 |
JP2002314083A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置 |
JP2002359373A (ja) * | 2001-03-29 | 2002-12-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002299623A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 高耐圧半導体装置 |
JP2003318400A (ja) * | 2002-04-23 | 2003-11-07 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
JP2006294968A (ja) * | 2005-04-13 | 2006-10-26 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2007005368A (ja) * | 2005-06-21 | 2007-01-11 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007335431A (ja) * | 2006-06-12 | 2007-12-27 | Toyota Motor Corp | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8829564B2 (en) | 2014-09-09 |
US20100327313A1 (en) | 2010-12-30 |
KR101191281B1 (ko) | 2012-10-16 |
WO2009122486A1 (ja) | 2009-10-08 |
CN101983431A (zh) | 2011-03-02 |
DE112008003787B4 (de) | 2015-01-22 |
KR20100119788A (ko) | 2010-11-10 |
US20130292738A1 (en) | 2013-11-07 |
CN101983431B (zh) | 2014-02-19 |
US8507945B2 (en) | 2013-08-13 |
KR101198289B1 (ko) | 2012-11-07 |
KR20120078753A (ko) | 2012-07-10 |
DE112008003787T5 (de) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2009122486A1 (ja) | 半導体装置 | |
JP5908524B2 (ja) | 半導体装置 | |
US10269946B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5025071B2 (ja) | 半導体装置およびその製造方法 | |
US9614106B2 (en) | Semiconductor device | |
JP5384878B2 (ja) | 半導体装置およびその製造方法 | |
JP6289683B2 (ja) | 半導体装置 | |
JP2008053648A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
US10068999B2 (en) | Vertical power component | |
JP6089818B2 (ja) | 半導体装置及びその製造方法 | |
JP6280148B2 (ja) | 半導体装置 | |
US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
JP2009043782A (ja) | 半導体装置及びその製造方法 | |
JP2011176026A (ja) | 半導体素子の製造方法 | |
JP6513168B2 (ja) | 半導体装置 | |
JP6026767B2 (ja) | 半導体装置およびその製造方法 | |
TW201232781A (en) | Semiconductor device and method for manufacturing same | |
JP2019057674A (ja) | 半導体装置 | |
CN111295765B (zh) | 半导体装置 | |
JP2007158223A (ja) | 半導体装置およびその製造方法 | |
JP2004266298A (ja) | 縦型半導体装置 | |
JP2010147366A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |