JP6265594B2 - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP6265594B2
JP6265594B2 JP2012280071A JP2012280071A JP6265594B2 JP 6265594 B2 JP6265594 B2 JP 6265594B2 JP 2012280071 A JP2012280071 A JP 2012280071A JP 2012280071 A JP2012280071 A JP 2012280071A JP 6265594 B2 JP6265594 B2 JP 6265594B2
Authority
JP
Japan
Prior art keywords
etching
semiconductor device
substrate
back surface
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012280071A
Other languages
English (en)
Other versions
JP2014123681A (ja
Inventor
正敬 吉成
正敬 吉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012280071A priority Critical patent/JP6265594B2/ja
Priority to US14/101,373 priority patent/US9034708B2/en
Priority to CN201310683152.1A priority patent/CN103887170B/zh
Publication of JP2014123681A publication Critical patent/JP2014123681A/ja
Priority to US14/688,308 priority patent/US9337294B2/en
Priority to US15/097,328 priority patent/US9853122B2/en
Priority to US15/816,082 priority patent/US10224412B2/en
Application granted granted Critical
Publication of JP6265594B2 publication Critical patent/JP6265594B2/ja
Priority to US16/272,270 priority patent/US10811512B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

本発明は、半導体装置の製造方法、及び半導体装置に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide- Semiconductor Field-Effect Transistor）、ダイオード等、半導体ウエハ（基板）の厚さ方向に電流を流す電力用半導体装置、つまり半導体基板の裏面に電極を有する電力用半導体装置では、半導体基板の厚さそのものによる抵抗成分が無視できない。そのため、半導体基板の厚さに起因する半導体装置のオン特性あるいはオフ特性の劣化等を回避するように、半導体基板に薄化加工を施し、半導体基板の厚さをより薄くすることが求められている。
特許文献１には、ＩＧＢＴ等の電力用半導体装置における上記半導体基板の薄化加工において、表面構造が形成された半導体基板の裏面に対してバックグラインド等による機械的な研削を行った後、機械的な研削で発生した加工歪みを除去するためにウエットエッチング等の化学的な研削を行う技術事項が開示されている。
また、特許文献２には、表面構造が形成された後のシリコン基板の裏面をウエットエッチングにより研削する場合の薬液として、弗酸、硝酸、硫酸、及びリン酸の混合薬液を用いる技術事項が開示されている。
さらに、特許文献３には、トレンチゲート型のＩＧＢＴの製造方法において、表面構造が形成された半導体基板の裏面にボロンを注入した後、レーザアニールを施すことにより注入されたボロンを活性化する技術事項が開示されている。
特開２０１２−１７４９５６号公報 特開２０１１−１５１３５０号公報 特開２０１１−２０４７１６号公報
上記のように、従来技術においては、表面構造を形成した後の半導体基板を裏面研削する技術事項、裏面研削によるダメージを受けた層を除去するために裏面をウエットエッチングする技術事項、裏面に注入した不純物を活性化するためのレーザアニールの技術事項がそれぞれ部分的に開示されている。
特許文献１に開示された裏面研削は、半導体基板を低抵抗化するための薄化加工における基本技術である。また、裏面ウエットエッチングは、バックグラインド等の機械的な研削により生じた半導体基板のダメージ層を除去し、例えば、薄化加工後の半導体基板の搬送作業における割れ防止のために必要となる技術事項である。
また、特許文献２に開示されたウエットエッチングの混合薬液では、硝酸（ＨＮＯ３）でシリコン基板を酸化させ、弗酸（ＨＦ）でシリコン酸化物を除去することでエッチングが進行する。そして、混合薬液におけるリン酸（Ｈ３ＰＯ４）は、シリコン基板の凹凸を自己整合的（非等方的）に減少させる効果を有し、シリコン基板の強度を増す上で有用である。
つまり、リン酸が機械的な研削等で生じた凹凸の凹部に溜り凹部のエッチングレート（エッチング速度）を低下させ、凸部のエッチングレートとの間に差を生じさせることで平坦な鏡面仕上げとすることができる。
そして、鏡面仕上げされたシリコン基板の裏面は、蒸着やスパッタにより裏面金属電極を形成する上で理想的な状態となっている。
さらに、特許文献３に開示されたレーザアニールによるイオン注入された不純物の活性化は、局所的な不純物領域を形成しその濃度プロファイルを精緻に制御することができるので、半導体装置の高性能化のための濃度プロファイル設計を容易にする上で重要となる技術事項である。
上記の各文献に部分的に開示された、裏面研削、ウエットエッチング、及びレーザアニールの各工程は、ＩＧＢＴ等の半導体基板の厚さ方向に電流を流す電力用半導体装置において半導体基板を薄化加工する上での各課題を解決するものである。すなわち、半導体基板を薄化加工して低抵抗化し、薄化で強度の低下した半導体基板に対して対策を施し、さらに高性能化のための濃度プロファイル設計を容易にしている。
従って、従来技術においては、裏面研削、ウエットエッチング及びレーザアニールの一連の工程が、半導体基板の薄化処理において、基本的な工程となっている。
ところで、ＩＧＢＴについては、ターンオフ時のスイッチング損失（以下、「Ｅｏｆｆ」と表記する場合がある。）を低減するという更なる技術の向上が求められている。ターンオフ時のスイッチング損失とは、ゲート電圧をオフにした瞬間にＩＧＢＴのエミッタ−コレクタ間に流れる電流に起因する損失である。
図１は、Ｖｃｅ（ｓａｔ）−Ｅｏｆｆ特性とコレクタ濃度との関係を示す概念図である。ここで、Ｖｃｅ（ｓａｔ）は、飽和領域でのコレクタ−エミッタ間電圧である。同図に示すように、コレクタ濃度を低くすると、Ｖｃｅ（ｓａｔ）は上昇するものの、Ｅｏｆｆが減少する傾向にある。これは、コレクタ濃度を低くすると、Ｖｃｅ（ｓａｔ）の上昇とはトレードオフの関係にあるものの、少数キャリアが抜けやすくなる効果が生じ、これがＥｏｆｆの低減に寄与するためと考えられる。
このように、Ｅｏｆｆを低減するためには、ＩＧＢＴのコレクタ領域の不純物濃度を下げる必要があり、特に次世代のＩＧＢＴでは、Ｐ型コレクタのＰ＋コレクタ濃度を５×１０１７ａｔｏｍｓ／ｃｍ３程度まで下げることが必須であるとされている。
一方、上記のように、リン酸は、半導体基板の薄化加工におけるウエットエッチングの薬液として必要不可欠なものとなっている。しかしながら、裏面ウエットエッチングが終了した段階では、エッチング薬液に含有されていたリンが半導体基板の表面に残留している。
このリンは通常のＤＩ（純水）洗浄では除去しきれず、当該リンが残留したまま次工程でレーザアニールによる不純物の活性化が行われるとそのリンがＮ型不純物として活性化されてしまう。そのため、Ｐ型コレクタの濃度プロファイルが設計値とずれ、半導体装置の特性を劣化させる要因となる。
図２は、実際の例として、シリコン基板を弗酸、硝酸、及びリン酸の混合薬液でウエットエッチングし、純水リンス洗浄後にレーザアニール処理を施した試料をＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer：二次イオン質量分析）により分析した結果を示すグラフである。
同図に示す例では、ウエットエッチングしたシリコン基板の裏面から約０．４μｍの深さにかけて、約２×１０１７ａｔｏｍｓ／ｃｍ３の濃度の意図しないリンが検出されている。
このことは、まず、ウエットエッチング工程で薬液に含まれるリンがシリコン基板の裏面に付着すること、そして、ウエットエッチング後の純水リンス洗浄では、ウエットエッチング工程でシリコン基板の裏面に付着した残留リンを除去しきれないことを示している。そして、シリコン裏面に付着して残留したリンは、その後のレーザアニール処理によって０．４μｍの深さまで拡散することを示している。
この約２×１０１７ａｔｏｍｓ／ｃｍ３のリン濃度は、Ｐ型コレクタの目標不純物（例えば、ボロン１１Ｂ＋）濃度である５×１０１７ａｔｏｍｓ／ｃｍ３の４０％にもあたる。
このようにシリコン基板内に拡散したリンは、Ｎ型不純物として作用するので、例えばＩＧＢＴのＰ型コレクタにおけるＰ型不純物に対するカウンタードープとして機能し、ＩＧＢＴのＰ型コレクタの濃度の変動を促し、精緻な不純物濃度の設計の障害となり、ひいてはＥｏｆｆ低減の妨げとなっていた。
従って、ウエットエッチング時に付着したリンをいかに確実に除去するかが、ＩＧＢＴのさらなる特性向上の上での課題となっている。
本発明は、上述した問題を解決するためになされたものであり、半導体基板のエッチングに伴い半導体基板に付着した意図しない不純物の除去を確実ならしめ、半導体基板の不純物の濃度プロファイルを精緻に設計することが可能な半導体装置の製造方法、及び該製造方法により製造された半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、シリコンからなる基板の表面に前記基板の厚さ方向に流れる電流を制御する能動素子を含む第１の半導体領域を形成する工程と、前記基板の裏面を研削する工程と、研削後の前記基板の裏面をリンを含む薬液によりエッチングする第１のエッチング工程と、第１のエッチング後の裏面を、リンを含まないエッチング液を使用しかつ前記第１のエッチングよりエッチングレートが低いエッチング方法でエッチングする第２のエッチング工程と、前記第２のエッチング後の前記基板の裏面からＰ型の不純物を注入して前記電流が流れる第２の半導体領域を形成する工程と、を含むものである。
本発明によれば、半導体基板のエッチングに伴い半導体基板に付着した意図しない不純物の除去を確実ならしめ、半導体基板の不純物の濃度プロファイルを精緻に設計することが可能な半導体装置の製造方法、及び該製造方法により製造された半導体装置を提供することができる。
ＩＧＢＴのＶｃｅ（ｓａｔ）−Ｅｏｆｆ特性とコレクタ濃度との関係の一例を示すグラフである。 裏面ウエットエッチング後のリンの濃度の一例を示すグラフである。 実施の形態に係る半導体装置の一例を示す縦断面図である。 実施の形態に係る半導体装置の製造工程の一例を説明するためのフローチャートである。 実施の形態に係る半導体装置の製造工程の一例の説明に供する縦断面図である。 実施例１に係る半導体装置のリンの濃度を示すグラフである。 実施例２に係る半導体装置の不純物の濃度を示すグラフである。
図３に本実施の形態に係る半導体装置１０の縦断面図を示す。半導体装置１０は、半導体装置の一例としてのトレンチゲート構造のＩＧＢＴであり、トレンチゲート２４、ゲート酸化膜２２、Ｎ型エミッタ層１８、Ｐ型チャネル層２０、中間膜１６、表面金属電極１２、及び保護膜１３を含む基板の厚さ方向に流れる電流を制御する能動領域（絶縁ゲート構造）を備えている。また、該能動領域の下部には、Ｎ型基板２６、バッファ層（フィールド・ストップ層：ＦＳ層）２８、Ｐ型コレクタ層３０、及び裏面金属電極３２を備えている。Ｎ型基板２６は、一例として、シリコン基板を用いている。
半導体装置１０では、トレンチゲート２４に電圧を印加することでＰ型チャネル層２０を経由してＮ型エミッタ層１８からＮ型基板２６（ドリフト層として機能する）に電子が注入され、Ｐ型コレクタ層３０から正孔がＮ型基板２６に注入される。これにより、Ｎ型基板２６において伝導度変調効果が起こり、抵抗が大幅に減少して大電流を流すことが可能となる。この際バッファ層２８はＮ型基板２６中に広がった空乏層を止める機能を有している。
本実施の形態に係る半導体装置１０では、Ｎ型基板２６のエッチングに伴いＮ型基板２６に付着した意図しない不純物の除去を確実ならしめ、Ｐ型コレクタ層３０の不純物の濃度プロファイルが精緻に設計できるようにすることを目的としている。
次に、図４及び図５を用いて、本実施の形態に係る半導体装置の製造方法について説明する。
図４において、まず、工程４００でシリコン基板の表面に上記能動領域を形成する。
次に、工程４０２でシリコン基板の裏面を機械的に研削する。この研削は、例えば、インフィード式のグラインダ装置を用いて行うことができる。
次に、工程４０４で、研削後のシリコン基板の裏面をウエットエッチングする。このときのエッチング薬液は、例えば、弗酸、硝酸、及びリン酸を含む混合薬液を用いることができる。この混合薬液における各酸の役割は上述したとおりである。
次に、工程４０６で上記ウエットエッチングを施したシリコン基板の裏面を弗酸で洗浄する。
次に、工程４０８でシリコン基板の裏面に対しＳＣ−１洗浄を行う。このときの基板の断面を図５（ａ）に示す。
ここで、ＳＣ−１洗浄とは、アンモニア水及び過酸化水素水を含む洗浄液による洗浄であり、まず、シリコン基板の表面を過酸化水素水により酸化し、次にそのシリコン酸化物をアルカリであるアンモニアによりエッチングし、リフトオフによってシリコン酸化物に付着した各種パーテイクルを除去する洗浄方法である。
工程４０６の弗酸による洗浄、および工程４０８のＳＣ−１洗浄は、ウエットエッチングに伴うリン汚染の除去工程である。弗酸による洗浄及びＳＣ−１洗浄はともにエッチングレートを抑えたいわゆるライトエッチングで、工程４０４のウエットエッチングにより得られたシリコン基板裏面の平坦性を維持しつつ、シリコン基板裏面に付着したリンを除去するものである。
なお、弗酸による洗浄およびＳＣ−１洗浄は、一方だけでも少なからず効果が得られるので必ずしも両方を実施する必要はなく、許容できる残留リンの濃度に応じて、いずれか一方のみであってもよい。さらに、弗酸による洗浄とＳＣ−１洗浄はこの順序に行う必要もなく、ＳＣ−１洗浄した後に弗酸による洗浄を行ってもよい。
次に、工程４１０でＳＣ−１洗浄した後のシリコン基板の裏面からリン（３１Ｐ＋）を数百ｋｅＶの加速エネルギーでイオン注入してバッファ層（フィールドストップ層）２８を形成する（図５（ｂ））。バッファ層２８は、Ｎ型基板２６の内部にリンの濃度のピークを有するように、つまり、概念的に言えば、例えば、図５（ｂ）中の’ｎ＋’の表記の近傍にピークを有するように形成される。
次に、工程４１２でシリコン基板の裏面からボロン（１１Ｂ＋）を数十ｋｅＶの加速エネルギーでイオン注入し、Ｐ型コレクタ層３０を形成する（図５（ｃ））。
次に、工程４１４で、工程４１２でイオン注入したボロンを活性化するために当該ボロンに対してレーザアニール処理を行う。
次に、工程４１６で、シリコン基板の裏面に裏面金属電極３２を形成して、本実施の形態に係る半導体装置（ＩＧＢＴ）１０が完成する（図５（ｄ））。
その後はダイシング等行って、適宜個別の半導体装置１０のチップに個片化する。
［実施例１］
シリコン基板を用いて次の４つの試料を作成し、レーザアニールを施した後ＳＩＭＳ分析してリン濃度を評価した。評価に用いたシリコン基板の裏面研削後の厚さは約１００μｍである。
＜試料１＞：裏面研削後のシリコン基板に従来のウエットエッチング処理を行った（すなわち、図４の製造工程の工程４０４を行った）。シリコンエッチング薬液としては、弗酸：硝酸：硫酸：リン酸：水＝１０％：３０％：２０％：２０％：２０％（体積比）の混合薬液であり、そのエッチングレートは、約２０μｍ／分である。また、エッチング時間を１分とし、シリコン基板を約８０μｍまで研削した。ウエットエッチング後の純水リンス洗浄時間は約６０秒とした。
＜試料２＞：上記従来のウエットエッチング処理を施した後のシリコン基板を１２０秒間純水リンス洗浄した（つまり従来の２倍の時間だけ純水リンス洗浄を行った）。
＜試料３＞：上記従来のウエットエッチング処理後のシリコン基板に弗酸（０．３％）による洗浄を施した。この弗酸による酸化膜エッチングのエッチングレートは約０．００２μｍ／分であり、エッチング時間は１分とした。
＜試料４＞：上記従来のウエットエッチング後のシリコン基板に、弗酸（０．３％）による洗浄及びＳＣ−１洗浄を施した。ＳＣ−１洗浄の薬液の混合比は、アンモニア（ＮＨ４ＯＨ）：過酸化水素水（Ｈ２Ｏ２）：水（Ｈ２Ｏ）＝１：１：１０（体積比）とし、そのシリコンのエッチングレートは約０．５ｎｍ／分であり、エッチング時間は１分とした。なお、弗酸（０．３％）による酸化膜エッチングのエッチングレート、及びエッチング時間は試料３と同様とした。
上記４つの試料についてのＳＩＭＳ分析の結果を図６に示す。同図において、（ａ）が試料１に、（ｂ）が試料２に、（ｃ）が試料３に、そして（ｄ）が試料４に各々対応するリン濃度である。
まず、図６（ａ）に示す従来のウエットエッチング処理による試料１では、エッチング面から深さ０．４μｍにかけて、１０１７ａｔｏｍｓ／ｃｍ３台の濃度のリンが存在する。
また、図６（ｂ）に示すウエットエッチング後の純水リンス洗浄時間を２倍にした試料２では、試料１よりわずかなリン濃度の低下がみられるものの、大きな差はない。従って、純水リンス洗浄のみではリンをほとんど除去することができないと考えられる。
次に、図６（ｃ）に示す弗酸による洗浄を追加した試料３では、リン濃度が１０１５ａｔｏｍｓ／ｃｍ３台となっており大幅なリンの低下がみられ、弗酸による残留リンの除去効果が確認された。しかしながら、完全にリンを除去するまでには至っていない。
次に、図６（ｄ）に示す弗酸による洗浄およびＳＣ−１洗浄をともに施した試料４では、リン濃度の測定値が、ＳＩＭＳのリン検出限界である１０１４ａｔｏｍｓ／ｃｍ３台となっており、リンがほぼ完全に除去されていることがわかる。
以上の評価結果から、リンを含む薬液でウエットエッチングした後、弗酸による洗浄、及びＳＣ−１洗浄を行うとほぼ完全に残留リンが除去されることがわかる。また、弗酸による洗浄およびＳＣ−１洗浄のいずれか一方でも、かなりの量の残留リンが除去されることもわかる。
［実施例２］
次に、実際のＩＧＢＴのサンプルを作成して、その不純物濃度を評価した。
まず、シリコン基板の表面に基板の厚さ方向に流れる電流を制御する能動領域を形成した後裏面研削を行い、上記試料４相当の処理、すなわち通常のウエットエッチング処理後に弗酸による洗浄処理およびＳＣ−１洗浄処理を施した。シリコン基板の厚さ、エッチング薬液、エッチングレート、エッチング時間等の条件は、試料４と同様とした。
そして、試料４相当の処理の完了したシリコン基板の裏面からリン（３１Ｐ＋）を６００ｋｅＶの加速エネルギーでイオン注入してバッファ層（フィールドストップ層）２８を形成した（図４の工程４１０）。バッファ層２８の厚さは、約１．５μｍとした。
続けて、シリコン基板の裏面からさらにボロン（１１Ｂ＋）を３０ｋｅＶの加速エネルギーでイオン注入し、Ｐ型コレクタ層３０を形成した（図４の工程４１２）。Ｐ型コレクタ層３０の厚さは、約０．２μｍとした。
その後、注入したボロンに対しレーザアニール処理を施した（図４の工程４１４）。
以上のようにして得られたサンプルのＳＩＭＳ分析の結果を図７に示す。
図７から明らかなように、本サンプルのリンの濃度（同図中‘Ｐ’で示されるグラフ）は、深さ約０．７μｍの位置にピーク値約１×１０１７ａｔｏｍｓ／ｃｍ３を有するほぼ目標どおりの正規分布に近い分布を示しており、弗酸による洗浄及びＳＣ−１洗浄によるリンの除去効果が確認できる。また、Ｐ型コレクタ層３０の厚み（約０．４μｍ）の範囲でのリン濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３〜２×１０１６ａｔｏｍｓ／ｃｍ３程度の値を示しており、バッファ層２８内のピーク値１×１０１７ａｔｏｍｓ／ｃｍ３の１／５程度に抑えられていることがわかる。
実施例１の結果から、弗酸による洗浄及びＳＣ−１洗浄の双方とも施さない従来のウエットエッチングのみ行った前記試料１では、ウエットエッチングを行った裏面から０．４μｍの深さにかけて２×１０１７ａｔｏｍｓ／ｃｍ３程度のリンが存在していた。これは、次世代ＩＧＢＴで目標とされるＰ型コレクタの不純物濃度５×１０１７ａｔｏｍｓ／ｃｍ３の４０％にも相当する濃度である。このような多量のリンの残留は、ＩＧＢＴのＰ型コレクタの不純物濃度の変動を促し、例えば、Ｅｏｆｆの値を大きく変動させる要因となる。
本サンプルでは、図７に示すように、上記Ｐ型コレクタ層３０のボロンの濃度（同図中‘Ｂ’で示されるグラフ）を３×１０１７ａｔｏｍｓ／ｃｍ３前後とした。従って、Ｐ型コレクタ層３０内のリンの濃度は、Ｐ型コレクタ内のＰ型不純物であるボロンの濃度の１／１０程度となっていることがわかる。このように１桁程度の開きがあれば、Ｐ型コレクタ層３０内のリンがＰ型コレクタ層内のＰ型不純物（ボロン）に対して影響することは少なく、Ｐ型コレクタ層３０の不純物の濃度設計を精緻に行うことが可能となる。
以上の説明で明らかなように、本実施の形態に係る半導体装置１０によれば、半導体基板のエッチングに伴い半導体基板に付着した意図しない不純物の除去を確実ならしめ、半導体基板の不純物の濃度プロファイルを精緻に設計することが可能な半導体装置の製造方法、及び該製造方法により製造された半導体装置を提供することができる。
なお、弗酸による洗浄及びＳＣ−１洗浄によるリンの除去は、シリコン基板裏面のウエットエッチング後にするのが望ましいが、レーザアニール前に行ってもよいし、その両方でもよい。
また、上記実施の形態では、Ｐ型コレクタのＰ型不純物としてボロンを例示して説明したが、これに限られず、Ｇａ（ガリウム）など他のＰ型不純物を用いてもよい。
１０ 半導体装置
１２ 表面金属電極
１３ 保護膜
１６ 中間膜
１８ Ｎ型エミッタ層
２０ Ｐ型チャネル層
２２ ゲート酸化膜
２４ トレンチゲート
２６ Ｎ型基板
２８ バッファ層
３０ Ｐ型コレクタ層
３２ 裏面金属電極

Claims (6)

  1. シリコンからなる基板の表面に前記基板の厚さ方向に流れる電流を制御する能動素子を含む第１の半導体領域を形成する工程と、
    前記基板の裏面を研削する工程と、
    研削後の前記基板の裏面をリンを含む薬液によりエッチングする第１のエッチング工程と、
    第１のエッチング後の裏面を、リンを含まないエッチング液を使用しかつ前記第１のエッチングよりエッチングレートが低いエッチング方法でエッチングする第２のエッチング工程と、
    前記第２のエッチング後の前記基板の裏面からＰ型の不純物を注入して前記電流が流れる第２の半導体領域を形成する工程と、
    を含む半導体装置の製造方法。
  2. 前記第１のエッチング工程の薬液が、弗酸、硝酸、及びリン酸を含む混合液である請求項１に記載の半導体装置の製造方法。
  3. 前記第２のエッチング工程が、弗酸による洗浄及びＳＣ−１洗浄の少なくとも一方である請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記基板の裏面から注入した不純物を活性化する工程をさらに含む請求項１ないし請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記活性化がレーザアニールによる活性化である請求項４に記載の半導体装置の製造方法。
  6. 前記第２の半導体領域上に裏面電極を形成する工程をさらに含む請求項１ないし請求項５のいずれか１項に記載の半導体装置の製造方法。
JP2012280071A 2012-12-21 2012-12-21 半導体装置の製造方法、及び半導体装置 Active JP6265594B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012280071A JP6265594B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法、及び半導体装置
US14/101,373 US9034708B2 (en) 2012-12-21 2013-12-10 Semiconductor device fabrication method and semiconductor device
CN201310683152.1A CN103887170B (zh) 2012-12-21 2013-12-13 半导体装置的制造方法及半导体装置
US14/688,308 US9337294B2 (en) 2012-12-21 2015-04-16 Semiconductor device fabrication method and semiconductor device
US15/097,328 US9853122B2 (en) 2012-12-21 2016-04-13 Semiconductor device fabrication method and semiconductor device
US15/816,082 US10224412B2 (en) 2012-12-21 2017-11-17 Semiconductor device fabrication method and semiconductor device
US16/272,270 US10811512B2 (en) 2012-12-21 2019-02-11 Semiconductor device fabrication method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012280071A JP6265594B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法、及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017242021A Division JP2018041988A (ja) 2017-12-18 2017-12-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2014123681A JP2014123681A (ja) 2014-07-03
JP6265594B2 true JP6265594B2 (ja) 2018-01-24

Family

ID=50956008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012280071A Active JP6265594B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法、及び半導体装置

Country Status (3)

Country Link
US (5) US9034708B2 (ja)
JP (1) JP6265594B2 (ja)
CN (1) CN103887170B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN104465324A (zh) * 2014-11-28 2015-03-25 上海芯亮电子科技有限公司 分离式元件的制造方法
US10439062B2 (en) * 2016-09-09 2019-10-08 Infineon Technologies Ag Metallization layers for semiconductor devices and methods of forming thereof
DE112018003666T5 (de) * 2017-07-19 2020-05-07 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
CN111640661B (zh) * 2019-03-01 2024-01-30 东京毅力科创株式会社 基板处理方法、基板处理装置以及存储介质
JP7375340B2 (ja) * 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
CN110746119B (zh) * 2019-11-19 2022-02-08 成都西偌帕斯光电科技有限责任公司 用于镜头保护片的蚀刻装置和基于该装置的蚀刻方法
CN113130305B (zh) * 2021-03-03 2023-03-24 哈尔滨工业大学 一种碳化硅单晶表面微结构的构建方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410395A (en) * 1982-05-10 1983-10-18 Fairchild Camera & Instrument Corporation Method of removing bulk impurities from semiconductor wafers
US4824489A (en) * 1988-02-02 1989-04-25 Sera Solar Corporation Ultra-thin solar cell and method
US5605602A (en) * 1994-09-08 1997-02-25 Advanced Micro Devices, Inc. Method and device for removing a thin film from a wafer backside surface
US5739067A (en) * 1995-12-07 1998-04-14 Advanced Micro Devices, Inc. Method for forming active devices on and in exposed surfaces of both sides of a silicon wafer
JP3488772B2 (ja) * 1996-01-16 2004-01-19 三菱電機株式会社 半導体装置
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
KR100351042B1 (ko) * 2000-04-04 2002-09-05 페어차일드코리아반도체 주식회사 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP3885598B2 (ja) * 2001-02-09 2007-02-21 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6777747B2 (en) * 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
JP2004247593A (ja) * 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
US7041561B2 (en) * 2004-03-31 2006-05-09 Agere Systems Inc. Enhanced substrate contact for a semiconductor device
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
DE112006000522T5 (de) * 2005-03-03 2008-01-10 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
JP4817291B2 (ja) * 2005-10-25 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体ウェハの製造方法
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
KR100873894B1 (ko) * 2007-06-29 2008-12-15 삼성전자주식회사 반도체 장치의 제조 방법
US20100288192A1 (en) * 2007-12-21 2010-11-18 Sumco Corporation Method for manufacturing epitaxial silicon wafer
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
US8048807B2 (en) * 2008-09-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for thinning a substrate
US8222118B2 (en) * 2008-12-15 2012-07-17 Intel Corporation Wafer backside grinding with stress relief
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP2010283294A (ja) * 2009-06-08 2010-12-16 Sumco Corp 半導体デバイスの製造方法及びグラインダー装置
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2011086828A (ja) * 2009-10-16 2011-04-28 Sumco Corp 半導体装置およびその製造方法
CN105552115B (zh) * 2009-11-02 2019-10-29 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
WO2011055691A1 (ja) * 2009-11-06 2011-05-12 株式会社日立製作所 半導体装置の製造方法
JP2011151350A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
DE112011100451T5 (de) * 2010-02-04 2013-04-04 Fuji Electric Co., Ltd Verfahren zur Herstellung einer Halbleitervorrichtung und Vorrichtung zur Herstellung einer Halbleitervorrichtung
JP2011166034A (ja) 2010-02-12 2011-08-25 Fuji Electric Co Ltd 半導体装置の製造方法
JP5600985B2 (ja) 2010-03-24 2014-10-08 三菱電機株式会社 電力半導体装置の製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5732790B2 (ja) * 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8865567B2 (en) * 2010-09-22 2014-10-21 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US20120149145A1 (en) * 2010-12-10 2012-06-14 United Microelectronics Corp. Method for manufacturing image sensor
JP5621621B2 (ja) * 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法
JP5599342B2 (ja) 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法
US8361893B2 (en) * 2011-03-30 2013-01-29 Infineon Technologies Ag Semiconductor device and substrate with chalcogen doped region
JP5816570B2 (ja) * 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR20120140411A (ko) * 2011-06-21 2012-12-31 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
US8486814B2 (en) * 2011-07-21 2013-07-16 International Business Machines Corporation Wafer backside defectivity clean-up utilizing selective removal of substrate material
US9478646B2 (en) * 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
EP2763178B1 (en) * 2011-09-28 2021-03-24 Denso Corporation Igbt and manufacturing method therefor
US9397206B2 (en) * 2011-11-09 2016-07-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
CN103151251B (zh) * 2011-12-07 2016-06-01 无锡华润华晶微电子有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
WO2013088544A1 (ja) * 2011-12-15 2013-06-20 株式会社日立製作所 半導体装置および電力変換装置
JP5880690B2 (ja) * 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法
WO2013147275A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
CN102832223B (zh) * 2012-09-06 2015-07-08 豪威科技(上海)有限公司 晶圆减薄方法
US9911838B2 (en) * 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP2015056532A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140175620A1 (en) 2014-06-26
CN103887170B (zh) 2019-03-08
US20150221741A1 (en) 2015-08-06
US9853122B2 (en) 2017-12-26
US9337294B2 (en) 2016-05-10
US10224412B2 (en) 2019-03-05
US9034708B2 (en) 2015-05-19
US10811512B2 (en) 2020-10-20
US20190172925A1 (en) 2019-06-06
CN103887170A (zh) 2014-06-25
JP2014123681A (ja) 2014-07-03
US20180097083A1 (en) 2018-04-05
US20160225874A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
JP6265594B2 (ja) 半導体装置の製造方法、及び半導体装置
US20240047200A1 (en) Semiconductor device and method for manufacturing the same
US9263529B2 (en) Semiconductor device with vertically inhomogeneous heavy metal doping profile
JP5272299B2 (ja) 半導体装置およびその製造方法
US9536873B2 (en) Semiconductor device and method of manufacturing the same
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
US10770572B2 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
US8309409B2 (en) Method for fabricating trench gate to prevent on voltage parasetic influences
US10050133B2 (en) Application of thin insulating film layer in semiconductor device and method of manufacturing semiconductor device
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP2018041988A (ja) 半導体装置
CN111247628A (zh) 半导体装置的制造方法
US20160005843A1 (en) Semiconductor device and manufacturing method thereof
CN107431009B (zh) 半导体装置的制造方法
JPH10116998A (ja) 半導体装置およびその製造方法
US11502190B2 (en) Vertical power semiconductor device, semiconductor wafer or bare-die arrangement, carrier, and method of manufacturing a vertical power semiconductor device
US9166018B2 (en) Method of manufacturing semiconductor device
CN117766567A (zh) 一种可控型二极管雪崩整型器及其制备方法
Gao et al. JBS Device Design and Post-Etch Surface Repair Process Research
JP2008177279A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6265594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250