DE112008003787T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112008003787T5
DE112008003787T5 DE112008003787T DE112008003787T DE112008003787T5 DE 112008003787 T5 DE112008003787 T5 DE 112008003787T5 DE 112008003787 T DE112008003787 T DE 112008003787T DE 112008003787 T DE112008003787 T DE 112008003787T DE 112008003787 T5 DE112008003787 T5 DE 112008003787T5
Authority
DE
Germany
Prior art keywords
diffusion layer
semiconductor device
main surface
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112008003787T
Other languages
English (en)
Other versions
DE112008003787B4 (de
Inventor
Katsumi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112008003787T5 publication Critical patent/DE112008003787T5/de
Application granted granted Critical
Publication of DE112008003787B4 publication Critical patent/DE112008003787B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung beinhaltet ein Halbleitersubstrat und einen MOS-Transistor. Das Halbleitersubstrat weist die erste Hauptoberfläche und die zweite Hauptoberflache, die einander gegenüberliegen. Der MOS-Transistor beinhaltet eine Gateelektrode (5a), die auf der ersten Hauptoberflächenseite ausgebildet ist, eine Emitterelektrode (11), die auf der ersten Hauptoberflachenseite ausgebildet ist, und eine Kollektorelektrode (12), die in Kontakt zu der zweiten Hauptoberflache ausgebildet ist. Ein Element erzeugt ein elektrisches Feld in einem Kanal durch eine an die Gateelektrode (5a) angelegte Spannung und steuert den Strom zwischen der Emitterelektrode (11) und der Kollektorelektrode (12) durch das elektrische Feld in dem Kanal. Die Spitzendichte in der Grenzflache zwischen dem Halbleitersubsträt und der Kollektorelektrode (12) ist nicht kleiner als 0 und nicht großer als 3 × 108 Einheiten/cm2. Folglich wird eine Halbleitervorrichtung bereitgestellt, die für einen Parallelbetrieb geeignet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung mit einem IGBT (Bipolartransistor mit isoliertem Gate), welches eine Halbleitervorrichtung mit hoher Spannungsfestigkeit ist.
  • TECHNISCHER HINTERGRUND
  • Auf dem Gebiet der Halbleitervorrichtungen mit hoher Spannungsfestigkeit (Leistungsvorrichtungen), die eine Spannung steuern, die mehrere 100 Volt übersteigt, gibt es eine Notwendigkeit, Elementeigenschaften bereitzustellen, welche die Warmeerzeugung, d. h. den Verlust, herabdrücken, da ebenfalls ein großer Strom angelegt wird. Weiterhin ist es wünschenswert, ein Spannungssteuerelement mit einer Treiberschaltung verhältnismäßig geringer Große zu realisieren, welche als eine Ansteuerung des Gates, das den Strom und die Spannung steuert, einen geringen Verlust erleidet.
  • Aus den oben genannten Gründen wurde in den vergangenen Jahren ein Bipolartransistor mit isoliertem Gate, d. h. ein IGBT, hauptsächlich auf diesem Gebiet als ein Element angewendet, das eine Spannungssteuerung mit einem geringen Verlust gestattet. Dieser IGBT ist so aufgebaut, dass er eine verringerte Dotierungskonzentration der Drain eines MOS(Metalloxidhalbleiter)-Transistors erlaubt zum Niedrighalten der Sperrspannung, und das Anordnen einer Diode auf der Drainseite zum Verringern des Drainwiderstandes gestattet.
  • Da die Diode in dem oben beschriebenen IGBT ein Bipolarverhalten zeigt, werden die Sourceseite und die Drainseite des MOS-Transistors in dem IGBT in der vorliegenden Anmeldung als eine Emitterseite bzw. Kollektorseite bezeichnet.
  • Der IGBT, der als ein Spannungssteuerelement dient, wird allgemein mit einer Spannung von einigen 100 Volt zwischen seinem Kollektor und seinem Emitter verwendet und die angelegte Spannung wird durch eine Gatespannung von ± einigen Volt bis einigen 10 Volt gesteuert. Weiterhin wird der IGBT oft als ein Wechselrichter verwendet, in welchem Falle die Spannung zwischen dem Kollektor und dem Emitter niedrig ist, aber ein großer Strom fließt, wenn das Gate angeschaltet wird und kein Strom fließt, sondern die Spannung zwischen dem Kollektor und dem Emitter hoch ist, wenn das Gate abgeschaltet ist.
  • Der IGBT wird gewohnlich in dem oben beschriebenen Modus betrieben. Somit beinhaltet der Verlust einen standigen Verlust, welcher das Produkt aus dem Strom und der Spannung in dem AN-Zustand ist, und einen Schaltverlust während des Übergangszeitraums zwischen dem AN-Zustand und dem AUS-Zustand. Das Produkt aus dem Leckstrom und der Spannung in dem AUS-Zustand ist ziemlich klein, so dass es vernachlassigt werden kann.
  • Andererseits ist es ebenfalls wichtig, eine Zerstörung des Elementes zu verhindern, selbst unter abnormalen Bedingungen, beispielsweise in dem Fall, in dem Kurzschluss erzeugt ????. In diesem Falle wird das Gate angeschaltet zum Bewirken eines großen Stromflusses, während eine Versorgungsspannung von einigen 100 Volt zwischen dem Kollektor und dem Emitter anliegt.
  • In dem IGBT, der so aufgebaut ist, dass er eine Reihenschaltung aus einem MOS-Transistor und einer Diode aufweist, ist der Maximalstrom durch den Sättigungsstrom des MOS-Transistors begrenzt. Folglich tritt die Strombegrenzung ebenfalls in dem Fall auf, in dem wie oben beschrieben ein Kurzschluss auftritt, was die Verhinderung einer Elementzerstorung erlaubt, die aus der Wärmeerzeugung für einen gewissen Zeitraum resultiert.
  • Der Aufbau des bekannten IGBT ist beispielsweise in der japanischen Patentoffenlegungsschrift Nr. 2004-247593 (Patentdokument 1) offenbart. Der IGBT in dem Patentdokument 1 beinhaltet hauptsachlich eine Gateelektrode, eine Source(Emitter)-Elektrode, eine Drain(Kollektor)-Elektrode und ein n-Typ-Substrat. Auf der Deckflache des n-Typ-Substrats ist ein Graben ausgebildet und die Gateelektrode ist in diesem Graben eingegraben. Eine p-Typ-Basisschicht ist auf dem oberen Abschnitt des n-Typ-Substrats ausgebildet und innerhalb der p-Typ-Basisschicht sind eine n+-Typ-Sourceschicht und eine p+-Typ-Drainschicht ausgebildet. Die n+-Typ-Sourceschicht und die p+-Typ-Drainschicht sind angrenzend aneinander auf der Oberflache des n-Typ-Substrats. Die Gateelektrode liegt der n+-Typ-Sourceschicht und der p-Typ-Basisschicht innerhalb des n-Typ-Substrats mit der Gateisolationsschicht dazwischen gegenuber. Die Emitterelektrode ist in elektrischem Kontakt mit der n+-Typ-Sourceschicht und der p+-Typ-Drainschicht. Die p+-Typ-Drainschicht ist auf der Unterseite des n-Typ-Substrats ausgebildet und die Kollektorelektrode ist in Kontakt zu der p+-Typ-Drainschicht auf der Unterseite des n-Typ-Substrats. Eine n–-Typ-Epitaxieschicht und eine n-Typ-Pufferschicht sind zwischen der p+-Typ-Drainschicht und der p-Typ-Basisschicht innerhalb des n-Typ-Substrats vergraben. Die n–-Typ-Epitaxieschicht ist in Kontakt zu der p-Typ-Basisschicht und der n-Typ-Pufferschicht und die n-Typ-Pufferschicht ist in Kontakt zu der p+-Typ-Drainschicht.
  • Weiterhin ist der IGBT mit der gleichen Konfiguration wie jener in dem Patentdokument 1 beispielsweise in der japanischen Patentoffenlegungsschrift Nr. 2006-49933 (Patentdokument 2), der japanischen Patentoffenlegungsschrift Nr. 2002-359373 (Patentdokument 3), der japanischen Patentoffenlegungsschrift Nr. 09-260662 (Patentdokument 4), in dem US-Patent Nr. 6,815,767 (Patentdokument 5), in dem US-Patent Nr. 6,953,968 (Patentdokument 6) und dem US-Patent Nr. 6,781,199 (Patentdokument 7) offenbart.

    Patentdokument 1: japanische Patentoffenlegungsschrift Nr. 2004-247593

    Patentdokument 2: japanische Patentoffenlegungsschrift Nr. 2006-049933

    Patentdokument 3: japanische Patentoffenlegungsschrift Nr. 2002-359373

    Patentdokument 4: japanische Patentoffenlegungsschrift Nr. 09-260662

    Patentdokument 5: US-Patent Nr. 6,815,767

    Patentdokument 6: US-Patent Nr. 6,953,968

    Patentdokument 7: US-Patent Nr. 6,781,199
  • OFFENBARUNG DER ERFINDUNG
  • Durch die Erfindung zu losende Probleme
  • In der Leistungsvorrichtung sind eine Mehrzahl von IGBT- und Diodenchips in einem Gehäusemodul vorgesehen, in welchem die Mehrzahl von IGBTs parallel zueinander verschaltet ist. Die Temperaturabhangigkeit einer AN-Spannung VCE(sat) ist wichtig als Eigenschaft des IGBT, der für die Leistungsvorrichtung verwendet wird. Die hier beschriebene AN-Spannung VCE(sat) stellt eine Spannung zwischen dem Kollektor und dem Emitter dar, die erforderlich ist zum Erhalt eines beliebigen Nennstroms (einer beliebigen Nennstromdichte) JC. Hilfreich fur den Betrieb der Mehrzahl von IGBTs, die parallel zueinander geschaltet sind, (mit anderen Worten den Parallelbetrieb der IGBTs), dass die AN-Spannung VCE(sat) eine positive Temperaturabhangigkeit zeigt, d. h., dass die AN-Spannung VCE(sat) entsprechend einem Anstieg der Temperatur des IGBT ansteigt. In dem Fall, in dem die AN-Spannung VCE(sat) eine negative Temperaturabhangigkeit zeigt, konzentriert sich der Stromfluss auf den IGBT mit einer niedrigen AN-Spannung VCE(sat), wenn die IGBTs parallel betrieben werden. Als ein Ergebnis neigt das Gehäusemodul zu einer Fehlfunktion, die zur Verursachung von Problemen, wie einer Zerstörung, neigt.
  • Deshalb ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die fur den Parallelbetrieb geeignet ist.
  • Wege zum Lösen der Probleme
  • Eine Halbleitervorrichtung gemäß eines Aspektes der vorliegenden Erfindung beinhaltet ein Halbleitersubstrat und ein Element. Das Halbleitersubstrat hat eine erste Hauptoberflache und eine zweite Hauptoberflache, die einander gegenüber liegen. Das Element hat eine Gateelektrode, die auf einer Seite der ersten Hauptoberfläche ausgebildet ist, eine erste Elektrode, die auf der Seite der ersten Hauptoberflache ausgebildet ist, und eine zweite Elektrode, die in Kontakt zu der zweiten Hauptoberflache ausgebildet ist. Das Element erzeugt ein elektrisches Feld in einem Kanal durch eine an die Gateelektrode angelegte Spannung und steuert einen Strom zwischen der ersten Elektrode und der zweiten Elektrode durch das elektrische Feld in dem Kanal. Eine Dichte der Spitzen in einer Grenzflache zwischen dem Halbleitersubstrat und der zweiten Elektrode ist nicht geringer als 0 und nicht größer als 3 × 108 Einheiten/cm2.
  • Eine Halbleitervorrichtung gemaß eines anderen Aspekts der vorliegenden Erfindung beinhaltet ein Halbleitersubstrat und ein Element. Das Halbleitersubstrat hat eine erste Hauptoberfläche und eine zweite Hauptoberflache, die einander gegenüberliegen. Das Element hat eine Gateelektrode, die auf einer Seite der ersten Hauptoberflache ausgebildet ist, eine erste Elektrode, die auf der Seite der ersten Hauptoberflache ausgebildet ist, und eine zweite Elektrode, die in Kontakt zu der zweiten Hauptoberfläche ausgebildet ist. Das Element erzeugt ein elektrisches Feld in einem Kanal durch eine an die Gateelektrode angelegte Spannung und steuert einen Strom zwischen der ersten Elektrode und der zweiten Elektrode durch das elektrische Feld in dem Kanal. Die Halbleitervorrichtung beinhaltet weiterhin eine Kollektorregion, die in der zweiten Hauptoberfläche ausgebildet ist. Die Kollektorregion beinhaltet eine Kollektordiffusionsschicht eines ersten Leitungstyps in Kontakt zu der zweiten Elektrode, eine Pufferdiffusionsschicht eines zweiten Leitungstyps, die naher zu der ersten Hauptoberflache hin als die Kollektordiffusionsschicht ausgebildet ist, und eine Driftdiffusionsschicht des zweiten Leitungstyps. Die Driftdiffusionsschicht hat eine niedrigere Verunreinigungskonzentration als die Pufferdiffusionsschicht und ist angrenzend an die Pufferdiffusionsschicht ausgebildet und naher zu der ersten Hauptoberfläche als die Pufferdiffusionsschicht. Ein Verhältnis der Anzahl der Atome pro Flacheneinheit an Verunreinigungen, die die Pufferdiffusionsschicht ausbilden, zu der Anzahl von Atomen pro Flacheneinheit der Verunreinigungen, die die Driftdiffusionsschicht ausbilden, ist nicht geringer als 0,05 und nicht höher als 100.
  • Wirkungen der Erfindung
  • Gemaß der vorliegenden Erfindung kann eine Halbleitervorrichtung bereitgestellt werden, die fur einen Parallelbetrieb geeignet ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Querschnittsansicht, die den Aufbau einer Halbleitervorrichtung gemaß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine schematische Querschnittsansicht, die den ersten Arbeitsgang eines Verfahrens zum Herstellen der Halbleitervorrichtung gemaß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ist eine schematische Querschnittsansicht, die den zweiten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemaß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 4 ist eine schematische Querschnittsansicht, die den dritten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemaß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 5 ist eine schematische Querschnittsansicht, die den vierten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 6 ist eine schematische Querschnittsansicht, die den fünften Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemaß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 ist eine schematische Querschnittsansicht, die den sechsten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 8 ist eine schematische Querschnittsansicht, die den siebten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 9 ist eine schematische Querschnittsansicht, die den achten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemaß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 10 ist eine schematische Querschnittsansicht, die den neunten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 11 ist eine schematische Querschnittsansicht, die den zehnten Arbeitsgang des Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 12 ist eine Querschnittsansicht, die in schematischer Weise den Zustand der Grenzfläche zwischen einer p-Typ-Kollektorregion und einer Kollektorelektrode zeigt, in dem Spitzen ausgebildet sind.
  • 13 ist eine Draufsicht, die in schematischer Weise den Zustand der Grenzfäche zwischen der p-Typ-Kollektorregion und der Kollektorelektrode zeigt, in dem Spitzen ausgebildet sind.
  • 14 ist ein Diagramm, das die Temperaturabhangigkeit in der Beziehung zwischen einer Kollektor-Emitter Spannung VCE(sat) und einer Stromdichte JC gemäß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 15 ist ein Diagramm, das die Beziehung der Spitzendichte und dem Schwankungsbetrag der AN-Spannung gemaß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 16 ist ein Diagramm, das die Spitzendichtenabhangigkeit in der Beziehung zwischen VCE(sat) und der Betriebstemperatur der Vorrichtung gemäß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 17 ist ein Diagramm, das die Beziehung zwischen der Spitzendichte und der Schichtdicke der Kollektorelektrode gemaß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 18 ist eine Konzentrationsverteilung entlang einer Linie XVIII-XVIII in 1.
  • 19 ist eine Konzentrationsabhängigkeit entlang einer Linie XIX-XIX in 1.
  • 20 ist ein Diagramm, das die Beziehung von CP,P/CP,N zu VCE(Sat) und zu einem Energieverlust EOFF gemaß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 21 ist ein Diagramm, das die Beziehung von CP,P/CP,N zu VCE(sat) und einer Leckstromdichte JCES bei dem IGBT mit einer Spannungsfestigkeit der 1200V-Klasse gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 22 ist ein Diagramm, das die CP,P/CP,N-Abhängigkeit in der Beziehung zwischen VCE(sat) und JC gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 23 ist ein Diagramm, das die Beziehung von SN/SN- zu VCE(sat) und zu einer Durchbruchsspannung BVCES gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 24 ist ein Diagramm, das die Temperaturabhängigkeit in der Beziehung CS,P und CP,P zu VCE(sat) gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 25 ist ein Diagramm, das die Abhangigkeit von sowohl CS,P als auch CP,P in der Beziehung zwischen VCE(sat) und der Betriebstemperatur der Vorrichtung gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 26 ist ein Diagramm, das die Temperaturabhängigkeit der JC-VCE-Kennlinie unter der Bedingung 5 × 1015 ≤ CS,P und 1 × 1016 ≤ CP,P gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 27 ist ein Diagramm, das die Temperaturabhängigkeit der JC-VCE-Kennlinie unter der Bedingung 5 × 1015 > CS,P und 1 × 1016 > CP,P gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 28 ist ein Diagramm, das die Beziehung von DP,N oder DN- zu VCE(sat) und BVCES gemaß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 29 zeigt ein weiteres Beispiel der Konzentrationsverteilung entlang einer Linie XVIII-XVIII in 1.
  • 30 ist ein Diagramm, das die Beziehung zwischen SN*/SN und VCE(sat) gemaß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 31 ist ein Diagramm, das die Beziehung zwischen einer Tiefe x ausgehend von der zweiten Hauptoberflache und VCE(sat) gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 32 ist ein Diagramm, das die Beziehung zwischen τx/τN- und VCE(sat) gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 33 ist ein Diagramm, das ein Beispiel der Beziehung zwischen der Tiefe x ausgehend von der zweiten Hauptoberfläche und der Ladungsträgerlebensdauer gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 34 ist ein Diagramm, das die Beziehung der Ladungstragerlebensdauer zu der Ausgangsleistung eines Laser-Annealings und zu der Temperatur in einem Diffusionsofen gemaß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 35 ist ein Diagramm, das die Beziehung des Ionenimplantationsbetrags zu einer Ladungsträgeraktivierungsrate, zu VCE(sat) und zu BVCES gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 36 ist eine vergroßerte Querschnittsansicht, die in schematischer Weise die zweite Hauptoberflache des Halbleitersubstrats gemaß der dritten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 37 ist ein Diagramm, das die Beziehung einer Mittellinien-Durchschnittsrauhigkeit bzw. einen Mittenrauhwert Ra und einer Maximalhöhe Rmax zu sowohl der Bruchfestigkeit als auch der Ladungstragerlebensdauer gemaß der dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • 38 ist ein Diagramm, das die Beziehung von Ra und Rmax zu sowohl JCES und VCE(sat) gemaß der dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • 39 ist eine Querschnittsansicht, die den Aufbau eines MOS-Transistorabschnitts in der Halbleitervorrichtung gemaß der vierten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 40 ist eine Querschnittsansicht, die den Aufbau der ersten Abwandlung der Halbleitervorrichtung gemaß der vierten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 41 ist eine Querschnittsansicht, die den Aufbau der zweiten Abwandlung der Halbleitervorrichtung gemaß der vierten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 42 ist eine Querschnittsansicht, die den Aufbau der dritten Abwandlung der Halbleitervorrichtung gemaß der vierten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 43 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
    (jetzt kommt wie angekündigt immer der eingefügte Text von 43 meine Frage: soll es immer bei ”gemäß der fünften Ausführungsform” bleiben??? Manchmal ja anders. ich meine in anderen Anmeldungen...????)
  • 44 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 45 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 46 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 47 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 48 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 49 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 50 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 51 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 52 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 53 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 54 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 55 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 56 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • 57 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 58 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 59 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 60 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 61 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 62 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 63 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 64 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 65 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • 66 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 67 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 68 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 69 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • 70 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 71 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 72 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 73 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 74 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der funften Ausführungsform der vorliegenden Erfindung zeigt.
  • 75 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 76 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemäß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 77 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der fünften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 78 ist eine schematische Querschnittsansicht, die eine abgeleitete Struktur der MOS-Transistorstruktur gemaß der funften Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 79 ist eine schematische Querschnittsansicht, die jeden Konfigurationstyp eines Planargate-Typ-IGBT gemäß der sechsten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 80 ist eine schematische Querschnittsansicht, die jeden Konfigurationstyp des Planar-Gate-Typ-IGBT gemaß der sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 81 ist eine schematische Querschnittsansicht, die jeden Konfigurationstyp des Planar-Gate-Typ-IGBT gemaß der sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 82 ist eine schematische Querschnittsansicht, die jeden Konfigurationstyp des Planar-Gate-Typ-IGBT gemäß der sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 83 ist eine schematische Querschnittsansicht, die jeden Konfigurationstyp des Planar-Gate-Typ-IGBT gemäß der sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 84 ist ein Diagramm, das in schematischer Weise die Konzentrationsverteilung der Ladungstrager (n-Typ Verunreinigung) unmittelbar unterhalb einer Gateelektrode 5a in dem in 79–83 gezeigten Aufbau zeigt.
  • 85 ist ein Diagramm, das die Beziehung zwischen VCE und JC in jedem Fall, in dem eine n-Typ-Verunreinigungsdiffusionsregion ausgebildet ist und nicht ausgebildet ist, zeigt.
  • 86 ist ein Diagramm, das die Beziehung von SN14a/SN- zu VCE(sat), JC,Break und VG,Break gemaß der sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 87 ist eine Draufsicht, die das Layout der Halbleitervorrichtung gemaß der siebten Ausführungsform der vorliegenden Erfindung zeigt.
  • 88 ist eine Querschnittsansicht entlang einer Linie LXXXVIII-LVIII in 87.
  • 89 ist eine Querschnittsansicht entlang einer Linie LXXXIX-LXXXIX in 87.
  • 90 zeigt eine Verunreinigungskonzentrationsverteilung entlang einer Linie XC-XC in 88.
  • 91 ist ein Diagramm, das die Beziehung zwischen Y/X und BVCES gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 92 ist ein Diagram, das die Beziehung zwischen DT und BVCES und die Beziehung zwischen DT und EP/CS oder EP/N- gemaß der siebten Ausführungsform der vorliegenden Erfindung zeigt.
  • 93 ist ein Diagramm, das die Beziehung von DT,Pwell zu BVCES und ΔBVCES gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 94 ist eine schematische Querschnittsansicht, die jeden Konfigurationstyp eines Planar-Gate-Typ-IGBT gemäß der siebten Ausführungsform der vorliegenden Erfindung zeigt.
  • 95 ist eine schematische Querschnittsansicht, die jeden Konfigurationstyp des Planar-Gate-Typ-IGBT gemäß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 96 ist ein Diagramm, das die Beziehungen von WCS und XCS zu sowohl VCE als auch zu ESC zeigt.
  • 97 ist eine Draufsicht, die das Layout einer n-Typ-Emitterregion 3 und einer p+-Verunreinigungsdiffusionsregion 6 in der Halbleitervorrichtung gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 98 ist eine Draufsicht, die eine Abwandlung des Layouts der n-Typ-Emitterregion 3 und der p+-Verunreinigungsdiffusionsregion 6 in der Halbleitervorrichtung gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 99 ist eine Diagramm, das die Beziehung von α zu VCE(sat) und ESC gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 100 ist eine Draufsicht, die in schematischer Weise das Layout einer Gateanschlussfläche gemaß der achten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • 101 ist ein Diagramm zum Veranschaulichen des Oszillationsphanomens der Gatespannung.
  • 102 ist ein Diagramm zum Veranschaulichen des Oszillationsphanomens der Gatespannung.
  • 103 ist ein Diagramm, das in schematischer Weise dielektrische Feldstarkenverteilung entlang einer Linie XIX-XIX in 1 zeigt, wenn eine Sperrspannung geringfügig niedriger ist als eine Durchbruchsspannung des Hauptubergangs in dem IGBT entsprechend der neunten Ausführungsform der vorliegenden Erfindung.
  • 104 ist ein Diagramm, das die Beziehung zwischen der Durchbruchsspannung und der elektrischen Feldstärke in der Ubergangsfläche entsprechend der neunten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • Bezugszeichenliste
    • 1
    n–-Driftschicht,
    1a
    Gategraben,
    1b
    Emittergraben,
    2
    p-Typ-Bodyregion,
    3
    n-Typ-Emitterregion oder n-Typ-Verunreinigungsdiffusionsregion,
    4, 4a
    Gateisolationsschicht,
    4b
    Emitterisolationsschicht,
    4b
    Emitterisolationsschicht,
    5
    leitende Schicht,
    5a
    Gateelektrode,
    5b
    Emitterleitungsschicht,
    6
    p+-Verunreinigungsdiffusionsregion,
    7
    n-Typ-Pufferregion,
    7a
    n-Typ-Zwischenschicht,
    8
    p-Typ-Kollektorregion,
    9, 22A, 22B
    Isolationsschicht,
    9a
    Kontaktloch,
    10
    Barrierenmetallschicht,
    11
    Emitterelektrode
    11a
    Gateelektrodenverdrahtung,
    12, 12a
    Kollektorelektrode,
    14, 14a
    n-Typ-Verunreinigungsdiffusionsregion,
    15
    Passivierungsschicht,
    21a, 21b
    Silizidschicht,
    28
    Gateanschlussflache,
    28a
    Widerstandskorper,
    31
    Maskenschicht,
    32, 33
    Siliziumoxidschicht,
    32a
    Opferoxidschicht ????,
    41
    p-Typ-Verunreinigungsdiffusionsregion.
  • BESTE WEISEN ZUM AUSFUHREN DER ERFINDUNG
  • Die Ausfuhrungsformen der vorliegenden Erfindung werden hier im folgenden unter Bezugnahme auf die beigefugten Zeichnungen beschrieben.
  • Erste Ausführungsform
  • 1 ist eine schematische Querschnittsansicht, die den Aufbau einer Halbleitervorrichtung gemaß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 1 ist die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ein Graben-Typ-IGBT, der auf dem Halbleitersubstrat mit einer Dicke t1 von beispielsweise 50–800 μm ausgebildet ist, wenn angenommen wird, dass die Halbleitervorrichtung eine Spannungsfestigkeit von 700–6.500 V aufweist. Das Halbleitersubstrat weist die erste Hauptoberfläche (Deckflache) und die zweite Hauptoberflache (Unterseite) auf, die einander gegenuberliegen. Unter der Annahme, dass die Halbleitervorrichtung eine Spannungsfestigkeit von beispielsweise 600–6.500 V aufweist, hat eine n–-Driftschicht (Driftduffusionsschicht) 1 eine Konzentration von 1 × 1012 bis 1 × 1015 cm–3. Auf der Seite der ersten Hauptoberflache des Halbleitersubstrates ist eine p-Typ-Bodyregion???? 2 ausgebildet, welche aus einem p-Typ-Halbleiter mit beispielsweise einer Konzentration von ungefähr 1 × 1015 bis 1 × 1018 cm–3 und einer Diffusionstiefe von ungefähr 1,0 bis 4,0 μm ausgehend von der ersten Hauptoberflache. Auf der ersten Hauptoberfläche in der p-Typ-Bodyregion 2 (Bodydiffusionsschicht) ist eine n-Typ-Emitterregion 3 ausgebildet, welche aus einem n-Typ-Halbleiter mit beispielsweise einer Konzentration von 1 × 1018 bis 1 × 1020 cm–3 und einer Diffusionstiefe von ungefahr 0,3 bis 2,0 μm ausgehend von der ersten Hauptoberflache besteht. An der ersten Hauptoberflache ist eine p+-Verunreinigungsdiffusionsregion 6 (die erste Emitterdiffusionsschicht) zum Bereitstellen eines Kontakts mit niedrigem Widerstand zu der p-Typ-Bodyregion 2 angrenzend an diese n-Typ-Emitterregion 3 (die zweite Emitterdiffusionsschicht) beispielsweise so ausgebildet, dass sie eine Konzentration von ungefahr 1 × 1018 bis 1 × 1020 cm–3 und eine Diffusionstiefe ausgehend von der ersten Hauptoberflache aufweist, die kleiner oder gleich der Tiefe der n-Typ-Emitterregion 3 ist.
  • An der ersten Hauptoberfläche ist eine Gatefurche 1a so ausgebildet, dass sie sich durch die n-Typ-Emitterregion 3 und die p-Typ-Bodyregion 2 bis zu der n–-Driftschicht 1 erstreckt. Diese Gatefurche 1a hat ausgehend von der ersten Hauptoberflache eine Tiefe von beispielsweise 3 bis 10 μm und ein Abstandsmaß von beispielsweise 2,0 μm bis 6,0 μm. Die Gatefurche 1a weist eine Gateisolationsschicht 4a auf, die auf ihrer inneren Oberflache ausgebildet ist. Zum Zwecke der Verbesserung der Eigenschaften und der Zuverlassigkeit der Gateisolationsschicht – und der Vorrichtungsausbeute – weist diese Gateisolationsschicht 4a eine Schichtstruktur bestehend aus einer Siliciumoxidschicht, die durch das CVD-Verfahren ausgebildet ist, und einer Siliciumoxidschicht, die durch das thermische Oxidationsverfahren ausgebildet ist, oder eine Siliciumnitrid-Oxidschicht auf, in welcher Stickstoff in der Si/SiO2-Grenzflache segregiert ist.
  • Eine Gateelektrode 5a beispielsweise bestehend aus polykristallinem Silicium mit darin in hoher Konzentration eingebrachtem Phosphor oder bestehend aus Metallmaterial, wie z. B. W/TiSi2 ist so ausgebildet, dass sie die Gatefurche 1a fullt. Es soll bemerkt werden, dass eine Silizidschicht (beispielsweise TiSi2, CoSi und dergleichen) an der Oberflache der Gateelektrode 5a zum Erniedrigen des Widerstands der Gateelektrode 5a ausgebildet sein kann. Eine Isolationsschicht 22A aus beispielsweise einer Siliciumoxidschicht ist auf der oberen Oberflache der Gateelektrode 5a ausgebildet. Weiterhin ist die Gateelektrode 5a elektrisch mit der Steuerelektrode verbunden, welche ein Gatepotential G anlegt. Es soll erwahnt werden, dass die Gateelektrode 5a auf der ersten Hauptoberflachenseite ausgebildet sein kann.
  • Somit bilden die Gatefurche 1a, die Gateisolationsschicht 4a und die Gateelektrode 5a zusammen einen Gategraben. Weiterhin bilden die n–-Driftschicht 1, die n-Typ-Emitterregion 3 und die Gateelektrode 5a zusammen einen Isoliertgate-Typ-Feldeffekttransistor-Abschnitt (in dieser Ausführungsform ein MOS-Transistor), in dem die n–-Driftschicht 1 als eine Drain verwendet wird, die n-Typ-Emitterregion 3 als eine Source verwendet wird und ein Abschnitt der p-Typ-Bodyregion 2, welcher der Gateelektrode 5a mit der Gateisolationsschicht 4a dazwischen gegenuberliegt, als ein Kanal verwendet wird. Mit anderen Worten, dieser MOS-Transistor dient zum Erzeugen eines elektrischen Feldes in dem Kanal durch die an der Gateelektrode 5a anliegende Spannung und steuert den Strom zwischen einer Emitterelektrode 11 und einer Kollektorelektrode 12 durch das elektrische Feld in dem Kanal. Die erste Hauptoberflache weist eine Mehrzahl von MOS-Transistoren auf, die auf ihr angeordnet sind und von denen jeder den oben beschriebenen Aufbau hat.
  • Auf der ersten Hauptoberflache sind beispielsweise eine Isolationsschicht 9 aus Silikatglas und eine Isolationsschicht 228 aus einer Siliciumoxidschicht durch das CVD-Verfahren ausgebildet. Diese Isolationsschichten 9 und 22B haben ein Kontaktloch 9a, das sich zu der ersten Hauptoberflache erstreckt. Eine Barrierenmetallschicht 10 ist entlang der inneren Oberflache des Kontaktlochs 9a und der oberen Oberflache der Isolationsschichen 9 und 228 ausgebildet. Eine Silizidschicht 21a ist in dem Bereich ausgebildet, in dem die Barrierenmetallschicht 10 und das Halbleitersubstrat in Kontaktmiteinander sind. Die Emitterelektrode 11 (die erste Elektrode), welche ein Emitterpotential E anlegt, ist elektrisch mit der n-Typ-Emitterregion 3 und der p+-Verunreinigungsdiffusionsregion 6 uber diese Barrierenmetallschicht 10 und Silizidschicht 21a verbunden. Es soll erwähnt werden, dass die Emitterelektrode 11 auf der ersten Hauptoberflachenseite ausgebildet sein kann.
  • Weiterhin sind eine p-Typ-Kollektorregion 8 (Kollektordiffusionsschicht) und eine n-Typ-Pufferregion 7 (Pufferdiffusionsschicht) auf der zweiten Hauptoberflächenseite des Halbleitersubstrats ausgebildet. Die Kollektorelektrode 12 (die zweite Elektrode), welche ein Kollektorpotential C anlegt, ist elektrisch mit der p-Typ-Kollektorregion 8 verbunden. Die Kollektorelektrode 12 ist auf der zweiten Hauptoberflachenseite des Halbleitersubstrats ausgebildet und legt das Kollektorpotential C an. Diese Kollektorelektrode 12 ist beispielsweise aus einer Aluminiumverbindung. Die n-Typ-Pufferregion 7 ist naher zu der ersten Hauptoberflache zu ausgebildet als die p-Typ-Kollektorregion 8. Weiterhin ist die n–-Driftschicht 1 niedriger in der Verunreinigungskonzentration als die n-Typ-Pufferregion 7 und angrenzend an die n-Typ-Pufferregion 7 und naher zu der ersten Hauptoberflache zu als die n-Typ-Pufferregion 7 angeordnet. Die p-Typ-Kollektorregion 8, die n-Typ-Pufferregion 7 und die n–-Driftschicht 1 bilden zusammen eine Kollektorregion.
  • Insbesondere, wenn die n-Typ-Pufferregion 7 bereitgestellt wird, sind die Hauptübergangsleckeigenschaften verringert und die Spannungsfestigkeit ist erhöht verglichen zu dem Fall, in dem die n-Typ-Pufferregion 7 nicht bereitgestellt ist. Zusatzlich nimmt zur Zeit des Abschaltens ein Schwanzstrom (Tailstrom) in der Signalform von IC ab, was in einem Abfall des Schaltverlusts (EOFF) resultiert.
  • Weiterhin ist der Grund dafur, weshalb die Diffusionstiefe der n-Typ-Pufferregion 7 flach ist, dass die n-Typ-Pufferregion 7 ausgebildet wird, nachdem die Verunreinigungsdiffusionsregion auf der MOS-Transistorseite ausgebildet ist. Mit anderen Worten, dies liegt daran, dass das Niedrigtemperatur-Annealing(bzw. Tempern bzw. Gluhen)-Verfahren oder das Annealing-Verfahren zum lokalen Erhohen einer Temperatur wie beim Laser-Annealing angewendet wird, wenn die n-Typ-Pufferregion 7 ausgebildet wird zum Verhindern eines nachteiligen Effekts durch die Hochtemperatur-Warmebehandlung an der Verunreinigungsdiffusionsregion auf der MOS-Transistorseite.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird beispielsweise, wenn der Wechselrichter verschaltet ist, auf der Basis des Emitterpotentials angenommen, dass das Gatepotential G der Steuerelektrode einem gepulsten Steuersignal entspricht, welches in dem AUS-Zustand auf –15 V gesetzt ist und in dem AN-Zustand auf +15 V gesetzt ist, und dass das Kollektorpotential C der Kollektorelektrode 12 einer Spannung ungefahr zwischen der Versorgungsspannung und der Sättigungsspannung entsprechend dem Gatepotential entspricht.
  • Das Herstellungsverfahren gemaß der vorliegenden Ausfuhrungsform wird sodann beschrieben.
  • 2 bis 11 stellen jeweils eine schematische Querschnittsansicht dar, die das Verfahren zum Herstellen der Halbleitervorrichtung in der Reihenfolge der Arbeitsgange entsprechend der ersten Ausfuhrungsform der vorliegenden Erfindung zeigen. Bezug nehmend auf 2 wird zunachst auf der ersten Hauptoberfläche des Halbleitersubstrats, das die n–-Driftschicht 1 enthalt, eine p-Typ-Bodyregion 2 mit beispielsweise einer Maximalkonzentration von 1 × 1015 bis 1 × 1018 cm–3 und einer Diffusionstiefe von 1,0 bis 4,0 μm ausgehend von der ersten Hauptoberflache ausgebildet. Danach wird uber der ersten Hauptoberfläche eine Maskenschicht 31 ausgebildet.
  • Bezug nehmend auf 3 wird die Maskenschicht 31 strukturiert. Wenn diese strukturierte Maskenschicht 31 als eine Maske zum Durchführen von beispielsweise einer Ionenimplantation verwendet wird, dann wird die n-Typ-Emitterregion 3 mit einer Oberflachenkonzentration von 1,0 × 1018 bis 1,0 × 1020 cm–3 und einer Diffusionstiefe von 0,3 bis 2,0 μm ausgehend von der ersten Hauptoberfläche an der ersten Hauptoberfläche innerhalb der p-Typ-Bodyregion 2 ausgebildet. Danach wird die Maskenschicht 31 entfernt. Mit Bezug auf 4 werden beispielsweise eine Siliciumoxidschicht 32, die durch thermische Oxidation ausgebildet wird, und eine Siliciumoxidschicht 33, die durch das CVD-Verfahren ausgebildet wird, in dieser Reihenfolge auf der ersten Hauptoberfläche ausgebildet. Diese Siliciumoxidschichten 32 und 33 werden durch die herkommliche Fotogravurtechnik und Ätztechnik strukturiert. Die strukturierten Siliciumoxidschichten 32 und 33 werden jeweils als eine Maske verwendet, um das Halbleitersubstrat einer anisotropen Atzung zu unterziehen. Als eine Folge wird die Gatefurche 1a so ausgebildet, dass sie sich durch die n-Typ-Emitterregion 3 und die p-Typ-Bodyregion 2 bis zu der n–-Driftschicht 1 erstreckt.
  • Bezug nehmend auf 5 wird ein Arbeitsvorgang wie beispielsweise ein isotropes Plasmaatzen oder eine Opferoxidation durchgefuhrt, um die Offnung und den Boden der Gatefurche 1a abzurunden und die Seitenwand der Gatefurche 1a mit Vorsprungen und Vertiefungen abzuflachen.
  • Weiterhin bewirkt die oben erwähnte Opferoxidation die einstückige Ausbildung einer Opferoxidschicht 32a mit der thermischen Oxidschicht 32 auf der Innenflache der Gatefurche 1a. Dadurch werden eine isotrope Plasmaätzung und eine Opferoxidation durchgeführt, um Verbesserung der Eigenschaften der auf der inneren Oberflache der Gatefurche 1a ausgebildeten Gateisolationsschicht zu gestatten. Danach werden die Oxidschichten 32, 32a und 33 entfernt.
  • Bezug nehmend auf 6 werden die erste Hauptoberfläche des Halbleitersubstrats und die Innenfläche der Gatefurche 1a durch Entfernen der oben beschriebenen Oxidschichten freigelegt.
  • Bezug nehmend auf 7 wird eine Gateisolationsschicht 4a aus beispielsweise einer Siliciumoxidschicht entlang der ersten Hauptoberflache und der Innenflache der Gatefurche 1a ausgebildet. Danach wird eine leitende Schicht 5 auf der gesamten Oberflache so ausgebildet, dass sie die Gatefurche 1a ausfüllt. Die leitende Schicht 5 besteht aus einem Material wie z. B. polykristallinem Silicium mit darin in hoher Konzentration eingebrachtem Phosphor oder polykristallines ???? ohne darin eingebrachte Verunreinigungen aber mit mittels Ionenimplantation eingebrachtem Phosphor, oder aus einem Metallmaterial, wie z. B. W(Wolfram)/TiSi2(Titansilizid).
  • Zum Zwecke der Verbesserung der Eigenschaften, der Zuverlassigkeit und der Vorrichtungsausbeute bei der Gateisolationsschicht wird bevorzugt als Gateisolationsschicht 4a eine Schichtstruktur aus einer mittels des CVD-Verfahrens ausgebildeten Siliciumoxidschicht und einer durch thermische Oxidation ausgebildeten Siliciumoxidschicht oder einer Nitridoxidschicht, in welcher Stickstoff in der Grenzfläche zwischen Silicium und Siliciumoxid segregiert ist, angewendet.
  • Danach wird die leitende Schicht 5 durch das herkommliche Fotogravurverfahren und Atzverfahren strukturiert.
  • Bezug nehmend auf 8 resultiert diese Strukturierung in der Ausbildung einer Gateelektrode 5a, wahrend die leitende Schicht in der Gatefurche 1a zuruckbleibt. In diesem Fall kann eine Silizidschicht (beispielsweise TiSi2, COSi und dergleichen) auf der Oberfläche der Gateelektrode 5a ausgebildet werden zum Verringern des Widerstands der Gateelektrode 5a. Danach wird die obere Oberflache der Gateelektrode 5a oxidiert zum Ausbilden der Isolationsschicht 22A, die beispielsweise aus einer Siliciumoxidschicht besteht. Dann wird die p+-Verunreinigungsdiffusionsregion 6 ausgebildet, welche beispielsweise eine Oberflächenkonzentration von 1,0 × 1018 bis 1,0 × 1020 cm–3 in der ersten Hauptoberflache aufweist und eine Diffusionstiefe ausgehend von der ersten Hauptoberflache aufweist, die geringer ist als jene der n-Typ-Emitterregion 3.
  • Bezug nehmend auf 9 werden beispielsweise eine Isolationsschicht 9 aus Silikatglas und eine Isolationsschicht 22B aus einer Siliciumoxidschicht, die durch das CVD-Verfahren ausgebildet ist, in dieser Reihenfolge auf der ersten Hauptoberflache ausgebildet. Ein Kontaktloch 9a wird in diesen Isolationsschichten 9 und 22B durch das herkommliche Fotogravurverfahren und das Atzverfahren bereitgestellt.
  • Bezug nehmend auf 10 wird eine Barrierenmetallschicht 10 beispielsweise aus einer Metallschicht durch das Sputterverfahren ausgebildet. Danach wird eine Lampenausheilung (Lampen-Annealing) durchgefuhrt zum Ausbilden einer Silizidschicht 21a in dem Kontaktbereich zwischen der Barrierenmetallschicht 10 und dem Halbleitersubstrat. Nachfolgend wird die Emitterelektrode 11 ausgebildet.
  • Bezug nehmend auf 11 wird die n–-Driftschicht 1 auf der zweiten Hauptoberflächenseite des Halbleitersubstrats poliert, um dadurch die Dicke t1 des Halbleitersubstrats entsprechend der fur den MOS-Transistor geforderten Spannungsfestigkeit einzustellen. Beispielsweise sollte zum Herstellen eines IGBT mit einer Spannungsfestigkeit von 600 V bis 6.500 V die n–-Driftschicht 1 eine Dicke t3 (1) von 50 bis 800 μm haben. Nach dem Polieren wird die zweite Hauptoberflache des Halbleitersubstrats einem Atzvorgang und dergleichen unterzogen zum Wiederherstellen der Kristallinitat der polierten Oberflache.
  • Nach dem Implantieren von n-Typ-Verunreinigungen und p-Typ-Verunreinigungen in die zweite Hauptoberfläche des Halbleitersubstrats beispielsweise durch das Ionenimplantationsverfahren werden dann die Verunreinigungen diffundiert. Alternativ wird unmittelbar nach dem Implantieren der n-Typ-Verunreinigungen und der p-Typ-Verunreinigungen eine Wärmebehandlung entsprechend der Implantationstiefe jeder der Verunreinigungen durchgeführt. Als eine Folge werden die n-Pufferregion???? und die p-Typ-Kollektorregion 8 ausgebildet. Weiterhin wird die Kollektorelektrode 12 ausgebildet zum Vervollstandigen der Halbleitervorrichtung, wie sie in 1 gezeigt ist. Die Kollektorelektrode besteht beispielsweise aus einem Metallmaterial wie z. B. Aluminium oder dergleichen, welches die Eigenschaft eines Ohm'schen Kontakts zu der p-Typ-Kollektorregion 8 bereitstellt.
  • Bei der vorliegenden Ausfuhrungsform kann nach dem Ausbilden der Emitterelektrode 11, wie es in 11 gezeigt ist, die zweite Hauptoberflache der n–-Driftschicht 1 poliert werden zum Ausbildender n-Typ-Pufferregion 7 und der p-Typ-Kollektorregion 8. Wie in 2 gezeigt, kann weiterhin die zweite Hauptoberfläche vor der Ausbildung der p-Typ-Bodyregion 2 poliert werden. Wie in 9 gezeigt ist, kann ferner bevor oder nachdem das Kontaktloch 9a geoffnet ist, die zweite Hauptoberfläche poliert werden zum Ausbilden der n-Pufferregion 7 und der p-Typ-Kollektorregion 8.
  • Bei der vorliegenden Ausführungsform ist die Spitzendichte in der Grenzfläche zwischen dem Halbleitersubstrat und der Kollektorelektrode 12 (die Dichte an Spitzen aus einer Legierung, die ausgebildet wird durch die Reaktion zwischen dem Halbleitermaterial, das die p-Typ-Kollektorregion 8 bildet, und dem Metallmaterial auf der Seite der p-Typ-Kollektorregion 8 in der Kollektorelektrode 12) nicht geringer als 0 und nicht größer als 3 × 108 Einheiten/cm2.
  • 12 und 13 sind jeweils ein Diagramm, das in schematischer Weise den Zustand der Grenzflache zwischen der p-Typ-Kollektorregion und der Kollektorelektrode, in der Spitzen ausgebildet sind, zeigt. 12 zeigt eine Querschnittsansicht und 13 zeigt eine Draufsicht. Bezug nehmend auf 12 und 13 ist eine Mehrzahl von Spitzen im allgemeinen in der Grenzflache zwischen der p-Typ-Kollektorregion 8 und der Kollektorelektrode 12 ausgebildet. Eine Spitze ist ein Vorsprung (oder eine Vertiefung), die die Gestalt einer beispielsweise vierseitigen oder achtseitigen Pyramide aufweist und aus einer Legierung des Materials, das die Kollektorelektrode 12 bildet, und des Materials, das die p-Typ-Kollektorregion 8 bildet, besteht. In dem Fall, in dem die Kollektorelektrode 12 aus einer mehrlagigen Schicht besteht, ist eine Spitze ausgebildet aus einer Legierung des Materials, das eine Schicht 12a bildet, welche in direktem Kontakt zu der p-Typ-Kollektorregion 8 ist, und des Materials, das die p-Typ-Kollektorregion 8 bildet.
  • Die Spitzendichte wird beispielsweise durch die folgenden Verfahren gemessen. Zunachst wird die Kollektorelektrode 12 durch die Verwendung einer chemischen Losung aufgelöst, um sie von dem Halbleitersubstrat zu entfernen. Die zweite Hauptoberflache des freigelegten Halbleitersubstrats wird dann mit einem Mikroskop beobachtet zum Zahlen der Anzahl an Vertiefungen, die jeweils eine vierseitige oder achtseitige Pyramide aufweisen und in der zweiten Hauptoberflache vorhanden sind. Die resultierende Anzahl wird durch die beobachtete Flache geteilt zum Erhalt eines Wertes, welcher als eine Spitzendichte definiert ist.
  • Wenn die Spitzendichte erhöht ist, ist die Ionisationsrate der Verunreinigungen in der p-Typ-Kollektorregion 8 bei niedriger Temperatur (298 K oder niedriger) erniedrigt und die tatsachliche Effizienz der Implantation des Ladungstragers (Loch) von der p-Typ-Kollektorregion 8 in die n-Typ-Pufferregion 7 ist ebenfalls erniedrigt. Somit hangt die Jc-VCE-Kennlinie des IGBT von der Spitzendichte ab.
  • Die Spitzendichte, die auf nicht weniger als 0 und nicht mehr als 3 × 108 Einheiten/cm2 gesetzt ist, erlaubt die Erzielung der folgenden Wirkungen. 14 ist ein Diagramm, das die Temperaturabhangigkeit in der Beziehung zwischen der Kollektor-Emitter-Spannung und der Stromdichte gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 14 stellt VCE(sat) eine Emitter-Kollektor-Spannung entsprechend einer beliebigen Nennstromdichte dar. Bei Temperaturen von 298 K und 398 K sind die Kurven sowohl in dem Fall, in dem die Spitzendichte nicht geringer als 3 × 108 Einheiten/cm2 ist, als auch in dem Fall, in dem die Spitzendichte nicht höher als 3 × 108 Einheiten/cm2 ist, nahezu gleich. Im Gegensatz dazu ist bei einer Temperatur von 233 K die Emitter-Kollektor-Spannung in dem Fall, in dem die Spitzendichte nicht höher als 3 × 108 Einheiten cm2???? Ist, signifikant erhoht.
  • 15 ist ein Diagramm, das die Beziehung zwischen der Spitzendichte und dem Schwankungsbetrag der AN-Spannung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. 15 zeigt die erhaltenen Ergebnisse, wenn die p-Ty-Kollektorregion 8 und die n-Typ-Pufferregion 8 so gewählt sind, dass sie eine festgelegte Beschaffenheit aufweisen (Konzentration, Tiefe). Weiterhin stellt ein Schwankungsbetrag der AN-Spannung ΔVon in 15 einen Wert dar, der erhalten wird durch Subtrahieren der Kollektor-Emitter-Spannung VCE(sat) bei 233 K (233 K) von der Kollektor-Emitter-Spannung VCE(sat) bei 298 K (298 K). Wenn eine Spitzendichte Dspike nicht größer als 3 × 108 Einheiten/cm2 ist, dann zeigt, unter Bezugnahme auf 15, die Kollektor-Emitter-Spannung VCE(sat) bei 298 K einen Wert, der nicht kleiner als die Kollektor-Emitter-Spannung VCE(sat) bei 233 K ist. Wenn im Gegensatz dazu die Spitzendichte Dspike 3 × 108 Einheiten/cm2 ubersteigt, dann zeigt die Kollektor-Emitter-Spannung VCE(sat) bei 298 K einen Wert, der kleiner ist als die Kollektor-Emitter-Spannung VCE(sat) bei 233 K.
  • 16 ist ein Diagramm, das die Spitzendichtenabhangigkeit in der Beziehung zwischen der Kollektor-Emitter-Spannung und der Betriebstemperatur der Vorrichtung gemäß der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 16 wird die Temperaturabhangigkeit der Spannung VCE(sat) positiv, wenn die Spitzendichte Dspike nicht größer als 3 × 108 Einheiten/cm2 ist, wohingegen die Temperaturabhangigkeit der Spannung VCE(sat) in einer Region bei einer Temperatur, die niedriger als 298 K ist, negativ wird, wenn die Spitzendichte Dspike nicht niedriger als 3 × 108????? Einheiten/cm2 ist.
  • Wie oben beschrieben, kann die Temperaturabhängigkeit der Kollektor-Emitter-Spannung VCE positiv gemacht werden durch Setzen der Spitzendichte in der Grenzflache zwischen dem Halbleitersubstrat und der Kollektorelektrode 12 auf nicht weniger als 0 und nicht mehr als 3 × 108 Einheiten/cm2, wie bei der vorliegenden Ausfuhrungsform. Folglich kann die Flusskonzentration des Stroms in den IGBT mit einer niedrigen Spannung VCE verhindert werden, wenn die IGBTs parallel betrieben werden. Folglich kann eine Halbleitervorrichtung realisiert werden, die fur einen Parallelbetrieb geeignet ist.
  • Die Spitzendichte kann beispielsweise durch die Materialeigenschaften der Kollektorelektrode, die Wärmebehandlungsbedingungen oder die Schichtdicke der Kollektorelektrode kontrolliert werden. Was die Materialeigenschaften der Kollektorelektrode anbelangt, so sind Al, AlSi, Ti und Silizid enthaltendes Metall geeignet. Silizid enthaltendes Metall kann Silizid enthaltendes Ti, Silizid enthaltendes Ni oder Silizid enthaltendes Co beinhalten. Was die Materialeigenschaften der Kollektorelektrode anbelangt, so ist weiterhin vorzugsweise das Material zu verwenden, das wie z. B. Al und AlSi, in der Grenzflache mit der kontaktierenden Halbleiterschicht (p-Typ-Kollektorregion 8 in 1) die Eigenschaft eines Ohm'schen Widerstands zeigt. Was die Materialeigenschaften des Halbleitersubstrats anbelangt, so sind Si, SiC, GaN oder Ge geeignet. Insbesondere wenn ein Silizid als eine Kollektorelektrode verwendet wird, wird in der Grenzfläche zwischen dem Halbleitersubstrat und der Kollektorelektrode keine Spitze ausgebildet. Die Kollektorelektrode aus einem Silizid wird ausgebildet durch Ausbilden eines Metalls, das Ti, Co, Ni oder dergleichen enthalt, auf der zweiten Hauptoberfläche des Halbleitersubstrats aus Si, SiC, GaN, Ge oder dergleichen und Unterziehen desselben einer Wärmebehandlung.
  • Weiterhin betragt vorzugsweise die Schichtdicke der Kollektorelektrode 200 nm oder mehr. 17 ist ein Diagramm, das die Beziehung zwischen der Spitzendichte und der Schichtdicke der Kollektorelektrode entsprechend der ersten Ausfuhrungsform der vorliegenden Erfindung zeigt. Wenn, Bezug nehmend auf 17, die Kollektorelektrode eine Schichtdicke von nicht weniger als 200 nm aufweist, ist die Spitzendichte nicht hoher als 3 × 108 Einheiten/cm2. Angesichts der Herstellungsbeschrankung hat jedoch die Kollektorelektrode vorzugsweise eine Schichtdicke von nicht mehr als 10.000 nm.
  • Die Spitzendichte kann auf nicht weniger als 0 und nicht mehr als 3 × 108 Einheiten/cm2 gesetzt werden durch geeignetes Kombinieren der Materialeigenschaften der Kollektorelektrode, der Wärmbehandlungsbedingungen oder der Schichtdicke der Kollektorelektrode, wie oben beschrieben.
  • Obwohl in der vorliegenden Ausführungsform der Fall beschrieben wurde, in dem der IGBT einen Aufbau hat, der in 1 gezeigt ist, ist die Halbleitervorrichtung der vorliegenden Erfindung nicht auf die Konfiguration in 1 beschrankt, sondern kann mit einem Halbleitersubstrat, das die erste Hauptoberfläche und die zweite Hauptoberflache aufweist, die einander gegenuberliegen, und einem Element bereitgestellt werden. Dieses Element beinhaltet die auf der ersten Hauptoberflächenseite ausgebildete Gateelektrode, die auf der ersten Hauptoberflächenseite ausgebildete erste Elektrode und die in Kontakt zu der zweiten Hauptoberflache ausgebildete zweite Elektrode. Dieses Element dient zum Erzeugen eines elektrischen Felds in dem Kanal durch die an der Gateelektrode anliegende Spannung und steuert den Strom zwischen der ersten Elektrode und der zweiten Elektrode durch das elektrische Feld in dem Kanal. Weiterhin kann sie ebenfalls einen Vorrichtungsaufbau wie eine Diode aufweisen.
  • Zweite Ausfuhrungsform
  • 18 zeigt eine Konzentrationsverteilung entlang einer Linie XVIII-XVIII in 1. 19 zeigt eine Konzentrationsverteilung entlang einer Linie XIX-XIX in 1. Es soll erwahnt werden, dass 18 ebenfalls die Konzentrationsverteilung der p-Typ-Verunreinigungen oder der n-Typ-Verunreinigungen in dem herkommlichen Fall zeigt.
  • Bezug nehmend auf 18 und 19 stellt eine Konzentration CS,P eine Verunreinigungskonzentration in der p-Typ-Kollektorregion 8 in der Grenzfläche zwischen der Kollektorelektrode 12 und der p-Typ-Kollektorregion 8 (die zweite Hauptoberfläche des Halbleitersubstrats) dar und eine Konzentration CP,P stellt den Maximalwert der Verunreinigungskonzentration in der p-Typ-Kollektorregion 8 dar. Eine Konzentration CP,N stellt den Maximalwert der Verunreinigungskonzentration in der n-Typ-Pufferregion 7 dar. Eine Konzentration Csub ????? stellt eine Verunreinigungskonzentration in der n–-Driftschicht 1 dar. Eine Tiefe DP stellt eine Tiefe ausgehend von der zweiten Hauptoberfläche zu der Übergangsflache zwischen der p-Typ-Kollektorregion 8 und der n-Typ-Pufferregion 7 dar. Eine Tiefe DP,N stellt eine Tiefe von der zweiten Hauptoberfläche zu der Position dar, an der die Konzentration CP,N in der n-Typ-Pufferregion 7 erreicht ist. Eine Tiefe DN- stellt eine Tiefe von der zweiten Hauptoberflache zu der Ubergangsfläche zwischen der n-Typ-Pufferregion 7 und der n–-Driftschicht 1 dar. Wie unten unter Bezugnahme auf
  • 29 dargelegt wird, stellt in dem Fall, in dem eine n-Typ-Zwischenschicht 7a ausgebildet ist, eine Tiefe DN eine Tiefe von der zweiten Hauptoberflache zu der Ubergangsfläche zwischen der n-Typ-Pufferregion 7 und der n-Typ-Zwischenschicht 7a dar. Weiterhin stellt τP eine Ladungsträgerlebensdauer der p-Typ-Kollektorregion 8 dar, τN stellt eine Ladungsträgerlebensdauer der n-Typ-Pufferregion 7 dar und τN- stellt eine Ladungsträgerlebensdauer n–-Driftschicht 1 dar. Ebenfalls stellt τX eine Ladungsträgerlebensdauer an der Position in einer Tiefe x ausgehend von der zweiten Hauptoberflache dar Zusätzlich stellt SN die Anzahl der Atome pro Flacheneinheit (Atome/cm2) der Verunreinigungen dar, die die n-Typ-Pufferregion 7 ausbilden und SN- stellt die Anzahl der Atome pro Flächeneinheit (Atome/cm2) der Verunreinigungen dar, die die n–-Driftschicht 1 ausbilden. Die Anzahl der Atome pro Flacheneinheit der Verunreinigungen in der gewünschten Region wird erhalten durch Integrieren des Verunreinigungskonzentrationsprofils in jener Region bezüglich der gesamten Tiefenrichtung. Der Erfinder der vorliegenden Anmeldung hat herausgefunden, dass der abnormale Betrieb des IGBT verhindert werden kann durch Herstellen einer Beziehung zwischen der p-Typ-Kollektorregion 8, der n-Typ-Pufferregion 7 und der n–-Driftschicht 1 unter den folgenden Bedingungen. Die Bedeutung von ”Verhindern des abnormalen Betriebs des IGBT” wird nachfolgend beschrieben.
    • a. Die Ruckknick-Eigenschaft (Snap-Back-Eigenschaft) tritt in der Jc-VCE-Kennlinie bei einer Temperatur von 298 K oder niedriger nicht auf.
    • b. Der IGBT wird sogar bei einer niedrigen Temperatur von 298 K oder niedriger angeschaltet.
    • c. Eine gewünschte Spannungsfestigkeit wird erreicht oder ein thermischer Durchbruch tritt in dem IGBT bei einer Temperatur von 398 K oder höher nicht auf.
  • 20 ist ein Diagramm, das die Beziehung von CP,P/CP,N zu VCE(sat) und einem Energieverlust EOFF zu der Zeit des Abschaltens entsprechend der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt. EOff??????? stellt einen Energieverlust zu der Zeit dar, wenn die Schaltvorrichtung abgeschaltet wird. VSnap-Back stellt eine Kollektor-Emitter-Spannung an einem Punkt A dar, der in 22 in dem Fall gezeigt ist, in dem das Rückknickverhalten auftritt. 21 ist ein Diagramm, das die Beziehung von CP,P/CP,N zu VCE(sat) und einer Leckstromdichte JCES in dem IGBT gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Die Leckstromdichte JCES stellt eine Leckstromdichte zwischen dem Kollektor und dem Emitter in dem Zustand dar, in dem ein Kurzschluss zwischen dem Gate und dem Emitter auftritt. Bezug nehmend auf 20 und 21 tritt in dem Fall, in dem das Verhältnis CP,P/CP,N des Maximalwerts der Verunreinigungskonzentration in der p-Typ-Kollektorregion 8 zu dem Maximalwert der Verunreinigungskonzentration in der n-Typ-Pufferregion 7, CP,P/CP,N < 1 beträgt, das Ruckknickverhalten auf, was entsprechend die Erzeugung einer Ruckknickspannung VSnap-Back bewirkt.
  • Wie in 22 gezeigt, ist folglich VCE(sat) zu der beliebigen Stromdichte fur die Bedingung CP,P/CP,N < 1 erhoht. Weiterhin ist fur die Bedingung CP,P/CP,N >???? 1 × 103 JCES erhoht, so dass ein thermischer Durchbruch des IGBT bewirkt wird. Angesichts des Vorstehenden wird die Bedingung 1 ≤ CP,P/CP,N ≤ 1 × 103 bevorzugt zum Verhindern des abnormalen Betriebs des IGBT.
  • 23 ist ein Diagramm, das die Beziehung von SN/SN- zu VCE(sat) und einer Durchbruchsspannung BVCES gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Die Durchbruchsspannung BVCES stellt eine Durchbruchsspannung zwischen dem Kollektor und dem Emitter in dem Zustand dar, in dem ein Kurzschluss zwischen dem Kollektor und dem Emitter auftritt. Bezug nehmend auf 23 wird in dem Fall, in dem das Verhaltnis SN/SN- der Anzahl der Atome pro Flacheneinheit (Atom/cm2) der Verunreinigungen, die die n-Typ-Pufferregion 7 bilden, zu der Anzahl der Atome pro Flacheneinheit (Atom/cm2) der Verunreinigungen, die die n–-Driftschicht 1 bilden, 0,05 ≤ SN/SN- betragt, eine hohe Durchbruchsspannung BVCES erzielt. Weiterhin werden in dem Fall, in dem SN/SN- der Bedingung SN/SN- ≤ 100 genugt, das Ruckknickverhalten unterdruckt, und ebenfalls die Emitter-Kollektor-Spannung VCE(sat) niedrig gehalten. Angesichts des Vorstehenden ist die Bedingung 0,05 ≤ SN/SN- ≤ 100 vorzuziehen zum Verhindern des abnormalen Betriebs des IGBT zum Ermöglichen eines parallelen Betriebs.
  • 24 ist ein Diagramm, das die Temperaturabhangigkeit in der Beziehung von CS,P und CP,P zu VCE(sat) gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 24 ist fur irgendeine der Temperaturen 233 K, 298 K und 398 K die Emitter-Kollektor-Spannung VCE(sat) signifikant erniedrigt unter der Bedingung, dass 5 × 1015 ≤ CS,P und 1 × 1016 ≤ CP,P gilt. Angesichts der Herstellungsbeschränkungen sind zusätzlich die Bedingungen CS,P ≤ 1,0 × 1022 cm–3 und CP,P ≤ 1,0 × 1022 cm–3 bevorzugt.
  • 25 ist ein Diagramm, das die Abhangigkeit sowohl von CS,P und CP,P als auch CP,P in der Beziehung zwischen VCE(sat) und der Umgebungstemperatur der Vorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. 26 und 27 sind jeweils ein Diagramm, das die Temperaturabhängigkeit der JC-VCE-Kennlinie gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt. Wie anhand von 24 bis 27 gesehen werden kann, wird die Temperaturabhangig von VCE(sat) unter den Bedingungen 5 × 1015 ≤ CS,P und 1 × 1016 ≤ CP,P positiv.
  • Angesichts des Vorstehenden sind die Bedingungen 5 × 1015 ≤ CS,P und 1 × 1016 ≤ CP,P vorzuziehen zum Verhindern eines abnormalen Betriebs des IGBT.
  • 28 ist ein Diagramm, das die Beziehung von DP,N oder DN- zu VCE(sat) und BVCES gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt. Wenn, Bezug nehmend auf 28, die Tiefe DP,N von der zweiten Hauptoberfläche zu der Position, an der die Konzentration CP,N in der n-Typ-Pufferregion 7 erreicht wird, gleich 0,4 μm ≤ DP,N ist, oder wenn die Tiefe DN- von der zweiten Hauptoberflache zu der Ubergangsflache zwischen der n-Typ-Pufferregion 7 und der n–-Driftschicht 1 gleich 0,4 μm ≤ DN- ist, werden eine hohe Durchbruchsspannung BVCES und eine niedrige Emitter-Kollektor-Spannung VCE(sat) erzielt. Andererseits tritt unter der Bedingung DP,N > 50 μm oder DN- > 50 μm das Ruckknickverhalten auf.
  • Angesichts des Vorstehenden sind die Bedingungen 0,4 μm ≤ DP,N ≤ 50 μm und 0,4 μm ≤ DN- ≤ 50 μm bevorzugt zum Verhindern eines abnormalen Betriebs des IGBT.
  • 29 zeigt ein weiteres Beispiel der Konzentrationsverteilung entlang einer Linie XVIII-XVIII in 1. Bezug nehmend auf 29 kann die Kollektorregion weiterhin die n-Typ-Zwischenschicht 7a enthalten. Ein Maximalwert CP,N* der Verunreinigungskonzentration in der n-Typ-Zwischenschicht 7a ist niedriger als ein Maximalwert CP,N der Verunreinigungskonzentration in der n-Typ-Pufferregion 7 und höher als die Verunreinigungskonzentration CSUB ????? in der n--Driftschicht 1. Weiterhin ist die n-Typ-Zwischenschicht 7a in Kontakt mit sowohl der n-Typ-Pufferregion 7 als auch der n–-Driftschicht 1. Eine Tiefe DN stellt eine Tiefe von der zweiten Hauptoberfläche zu der Ubergangsflache zwischen der n-Typ-Pufferregion 7 und der n-Typ-Zwischenschicht 7a dar. Eine Tiefe DN* stellt eine Tiefe von der zweiten Hauptoberfläche zu der Ubergangsflache zwischen der n-Typ-Zwischenschicht 7a und der n–-Driftschicht 1 dar. SN* stellt die Anzahl der Atome pro Flächeneinheit (Atom/cm2) der Verunreinigungen dar, die die n-Typ-Zwischenschicht 7a bilden. Weiterhin kann die n-Typ-Zwischenschicht 7a ausgebildet werden durch Implantieren von Verunreinigungsionen in einen Teil der n-Typ-Pufferregion 7. Sie kann ebenfalls ausgebildet werden durch Implantieren von Ionen, die Kristalldefekte verursachen, was in einem Lebensdauerherabsetzungsmittel resultiert, in einen Teil der n-Typ-Pufferregion 7 durch das Verfahren, welches eine Protonenbestrahlung und dergleichen anwendet.
  • 30 ist ein Diagramm, das die Beziehung zwischen SN*/SN und VCE(sat) gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 30 tritt in dem Fall, in dem das Verhältnis SN*/SN der Anzahl der Atome pro Flacheneinheit (Atom/cm2) der Verunreinigungen, die die n-Typ-Zwischenschicht 7a bilden, zu der Anzahl der Atome pro Flächeneinheit (Atom/cm2) der Verunreinigungen, die die n-Typ-Pufferregion 7 bilden, gleich 0,5 < SN*/SN ist, das Ruckknickverhalten auf.
  • Angesichts des Vorstehenden ist die Bedingung 0 < SN*/SN ≤ 0,5 vorzuziehen zum Verhindern eines abnormalen Betriebs des IGBT.
  • 31 ist ein Diagramm, das die Beziehung zwischen einer x ausgehend von der zweiten Hauptoberflache und VCE(sat) gemaß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt. 32 ist ein Diagramm, das die Beziehung zwischen τx/rN- und VCE(sat) gemaß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. 33 ist ein Diagramm, das ein Beispiel der Beziehung der Tiefe x ausgehend von der zweiten Hauptoberflache und der Ladungstragerlebensdauer gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Insbesondere Bezug nehmend auf 33 werden Defekte in das Halbleitersubstrat in der Nahe der zweiten Hauptoberfläche wahrend der Ionenimplantation zum Ausbilden der p-Typ-Kollektorregion 8 und der n-Typ-Pufferregion 7 eingeführt. Da es nicht notwendig ist, die Verunreinigungen beim Ausbilden der n-Typ-Pufferregion 7 tiefer zu implantieren als beim Ausbilden der p-Typ-Kollektorregion 8, muss die n-Typ-Pufferregion 7 bei einer hoheren Temperatur ausgeheilt werden wie die p-Typ-Kollektorregion 8. Folglich erfahrt die n-Typ-Pufferregion 7 durch das Ausheilen eine starkere Warmebelastung mit dem Ergebnis, dass die Ladungstragerlebensdauer τN der n-Typ-Pufferregion 7 bis unterhalb die Ladungstragerlebensdauer τP der p-Typ-Kollektorregion 8 verringert wird. Weiterhin wird die Ladungstragerlebensdauer sowohl der n-Typ-Pufferregion 7 als auch der p-Typ-Kollektorregion 8 unter die Ladungstragerlebensdauer τN- der n–-Driftschicht 1 reduziert.
  • Da das Verhaltnis τx/τN- der Ladungsträgerlebensdauer τx in der Tiefe x ausgehend von der zweiten Hauptoberflache zu der Ladungstragerlebensdauer τN- der n–-Driftschicht 1 insbesondere in der Region, in der die Tiefe x ausgehend von der zweiten Hauptoberflache gleich 0,50 μm ≤ x ≤ 60,0 μm ist, so gewahlt ist, dass es der Bedingung 1 × 10–6 ≤ τx/τN- ≤ 1 genugt, ist somit die Kollektor-Emitter-Spannung VCE(sat) signifikant herabgesetzt, wie es insbesondere in 31 und 32 gezeigt ist.
  • In diesem Fall wird eine Herabsetzung der Ladungstragerlebensdauer verursacht durch Einbringen von Defekten in die p-Typ-Kollektorregion 8 und die n-Typ-Pufferregion 7, wenn zum Ausbilden der p-Typ-Kollektorregion 8 und der n-Typ-Pufferregion 7 ionenimplantiert werden. Das Verfahren des Ausheilens des Abschnitts mit darin eingebrachten Defekten ist wirkungsvoll beim Verbessern der Ladungstragerlebensdauer. Die Beziehung zwischen dem Ausheilverfahren und der Ladungsträgerlebensdauer wird sodann beschrieben.
  • 34 ist ein Diagramm, das die Beziehung der Ladungstragerlebensdauer zu der Ausgangsleistung beim Laserausheilen und der Temperatur in einem Diffusionsofen gemaß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 34 verursacht in dem Fall, in dem das Ausheilen in dem Diffusionsofen durchgefuhrt wird, eine übermaßig hohe Temperatur in dem Diffusionsofen eine Verringerung in der Ladungstragerlebensdauer. Wenn bei der Laserausheilmethode das Laser-Ausheilen mit einer hohen Ausgangsenergie durchgefuhrt wird, ist weiterhin die Ladungstragerlebensdauer ebenfalls verringert. Da ein Laserstrahl die Eigenschaft hat, sich innerhalb des Halbleitersubstrats abzuschwächen, muss zusatzlich die Ausgangsleistung beim Laserausheilen vergroßert werden, wenn die Tiefe von der zweiten Hauptoberflache des Halbleitersubstrats zu der Ubergangsfläche zwischen der p-Typ-Kollektorregion 8 und der n-Typ-Pufferregion 7 ubermaßig groß ist. Dies macht es schwierig, die Ladungstragerlebensdauer mittels Laser-Ausheilens zu verbessern. In Anbetracht der obigen Situation ist es vorzuziehen, dass die Tiefe von der zweiten Hauptoberfläche des Halbleitersubstrats zu der Übergangsflache zwischen der p-Typ-Kollektorregion 8 und der n-Typ-Pufferregion 7 großer als 0 und nicht großer als 1,0 μm ist.
  • 35 ist ein Diagramm, das die Beziehung des Ionenimplantationsbetrags zu der Ladungsträgeraktivierungsrate, zu VCE(sat) und zu BVCES gemäß der zweiten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 35 hangt die Aktivierungsrate in sowohl der n-Typ-Pufferregion 7 als auch der p-Typ-Kollektorregion 8 von dem Ionenimplantationsbetrag oder dem Typ der Ionen in der n-Typ-Pufferregion 7 und der p-Typ Kollektorregion 8 ab. In 35 ist die Aktivierungsrate in der p-Typ-Kollektorregion 8 unterschiedlich zu jener in der n-Typ-Pufferregion 7 und die Aktivierungsrate in der p-Typ-Kollektorregion 8 ist niedriger als jene in der n-Typ-Pufferregion 7. Dies erlaubt einen normalen Betrieb des IGBT zum Erhöhen der Durchbruchsspannung BVCES. Insbesondere in dem Fall, in dem die Aktivierungsrate in der p-Typ-Kollektorregion 8 größer als 0 ist und nicht größer als 90% ist, ist die Kollektor-Emitter-Spannung VCE(sat) stark verringert.
  • Die Aktivierungsrate wird durch den folgenden Ausdruck (1) berechnet. Aktivierungsrate: {(Verunreinigungskonzentration (cm–3) erhalten anhand des Widerstandswertes, der berechnet ist durch ein Verfahren wie z. B. eine SR(Ausbreitungswiderstands)-Messung)/(Verunreinigungskonzentration (cm–3) gemessen unter Verwendung eines SIMS (Sekundarionenmassenspektrometer))} × 100 (1)
  • Durch Verwenden der oben beschriebenen Kollektorstruktur kann der Normalbetrieb des IGBT sichergestellt werden, eine hohe Spannungsfestigkeit kann aufrecht erhalten werden und ein thermischer Durchbruch des IGBT kann unterdrückt werden. Weiterhin kann die Flexibilität (Kontrollierbarkeit) der Austauschbeziehungseigenschaft VCE(sat)-EOFF erzielt werden, sogar wenn die Dicke der n–-Driftschicht verringert wird, wenn die Vorrichtungseigenschaften verbessert werden sollen.
  • Dritte Ausführungsform
  • Zum Verbessern der VCE(sat)-Eoff????-Eigenschaften, die als wichtige Vorrichtungseigenschaften des IGBT betrachtet werden, ist es wirkungsvoll, die Dicke der n–-Driftschicht 1 zu verringern. Der Erfinder der vorliegenden Anmeldung hat jedoch herausgefunden, dass die Oberflachenrauheit der polierten Oberflache jede Eigenschaft des IGBT beeinflusst, wenn die zweite Hauptoberflache des Halbleitersubstrats poliert wird, wie in 11 gezeigt.
  • 36 ist eine vergrößerte Querschnittsansicht, die in schematischer Weise die zweite Hauptoberflache des Halbleitersubstrats gemaß der dritten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 36 stellt der in der vorliegenden Ausfuhrungsform definierte Mittenrauwert einen Mittenrauwert Ra dar, der im JIS (Japanischer Industriestandard) spezifiziert ist und einem Mittelwert der Absolutwertabweichung von der Mittenlinie entspricht. Weiterhin stellt die Maximalhohe eine maximale Hohe Rmax dar, die in JIS spezifiziert ist, und entspricht einer Hohe (Rmax = Hmax – Hmin) von dem Boden des Tales (Höhe Hmax) zu der höchsten Spitze (Hohe Hmax) innerhalb der Bezugsstrecke.
  • 37 ist ein Diagramm, das die Beziehung von sowohl dem Mittenrauwert als auch der Maximalhohe zu der Bruchfestigkeit und der Ladungstragerlebensdauer gemaß der dritten Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 37 konnen fur die Bedingungen 0 < Ra ≤ 200 nm und 0 < Rmax ≤ 2.000 nm eine hohe Bruchfestigkeit und Ladungstragerlebensdauer erzielt werden. 38 ist ein Diagramm, das die Beziehung von sowohl dem Mittenrauwert als auch der Maximalhöhe zu JCES und VCE(sat) gemäß der dritten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 38 konnen unter den Bedingungen 0 < Ra ≤ 200 nm und 0 < Rmax ≤ 2.000 nm eine niedrige Kollektor-Emitter-Spannung VCE(sat) und eine niedrige Leckstromdichte JCES erzielt werden.
  • Wie oben beschrieben, konnen verschiedene Eigenschaften des IGBT verbessert werden für die Bedingungen 0 < Ra ≤ 200 nm oder 0 < Rmax ≤ 2.000 nm.
  • Vierte Ausführungsform
  • Bei der vorliegenden Ausfuhrungsform wird der Aufbau des MOS-Transistors sodann beschrieben, der die gleiche Wirkung hervorruft, wie sie erhalten wird durch den Aufbau gemaß jeder der ersten bis vierten Ausfuhrungsformen.
  • 39 ist eine Querschnittsansicht, die den Aufbau eines MOS-Transistorabschnitts in der Halbleitervorrichtung gemaß der vierten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 39 unterscheidet sich eine Struktur D in dem MOS-Transistorabschnitt gemaß der vorliegenden Ausfuhrungsform von einer Struktur C, die in 1 gezeigt ist, darin, dass eine n-Typ-Verunreinigungsdiffusionsregion 14 (vergrabene Diffusionsschicht) mit einer relativen hohen Konzentration in der Nahe der Region vorgesehen ist, in der die n–-Driftschicht 1 einen pn-Ubergang mit der p-Typ-Bodyregion 2 bildet. Die n-Typ-Verunreinigungsdiffusionsregion 14 ist zwischen der p-Typ-Bodyregion 2 und der n–-Driftschicht 1 ausgebildet. Obwohl dies nicht gezeigt ist, ist eine in 1 gezeigte Struktur A unter der Struktur D in 39 ausgebildet.
  • Es soll erwahnt werden, dass, da die anderen Aufbauten als jene, die oben beschrieben wurden, nahezu gleich dem Aufbau der Struktur C sind, wie in 1 gezeigt ist, die gleichen Komponenten durch die gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • Der Aufbau, der mit der n-Typ-Verunreinigungsdiffusionsregion 14 versehen ist, ist nicht auf den Aufbau in 39 beschrankt, sondern kann beispielsweise der in 40 und 41 gezeigte Aufbau sein. Mit anderen Worten, die n-Typ-Verunreinigungsdiffusionsregion 14 kann in dem Aufbau vorgesehen werden, der einen Emittergraben enthält.
  • 40 ist eine Querschnittsansicht, die den Aufbau der Abwandlung der Halbleitervorrichtung gemäß der vierten Ausfuhrungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 40 ist die Struktur D mit einem Emittergraben in der Region vorgesehen, die zwischen die beiden MOS-Transistoren gefügt ist. Der Emittergraben ist aus einer Emitterfurche 1b, einer Emitterisolationsschicht 4b und einer Emitterleitungsschicht 5b ausgebildet. Die Emitterfurche 1b erstreckt sich durch die p-Typ-Bodyregion 2 und die n-Typ-Verunreinigungsdiffusionsregion 14 zu der n–-Driftschicht 1. Die Emitterisolationsschicht 4b ist entlang der inneren Oberfläche des Emittergrabens 1b ausgebildet. Die Emitterleitungsschicht 5b ist so ausgebildet, dass sie die Emitterfurche 1b ausfullt und elektrisch mit der daruber angeordneten Emitterelektrode 11 verbunden ist. Jede Anzahl von Emittergraben kann ausgebildet sein und ein Gategraben muss lediglich in zumindest einer einer Mehrzahl von Furchen ausgebildet sein.
  • Die Barrierenmetallschicht 10 ist unter der Emitterelektrode 11 ausgebildet und eine Silizidschicht 21b ist zwischen dieser Barrierenmetallschicht 10 und der Emitterleitungsschicht 5b ausgebildet.
  • Auf der ersten Hauptoberflache eingefügt zwischen zwei Emittergraben ist die p+-Verunreinigungsdiffusionsregion 6 zum Bereitstellen eines Kontaktes mit niedrigem Widerstand zu der p-Typ-Bodyregion 2 ausgebildet, auf der die Silizidschicht 21a ausgebildet ist.
  • In dem oben beschriebenen Aufbau ist die n-Typ-Verunreinigungsdiffusionsregion 14 mit einer relativ hohen Konzentration in der Nähe der Region vorgesehen, in der die n–-Driftschicht 1 einen pn-Ubergang mit der p-Typ-Bodyregion 2 ausbildet.
  • Es soll erwahnt werden, dass, da die anderen Aufbauten als jene, die oben beschrieben wurden, nahezu gleich dem Aufbau von Struktur D sind, der in 39 gezeigt ist, die gleichen Komponenten mit den gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • Weiterhin unterscheidet sich eine in 41 gezeigte Struktur S???? von der Struktur G, die in 40 gezeigt ist, darin, dass auf der Seitenwand des Emittergrabens und auf der ersten Hauptoberflache zusatzlich die n-Typ-Verunreinigungsdiffusionsregion 3 vorgesehen ist.
  • Es soll erwähnt werden, dass, da die anderen Aufbauten als jene, die oben beschrieben wurden, nahezu gleich dem Aufbau der Struktur E sind, der in 39 gezeigt ist, die gleichen Komponenten durch die gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • Obwohl in 40 und 41 der Fall beschrieben wurde, in dem die Emitterleitungsschicht 5b, die den Emittergraben 1b fullt, auf einem Emitterpotential ist, so kann diese Emitterleitungsschicht 5b ein schwebendes Potential besitzen. Ihr Aufbau wird unten beschrieben.
  • Bezug nehmend auf 42 ist die Emitterleitungsschicht 5b, die den Emittergraben 1b ausfüllt, elektrisch getrennt von der Emitterelektrode 11 und besitzt ein schwebendes Potential. In diesem Fall sind auf der Emitterleitungsschicht 5b, die die Emitterfurche 1b ausfüllt, eine Isolationsschicht 22A aus beispielsweise einer Siliciumoxidschicht, eine Isolationsschicht 9 aus beispielsweise Silikatglas und eine Isolationsschicht 22B aus beispielsweise einer Siliciumoxidschicht ausgebildet.
  • Es soll erwähnt werden, dass, da die anderen Konfigurationen als jene, die oben beschrieben wurden, nahezu gleich der Konfiguration der Struktur E sind, die in 40 gezeigt ist, die gleichen Komponenten durch die gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • Die n-Typ-Verunreinigungsdiffusionsregion 14, die in der vorliegenden Ausführungsform vorgesehen ist, wird mittels Ionenimplantation und Diffusion vor der Ausbildung der p-Typ-Bodyregion 2 ausgebildet. Danach wird die p-Typ-Bodyregion 2 ausgebildet und einer ahnlichen Nachbearbeitung unterzogen wie jener in der ersten Ausfuhrungsform zum Herstellen jeder Art von Halbleitervorrichtung gemaß den vorliegenden Ausfuhrungsformen (39–42).
  • Weiterhin beinhaltet jede der MOS-Transistorstrukturen E (40), F (41) und G (42) einen Graben mit einem Emitterpotential oder einem schwebenden Potential, um dadurch eine geringere effektive Gateweite als jene in den MOS-Transistorstrukturen C (1) und D (39) zu bewirken. Als ein Ergebnis nimmt jede der Strukturen E, F und G einen Strom entgegen, der kleiner ist als der Strom, der durch jede der Strukturen C und D fließt, und erzielt deshalb eine Wirkung der Herabdrückung des Sattigungsstroms.
  • Weiterhin ist in jeder der Strukturen E, F und G die Spannung im AN-Zustand in dem Bereich erhoht, in dem die Spannung/Stromdichte niedriger ist als in der Struktur D. Der Grund, weshalb die AN-Spannung in der MOS-Transistorstruktur D fallt, ist, dass die in US 6,040,599 offenbarte n-Typ-Verunreinigungsdiffusionsregion 14 einen Ladungstragerspeicherungseffekt hervorruft, sogar wenn die Kollektorstruktur A eine Dicke n–-Driftschicht 1 aufweist. Die MOS-Transistorstruktur D ruft einen Effekt des Verringerns der AN-Spannung hervor, sogar wenn die n–-Driftschicht 1 dicker als jene in der herkommlichen Struktur ist.
  • In den MOS-Transistorstrukturen E, F und G erlaubt der Effekt der Verringerung des Sattigungsstroms die Aufrechterhaltung eines beliebigen Stroms für einen Zeitraum, der länger ist als jener in dem Fall der herkommlichen Struktur oder der MOS-Transistorstrukturen C und D, wenn die Vorrichtung Schaltvorgänge in einen Zustand ohne Last durchführt. Mit anderen Worten, die MOS-Transistorstrukturen E, F und G rufen jeweils eine Wirkung des Herabdruckens des Sattigungsstroms in der Vorrichtung und eine Verbesserung der Durchbruchstoleranz hervor.
  • Weiterhin tritt in der MOS-Transistorstruktur D, die eine Wirkung der Verringerung der AN-Spannung zeigt, ein Oszillationsphanomen zu der Zeit des Schaltens in einem Zustand ohne Last auf. Im Gegensatz dazu ruft jede der Transistorstrukturen E, F und G eine Wirkung des Verhinderns des Oszillationsphänomens hervor, da die Emitterleitungsschicht 5b mit einem Emitterpotential oder einem schwebenden Potential vorhanden ist, selbst dann, wenn in den Strukturen die n-Typ-Verunreinigungsdiffusionsregion 14 vorgesehen ist.
  • Fünfte Ausführungsform
  • 43–78 sind jeweils Querschnittsansichten, die einen Typ einer abgeleiteten Struktur der MOS-Transistorstruktur zeigen, welche die gleiche Wirkung hervorruft wie die vierte Ausfuhrungsform. Die in jeder der 43–78 gezeigte Struktur kann die Wirkung erzielen, die durch die in der vierten Ausführungsform veranschaulichte MOS-Transistorsstruktur hervorgerufen wird.
  • Jede in den 43–78 gezeigte MOS-Transistorstruktur wird hier im folgenden beschrieben.
  • Der in 43 gezeigte Aufbau unterscheidet sich von dem Aufbau der in 40 gezeigten Struktur E darin, dass ein Emittergraben auf einem Emitterpotential in der Region vorgesehen ist, die zwischen die zwei MOS-Transistorabschnitte eingefugt ist, und dass die n-Typ-Emitterregion 3 lediglich auf einer Seitenflache der Gatefurche 1a ausgebildet ist.
  • In dem in 44 gezeigten Aufbau fullt die Emitterleitungsschicht 5b aus einer durchgangigen Einzelschicht eine Mehrzahl von Emitterfurchen 1b. Die Emitterleitungsschicht 5b ist elektrisch mit der Barrierenmetallschicht 10 und der Emitterelektrode 11 über die Silizidschicht 21b verbunden. Die Silizidschicht 21b bildet eine Brücke, welche die Emittergräben 1b miteinander verbindet. Weiterhin sind die Isolationsschichten 22A, 9 und 22B auf der Emitterleitungsschicht 5b in anderen Bereichen als jenen, in dem die Silizidschicht 21b ausgebildet ist, ausgebildet.
  • Es sollte erwahnt werden, dass, da die anderen Aufbauten als jene, die oben beschrieben wurden, nahezu gleich dem Aufbau der oben beschriebenen Struktur E sind, die in 40 gezeigt ist, die gleichen Komponenten durch die gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • Der in 45 gezeigte Aufbau unterscheidet sich von dem in 44 gezeigten Aufbau darin, dass auf beiden Seitenwänden der Emitterfurche 1b und auf der ersten Hauptoberflache zusatzlich die n-Typ-Verunreinigungsdiffusionsregion 3 vorgesehen ist.
  • Der in 46 gezeigte Aufbau unterscheidet sich von dem Aufbau in 44 darin, dass die Emitterleitungsschicht 5b, welche die Emitterfurche 1b ausfüllt, auf einem schwebenden Potential ist. In diesem Falle sind die Isolationsschichten 22A, 9 und 22B auf der gesamten Oberflache der Emitterleitungsschicht 5b ausgebildet, welche von der Emitterelektrode 11 elektrisch isoliert ist.
  • Der in 47 gezeigte Aufbau unterscheidet sich von dem in 43 darin, dass auf beiden Seitenwanden der Emitterfurche 1b und auf der ersten Hauptoberflache die n-Typ-Verunreinigungsdiffusionsregion 3 vorgesehen ist.
  • Der in 48 gezeigte Aufbau unterscheidet sich von dem in 43 gezeigten Aufbau darin, dass die obere Oberfläche der Emitterleitungsschicht 5b über die Emitterfurche 1b hinaus ragt. In diesem Fall ist die Emitterleitungsschicht 5b mit der Barrierenmetallschicht 10 und der Emitterelektrode 11 elektrisch verbunden über die Silizidschicht 21b, die auf einem Teil der Oberflache der Emitterleitungsschicht 5b ausgebildet ist. Weiterhin sind die Isolationsschichten 22A, 9 und 22B auf der Emitterleitungsschicht 5b in anderen Bereichen als jenen, in dem die Silizidschicht 21b ausgebildet ist, ausgebildet. Der in 49 gezeigte Aufbau unterscheidet sich von dem in 48 gezeigten Aufbau darin, dass auf beiden Seitenflächen der Emitterfurche 1b und auf der ersten Hauptoberfläche zusätzlich die n-Typ-Verunreinigungsdiffusionsregion 3 vorgesehen ist.
  • Der in 50 gezeigte Aufbau unterscheidet sich von dem Aufbau der in 40 gezeigten Struktur E darin, dass die p-Typ-Bodyregion 2 lediglich in der Nahe der Seitenwand der Gatefurche 1a ausgebildet ist.
  • Der in 51 gezeigte Aufbau unterscheidet sich von dem Aufbau der in 41 gezeigten Struktur F darin, dass die p-Typ-Bodyregion 2 lediglich in der Nähe der Seitenwand der Gatefurche 1a ausgebildet ist.
  • Der in 52 gezeigte Aufbau unterscheidet sich von dem in 50 gezeigten Aufbau darin, dass die Emitterleitungsschicht 5b, welche die Emitterfurche 1b ausfüllt, auf einem schwebenden Potential ist. In diesem Falle sind die Isolationsschichten 22A, 9 und 22B auf der Emitterleitungsschicht 5b ausgebildet.
  • Der in 53 gezeigte Aufbau unterscheidet sich von dem in 43 gezeigten Aufbau darin, dass die p-Typ-Bodyregion 2 lediglich in dem Bereich ausgebildet ist, der zwischen die zwei Gategraben gefügt ist.
  • Der in 54 gezeigte Aufbau unterscheidet sich von dem in 44 gezeigten Aufbau darin, dass die p-Typ-Bodyregion 2 lediglich in den Nahe der Seitenwand der Gatefurche 1a ausgebildet ist.
  • Der in 55 gezeigte Aufbau unterscheidet sich von dem in 45 gezeigten Aufbau darin, dass die p-Typ-Bodyregion 2 lediglich in den Nahe der Seitenwand der Gatefurche 1a ausgebildet ist.
  • Der in 56 gezeigte Aufbau unterscheidet sich von dem in 46 gezeigten Aufbau darin, dass die p-Typ-Bodyregion 2 lediglich in der Nähe der Seitenwand der Gatefurche 1a ausgebildet ist.
  • Der in 57 gezeigte Aufbau unterscheidet sich von dem Aufbau, der in 53 gezeigt ist, dass die n-Typ-Verunreinigungsdiffusionsregion 3 zusätzlich auf beiden Seitenwanden der Emitterfurche 1b und auf der ersten Hauptoberflache vorgesehen ist.
  • Der in 58 gezeigte Aufbau unterscheidet sich von dem in 48 gezeigten Aufbau darin, dass die p-Typ-Bodyregion 2 lediglich in dem Bereich ausgebildet ist, der zwischen zwei Gategraben gefügt ist.
  • Der in 59 gezeigte Aufbau unterscheidet sich von dem in 49 gezeigten Aufbau darin, dass die p-Typ-Bodyregion 2 lediglich in dem Bereich ausgebildet ist, der zwischen zwei Gategräben gefügt ist.
  • In dem in 60 gezeigten Aufbau ist ein Gategraben so ausgebildet, dass er eine Gateweite (W) aufweist, die gleich jener in jeder der oben beschriebenen MOS-Transistorstrukturen E bis G ist ohne, Ausbildung eines Grabens in der Region, die in der in 40 gezeigten Struktur E mit einem Emittergraben versehen ist. Dies bedeutet, der Abstand zwischen den Gategräben ist zum Erhalten eines Emitterpotentials bis zu einer beliebigen Große vergroßert.
  • In diesem Fall erstreckt sich die p+-Verunreinigungsdiffusionsregion 6 zum Bereitstellen eines Kontakts mit niedrigem Widerstand zu der p-Typ-Bodyregion auf der ersten Hauptoberflache, die zwischen zwei Gategraben gefugt ist. Die Silizidschicht 21a ist so ausgebildet, dass sie in Kontakt mit der p+-Verunreinigugssdiffusionsregion 6 und der n-Typ-Emitterregion 3 gebracht ist. Die p+-Verunreinigungsdiffusionsregion 6 und die n-Typ-Emitterregion 3 sind uber die Silizidschicht 21a und die Barrierenmetallschicht 10 elektrisch mit der Emitterelektrode 11 verbunden.
  • Es soll erwahnt werden, dass, da die anderen Aufbauten als jene, die oben beschrieben wurden, nahezu gleich der oben beschriebenen Konfiguration in 40 sind, die gleichen Komponenten durch die gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • In dem in 61 gezeigten Aufbau ist ein Gategraben so ausgebildet, dass er eine Gateweite (W) aufweist, die gleich jener in jeder der oben beschriebenen MOS-Transistorstrukturen E bis G ist ohne Ausbildung eines Grabens in der Region, die in 43 mit einem Emittergraben versehen ist. Dies bedeutet, der Abstand zwischen den Gategräben ist zum Erhalten eines Emitterpotentials bis zu einer beliebigen Größe vergrößert.
  • Auch bei diesem Aufbau erstreckt sich die p+-Verunreinigungsdiffusionsregion 6 an der ersten Hauptoberfläche, die zwischen die Gategraben eingefugt ist, zum Bereitstellen eines Kontakts mit niedrigem Widerstand zu der p-Typ-Bodyregion. Die Silizidschicht 21a ist so ausgebildet, dass sie in Kontakt mit der p+-Verunreinigugssdiffusionsregion 6 und der n-Typ-Emitterregion 3 gebracht ist. Die p+-Verunreinigungsdiffusionsregion 6 und die n-Typ-Emitterregion 3 sind uber die Silizidschicht 21a und die Barrierenmetallschicht 10 elektrisch mit der Emitterelektrode 11 verbunden.
  • Es soll erwähnt werden, dass, da die anderen Aufbauten als jene, die oben beschrieben wurden, nahezu gleich der oben beschriebenen Konfiguration in 43 sind, die gleichen Komponenten durch die gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • 62 unterscheidet sich im Aufbau von 60 daarin, dass die p-Typ-Bodyregion 2 lediglich in der Nahe der Seitenwand des Gategrabens 1a ausgebildet ist.
  • Der in 63 gezeigte Aufbau unterscheidet sich von dem in 61 gezeigten Aufbau darin, dass die p-Typ-Bodyregion 2 lediglich in dem Bereich ausgebildet ist, der zwischen zwei Gategraben gefügt ist.
  • Obwohl in der obigen Beschreibung der Fall erlautert wurde, in dem die obere Deckoberflache der Gateelektrode 5a innerhalb der Gatefurche 1a angeordnet ist, kann die obere Oberflache uber die Gatefurche 1a hinausragen. 64–74 zeigen jeweils einen Aufbau, bei dem die obere Oberfläche der Gateelektrode 5a uber die obere Oberflache der Gatefurche 1a hinausragt.
  • Der Aufbau in 64 entspricht dem Aufbau der in 40 gezeigten Struktur E, der Aufbau in 65 entspricht dem in 41 gezeigten Aufbau, der Aufbau in 66 entspricht dem in 42 gezeigten Aufbau, der Aufbau in 67 entspricht dem in 43 gezeigten Aufbau, der Aufbau in 68 entspricht dem in 44 gezeigten Aufbau, der Aufbau in 69 entspricht dem in 45 gezeigten Aufbau, der Aufbau in 70 entspricht dem in 46 gezeigten Aufbau, der Aufbau in 71 entspricht dem in 47 gezeigten Aufbau, der Aufau in 72 entspricht dem in 48 gezeigten Aufbau, der Aufbau in 73 entspricht dem in 49 gezeigten Aufbau, und der Aufbau in 74 entspricht dem in 50 gezeigten Aufbau, mit der Ausnahme, dass die obere Oberfläche der Gateelektrode 5a die Gatefurche 1 überragt. Es soll erwahnt werden, dass in dem in 66 gezeigten Aufbau die obere Oberfläche der Emitterleitungsschicht 5b, welche die Emitterfurche 1b ausfüllt, ebenfalls die Emitterfurche 1b überragt.
  • Obwohl in der obigen Beschreibung eine Grabentyp-Gatestruktur erlautert wurde, kann der Aufbau in jeder der ersten bis vierten Ausfuhrungsformen ebenfalls in einem Planargatetyp-IBT angewendet werden. 75–78 sind jeweils schematische Querschnittsansichten, die den Aufbau des Planargatetyp-IGBT zeigen.
  • Bezug nehmend auf 75 ist ein Planargatetyp-IGBT in dem Halbleitersubstrat mit beispielsweise einer Dicke von ungefahr 50 μm bis 250 μm ausgebildet. Die p-Typ-Bodyregion 2 aus einem p-Typ-Halbleiter ist selektiv auf der ersten Hauptoberflachenseite der n–-Driftschicht 1 ausgebildet, die beispielsweise eine Konzentration von 1 × 1014 cm–3 aufweist. Die p-Typ-Bodyregion 2 hat beispielsweise eine Konzentration von 1 × 1015 bis 1 × 108 cm–3 und eine Diffusionstiefe von ungefahr 1,0 bis 4,0 μm ausgehend von der ersten Hauptoberfläche. Die n-Typ-Emitterregion 3 aus einem n-Typ-Halbleiter mit beispielsweise einer Konzentration von 1 × 1018 bis 1 × 1020 cm–3 und mehr und einer Diffusionstiefe von ungefahr 0,3 bis 2,0 μm ausgehend von der ersten Hauptoberflache ist auf der ersten Hauptoberflache in der p-Typ-Bodyregion 2 ausgebildet. Die p+-Verunreinigungsdiffusionsregion 6 zum Bereitstellen eines Kontakts mit niedrigem Widerstand zu der p-Typ-Bodyregion 2 ist benachbart zu dieser n-Typ-Emitterregion 3 so ausgebildet, dass sie beispielsweise eine Konzentration von ungefahr 1 × 1018 bis 1 × 1020 cm–3 und eine Diffusionstiefe ausgehend von der ersten Hauptoberfläche aufweist, die geringer oder gleich der Tiefe der n-Typ-Emitterregion 3 ist.
  • Die Gateelektrode 5a ist auf der ersten Hauptoberfläche mit einer dazwischengefugten Gateisolationsschicht 4 so ausgebildet, dass sie der p-Typ-Bodyregion 2, welche zwischen gegenuberliegt, welche zwischen die n–-Driftschicht 1 und die n-Typ-Emitterregion eingefügt ist.
  • Diese n–-Driftschicht 1, n-Typ-Emitterregion 3 und Gateelektrode 5a bilden zusammen einen Isoliertgatetyp Feldeffekttransistorabschnitt (hier im Folgenden als MOS-Transistorabschnitt bezeichnet), in dem die n–-Driftschicht 1 als eine Drain verwendet wird, die n-Typ-Emitterregion 3 als eine Source verwendet wird und ein Abschnitt der p-Typ-Bodyregion 2, der der Gateelektrode 5a mit der Gateisolationsschicht 4 dazwischen gegenuberliegt, als ein Kanal verwendet wird.
  • Auf der ersten Hauptoberflache, die zwischen zwei MOS-Transistorabschnitte gefügt ist, ist die Emitterleitungsschicht 5b ausgebildet zum Erhalten eines Emitterpotentials. Das fur die Emitterleitungsschicht 5b und die Gateelektrode 5a verwendete Material beinhaltet beispielsweise polykristallines Silicium, in welches Phosphor in hoher Konzentration eingebracht wurde, Metallmaterial mit hohem Schmelzpunkt, Metallsilizid mit hohem Schmelzpunkt oder eine Verbundschicht derselben.
  • Die Isolationsschicht 9 ist auf der ersten Hauptoberfläche ausgebildet. Die Isolationsschicht 9 weist ein darin ausgebildetes Kontaktloch 9a auf, welches sich zu einem Teil der ersten Hauptoberfläche erstreckt. Die Barrierenmetallschicht 10 ist auf dem Boden des Kontaktlochs 9a ausgebildet. Die Emitterelektrode 11, welche ein Emitterpotential E anlegt, ist über die Barrierenmetallschicht 10 elektrisch mit der Emitterleitungsschicht 5b, der p+-Verunreinigungsdiffusionsregion 6 und der n-Typ-Emitterregion 3 verbunden.
  • Weiterhin sind die n-Typ-Pufferregion 7 und die p-Typ-Kollektorregion 8 in dieser Reihenfolge auf der zweiten Hauptoberflächenseite der n–-Driftschicht 1 ausgebildet. Die Kollektorelektrode 12, die ein Kollektorpotential C anlegt, ist elektrisch mit der p-Typ-Kollektorregion 8 verbunden. Die Kollektorelektrode 12 besteht aus einer Aluminiumverbindung.
  • Bei der vorliegenden Ausfuhrungsform ist die Spitzendichte in der Grenzflache zwischen dem Halbleitersubstrat und der Kollektorelektrode 12 (d. h. der Grenzflache zwischen der p-Typ-Kollektorregion 8 und der Kollektorelektrode 12) nicht geringer als 0 und nicht höher als 3 × 108 Einheiten/cm2.
  • Die n-Typ-Verunreinigungssdiffusionsregion 14 kann dem Aufbau in 75 hinzugefugt werden, wie in 76 gezeigt, oder die n-Typ-Pufferregion 7 kann weggelassen werden, wie in 77 gezeigt. Wie in 78 gezeigt, kann weiterhin die n-Typ-Verunreinigungsdiffusionsregion 14 hinzugefugt sein, und die n-Typ-Pufferregion 7 weggelassen sein.
  • Sechste Ausfuhrungsform
  • Bei der vorliegenden Ausführungsform wird ein anderer Aufbau des Planargatetyp-IGBT, der in jeder der 75–78 gezeigt ist, beschrieben. 79–83 sind jeweils schematische Querschnittsansichten, die jede Art des Aufbaus des Planargatetyp-IGBT gemaß der sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • Bezug nehmend auf 79 ist der Planargatetyp-IGBT in dem Halbleitersubstrat mit einer Dicke von beispielsweise ungefähr 50 μm bis 800 μm ausgebildet. Die p-Typ-Bodyregion 2 aus einem p-Typ-Halbleiter ist selektiv auf der ersten Hauptoberflache der n–-Driftschicht 1 auf der linken Seite in der Figur ausgebildet. Die p-Typ-Bodyregion 2 weist beispielsweise eine Konzentration von 1 × 1015 bis 1 × 1018 cm–3 und eine Diffusionstiefe von ungefähr 1,0 bis 4,0 μm ausgehend von der ersten Hauptoberflache auf. Die n-Typ-Emitterregion 3 aus einem n-Typ-Halbleiter ist auf der ersten Hauptoberfläche in der p-Typ-Bodyregion 2 beispielsweise so ausgebildet, dass sie eine Konzentration von 1 × 1018 bis 1 × 1020 cm–3 oder mehr und eine Diffusionstiefe von ungefahr 0,3 bis 2,0 μm ausgehend von der ersten Hauptoberflache aufweist. Die p+-Verunreinigungsdiffusionsregion 6 zum Bereitstellen eines Kontakts mit niedrigem Widerstand zu der p-Typ-Bodyregion 2 ist in der Figur links von der n-Typ-Emitterregion 3 so ausgebildet, dass sie von der n-Typ-Emitterregion 3 beabstandet ist. Beispielsweise ist die p+-Verunreinigungsdiffusionsregion 6 beispielsweise so ausgebildet, dass sie eine Konzentration von ungefahr 1 × 1018 bis 1 × 1020 cm–3 und eine Diffusionstiefe ausgehend von der ersten Hauptoberfläche aufweist, welche kleiner oder gleich der Tiefe der n-Typ-Emitterregion 3 ist.
  • Die Gateelektrode 5a ist auf der ersten Hauptoberflache mit dem dazwischengefugten Gateisolationsfilm 4 so ausgebildet, dass sie der p-Typ-Bodyregion 2 gegenuberliegt, welche zwischen die n–-Driftschicht 1 und die n-Typ-Emitterregion 3 gefügt ist. Die Gateelektrode 5a erstreckt sich zum rechten Ende in der Figur und liegt der n–-Driftschicht 1 mit der Gateisolationsschicht dazwischen auf der rechten Seite in der Figur gegenuber.
  • Diese n–-Driftschicht 1, n-Typ-Emitterregion 3 und Gateelektrode 5a bilden zusammen einen Isoliertgatetyp Feldeffekttransistorabschnitt (hier im folgenden als ein MOS-Transistor bezeichnet), in dem die n–-Driftschicht 1 als eine Drain verwendet wird, die n-Typ-Emitterregion 3 als eine Source verwendet wird und ein Abschnitt der p-Typ-Bodyregion 2, der der Gateelektrode 5a mit der Gateisolationsschicht 4 dazwischen gegenüberliegt, als ein Kanal verwendet wird.
  • Die Isolationsschicht 9 und die Emitterelektrode 11 sind auf der ersten Hauptoberflache ausgebildet. Die Isolationsschicht 9 bedeckt die n-Typ-Emitterregion 3 und die p-Typ-Bodyregion auf der ersten Hauptoberflache und die Gateelektrode 5a. Die Emitterelektrode 11 bedeckt die p+-Verunreinigungsdiffusionsregion 9 und die Isolationsschicht 9 und legt ein Emitterpotential E an die p+-Verunreinigungsdiffusionsregion 6 und die n-Typ-Emitterregion 3 an.
  • Weiterhin sind die n-Typ-Pufferregion 7 und die p-Typ-Kollektorregion 8 in dieser Reihenfolge auf der zweiten Hauptoberflachenseite der n–-Driftschicht 1 ausgebildet. Die Kollektorelektrode 12, die ein Kollektorpotential C anlegt, ist elektrisch mit der p-Typ-Kollektorregion 7 verbunden.
  • Bei der vorliegenden Ausführungsform ist die Spitzendichte in der Grenzfläche zwischen dem Halbleitersubstrat und der Kollektorelektrode 12 (d. h. die Grenzflache zwischen der p-Typ-Kollektorregion 8 und der Kollektorelektrode 12) nicht kleiner als 0 und nicht größer als 3 × 108 Einheiten/cm2.
  • Der in 80 gezeigte Aufbau unterscheidet sich von dem Aufbau in 79 darin, dass die p-Typ-Bodyregion 2 in dem Bereich (naher zu der zweiten Hauptoberflache), in dem die Isolationsschicht 9 in der Draufsicht nicht ausgebildet ist, tiefer ausgebildet ist. Solch eine p-Typ-Bodyregion 2 wird ausgebildet durch Hinzufugen des Arbeitsgangs des Implantierens von p-Typ-Verunreinigungen in die erste Hauptoberflache unter Verwendung der Isolationsschicht 9 als eine Maske.
  • Der in 81 gezeigte Aufbau unterscheidet sich von dem in 79 gezeigten Aufbau darin, dass eine n-Typ-Verunreinigungsdiffusionsregion 14a innerhalb der n–-Driftschicht 1 so ausgebildet ist, dass sie an die Seitenflache der p-Typ-Bodyregion 2 angrenzt.
  • Der in 82 gezeigte Aufbau unterscheidet sich von dem Aufbau in 81 darin, dass die p-Typ-Bodyregion 2 in der Region (näher zu der zweiten Hauptoberflache), in der die Isolationsschicht 9 in der Draufsicht nicht ausgebildet ist, tiefer ausgebildet ist.
  • Der in 83 gezeigte Aufbau unterscheidet sich von dem Aufbau in 81 darin, dass die n-Typ-Verunreinigungsdiffusionsregion 14a innerhalb der n–-Driftschicht 1 so weiter ausgebildet ist, dass sie an den Boden der p-Typ-Bodyregion 2 angrenzt.
  • Die n-Typ-Verunreinigungsdiffusionsregion 14a ist benachbart zu der p-Typ-Bodyregion 2 ausgebildet, wie in 81–83 gezeigt, was einen Anstieg in der Ladungsträgerkonzentration auf der Emitterseite (erste Hauptoberflächenseite) in dem Fall bewirkt, in dem der IGBT in dem AN-Zustand ist, wie in 84 gezeigt. Folglich können die Eigenschaften des IGBT verbessert werden. 85 ist ein Diagramm, das jeweils die Beziehung zwischen VCE und JC zeigt, wenn eine n-Typ-Verunreinigungsdiffusionsregion ausgebildet ist und nicht ausgebildet ist. Bezug nehmend auf 85 ist eine Emitter-Kollektorspannung VCE bezuglich der Stromdichte JC in dem Fall verringert, in dem die n-Typ-Verunreinigungsdiffusionsregion 14a ausgebildet ist.
  • 86 ist ein Diagramm, das die Beziehung von SN14a/SN- zu VCE(sat), JC,Break und VG,Break gemaß der sechsten Ausführungsform der vorliegenden Erfindung zeigt. In diesem Fall stellt SN14a/SN- ein Verhältnis der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, welche die n-Typ-Verunreinigungsdiffusionsregion 14a (Atome/cm2) ausbilden, SN14a zu der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die n–-Driftschicht 1 (Atome/cm2) ausbilden, SN- dar. JC,Break stellt eine Stromdichte dar, die eine Betriebsunterbrechung der Vorrichtung in dem RBSOA(sicherer Betriebsbereich bei Sperrvorspannung)-Modus gestattet und VG,Break stellt eine Gatespannung dar, welche eine Betriebsunterbrechung der Vorrichtung in dem SCSOA(sicherer Arbeitsbereich bei Kurzschluss)-Modus erlaubt. Bezug nehmend auf 86 kann unter der Bedingung, dass 0 < SN14a/SN- ≤ 20 ist, ein hohes Betriebsunterbrechungsvermogen erzielt werden und eine verringerte Kollektor-Emitter-Spannung VCE(sat) kann ebenfalls erzielt werden. Deshalb ist es vorzuziehen, dass die n-Typ-Verunreinigungsdiffusionsregion 14a der Bedingung 0 < SN14a/SN- ≤ 20 genugt zum Verringern der AN-Spannung, während RBSOA und SCOR sichergestellt werden.
  • Siebte Ausfuhrungsform
  • 87 ist eine Draufsicht, die das Layout der Halbleitervorrichtung gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt. 88 ist eine Querschnittsansicht entlang einer Linie LXXXVIII-LXVIII in 87. 89 ist eine Querschnittsansicht entlang einer Linie LXXXIX-LXXXIX in 87. 90 zeigt eine Verunreinigungskonzentrationsverteilung entlang einer Linie XC-XC in 88. Der mit Diagonallinien markierte Abschnitt in 87 ist eine Region, in der eine p-Typ-Verunreinigungsdiffusionsregion 41 ausgebildet ist. Obwohl lediglich eine Gatefurche 1a (durch gestrichelte Linien in der Figur dargestellt), die entlang einer Gateelektrodenverdrahtung 11a ausgebildet ist, in 87 gezeigt ist, sind tatsächlich eine Mehrzahl von Gatefurchen 1a (oder Emitterfurchen 1b) entlang jeder Gateelektrodenverdrahtung 11a ausgebildet. Bezug nehmend auf 87–90 wird sodann der Aufbau des IGBT gemäß der vorliegenden Ausfuhrungsform beschrieben.
  • Insbesondere Bezug nehmend auf 87 sind die Emitterelektroden 11 und die Gateelektrodenverdrahtungen 11a abwechselnd in der lateralen Richtung in der Figur angeordnet und erstrecken sich in der vertikalen Richtung in der Figur. Eine Gateanschlussflache 28 zum elektrischen Verbinden mit einer anderen Verdrahtung ist in dem unteren Ende der Gateelektrodenverdrahtung 11a vorgesehen, die in dem Mittelabschnitt des Chips in der Figur angeordnet ist. Weiterhin ist die Mehrzahl der Gatefurchen 1a direkt unterhalb der Gateelektrodenverdrahtung 11a in der Vertikalrichtung in der Figur und entlang der Richtung, in der sich die Gateelektrodenverdrahtung 11a erstreckt, angeordnet. Die Mehrzahl der Gatefurchen 1a, von denen jede in der Draufsicht eine Rechteckgestalt hat, ist entlang der Richtung, in der sich die kurze Seite des Rechtecks erstreckt (die Vertikalrichtung in der Figur), angeordnet. Die p-Typ-Bodyregion 2 und die n-Typ-Verunreinigungsdiffusionsregion 14 sind zwischen den Gatefurchen 1a ausgebildet, die in der Vertikalrichtung in der Figur benachbart zueinander sind. Weiterhin ist zwischen den Emitterelektroden 11, welche in der lateralen Richtung in der Figur (d. h. an dem Ende des Gategrabens 1a) benachbart zueinander sind, eine p-Typ-Verunreinigungsdiffusionsregion 41 (eine Wannenschicht) ausgebildet. Die p-Typ-Verunreinigungsdiffusionsregion 51 dehnt sich unmittelbar unterhalb der Gateelektrodenverdrahtung 11a entlang der Emitterelektrode 11 in der Vertikalrichtung in der Figur aus.
  • Insbesondere Bezug nehmend auf 88 ist zwischen der p-Typ-Bodyregion 2 und der n–-Driftschicht 1 eine n-Typ-Verunreinigungsdiffusionsregion 14 ausgebildet. Wie in 90 gezeigt ist, ist die n-Typ-Verunreinigungsdiffusionsregion 14 in der Verunreinigungskonzentration höher als die n–-Driftschicht 1. Wenn die n-Typ-Verunreinigungsdiffusionsregion 14 vorhanden ist, dann ragt zumindest die Gatefurche 1a oder die Emitterfurche 1b (z. B. 40) bezüglich der Position, an der die Verunreinigungskonzentration in der n-Typ-Verunreinigungsdiffusionsregion 14 1 × 1016 cm–3 erreicht, zu der zweiten Hauptoberflache hin hervor, was die Aufrechterhaltung einer hohen Spannungsfestigkeit (BVCES) erlaubt. Der in 88 gezeigte Aufbau ist im Wesentlichen der gleiche wie jener der Struktur D, die in 39 gezeigt ist.
  • Insbesondere Bezug nehmend auf 89 erstreckt sich die Gateelektrode 5a, welche die Gatefurche 1a ausfüllt, ebenfalls auf der ersten Hauptoberflache, welche außerhalb der Gatefurche 1a angeordnet ist, und ist an ihrem sich erstreckenden Abschnitt mit der Gateelektrodenverdrahtung 11a elektrisch verbunden. Die Barrierenmetallschicht 11 ist unter der Gateelektrodenverdrahtung 11a angeordnet und die Silizidschicht 21a ist in der Region ausgebildet, in der die Barrierenmetallschicht 10 und die Gateelektrode 5a in Kontaktmiteinander sind. Eine Passivierungsschicht 15 ist auf der Gateelektrodenverdrahtung 11a und der Emitterelektrode 11 ausgebildet. Die p-Typ-Verunreinigungsdiffusionsregion 41 erstreckt sich tiefer als die Gatefurche 1a (zu der zweiten Hauptoberflache hin).
  • Obwohl jede in 87 gezeigte Furche einer Gatefurche 1a entspricht, die mit der Gateelektrode 5a ausgefullt ist, muss zumindest eine der Furchen lediglich als eine Gatefurche dienen und die anderen Furchen konnen als Emitterfurchen dienen.
  • Bezug nehmend auf 88 ist der Abstand zwischen der Gatefurche 1a und einer weiteren dazu benachbarten Furche (Gatefurche 1a auf der rechten Seite in der Figur) als ein Rasterabstand X definiert. Weiterhin ist die Tiefe von der ersten Hauptoberflache des Halbleitersubstrats zum Boden der Gatefurche 1a, die einen Gategraben bildet, als eine Tiefe Y definiert. Der Betrag, um den die Gatefurche 1a aus der Ubergangsebene zwischen der p-Typ-Bodyregion 2 und der n-Typ-Verunreinigungsdiffusionsregion 14 (die Ubergangsebene zwischen der p-Bodyregion 2 und der n–-Driftschicht 1, wenn die n-Typ-Verunreinigungsdiffusionsregion 14 nicht ausgebildet ist) ragt, ist als ein Uberragbetrag DT definiert. Weiter Bezug nehmend auf 89 ist der Abstand (die Tiefe) von der Übergangsebene zwischen der p-Typ-Verunreinigungsdiffusionsregion 41 und der n–-Driftschicht 1 zu dem Boden der Gatefurche 1a definiert als eine Tiefe DT,Pwell.
  • Der Erfinder der vorliegenden Anmeldung hat herausgefunden, dass die Spannungsfestigkeit (Durchbruchsspannung) des IGBT verbessert werden kann durch das Ausfuhren des Grabengates in dem IGBT mit einer Grabengatestruktur unter den folgenden Bedingungen verbessert werden kann.
  • 91 ist ein Diagramm, das die Beziehung zwischen Y/X und BVCES gemäß der siebten Ausführungsform der vorliegenden Erfindung zeigt. Wenn, Bezug nehmend auf 91, die Tiefe Y ausgehend von der ersten Hauptoberflache des Halbleitersubstrats zu dem Boden der Gatefurche 1a, die einen Gategraben ausbildet, größer ist als der Abstand zwischen der Gatefurche 1a und einer weiteren dazu benachbarten Furche (d. h. unter der Bedingung 1,0 ≤ Y/X), dann kann eine hohe Durchbruchsspannung BVCES erzielt werden.
  • 92 ist ein Diagramm, das die Beziehung zwischen DT und BVCES und die Beziehung zwischen DT und EP/CS oder EP/N- gemaß der siebten Ausführungsform der vorliegenden Erfindung zeigt. In diesem Fall stellt EP/CS eine elektrische Feldstarke in der Ubergangsebene zwischen der p-Typ-Bodyregion 2 und der n-Typ-Verunreinigungsdiffusionsregion 14 dar. EP/N- stellt eine elektrische Feldstärke in der Ubergangsebene zwischen der p-Typ-Bodyregion 2 und der n–-Driftschicht 1 in dem Fall dar, in dem die n-Typ-Verunreinigungsdiffusionsregion 14 nicht ausgebildet ist. Bezug nehmend auf 92 ist in dem Fall, in dem der Uberragbetrag DT der Gatefurche 1a ausgehend von der Ubergangsebene zwischen der p-Typ-Bodyregion 2 und der n-Typ-Verunreinigungsdiffusionsregion 14 gleich 1,0 μm ≤ DT ist, die elektrische Feldstarke EP/CS oder EP/N- verringert und die Durchbruchsspannung BVCES ist erhöht.
  • 93 ist ein Diagramm, das die Beziehung von DT,Pwell zu BVCES und ΔBVCES gemäß der siebten Ausführungsform der vorliegenden Erfindung zeigt. In diesem Falls stellt ΔBVCES einen Wert dar, der erhalten wird durch Subtrahieren von BVCES in dem Fall, in dem das Gatepotential auf –20 V gesetzt ist, von BVCES in dem Fall, in dem das Gatepotential auf 0 V (gleich dem Emitterpotential) gesetzt ist. Wenn, Bezug nehmend auf 93 die Tiefe DT,Pwell von der Bodenflache der Gatefurche 1a zu der Bodenflache der p-Typ-Verunreinigungsdiffusionsregion 41 (Übergangsebene zwischen der p-Typ-Verunreinigungsdiffusionsregion 41 und der n–-Driftschicht 1) gleich DT,Pwell ≤ 1,0 μm ist, dann ist die Durchbruchsspannung BVCES erhöht und der Durchbruchsspannungsschwankungsbetrag ΔBVCES ist ebenfalls auf niedrige Werte herabgedrückt.
  • Wie oben beschrieben, kann die Spannungsfestigkeit des IGBT verbessert werden durch Herstellen der Gatefurche 1a und der Emitterfurche 1b dergestalt, dass die Bedingung 1,0 ≤ Y/X, 1,0 μm ≤ DT oder 0 < DT,Pwell ≤ 1,0 μm erfüllt ist.
  • Obwohl in 88 der Aufbau beschrieben wurde, bei dem die n-Typ-Verunreinigungsdiffusionsregion 14 vollstandig zwischen Gatefurchen 1a ausgebildet ist, kann die n-Typ-Verunreinigungsdiffusionsregion 14 lediglich in einem Abschnitt zwischen einer Mehrzahl von Furchen ausgebildet sein, wie in 95 und 96 gezeigt, die unten erlautert werden.
  • 94 und 95 sind jeweils schematische Querschnittsansichten, die jede Art des Aufbaus des Grabengate-IGBT gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigen. In dem in 94 gezeigten Aufbau ist die n-Typ-Verunreinigungsdiffusionsregion 14 lediglich um den Gategraben herum ausgebildet. Die n-Typ-Verunreinigungsdiffusionsregion 14 ist so ausgebildet, dass sie in Kontakt zu der Gatefurche 1a, jedoch nicht zu der Emitterfurche 1b gebracht wird. Im Gegensatz dazu ist in dem in 95 gezeigten Aufbau die n-Typ-Verunreinigungsdiffusionsregion 14 lediglich um den Emittergraben herum ausgebildet. Die n-Typ-Verunreinigungsdiffusionsregion 14 ist so ausgebildet, dass sie in Kontakt mit jeder der beiden Emitterfurchen 1b aber nicht in Kontakt mit der Gatefurche 1a gebracht wird.
  • Es soll erwahnt werden, dass, da die anderen Aufbauten als jene, die oben beschrieben wurden, nahezu gleich dem Aufbau der in 40 gezeigten Struktur E sind, die gleichen Komponenten durch die gleichen Bezugszeichen bezeichnet sind und eine Beschreibung derselben nicht wiederholt wird.
  • Der Erfinder der vorliegenden Anmeldung hat herausgefunden, dass die Kollektor-Emitterspannung verringert werden kann und die Durchbruchsenergie verbessert werden kann durch Einstellen der Weite der n-Typ-Verunreinigungsdiffusionsregion 14 und des Abstands von der Emitterfurche 1b.
  • 95 ist ein Diagramm, das die Beziehungen von WCS und XCS zu VCE und ESC zeigt. In diesem Fall stellt WCS eine Breite der n-Typ-Verunreinigungsdiffusionsregion 14 in der Region dar, die in der Draufsicht um die Emitterfurche 1b herum vorhanden ist, und XCS stellt einen Abstand von der Emitterfurche 1b zu dem Ende der n-Typ Verunreinigungsdiffusionsregion 14 dar. Wenn, Bezug nehmend auf 96, für die Breite WCS der n-Typ-Verunreinigungsdiffusionsregion 14 gleich 6 μm ≤ WCS ≤ 9 μm gilt oder fur den Abstand XCS von der Emitterfurche 1b zu dem Ende der n-Typ-Verunreinigungsdiffusionsregion 14 gleich 0,5 μm ≤ XCS ≤ 2 μm gilt, dann ist die Kollektor-Emitter-Spannung VCE erniedrigt und eine während eines starken Kurschlusses erhaltene Durchbruchsenergie ESC wird erzielt.
  • 97 ist ein Diagramm, das das ebene Layout der n-Typ-Emitterregion 3 und der p+-Verunreinigungsdiffusionsregion 6 in der Halbleiterregion gemaß der siebten Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 97 erstrecken sich die Gateelektrode 5a und die Emitterleitungsschicht 5b jeweils in der vertikalen Richtung in der Figur, und die n-Typ-Emitterregion 3 ist zwischen der Gateelektrode 5a und der Emitterleitungsschicht 5b und zwischen den Emitterleitungsschichten 5b ausgebildet. Die n-Typ-Emitterregion 3 erstreckt sich in der vertikalen Richtung in der Figur und die p+-Verunreinigungsdiffusionsregionen 6 sind in regelmaßigen Intervallen in der Region angeordnet, die zwischen den n-Typ-Emitterregionen 3 liegt. Wie in 98 gezeigt, können weiterhin die n-Typ-Emitterregion 3 und die p+-Verunreinigungsdiffusionsregion 6 abwechselnd in der Richtung ausgebildet sein, in der sich die Gateelektrode 5a oder die Emitterleitungsschicht 5b erstrecken (in der vertikalen Richtung in der Figur).
  • Wie in 97 und 98 gezeigt, ist die Breite der n-typ-Emitterregion 3 entlang der Richtung, in der sich die Gateelektrode 5a erstreckt, als WSO definiert und die Breite der P+-Verunreinigungsdiffusion 6 entlang der Richtung, in der sich die Gateelektrode 5a erstreckt, ist als WPC definiert. Der Erfinder der vorliegenden Anmeldung hat herausgefunden, dass die Kollektor-Emitter-Spannung erniedrigt werden kann und die Durchbruchsenergie verbessert werden kann durch Beeinflussen der Beziehung zwischen WSO und WPC.
  • 99 ist ein Diagramm, das die Beziehung von α zu VCE(sat) und ESC gemaß der siebten Ausfuhrungsform der vorliegenden Erfindung zeigt. In diesem Fall stellt α(%) einen Wert dar, der definiert ist durch den Ausdruck α = (WSO/WSO + WPC) × 100. Wenn, Bezug nehmend auf 99, α in dem Bereich 8,0% ≤ α ≤ 20,0% liegt, dann werden eine niedrige Kollektor-Emitterspannung VCE(sat) und eine hohe Durchbruchsenergie ESC erzielt.
  • Achte Ausführungsform
  • 100 ist ein Diagramm, das in schematischer Weise das ebene Layout der Gateanschlussfläche gemaß der achten Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 100 wird bei der vorliegenden Ausführungsform ein Teil des Strompfades der Gateelektrodenverdrahtung 11a (87) durch einen Widerstandskorper 28a mit einem lokal hohen Widerstand ausgebildet. In 100 ist ein Teil der Gateanschlussfläche 28 zum elektrischen Verbinden der Verdrahtung (Oberflachengateverdrahtung) und der Gateelektrodenverdrahtung 11a durch Widerstandskörper 28a ausgebildet. Jeder der Widerstandskörper 28a ragt durch die Öffnung, die in dem Mittelabschnitt der Gateanschlussfläche 28 vorgesehen ist, so hervor, dass sie einander gegenuber liegen. Der Widerstandskorper 28a kann die gleiche Struktur wie die Gateelektrode 5a aufweisen, wie beispielsweise in 1 oder 75 gezeigt ist.
  • Die 101 und 102 sind jeweils Diagramme zum Veranschaulichen des Oszillationsphanomens der Gatespannung. Gemaß dem MOS-Transistor und dem IGBT mit einer Grabengatestruktur verursacht einen Anstieg in der Schaltgeschwindigkeit ein Oszillieren der Kollektor-Emitter-Spannung VCE während der Schwankung eines Stroms Ic, wie in 101 gezeigt. Dies wird verursacht durch die Tatsache, dass eine LCR-Schaltungskonstante erhalten wird, welche eine Oszillation der Vorrichtung verursacht. Folglich wird der Widerstandskorper 28a angeordnet zum Erzielen einer LCR-Schaltungskonstante, welche kaum eine Oszillation der Vorrichtung bewirkt. Folglich kann das Oszillationsphanomen einer Gatespannung Vge unterdruckt werden, wie in 102 gezeigt.
  • Neunte Ausfuhrungsform
  • Zum Verbessern der VCE(sat)-EOFF-Eigenschaften bei dem IGBT ist es wirkungsvoll, eine Dicke der n–-Driftschicht 1 zu verringern. Eine Verringerung in der Dicke der n–-Driftschcht 1 macht es jedoch schwierig, eine hohe Spannungsfestigkeit zu implementieren. Somit schenkt der Erfinder der vorliegenden Anmeldung der Beziehung zwischen der elektrischen Feldstarke EP/CS in der Ubergangsebene zwischen der p-Typ-Bodyregion 2 und der n-Typ-Verunreinigungsdiffusionsregion 14 (elektrische Feldstärke EP/N- in der Ubergangsebene zwischen der p-Typ-Bodyregion 2 und der n–-Driftschicht 1, wenn die n-Typ-Verunreinigungsdiffusionsregion 14 nicht ausgebildet ist) und der elektrischen Feldstarke EN/N- in der Ubergangsebene zwischen der n-Typ-Pufferregion 7 und der n–-Driftschicht 1 Beachtung, um dabei herauszufinden, dass die Spannungsfestigkeit des IGBT verbessert werden kann.
  • 103 ist ein Diagramm, das in schematischer Weise die elektrische Feldstarkenverteilung entlang einer Linie XIX-XIX in 1 gemaß der neunten Ausfuhrungsform der vorliegenden Erfindung zeigt, wenn eine Vorspannung in Sperrrichtung geringfugig niedriger ist als die Durchbruchsspannung des Hauptubergangs in dem IGBT. 104 ist ein Diagramm, das die Beziehung zwischen der elektrischen Feldstarke und der Durchbruchsspannung in der Ubergangsebene gemaß der neunten Ausfuhrungsform der vorliegenden Erfindung zeigt.
  • Wenn, Bezug nehmend auf 103, eine Vorspannung in Sperrrichtung anliegt, die geringfugig niedriger ist als die Durchbruchsspannung an dem Hauptübergang des IGBT, dann nimmt das in dem Halbleiter erhaltene elektrische Feld schnell in der Region von der ersten Hauptoberfläche des Halbleitersubstrates zu der Ubergangsebene zwischen der p-Typ-Bodyregion 2 und der n–-Driftschicht 1 zu und danach allmahlich innerhalb der n–-Driftschicht 1 ab, woraufhin ein rascher Abfall in der n–-Driftschicht 1 und der n-Typ-Pufferschicht 7 folgt. Weiterhin erreicht das elektrische Feld in der p-Typ-Bodyregion 2 und der n-Typ-Pufferregion 7 den Wert 0. Bezug nehmend auf 104 wird eine hohe Durchbruchsspannung BVCES erzielt, wenn die elektrische Feldstärke EP/N- in der Ubergangsebene zwischen der n–-Driftschicht 1 und der p-Typ-Bodyregion 2 gleich 0 < EP/N- ≤ 3,0 × 1015 (V/cm) ist. Weiterhin wird eine hohe Durchbruchsspannung BVCES erzielt, wenn die elektrische Feldstarke EN/N- in der Ubergangsebene zwischen der n-Typ-Pufferregion 7 und der n–-Driftschicht 1 gleich 2,0 × 1014 ≤ EN/N- (V/cm) ist. Es ist vorzuziehen, dass EN/N- nicht großer als EP/N- ist.
  • Es sollte erwähnt werden, dass die Struktur oder der Wertebereich, die in jeder der ersten bis achten Ausfuhrungsformen beschrieben wurden, in zweckmäßiger Weise miteinander kombiniert werden können.
  • Es sollte verstanden werden, dass die hier offenbarten Ausfuhrungsformen erläuternd sind und in jeder Hinsicht nicht einschränkend sind. Der Umfang der vorliegenden Erfindung wird eher durch die Begriffe der Anspruche definiert als durch die obige Beschreibung und es ist beabsichtigt, jede Abwandlung und Abanderung innerhalb des Umfangs und der Bedeutung, die aquivalent zu den Begriffen der Ansprüche sind, einzuschließen:
  • INDUSTRIELLE ANWENDBARKEIT
  • Die vorliegende Erfindung ist geeignet als eine Halbleitervorrichtung mit hoher Spannungsfestigkeit, die für den Parallelbetrieb geeignet ist, und insbesondere als eine Halbleitervorrichtung mit einem IGBT.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2004-247593 [0009, 0010]
    • JP 2006-49933 [0010]
    • JP 2002-359373 [0010, 0010]
    • JP 09-260662 [0010, 0010]
    • US 6815767 [0010, 0010]
    • US 6953968 [0010, 0010]
    • US 6781199 [0010, 0010]
    • JP 2006-049933 [0010]
    • US 6040599 [0198]

Claims (75)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, die einander gegenuberliegen; und einem Element mit einer Gateelektrode (5a), die auf einer Seite der ersten Hauptoberfläche ausgebildet ist, eine erste Elektrode (11), die auf der Seite der ersten Hauptoberfläche ausgebildet ist, und eine zweite Elektrode (12), die in Kontakt mit der zweiten Hauptoberflache ausgebildet ist, wobei das Element ein elektrisches Feld in einem Kanal durch eine an der Gateelektrode anliegende Spannung erzeugt und einen Strom zwischen der ersten Elektrode und der zweiten Elektrode durch das elektrische Feld in dem Kanal steuert, und eine Spitzendichte in einer Grenzflache zwischen dem Halbleitersubstrat und der zweiten Elektrode nicht kleiner als 0 und nicht größer als 3 × 108 Einheiten/cm2 ist.
  2. Die Halbleitervorrichtung nach Anspruch 1, wobei in der Grenzflache zwischen dem Halbleitersubstrat und der zweiten Elektrode (12) keine Spitze vorhanden ist.
  3. Die Halbleitervorrichtung nach Anspruch 1, wobei die zweite Elektrode (12) eine Schichtdicke von nicht weniger als 200 nm und nicht mehr als 10.000 nm aufweist.
  4. Halbleitervorrichtung nach Anspruch 1, bei der die zweite Elektrode aus einem Material besteht, das zumindest eines oder mehrere beinhaltet, die aus der Gruppe ausgewahlt sind, welche aus Al, AlSi, Ti und Metall enthaltendem Silizid-Al besteht.
  5. Die Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend eine Kollektorregion, die auf der zweiten Hauptoberfläche ausgebildet ist, wobei die Kollektorregion eine Kollektordiffusionsschicht (8) eines ersten Leitungstyps in Kontakt zu der zweiten Elektrode (12) beinhaltet sowie eine Pufferdiffusionsschicht (7) eines zweiten Leitungstyps, die naher zu der ersten Hauptoberfläche hin ausgebildet ist als die Kollektordiffusionsschicht.
  6. Die Halbleitervorrichtung nach Anspruch 5, bei der eine Verunreinigungskonzentration (CS,P) der Kollektordiffusionsschicht in einer Grenzflache zwischen der zweiten Elektrode (12) und der Kollektordiffusionsschicht (8) nicht geringer als 5,0 × 1015 cm–3 und nicht großer als 1,0 × 1022 cm–3 ist.
  7. Die Halbleitervorrichtung nach Anspruch 5, bei der ein Maximalwert (CP,P) eine Verunreinigungskonzentration der Kollektordiffusionsschicht (8) nicht geringer als 1,0 × 1016 cm–3 und nicht größer als 1,0 × 1022 cm–3 ist.
  8. Die Halbleitervorrichtung nach Anspruch 5, bei der eine Tiefe (DP) von der zweiten Hauptoberfläche zu einer Übergangsebene zwischen der Kollektordiffusionsschicht (8) und der Pufferdiffusionsschicht (7) großer als 0 und nicht großer als 1,0 μm ist.
  9. Die Halbleitervorrichtung nach Anspruch 5, bei der die Kollektorregion weiterhin eine Driftdiffusionsschicht (1) des zweiten Leitungstyps beinhaltet und die Driftdiffusionsschicht in der Verunreinigungskonzentration niedriger ist als die Pufferdiffusionsschicht (7) und angrenzend an die Pufferdiffusionsschicht und naher zu der ersten Hauptoberfläche hin als die Pufferdiffusionsschicht ausgebildet ist, und eine Tiefe (DN-) von der zweiten Hauptoberflache zu einer Ubergangsebene zwischen der Pufferdiffusionsschicht (7) und der Driftdiffusionsschicht (1) nicht geringer als 0,4 μm und nicht größer als 50 μm ist.
  10. Die Halbleitervorrichtung nach Anspruch 5, bei der eine Ladungstragerlebensdauer (τN) in der Pufferdiffusionsschicht (7) geringer als eine Ladungstragerlebensdauer (τP) in der Kollektordiffusionsschicht (8) ist.
  11. Die Halbleitervorrichtung nach Anspruch 5, bei der die Kollektorregion weiterhin eine Driftdiffusionsschicht (1) des zweiten Leitungstyps aufweist und die Driftdiffusionsschicht niedriger, in der Verunreinigungskonzentration ist als die Pufferdiffusionsschicht (7) und angrenzend an die Pufferdiffusionsschicht und näher zu der ersten Hauptoberfläche hin als die Pufferdiffusionsschicht ausgebildet ist, und eine Ladungstragerlebensdauer (τx) in einem Bereich einer Tiefe von nicht weniger als 0,50 μm und nicht mehr als 60,0 μm ausgehend von der zweiten Hauptoberfläche geringer ist als eine Ladungstragerlebensdauer (τN-) in der Driftdiffusionsschicht (1).
  12. Die Halbleitervorrichtung nach Anspruch 5, bei der die Kollektordiffusionsschicht (8) eine niedrigere Aktivierungsrate aufweist als die Pufferdiffusionsschicht (7).
  13. Die Halbleitervorrichtung nach Anspruch 5, bei der eine Aktivierungsrate in der Kollektordiffusionsschicht (8) größer als 0 und nicht größer als 90% ist.
  14. Die Halbleitervorrichtung nach Anspruch 5, bei der eine Tiefe (DP,N) von der zweiten Hauptoberfläche zu einer Position, an der eine Verunreinigungskonzentration der Pufferdiffusionsschicht (7) einen Maximalwert erreicht, nicht geringer als 0,40 μm und nicht größer als 50 μm ist.
  15. Die Halbleitervorrichtung nach Anspruch 5, bei der ein Verhaltnis (CP,P/CP,N) eines Maximalwerts (CP,P) einer Verunreinigungskonzentration in der Kollektordiffusionsschicht (8) zu einem Maximalwert (CP,N) einer Verunreinigungskonzentration in der Pufferdiffusionsschicht (7) nicht niedriger als 1,0 und nicht großer als 1,0 × 103 ist.
  16. Die Halbleitervorrichtung nach Anspruch 5, bei der die Kollektorregion weiterhin eine Driftdiffusionsschicht (1) des zweiten Leitungstyps enthalt und die Driftdiffusionsschicht eine niedrigere Verunreinigungskonzentration aufweist als die Pufferdiffusionsschicht (7) und angrenzend an die Pufferdiffusionsschicht und naher zu der ersten Hauptoberflache zu als die Pufferdiffusionsschicht ausgebildet ist, und ein Verhaltnis (SN/SN-) der Anzahl der Atome pro Flacheneinheit der Verunreinigungen, die die Pufferdiffusionsschicht (SN) bilden, zu der Anzahl der Atome pro Flacheneinheit der Verunreinigungen, die die Driftdiffusionsschicht (SN-) bilden, nicht niedriger als 0,05 und nicht größer als 100 ist.
  17. Die Halbleitervorrichtung nach Anspruch 5, bei der die Kollektorregion weiterhin eine Zwischenschicht (7a) des zweiten Leitungstyps enthalt und die Zwischenschicht eine niedrigere Verunreinigungskonzentration als die Pufferdiffusionsschicht (7) aufweist und angrenzend an die Pufferdiffusionsschicht ausgebildet ist, und ein Verhältnis der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die Zwischenschicht bilden (SN*) zu der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die Pufferdiffusionsschicht bilden (SN), größer als 0 und nicht großer als 0,50 ist.
  18. Die Halbleitervorrichtung nach Anspruch 1, bei der die zweite Hauptoberfläche einen Mittenrauwert (Ra) aufweist, der größer als 0 und nicht größer als 200 nm ist.
  19. Die Halbleitervorrichtung nach Anspruch 1, bei der die zweite Hauptoberflache eine Maximalhöhe (Rmax) aufweist, die großer als 0 und nicht großer als 2.000 nm ist.
  20. Die Halbleitervorrichtung nach Anspruch 1, bei der eine Gatefurche (1a) in der ersten Hauptoberflache des Halbleitersubstrates ausgebildet ist und die Gatefurche (1a) mit der Gateelektrode (5a) gefüllt ist.
  21. Die Halbleitervorrichtung nach Anspruch 20, bei der eine Mehrzahl von Furchen (1a, 1b) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist und die Gatefurche (1a) zumindest eine der Mehrzahl der Furchen ist, und ein Verhaltnis (Y/X) einer Tiefe (Y) von der ersten Hauptoberflache zu einem Boden der Gatefurche zu einem Abstand (X) zwischen der Gatefurche und einer weiteren Furche (1a, 1b) benachbart dazu nicht geringer als 1,0 ist.
  22. Die Halbleitervorrichtung nach Anspruch 2, bei der eine Mehrzahl der Furchen (1a, 1b) in der ersten Hauptoberflache des Halbleitersubstrats ausgebildet ist, wobei die Mehrzahl der Furchen in der Draufsicht in einer Richtung angeordnet ist und die Gatefurche (1a) zumindest eine der Mehrzahl der Furchen ist, wobei die Halbleitervorrichtung weiterhin eine Wannenschicht (41) eines ersten Leitungstyps aufweist, die auf der ersten Hauptoberfläche benachbart zu jeder der Mehrzahl der Furchen ausgebildet ist, sich in der in der Draufsicht einen Richtung erstreckt und tiefer ausgebildet ist als jede der Mehrzahl der Furchen, und eine Tiefe (DT,Pwell) von einer Bodenflache der Gatefurche zu einem Boden der Wannenschicht größer als 0 und nicht größer als 1,0 μm ist.
  23. Die Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend: eine Kollektorregion, die an der zweiten Hauptoberfläche ausgebildet ist, wobei die Kollektorregion eine Kollektordiffusionsschicht (8) eines ersten Leitungstyps in Kontakt zu der zweiten Elektrode, eine Pufferdiffusionsschicht (7) eines zweiten Leitungstyps, die naher zu der ersten Hauptoberflache hin ausgebildet ist als die Kollektordiffusionsschicht, und eine Driftdiffusionsschicht (1) des zweiten Leitungstyps beinhaltet und die Driftdiffusionsschicht eine niedrigere Verunreinigungskonzentration aufweist als die Pufferdiffusionsschicht und angrenzend an die Pufferdiffusionsschicht und naher zu der ersten Hauptoberfläche hin als die Pufferdiffusionsschicht ausgebildet ist, eine Body-Diffusionsschicht (2) des ersten Leitungstyps, die als der Kanal dient, und eine vergrabene Diffusionsschicht (14, 14a) des zweiten Leitungstyps, die zwischen der Bodydiffusionsschicht und der Driftdiffusionsschicht (1) ausgebildet ist.
  24. Die Halbleitervorrichtung nach Anspruch 23, bei der eine Furche (1a, 1b) in der ersten Hauptoberflache des Halbleitersubstrats ausgebildet ist und die Furche bezuglich einer Position, an der die Verunreinigungskonzentration in der vergrabenen Diffusionsschicht (14) 1 × 1016 cm–3 beträgt, zu der zweiten Hauptoberflache hin hervorragt.
  25. Die Halbleitervorrichtung nach Anspruch 23, bei der eine Gatefurche (1a) und eine Emitterfurche (1b) in der ersten Hauptoberflache des Halbleitersubstrats ausgebildet sind, wobei die Gatefurche (1a) mit der Gateelektrode (5a) ausgefüllt ist und die Emitterfurche (1b) mit einer leitenden Schicht (5b) mit dem Emitterpotential gefullt ist, und die vergrabene Diffusionsschicht (14) so ausgebildet ist, dass sie in Kontakt zu der Emitterfurche, aber nicht zu der Gatefurche, gebracht ist.
  26. Die Halbleitervorrichtung nach Anspruch 25, bei der die vergrabene Diffusionsschicht (14) eine Breite (WCS) von nicht weniger als 6,0 μm und nicht mehr als 9 μm gesehen in der Draufsicht in einer Region aufweist, die um die Emitterfurche (1b) herum vorhanden ist.
  27. Die Halbleitervorrichtung nach Anspruch 25, bei der ein Abstand (XCS) von der Emitterfurche (1b) zu einem Ende der vergrabenen Diffusionsschicht (14) nicht geringer als 0,5 μm und nicht großer als 2 μm ist.
  28. Die Halbleitervorrichtung nach Anspruch 23, bei der eine Gatefurche (1a) und eine Emitterfurche (1b) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet sind, wobei die Gatefurche (1a) mit der Gateelektrode (5a) gefüllt ist und die Emitterfurche (1b) mit einer leitenden Schicht (5b) mit dem Emitterpotential gefullt ist, und die vergrabene Diffusionsschicht (14) so ausgebildet ist, dass sie in Kontakt mit der Gatefurche aber nicht in Kontakt mit der Emitterfurche gebracht ist.
  29. Die Halbleitervorrichtung nach Anspruch 23, bei der eine Mehrzahl von Furchen (1a, 1b) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist und die Mehrzahl von Furchen in der Draufsicht betrachtet in einer Richtung angeordnet ist und die vergrabene Diffusionsschicht (14) lediglich in einer Region ausgebildet ist, die in der Draufsicht betrachtet zwischen die Furchen gefugt ist.
  30. Die Halbleitervorrichtung nach Anspruch 23, weiterhin aufweisend eine Wannenschicht (41) des ersten Leitungstyps, die an der ersten Hauptoberfläche angrenzend an die Mehrzahl von Furchen in einer Richtung, in der die Mehrzahl von Furchen angeordnet ist, ausgebildet ist, und sich in der Draufsicht betrachtet einen Richtung erstreckt und tiefer ausgebildet ist als jede der Mehrzahl der Furchen (1a, 1b), wobei die Wannenschicht tiefer ausgebildet ist als die vergrabene Diffusionsschicht (14).
  31. Die Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend: eine erste Emitterdiffusionsschicht (6) eines ersten Leitungstyps, die an der ersten Hauptoberflache und in Kontakt zu der ersten Elektrode (11) ausgebildet ist, und eine zweite Emitterdiffusionsschicht (3) eines zweiten Leitungstyps, die an der ersten Hauptoberfläche und in Kontakt zu der ersten Elektrode und der ersten Emitterdiffusionsschicht ausgebildet ist, wobei ein Verhaltnis (WPC/WSO + WPC) einer Breite (WPC) der ersten Emitterdiffusionsschicht entlang einer Richtung, in der sich die Gateelektrode (5a) erstreckt, zu einer Summe aus der Breite (WPC) der ersten Emitterdiffusionsschicht und einer Breite (WSO) der zweiten Emitterdiffusionsschicht entlang der Richtung, in der sich die Gateelektrode erstreckt, nicht kleiner als 0,08 und nicht großer als 0,20 ist.
  32. Die Halbleitervorrichtung nach Anspruch 1, bei der ein elektrisches Signal zu der Gateelektrode (5a) uber einen Widerstandskorper (28a) mit einem lokal hohen elektrischen Widerstandswert ubertragen wird.
  33. Die Halbleitervorrichtung nach Anspruch 32, bei der der Widerstandskorper (28a) identisch im Aufbau zu der Gateelektrode (5a) ist.
  34. Die Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend: eine Kollektorregion (1, 7, 8, 14), die an der zweiten Hauptoberfläche ausgebildet ist, und eine Body-Diffusionsschicht (2) eines ersten Leitungstyps, die in Kontakt zu der Kollektorregion ist, und als der Kanal dient, wobei die Kollektorregion eine Driftdiffusionsschicht (1) eines zweiten Leitungstyps beinhaltet und eine elektrische Feldstärke (EP/N-) in einer Übergangsebene zwischen der Driftdiffusionsschicht und der Body-Diffusionsschicht, die erhalten wird, wenn eine Sperrspannung an das Element angelegt wird, großer als 0 und nicht größer als 3,0 × 105 V/cm ist
  35. Die Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend: eine Kollektorregion (1, 7, 8, 14), die an der zweiten Hauptoberflache ausgebildet ist, und eine Body-Diffusionsschicht (2) eines ersten Leitungstyps, die in Kontakt zu der Kollektorregion ist und als der Kanal dient, wobei die Kollektorregion eine Kollektordiffusionsschicht (8) des ersten Leitungstyps in Kontakt zu der zweiten Elektrode (12), eine Pufferdiffusionsschicht (7) eines zweiten Leitungstyps, die naher zu der ersten Hauptoberfläche hin als die Kollektordiffusionsschicht ausgebildet ist, und eine Driftdiffusionsschicht (1) des zweiten Zeitungstyps beinhaltet und die Driftdiffusionsschicht eine niedrigere Verunreinigungskonzentration aufweist als die Pufferdiffusionsschicht und angrenzend an die Pufferdiffusionsschicht und naher zu der ersten Hauptoberfläche hin als die Pufferdiffusionsschicht ausgebildet ist, und eine elektrische Feldstärke (EN/N-) in einer Übergangsebene zwischen der Pufferdiffusionsschicht und der Driftdiffusionsschicht, die erhalten wird, wenn eine Sperrspannung an das Element angelegt wird, nicht kleiner als 2,0 × 104 V/cm ist und nicht größer als eine elektrische Feldstarke (EP/N-) in einer Ubergangsebene zwischen der Driftdiffusionsschicht und der Body-Diffusionsschicht ist.
  36. Die Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend eine Body-Diffusionsschicht (2) eines ersten Leitungstyps, die als der Kanal dient, wobei eine Gatefurche (1a) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist und die Gatefurche (1a) mit der Gateelektrode (5a) ausgefüllt ist, und ein Uberragbetrag (DT) der Gatefurche ausgehend von einem Boden der Body-Diffusionsschicht nicht geringer als 1,0 μm ist und nicht größer als eine Tiefe ist, welche die zweite Hauptoberfläche erreicht.
  37. Die Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend: eine Body-Diffusionsschicht (2) eines ersten Leitungstyps, die als der Kanal dient, und eine vergrabene Diffusionsschicht (14a) eines zweiten Leitungstyps, die in der Draufsicht betrachtet angrenzend an eine Seitenflache der Body-Diffusionsschicht ausgebildet ist.
  38. Die Halbleitervorrichtung nach Anspruch 37, weiterhin aufweisend eine Kollektorregion, die an der zweiten Hauptoberflache ausgebildet ist, wobei die Kollektorregion eine Driftdiffusionsschicht (1) des ersten Leitungstyps angrenzend an die vergrabene Diffusionsschicht und die Body-Diffusionsschicht enthalt, und ein Verhaltnis (SN14a/SN-) der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die vergrabene Diffusionsschicht bilden (SN14a), zu der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die Driftdiffusionsschicht bilden (SN-) nicht kleiner als 0 und nicht größer als 20 ist.
  39. Halbleitervorrichtung mit: einem Halbleitersubstrat mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche, die einander gegenüberliegen, einem Element mit einer Gateelektrode (5a), die auf einer Seite der ersten Hauptoberflache ausgebildet ist, einer ersten Elektrode (11), die an der Seite der ersten Hauptoberflache ausgebildet ist, und einer zweiten Elektrode (12), die in Kontakt zu der zweiten Hauptoberfläche ausgebildet ist, wobei das Element ein elektrische Feld in einem Kanal durch eine an der Gateelektrode angelegte Spannung erzeugt und einen Strom zwischen der ersten Elektrode und der zweiten Elektrode durch das elektrische Feld in dem Kanal steuert, und einer Kollektorregion, die an der zweiten Hauptoberfläche ausgebildet ist, wobei die Kollektorregion eine Kollektordiffusionsschicht (8) eines ersten Leitungstyps in Kontakt zu der zweiten Elektrode (12) beinhaltet, eine Pufferdiffusionsschicht (7) eines zweiten Leitungstyps, die näher zu der ersten Hauptoberflache hin ausgebildet ist als die Kollektordiffusionsschicht, und eine Driftdiffusionsschicht des zweiten Leitungstyps, und die Driftdiffusionsschicht eine niedrigere Verunreinigungskonzentration aufweist als die Pufferdiffusionsschicht und angrenzend an die Pufferdiffusionsschicht und näher zu der ersten Hauptoberflache hin als die Pufferdiffusionsschicht ausgebildet ist, wobei ein Verhältnis der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die Pufferdiffusionsschicht bilden, zu der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die Driftdiffusionsschicht bilden, nicht niedriger als 0,05 und nicht größer als 100 ist.
  40. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Spitzendichte in einer Grenzflache zwischen dem Halbleitersubstrat und der zweiten Elektrode nicht geringer als 0 und nicht größer als 3 × 108 Einheiten/cm2 ist.
  41. Die Halbleitervorrichtung nach Anspruch 40, bei der keine Spitze in der Grenzfläche zwischen dem Halbleitersubstrat und der zweiten Elektrode (12) vorhanden ist.
  42. Die Halbleitervorrichtung nach Anspruch 39, bei der die zweite Elektrode (12) eine Schichtdicke von nicht weniger als 200 nm und nicht mehr als 10.000 nm aufweist.
  43. Die Halbleitervorrichtung nach Anspruch 39, bei der die zweite Elektrode (12) aus einem Material besteht, das zumindest eines oder mehrere Mitglieder enthalt, die aus der Gruppe bestehend aus Al, AlSi, Ti und Silizid enthaltendes Metall ausgewahlt ist.
  44. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Verunreinigungskonzentration (CS,P) der Kollektordiffusionsschicht in einer Grenzfläche zwischen der zweiten Elektrode (12) und der Kollektordiffusionsschicht (8) nicht niedriger als 5,0 × 1015 cm–3 und nicht größer als 1,0 × 1021 cm–3 ist.
  45. Die Halbleitervorrichtung nach Anspruch 39, bei der ein Maximalwert (CP,P) der Verunreinigungskonzentration der Kollektordiffusionsschicht (8) nicht geringer als 1,0 × 1016 cm–3 und nicht großer als 1,0 × 1021 cm–3 ist.
  46. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Tiefe (DP) von der zweiten Hauptoberflache zu einer Übergangsebene zwischen der Kollektordiffusionsschicht (8) und der Pufferdiffusionsschicht (7) größer als 0 ist und nicht größer als 1,0 μm ist.
  47. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Tiefe (DN-) von zweiten Hauptoberfläche zu einer Ubergangsebene zwischen der Pufferdiffusionsschicht (7) und der Driftdiffusionsschicht (1) großer als 0,4 μm und nicht großer als 50 μm ist.
  48. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Ladungsträgerlebensdauer (τM) in der Pufferdiffusionsschicht (7) geringer ist als eine Ladungstragerlebensdauer (τP) in der Kollektordiffusionsschicht (8).
  49. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Ladungstragerlebensdauer (τx) in einem Bereich einer Tiefe von nicht weniger als 0,50 μm und nicht mehr als 60,0 μm ausgehend von der zweiten Hauptoberfläche geringer ist als eine Ladungstragerlebensdauer (τN-) in der Driftdiffusionsschicht (1).
  50. Die Halbleitervorrichtung nach Anspruch 39, bei der die Kollektordiffusionsschicht (8) eine niedrigere Aktivierungsrate aufweist als die Pufferdiffusionsschicht (7).
  51. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Aktivierungsrate in der Kollektordiffusionsschicht (8) großer als 0 ist und nicht großer als 90% ist.
  52. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Tiefe (DP,N) von der zweiten Hauptoberfläche zu einer Position, an der die Verunreinigungskonzentration der Pufferdiffusionsschicht (7) einen Maximalwert erreicht, nicht geringer als 0,40 μm und nicht großer als 50 μm ist.
  53. Die Halbleitervorrichtung nach Anspruch 39, bei der ein Verhaltnis (CP,P/CP,N) eines Maximalwerts (CP,P) der Verunreinigungskonzentration in der Kollektordiffusionsschicht (8) zu einem Maximalwert (CP,N) der Verunreinigungskonzentration in der Pufferdiffusionsschicht (7) nicht geringer als 1,0 und nicht größer als 1,0 × 103 ist.
  54. Die Halbleitervorrichtung nach Anspruch 39, bei der das Verhältnis (SN/SN-) der Anzahl der Atome pro Flacheneinheit der Verunreinigungen, die die Pufferdiffusionsschicht bilden (SN) zu der Anzahl der Atome pro Flacheneinheit der Verunreinigungen, die die Driftdiffusionsschicht bilden (SN-) nicht geringer als 0,05 und nicht großer als 100 ist.
  55. Die Halbleitervorrichtung nach Anspruch 39, bei der die zweite Hauptoberflache einen Mittenrauwert (Ra) aufweist, der größer als 0 ist und nicht großer als 200 nm ist.
  56. Die Halbleitervorrichtung nach Anspruch 39, bei der eine maximale Höhe (Rmax) der zweiten Hauptoberflache größer als 0 ist und nicht großer als 2.000 nm ist.
  57. Die Halbleitervorrichtung nach Anspruch 39, bei der eine Gatefurche (1a) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist und die Gatefurche (1a) mit der Gateelektrode (5a) gefüllt ist.
  58. Die Halbleitervorrichtung nach Anspruch 57, bei der eine Mehrzahl von Furchen (1a) in der ersten Hauptoberflache des Halbleitersubstrats ausgebildet ist und die Gatefurche (1a) zumindest eine der Mehrzahl der Furchen ist, und ein Verhältnis (Y/X) einer Tiefe (Y) von der ersten Hauptoberflache zu einem Boden der Gatefurche zu einem Abstand (X) zwischen der Gatefurche und einer weiteren Furche (1a, 1b) benachbart zu dieser nicht geringer als 1,0 ist.
  59. Die Halbleitervorrichtung nach Anspruch 57, wobei eine Mehrzahl von Furchen (1a, 1b) in der ersten Hauptoberflache des Halbleitersubstrats ausgebildet ist, die Mehrzahl der Furchen in der Draufsicht betrachtet in einer Richtung angeordnet ist und die Gatefurche (1a) zumindest eine der Mehrzahl von Furchen ist, die Halbleitervorrichtung weiterhin eine Wannenschicht (41) des ersten Leitungstyps aufweist, die an der ersten Hauptoberflache benachbart zu jeder der Mehrzahl der Furchen ausgebildet ist, sich in der Draufsicht betrachtet in der einen Richtung erstreckt und tiefer ausgebildet ist als jede der Mehrzahl der Furchen, und eine Tiefe (DT,Pwell) von einer Bodenflache der Gatefurche zu einem Boden der Wannenschicht größer als 0 und nicht größer als 1,0 μm ist.
  60. Die Halbleitervorrichtung nach Anspruch 39, weiterhin aufweisend: eine Body-Diffusionsschicht (2) des ersten Leitungstyps, die als der Kanal dient, und eine vergrabene Diffusionsschicht (14, 14a) des zweiten Leitungstyps, die zwischen der Body-Diffusionsschicht und der Driftdiffusionsschicht (1) ausgebildet ist.
  61. Die Halbleitervorrichtung nach Anspruch 60, bei der eine Furche (1a, 1b) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist und die Furche bezogen auf eine Position, an der die Verunreinigungskonzentration in der vergrabenen, Diffusionsschicht (14) 1 × 106 cm–3 erreicht, zu der zweiten Hauptoberflache hin hervorragt.
  62. Die Halbleitervorrichtung nach Anspruch 60, bei der eine Gatefurche (1a) und eine Emitterfurche (1b) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet sind, wobei die Gatefurche (1a) mit der Gateelektrode (5a) gefullt ist und die Emitterfurche (1b) mit einer leitenden Schicht (5b) mit dem Emitterpotential gefullt ist, und die vergrabene Diffusionsschicht (14) so ausgebildet ist, dass sie in Kontakt zu der Emitterfurche, aber nicht in Kontakt zu der Gatefurche gebracht ist.
  63. Die Halbleitervorrichtung nach Anspruch 62, bei der die vergrabene Diffusionsschicht (14) eine Breite (WCS) von nicht weniger als 6,0 μm und nicht mehr als 9 μm in der Draufsicht betrachtet in einer Region aufweist, die um die Emitterfurche (1b) herum vorhanden ist.
  64. Die Halbleitervorrichtung nach Anspruch 62, bei der ein Abstand (XCS) von der Emitterfurche (1b) zu einem Ende der vergrabenen Diffusionsschicht (14) nicht geringer als 0,5 μm und nicht größer als 2 μm ist.
  65. Die Halbleitervorrichtung nach Anspruch 60, bei der eine Gatefurche (1a) und eine Emitterfurche (1b) in der ersten Hauptoberflache des Halbleitersubstrats ausgebildet sind, die Gatefurche (1a) mit der Gateelektrode (5a) gefüllt ist und die Emitterfurche (1b) mit einer leitenden Schicht (5b) mit dem Emitterpotential gefullt ist, und die vergrabene Diffusionsschicht (14) so ausgebildet ist, dass sie in Kontakt zu der Gatefurche ist und nicht in Kontakt zu der Emitterfurche ist.
  66. Die Halbleitervorrichtung nach Anspruch 60, bei der eine Mehrzahl an Furchen (1a, 1b) in der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet ist und die Mehrzahl an Furchen in der Draufsicht betrachtet in einer Richtung angeordnet ist und die vergrabene Diffusionsschicht (14) lediglich in einer Region ausgebildet ist, die in der Draufsicht betrachtet zwischen die Furchen gefügt ist.
  67. Die Halbleitervorrichtung nach Anspruch 60, weiterhin aufweisend eine Wannenschicht (41) des ersten Leitungstyps, die auf der ersten Hauptoberflache benachbart zu der Mehrzahl von Furchen in einer Richtung ausgebildet ist, in der die Mehrzahl von Furchen angeordnet ist, sich in der einen Richtung in der Draufsicht betrachtet erstreckt und tiefer ausgebildet ist als jede der Mehrzahl der Furchen (1a, 1b), wobei die Wannenschicht tiefer ausgebildet ist als die vergrabene Diffusionsschicht (14).
  68. Die Halbleitervorrichtung nach Anspruch 39, weiterhin aufweisend: eine erste Emitterdiffusionsschicht (6) des ersten Leitungstyps, die an der ersten Hauptoberflache und in Kontakt zu der ersten Elektrode (11) ausgebildet ist, und eine zweite Emitterdiffusionssschicht (3) des zweiten Leitungstyps, die an der ersten Hauptoberflache und in Kontakt zu der ersten Elektrode und der ersten Emitterdiffusionsschicht ausgebildet ist, wobei ein Verhaltnis (BPC/WSO + WPC) einer Breite (WPC) der ersten Emitterdiffusionsschicht entlang einer Richtung, in der sich die Gateelektrode (5a) erstreckt, zu einer Summe der Breite (WPC) der ersten Emitterdiffusionsschicht und einer Breite (WSO) der zweiten Emitterdiffusionsschicht entlang der Richtung, in, der sich die Gateelektrode erstreckt, nicht geringer als 0,08 und nicht größer als 0,20 ist.
  69. Die Halbleitervorrichtung nach Anspruch 39, bei der ein elektrisches Signal uber einen Widerstandskorper (28a???) mit einem lokal hohen elektrischen Widerstandswert ein elektrisches Signal zu der Gateelektrode (5a) übertragen wird.
  70. Die Halbleitervorrichtung nach Anspruch 69, bei der der Widerstandskorper (28a) identisch in der Struktur mit der Gateelektrode (5a) ist.
  71. Die Halbleitervorrichtung nach Anspruch 39, weiterhin aufweisend eine Body-Diffusionsschicht (2) des ersten Leitungstyps, die in Kontakt zu der Kollektorregion ist und als der Kanal dient, wobei eine elektrische Feldstärke (EP/N-) in einer Übergangsebene zwischen der Driftdiffusionsschicht und der Body-Diffusionsschicht, die erhalten wird, wenn eine Sperrspannung an das Element angelegt ist, großer ist als 0 und nicht größer ist als 3,0 × 105 V/cm.
  72. Die Halbleitervorrichtung nach Anspruch 39, weiterhin aufweisend eine Body-Diffusionsschicht (2) des ersten Leitungstyps, die in Kontakt zu der Kollektorregion ist und als der Kanal dient, wobei eine elektrische Feldstärke (EN/N-) in einer Übergangsebene zwischen der Pufferdiffusionsschicht und der Driftdiffusionsschicht, die erhalten wird, wenn eine Sperrspannung an das Element angelegt wird, nicht geringer als 2,0 × 104 V/cm ist und nicht größer als eine elektrische Feldstarke (EP/N-) in einer Übergangsebene zwischen der Driftdiffusionsschicht und der Body-Diffusionsschicht ist.
  73. Die Halbleitervorrichtung nach Anspruch 39, weiterhin aufweisend eine Body-Diffusionsschicht (2) des ersten Leitungstyps, die als der Kanal dient, wobei eine Gatefurche (1a) in der ersten Hauptoberflache des Halbleitersubstrats ausgebildet ist, und die Gatefurche (1a) mit der Gateelektrode (5a) gefüllt ist, und ein Vorragbetrag (DT) der Gatefurche von einem Boden der Body-Diffusionsschicht nicht kleiner als 1,0 μm ist und nicht großer als eine Tiefe ist, die die zweite Hauptoberfläche erreicht.
  74. Die Halbleitervorrichtung nach Anspruch 39, weiterhin aufweisend: eine Body-Diffusionsschicht (2) des ersten Leitungstyps, die als der Kanal dient, und eine vergrabene Diffusionsschicht (14a) des zweiten Leitungstyps, die angrenzend an eine Seitenfläche der Body-Diffusionsschicht in der Draufsicht betrachtet ausgebildet ist.
  75. Die Halbleitervorrichtung nach Anspruch 74, bei der ein Verhältnis (SN14a/SN-) der Anzahl der Atome pro Flächeneinheit der Verunreinigungen, die die vergrabene Diffusionsschicht bilden (SN14a) zu der Anzahl der Atome pro Flacheneinheit der Verunreinigungen, die die Driftdiffusionsschicht bilden, (SN-) nicht kleiner als 0 und nicht größer als 20 ist.
DE112008003787.6T 2008-03-31 2008-03-31 Halbleitervorrichtung Active DE112008003787B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056306 WO2009122486A1 (ja) 2008-03-31 2008-03-31 半導体装置

Publications (2)

Publication Number Publication Date
DE112008003787T5 true DE112008003787T5 (de) 2012-03-01
DE112008003787B4 DE112008003787B4 (de) 2015-01-22

Family

ID=41134907

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008003787.6T Active DE112008003787B4 (de) 2008-03-31 2008-03-31 Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US8507945B2 (de)
JP (1) JPWO2009122486A1 (de)
KR (2) KR101191281B1 (de)
CN (1) CN101983431B (de)
DE (1) DE112008003787B4 (de)
WO (1) WO2009122486A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109142A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines passiven elektronischen Bauelements, Verfahren zum Herstellen einer optoelektronischen Baugruppe und passives elektronisches Bauelement

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054624A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
US8580667B2 (en) * 2010-12-14 2013-11-12 Alpha And Omega Semiconductor Incorporated Self aligned trench MOSFET with integrated diode
KR101244004B1 (ko) * 2011-03-25 2013-03-14 주식회사 케이이씨 전력 반도체 소자
JP6026528B2 (ja) * 2011-07-14 2016-11-16 アーベーベー・テヒノロギー・アーゲー 絶縁ゲート型バイポーラトランジスタ
CN102891082B (zh) * 2011-07-18 2015-09-23 中国科学院微电子研究所 绝缘栅双极晶体管及其制作方法
CN103843142B (zh) * 2011-09-28 2016-07-13 丰田自动车株式会社 Igbt及其制造方法
CN103151251B (zh) * 2011-12-07 2016-06-01 无锡华润华晶微电子有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
EP2637210A1 (de) * 2012-03-05 2013-09-11 ABB Technology AG Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung
KR101301414B1 (ko) * 2012-07-16 2013-08-28 삼성전기주식회사 반도체 소자 및 반도체 소자 제조 방법
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JPWO2014054121A1 (ja) 2012-10-02 2016-08-25 三菱電機株式会社 半導体装置
CN102956638B (zh) * 2012-11-13 2015-04-15 清华大学 连体igbt器件及其加工方法
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US9379225B2 (en) * 2013-02-13 2016-06-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE112013006666B4 (de) * 2013-02-13 2019-04-11 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
CN104377130B (zh) * 2013-08-16 2017-12-05 上海华虹宏力半导体制造有限公司 成长高可靠性igbt金属连接的方法
WO2015049788A1 (ja) * 2013-10-04 2015-04-09 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換器
JP6356803B2 (ja) 2013-11-29 2018-07-11 アーベーベー・テクノロジー・アーゲー 絶縁ゲートバイポーラトランジスタ
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN105531825B (zh) 2013-12-16 2019-01-01 富士电机株式会社 半导体装置及半导体装置的制造方法
US9240450B2 (en) * 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
JP2015170654A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
JP6566512B2 (ja) * 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6304878B2 (ja) 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016058428A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体装置
WO2016039071A1 (ja) 2014-09-08 2016-03-17 富士電機株式会社 半導体装置及びその製造方法
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
US9954132B2 (en) * 2014-10-29 2018-04-24 General Electric Company Systems and methods for detectors having improved internal electrical fields
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
CN106537603B (zh) 2015-02-16 2019-12-13 富士电机株式会社 半导体装置和半导体装置的制造方法
US9634129B2 (en) * 2015-06-02 2017-04-25 Semiconductor Component Industries, Llc Insulated gate bipolar transistor (IGBT) and related methods
JP6584893B2 (ja) * 2015-09-25 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6660611B2 (ja) * 2016-01-15 2020-03-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP6507112B2 (ja) * 2016-03-16 2019-04-24 株式会社東芝 半導体装置
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN109564943B (zh) 2017-02-13 2022-06-24 富士电机株式会社 半导体装置
DE102017202810A1 (de) 2017-02-21 2018-08-23 Bayerische Motoren Werke Aktiengesellschaft Steuereinheit und Verfahren zur Steuerung der Kühlung einer Schalt-Komponente
JP6750590B2 (ja) * 2017-09-27 2020-09-02 株式会社デンソー 炭化珪素半導体装置
DE102017129955B4 (de) 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
JP7119449B2 (ja) * 2018-03-16 2022-08-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
CN109449202B (zh) * 2018-10-30 2021-10-22 广州工商学院 一种逆导双极型晶体管
CN109545839B (zh) * 2018-11-12 2021-08-24 东南大学 一种双向耐压vdmos器件
JP7484093B2 (ja) * 2019-06-24 2024-05-16 富士電機株式会社 半導体装置
GB2587645B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device having a gate electrode formed in a trench structure
JP2022073497A (ja) 2020-11-02 2022-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260662A (ja) 1996-03-27 1997-10-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JP2002359373A (ja) 2001-03-29 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
US6781199B2 (en) 2001-05-29 2004-08-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having first and second trenches with no control electrode formed in the second trench
JP2004247593A (ja) 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
US6815767B2 (en) 2001-02-01 2004-11-09 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor
US6953968B2 (en) 2001-01-19 2005-10-11 Mitsubishi Denki Kabushiki Kaisha High voltage withstanding semiconductor device
JP2006049933A (ja) 2005-10-27 2006-02-16 Toshiba Corp 半導体装置とその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837033B2 (ja) 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JP3976374B2 (ja) 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
JP3523056B2 (ja) 1998-03-23 2004-04-26 株式会社東芝 半導体装置
JP3924975B2 (ja) * 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
US6566691B1 (en) * 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
US6838735B1 (en) * 2000-02-24 2005-01-04 International Rectifier Corporation Trench FET with non overlapping poly and remote contact therefor
US6312993B1 (en) * 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP4031209B2 (ja) * 2000-03-14 2008-01-09 株式会社東芝 半導体装置
JP4460741B2 (ja) * 2000-09-27 2010-05-12 株式会社東芝 電力用半導体素子及びその製造方法
US6399998B1 (en) * 2000-09-29 2002-06-04 Rockwell Technologies, Llc High voltage insulated-gate bipolar switch
DE10205324B4 (de) * 2001-02-09 2012-04-19 Fuji Electric Co., Ltd. Halbleiterbauelement
JP3687614B2 (ja) * 2001-02-09 2005-08-24 富士電機デバイステクノロジー株式会社 半導体装置
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
JP4023773B2 (ja) 2001-03-30 2007-12-19 株式会社東芝 高耐圧半導体装置
JP3906052B2 (ja) * 2001-10-15 2007-04-18 株式会社東芝 絶縁ゲート型半導体装置
JP3919591B2 (ja) * 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
US6683331B2 (en) * 2002-04-25 2004-01-27 International Rectifier Corporation Trench IGBT
JP3971327B2 (ja) * 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP4755439B2 (ja) * 2005-04-13 2011-08-24 新電元工業株式会社 半導体装置およびその製造方法
JP2007036211A (ja) 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
US7897452B2 (en) * 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
JP2007005368A (ja) * 2005-06-21 2007-01-11 Renesas Technology Corp 半導体装置の製造方法
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
JP5472862B2 (ja) * 2009-03-17 2014-04-16 三菱電機株式会社 電力用半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040599A (en) 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
JPH09260662A (ja) 1996-03-27 1997-10-03 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US6953968B2 (en) 2001-01-19 2005-10-11 Mitsubishi Denki Kabushiki Kaisha High voltage withstanding semiconductor device
US6815767B2 (en) 2001-02-01 2004-11-09 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor
JP2002359373A (ja) 2001-03-29 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
US6781199B2 (en) 2001-05-29 2004-08-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having first and second trenches with no control electrode formed in the second trench
JP2004247593A (ja) 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
JP2006049933A (ja) 2005-10-27 2006-02-16 Toshiba Corp 半導体装置とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012109142A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines passiven elektronischen Bauelements, Verfahren zum Herstellen einer optoelektronischen Baugruppe und passives elektronisches Bauelement
US9257492B2 (en) 2012-09-27 2016-02-09 Osram Oled Gmbh Method for producing a passive electronic component, method for producing an optoelectronic assembly and passive electronic component
DE102012109142B4 (de) 2012-09-27 2019-04-25 Osram Oled Gmbh Verfahren zum Herstellen eines passiven elektronischen Bauelements und Verfahren zum Herstellen einer optoelektronischen Baugruppe

Also Published As

Publication number Publication date
US8829564B2 (en) 2014-09-09
JPWO2009122486A1 (ja) 2011-07-28
US20100327313A1 (en) 2010-12-30
KR101191281B1 (ko) 2012-10-16
WO2009122486A1 (ja) 2009-10-08
CN101983431A (zh) 2011-03-02
DE112008003787B4 (de) 2015-01-22
KR20100119788A (ko) 2010-11-10
US20130292738A1 (en) 2013-11-07
CN101983431B (zh) 2014-02-19
US8507945B2 (en) 2013-08-13
KR101198289B1 (ko) 2012-11-07
KR20120078753A (ko) 2012-07-10

Similar Documents

Publication Publication Date Title
DE112008003787B4 (de) Halbleitervorrichtung
DE69629069T2 (de) Bipolare Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102008024464B4 (de) Halbleitervorrichtung
DE112013002518B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112018001001B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE69634837T2 (de) Halbleiterbauteil mit pnpn Struktur
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102004040997B4 (de) Isolierschichttransistor mit eingebauter Diode und Inverterschaltung mit diesem Transistor
DE112007000700B4 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE69634594T2 (de) Halbleiterbauelement mit isoliertem Gate und Verfahren zu seiner Herstellung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102011077841B4 (de) Leistungshalbleitervorrichtungen
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102012204420A1 (de) Halbleitervorrichtung
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE112016004718B4 (de) Halbleitereinheit
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102005008495A1 (de) MIS-Bauteil mit einem implantierten Drain-Drift-Bereich
DE102007015304A1 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung
DE112015004492T5 (de) Halbleitervorrichtung
DE112012006967T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014118328A1 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029739000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029739000

Effective date: 20141001

R130 Divisional application to

Ref document number: 112008004278

Country of ref document: DE

R130 Divisional application to

Ref document number: 112008004278

Country of ref document: DE

Effective date: 20141110

R084 Declaration of willingness to licence
R020 Patent grant now final