DE112016004718B4 - Halbleitereinheit - Google Patents

Halbleitereinheit Download PDF

Info

Publication number
DE112016004718B4
DE112016004718B4 DE112016004718.5T DE112016004718T DE112016004718B4 DE 112016004718 B4 DE112016004718 B4 DE 112016004718B4 DE 112016004718 T DE112016004718 T DE 112016004718T DE 112016004718 B4 DE112016004718 B4 DE 112016004718B4
Authority
DE
Germany
Prior art keywords
stripe
layer
trenches
regions
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112016004718.5T
Other languages
English (en)
Other versions
DE112016004718T5 (de
Inventor
Katsutoshi Sugawara
Rina Tanaka
Yutaka Fukui
Kohei Adachi
Kazuya KONISHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016004718T5 publication Critical patent/DE112016004718T5/de
Application granted granted Critical
Publication of DE112016004718B4 publication Critical patent/DE112016004718B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitereinheit (901 bis 911), die Folgendes aufweist:- eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps;- einen Basis-Bereich (302) eines zweiten Leitfähigkeitstyps, der auf der Drift-Schicht (2) ausgebildet ist;- einen Source-Bereich (303) des ersten Leitfähigkeitstyps, der auf dem Basis-Bereich (302) ausgebildet ist, wobei der Source-Bereich durch den Basis-Bereich (302) von der Drift-Schicht (2) getrennt ist;- eine Mehrzahl von Streifen-Gräben (TS), die in einer Querschnittsansicht jeweils ein Paar von Seitenwänden aufweisen, die den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen, wobei sich die Mehrzahl von Streifen-Gräben in einer Draufsicht in Streifen erstreckt;- eine Diffusionsschutzschicht (306, 306P) des zweiten Leitfähigkeitstyps, die an einem Boden von jedem der Streifen-Gräben (TS) ausgebildet ist, wobei sich die Diffusionsschutzschicht in Kontakt mit der Drift-Schicht (2) befindet;- eine Gate-Isolierschicht (305), die angrenzend an die Paare der Seitenwände der Streifen-Gräben (TS) so ausgebildet ist, dass sie den Basis-Bereich (302) und den Source-Bereich (303) bedeckt;- Streifen-Gate-Elektroden (204S), die in jedem der Streifen-Gräben (TS) jeweils eine erste seitliche Oberfläche (S1), eine zweite seitliche Oberfläche (S2) und eine obere Oberfläche aufweisen, wobei die erste seitliche Oberfläche durch die Gate-Isolierschicht (305) an den Basis-Bereich (302) angrenzt, wobei sich die zweite seitliche Oberfläche und die erste seitliche Oberfläche (S1) gegenüberliegen und wobei die obere Oberfläche die erste seitliche Oberfläche (S1) mit der zweiten seitlichen Oberfläche (S2) verbindet;- eine Zwischen-Isolierschicht (6), welche die zweiten seitlichen Oberflächen (S2) und die oberen Oberflächen der Streifen-Gate-Elektroden (204S) mit einer Dicke bedeckt, die größer als eine Dicke der Gate-Oxid-Schicht (305) ist, wobei die Zwischen-Isolierschicht erste Kontaktlöcher (CHI), die außerhalb von jedem der Streifen-Gräben (TS) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden sind, und zweite Kontaktlöcher (CH2) aufweist, die innerhalb der Streifen-Gräben (TS) mit der Diffusionsschutzschicht (306, 306P) verbunden sind; und- eine Source-Elektrode (5), die mit dem Source-Bereich (303), dem Basis-Bereich (302) und der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei in der Draufsicht eine Mehrzahl von aktiven Streifenbereichen (RA) und eine Mehrzahl von Kontakt-Streifenbereichen (RC) existieren, die sich jeweils in einer Längsrichtung erstrecken, und ein Streifenmuster ausgebildet ist, indem die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) abwechselnd und wiederholt in einer Richtung senkrecht zu der Längsrichtung ausgebildet werden, wobei die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) durch die Streifen-Gate-Elektroden (204S) abgeteilt sind,wobei die Source-Elektrode (5) durch die ersten Kontaktlöcher (CH1) der Zwischen-Isolierschicht (6) in jedem der aktiven Streifenbereiche (RA) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden ist und jede der Streifen-Gate-Elektroden (204S) mit der ersten seitlichen Oberfläche (S1), die an den Basis-Bereich (302) angrenzt, durch die Gate-Isolierschicht (305) in einem entsprechenden der Streifen-Gräben (TS) einen schaltbaren Kanal bildet,wobei die Source-Elektrode (5) durch die zweiten Kontaktlöcher (CH2) der Zwischen-Isolierschicht (6) in jedem von den Kontakt-Streifenbereichen (RC) mit der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei die zweiten Kontaktlöcher (CH2) in Streifen ausgebildet sind,wobei die Halbleitereinheit (901 bis 911) des Weiteren Folgendes aufweist:- einen kreuzenden Graben (TC), der sich in einer Richtung transversal zu der Längsrichtung in jedem der aktiven Streifenbereiche (RA) erstreckt und in der Querschnittsansicht ein Paar von Seitenwänden aufweist, die den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen; und- eine kreuzende Gate-Elektrode (204C), die durch die Gate-Oxid-Schicht (305) in dem kreuzenden Graben (TC) ausgebildet ist,wobei sich die Streifen-Gate-Elektroden (204S) kontinuierlich in der Längsrichtung erstrecken, unddie kreuzende Gate-Elektrode (204C) zwei angrenzende Bereiche der Streifen-Gate-Elektroden (204S) in der Richtung senkrecht zu der Längsrichtung wechselseitig verbindet, wobei zumindest einer der aktiven Streifenbereiche (RA) zwischen den zwei angrenzenden Bereichen sandwichartig ausgebildet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit und insbesondere auf eine Leistungs-Halbleitereinheit mit einem Graben-Gate.
  • STAND DER TECHNIK
  • Halbleitereinheiten mit einem isolierten Gate, wie beispielsweise ein BipolarTransistor mit einem isolierten Gate (IGBT, Insulated Gate Bipolar Transistor) und ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET, Metal Oxide Semiconductor Field Effect Transistor), hat man wurden verbreitet in Leistungselektronikgeräten als Schaltelemente zum Steuern der Leistung verwendet, die Lasten zugeführt wird, wie beispielsweise einem Motor. Im Hinblick auf eine Energieeinsparung ist der Leistungsverlust in den Schaltelementen bevorzugt geringer. Indikatoren, die diesen Verlust repräsentieren, weisen einen EIN-Widerstand auf.
  • Der EIN-Widerstand repräsentiert einen elektrischen Drain-Source-Widerstand, wenn der MOSFET auf EIN geschaltet wird. Die Schaltelemente, die für die Verringerung des EIN-Widerstands geeignet sind, weisen MOSFETs mit einem Graben-Gate jeweils mit einer Gate-Elektrode auf, die in einer Halbleiterschicht eingebettet ist. Die MOSFETs mit einem Graben-Gate können Kanalbreitendichten aufweisen, die höher als jene von üblichen planaren MOSFETs sind. Somit kann der EIN-Widerstand pro Einheitsfläche verringert werden.
  • Ferner hat man das ein Augenmerk auf Halbleiter mit breiter Bandlücke, wie beispielsweise Siliciumcarbid (SiC), als Halbleitermaterialien für die Schaltelemente der nächsten Generation gerichtet. Insbesondere wird deren Anwendung auf einem technischen Gebiet, das mit Spannungen in der Höhe von 1 kV oder mehr zu tun hat, als vielversprechend angesehen. Beispiele für die Halbleiter mit breiter Bandlücke weisen ein auf Galliumnitrid (GaN) basierendes Material sowie Diamant ebenso wie SiC auf.
  • Die Schaltelemente werden zum Beispiel in Wechselrichter-Schaltungen verwendet. Um derartige Schaltungen zu verkleinern, ist eine Erhöhung der Arbeitsfrequenz, das heißt, eine Beschleunigung der Schaltelemente, ein Erfordernis. Die Betriebsgeschwindigkeit von SiC-MOSFETs kann mehrere Male höher als jene von SiC-IGBTs sein, die herkömmlicherweise verbreitet verwendet worden sind. Somit werden die Halbleiter mit breiter Bandlücke auch unter diesem Gesichtspunkt als vielversprechend angesehen.
  • Wenn ein Halbleitermaterial mit einer hexagonalen Kristallstruktur, zum Beispiel SiC, bei den MOSFETs mit einem Graben-Gate verwendet wird, stimmt die Richtung des Strompfads bevorzugt mit der Richtung einer a-Achse mit einer höheren Ladungsträgerbeweglichkeit überein. Dies bringt voraussichtlich eine wesentliche Verringerung des EIN-Widerstands mit sich.
  • Die MOSFETs mit einem Graben-Gate für die Steuerung der Leistung weisen jedoch ein Problem in Bezug auf eine Gate-Oxid-Schicht auf, die aufgrund der Konzentration des elektrischen Felds an dem Boden von Gräben anfällig für einen Durchbruch ist. Wenn die Gate-Oxid-Schicht einen Durchbruch erfährt, funktioniert das Element nicht mehr als MOSFET. Somit sind Techniken untersucht worden, um die Konzentration des elektrischen Felds an dem Boden der Gräben in einem MOSFET mit einem Graben-Gate zu vermeiden.
  • Insbesondere ist eine Technik zum Herstellen einer Diffusionsschutzschicht mit einem Leitfähigkeitstyp, der entgegengesetzt zu jenem eines Substrats ist, an dem Boden eines Grabens allgemein bekannt. Diese Technik ist effektiv in Bezug auf eine Abschwächung der Konzentration des elektrischen Felds, ist jedoch unter dem Gesichtspunkt des Schaltens unzulänglich. Dies wird nachstehend näher beschrieben.
  • Wenn hohe Spannungen durch ein Schalten eines MOSFET von einem EIN-Zustand in einen AUS-Zustand abgeschaltet werden, blockiert eine Verarmungsschicht, die sich zwischen der Diffusionsschutzschicht und dem Substrat ausdehnt, den Strompfad. Umgekehrt wird ein Strompfad bei einem Schalten des MOSFET von dem AUS-Zustand in den EIN-Zustand geöffnet, indem die Verarmungsschicht verkleinert wird. Die Antwortgeschwindigkeit der Verarmungsschicht bei diesem Schaltvorgang wird durch die Lebensdauer der Minoritätsladungsträger gesteuert. Da diese Zeitdauer länger als die Schaltzeit ist, ermöglicht ein einfaches Anordnen der Diffusionsschutzschicht keine ausreichend hohe Schaltgeschwindigkeit.
  • Das Patentdokument 1 beschreibt ein elektrisches Verbinden einer Diffusionsschutzschicht mit einer Source-Elektrode, indem die Diffusionsschutzschicht entlang von Gräben mit einem Basis-Bereich verbunden wird, um die Schaltgeschwindigkeit zu erhöhen. Hierbei ist die Antwortgeschwindigkeit einer Verarmungsschicht nicht durch die Lebensdauer von Minoritätsladungsträgern bestimmt, sondern durch die Zeitdauer, bis die Minoritätsladungsträger durch die Source-Elektrode extrahiert sind.
  • Da diese Zeitdauer kürzer als die Lebensdauer der Minoritätsladungsträger ist, erzielt die Technik gemäß dem Patentdokument 1 einen Vorteil in Bezug auf eine Erhöhung der Schaltgeschwindigkeit. Die Zeitdauer, um die Minoritätsladungsträger zu extrahieren, ist jedoch von dem elektrischen Widerstand zwischen der Diffusionsschutzschicht und der Source-Elektrode abhängig.
  • Da ein Strompfad insbesondere von der Diffusionsschutzschicht zu dem Basis-Bereich bei dieser Technik eng ist, nimmt der Widerstand zu. Somit ist es möglich, dass eine Erhöhung der Schaltgeschwindigkeit bei dieser Technik nicht ausreichend ist.
  • Das Patentdokument 2 beschreibt ein Ausdünnen eines Teils von Zellen, die in einem MOSFET enthalten sind, sowie ein Verbinden einer Diffusionsschutzschicht mit einer Source-Elektrode durch den ausgedünnten Bereich. Da ein Strompfad von der Diffusionsschutzschicht zu der Source-Elektrode bei dieser Technik breiter ist, erzielt diese Technik einen Vorteil, der größer als jener des Patentdokuments 1 ist.
  • Das Patentdokument 3 beschreibt eine Technik, die auf hoch integrierte Halbleitereinheiten jeweils sowohl mit einem Transistor als auch einer Diode abzielt. Bei einem Beispiel dieser Technik werden Kontaktlöcher in und entlang von Streifen-Gräben jeweils mit einer Gate-Elektrode gebildet. Demzufolge wird ein Anoden-Bereich einer Diode mit einer Source-Elektrode eines MOSFET verbunden.
  • Das Patentdokument 4 betrifft einen herkömmlichen Graben-DMOS-Transistor mit eingebetteten Graben-Schottky-Gleichrichtern. Insbesondere weist eine Vorrichtung gemäß Patentdokument 4 eine Vielzahl von MOSFET-Zellen und eine Vielzahl von Schottky-Gleichrichterzellen auf, wobei die MOSFET-Zellen einen Source-Bereich eines ersten Leitfähigkeitstyps, der in einem oberen Abschnitt eines Halbleiterbereichs ausgebildet ist, einen Körperbereich eines zweiten Leitfähigkeitstyps, der in einem mittleren Bereich des Halbleiterbereichs ausgebildet ist, einen Drain-Bereich des ersten Leitfähigkeitstyps, der in einem unteren Bereich des Halbleiterbereichs ausgebildet ist, und einen Gate-Bereich aufweisen, der neben dem Source-Bereich, dem Körperbereich und dem Drain-Bereich angeordnet ist. Die Schottky-Diodenzellen sind in einem Graben-Netzwerk angeordnet und weisen einen Leiterbereich in gleichrichtendem Schottky-Kontakt mit dem unteren Bereich des Halbleiterbereichs auf. Mindestens ein MOSFET-Zellen-Gate-Bereich ist entlang einer Seitenwand des Graben-Netzwerks und neben mindestens einer Schottky-Diodenzelle angeordnet.
  • Das Patentdokument 5 betrifft eine herkömmliche Halbleitervorrichtung, die eine Halbleiterschicht, in der ein Graben mit einer Seitenfläche und einer Bodenfläche ausgebildet ist, eine Schicht vom zweiten Leitfähigkeitstyp, die auf der Halbleiterschicht auf der Seitenfläche und Bodenfläche des Grabens ausgebildet ist, eine Schicht vom ersten Leitfähigkeitstyp, die auf der Halbleiterschicht derart ausgebildet ist, dass sie die Schicht vom zweiten Leitfähigkeitstyp kontaktiert, eine erste Elektrode, die elektrisch mit der Schicht vom ersten Leitfähigkeitstyps verbunden ist, eine zweite Elektrode, die in dem Graben eingebettet und elektrisch mit der Schicht vom zweiten Leitfähigkeitstyp verbunden ist, und eine Barriere bildende Schicht aufweist, die zwischen der zweiten Elektrode und der Seitenfläche des Grabens ausgebildet ist, und die zwischen jener Barriere bildenden Schicht und der Schicht vom zweiten Leitfähigkeitstyp eine Potentialbarriere bildet, die höher ist als die Potentialbarriere zwischen der Schicht vom zweiten Leitfähigkeitstyp und der zweiten Elektrode.
  • DOKUMENTE DES STANDS DER TECHNIK
  • Patentdokumente
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Wie vorstehend beschrieben, beschreibt das Patentdokument 2 eine Technik zum Herstellen eines Bereichs, um die Diffusionsschutzschicht an der Source-Elektrode zu erden (der im Folgenden auch als ein „Diffusionsschutzschicht-Erdungsbereich“ bezeichnet wird), indem eine Zelle eliminiert wird, die als MOSFET fungiert. Eine Verarmungsschicht LD in einem MOSFET 900 (siehe 25) mit einem derartigen Aufbau weist jedoch in einem Bereich, der näher bei einem Diffusionsschutzschicht-Erdungsbereich PC liegt, eine höhere Antwortgeschwindigkeit auf, weist jedoch in einem Bereich, der von dem Diffusionsschutzschicht-Erdungsbereich PC entfernt liegt, eine geringere Antwortgeschwindigkeit auf.
  • Dieser Unterschied bewirkt bei einem Schaltvorgang von EIN zu AUS eine inhomogene Stromdichteverteilung (Current-Crowding) in Richtung zu dem Bereich, der entfernt von dem Diffusionsschutzschicht-Erdungsbereich PC liegt. Wärme oder Ladungsträger mit einer hohen Energie, die zu diesem Zeitpunkt erzeugt werden, können einen Einfluss auf einen Durchbruch einer Gate-Isolierschicht haben. Da ein MOSFET, der aus SiC hergestellt ist, einen geringeren EIN-Widerstand und einen höheren Strom, der erzeugt wird, als eine Si-Leistungseinheit mit einer äquivalenten Durchbruchspannung aufweist, nimmt auch die Wärme zu, die erzeugt wird. Somit ist die Gate-Isolierschicht anfällig für einen Durchbruch, der durch ein derartiges Phänomen verursacht wird.
  • Im Gegensatz dazu beschreibt das Patentdokument 3 eine Struktur zum Verbinden des Anodenbereichs mit der Source-Elektrode durch das Bilden von Streifen-Kontaktlöchern in Gräben, die in Streifen ausgebildet sind. Die Technik des Patentdokuments 3 zielt jedoch auf hoch integrierte Halbleitereinheiten sowohl mit einem Transistor als auch mit einer Diode ab. Bei der Technik des Patentdokuments 3 wird eine Diffusionsschutzschicht mit der Source-Elektrode verbunden, indem ein Kontaktloch - anders als bei der Technik gemäß dem Patentdokument 2 - nicht in einer Zelle, die als ein MOSFET fungiert, sondern in einem Gate-Graben gebildet wird. In dem Gate-Graben wird eine Innenwand-Isolierschicht, welche die Gate-Elektrode von der Source-Elektrode trennt, dünner als eine Zwischen-Isolierschicht gebildet. Somit nimmt die Gate-Source-Kapazität zu. Demzufolge wird der Vorteil einer Erhöhung der Schaltgeschwindigkeit nicht ausreichend erzielt.
  • Wie vorstehend beschrieben, sind bislang eine Reduktion bei einem Durchbruch der Gate-Isolierschicht und eine Erhöhung der Schaltgeschwindigkeit gemäß den herkömmlichen Techniken kaum kompatibel.
  • Die vorliegende Erfindung wurde konzipiert, um derartige Probleme zu lösen, und die Aufgabe derselben besteht darin, eine Halbleitereinheit anzugeben, die sowohl einen Durchbruch der Gate-Isolierschicht reduzieren als auch die Schaltgeschwindigkeit erhöhen kann.
  • Mittel zum Lösen des Problems
  • Die der vorliegenden Erfindung zugrundeliegende Aufgabe wird durch eine Halbleitereinheit gemäß dem Gegenstand des unabhängigen Anspruchs 1 sowie durch einen Halbleitereinheit gemäß dem Gegenstand des nebengeordneten Anspruchs 7 gelöst. Vorteilhafte Weiterbildungen der Halbleitereinheit sind in den abhängigen Ansprüchen 2 bis 6 sowie 8 bis 11 angegeben.
  • Insbesondere weist eine Halbleitereinheit Folgendes auf: eine Drift-Schicht, einen Basis-Bereich, einen Source-Bereich, eine Mehrzahl von Streifen-Gräben, eine Diffusionsschutzschicht, eine Gate-Isolierschicht, Streifen-Gate-Elektroden, eine Zwischen-Isolierschicht sowie eine Source-Elektrode. Die Drift-Schicht weist einen ersten Leitfähigkeitstyp auf. Der Basis-Bereich weist einen zweiten Leitfähigkeitstyp auf und ist auf der Drift-Schicht ausgebildet. Der Source-Bereich weist den ersten Leitfähigkeitstyp auf und ist auf dem Basis-Bereich ausgebildet und durch den Basis-Bereich von der Drift-Schicht getrennt.
  • Eine Mehrzahl von Streifen-Gräben weist in einer Querschnittsansicht jeweils ein Paar von Seitenwänden auf, die den Source-Bereich und den Basis-Bereich durchdringen und bis zu der Drift-Schicht reichen, und sie erstrecken sich in einer Draufsicht in Streifen. Die Diffusionsschutzschicht weist den zweiten Leitfähigkeitstyp auf und befindet sich in Kontakt mit der Drift-Schicht und ist an einem Boden von jedem der Streifen-Gräben ausgebildet.
  • Die Gate-Isolierschicht ist angrenzend an die Paare der Seitenwände der Streifen-Gräben so ausgebildet, dass sie den Basis-Bereich und den Source-Bereich bedeckt. Die Streifen-Gate-Elektroden weisen in jedem der Streifen-Gräben jeweils eine erste seitliche Oberfläche, eine zweite seitliche Oberfläche sowie eine obere Oberfläche auf, wobei die erste seitliche Oberfläche durch die Gate-Isolierschicht an den Basis-Bereich angrenzt, wobei sich die zweite seitliche Oberfläche und die erste seitliche Oberfläche gegenüberliegen und wobei die obere Oberfläche die erste seitliche Oberfläche mit der zweiten seitlichen Oberfläche verbindet.
  • Die Zwischen-Isolierschicht bedeckt die zweiten seitlichen Oberflächen und die oberen Oberflächen der Streifen-Gate-Elektroden mit einer Dicke, die größer als eine Dicke der Gate-Oxid-Schicht ist, und weist außerhalb von jedem der Streifen-Gräben erste Kontaktlöcher auf, die mit dem Source-Bereich und dem Basis-Bereich verbunden sind, und weist innerhalb der Streifen-Gräben zweite Kontaktlöcher auf, die mit der Diffusionsschutzschicht verbunden sind. Die Source-Elektrode ist mit dem Source-Bereich, dem Basis-Bereich und der Diffusionsschutzschicht verbunden.
  • In der Draufsicht existieren in der Halbleitereinheit eine Mehrzahl von aktiven Streifenbereichen und eine Mehrzahl von Kontakt-Streifenbereichen, die sich jeweils in einer Längsrichtung erstrecken. Bei der Halbleitereinheit ist durch abwechselndes und wiederholtes Anordnen der aktiven Streifenbereiche und der Kontakt-Streifenbereiche in einer Richtung senkrecht zu der Längsrichtung ein Streifenmuster angeordnet. Die aktiven Streifenbereiche und die Kontakt-Streifenbereiche sind durch die Streifen-Gate-Elektroden abgeteilt.
  • Die Source-Elektrode ist durch die ersten Kontaktlöcher der Zwischen-Isolierschicht in jedem der aktiven Streifenbereiche mit dem Source-Bereich und dem Basis-Bereich verbunden. Jede der Streifen-Gate-Elektroden bildet einen schaltbaren Kanal mit der ersten seitlichen Oberfläche, die durch die Gate-Isolierschicht in einem entsprechenden der Streifen-Gräben an den Basis-Bereich angrenzt. Die Source-Elektrode ist durch die zweiten Kontaktlöcher der Zwischen-Isolierschicht in jedem der Kontakt-Streifenbereiche mit der Diffusionsschutzschicht verbunden.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung sind die aktiven Streifenbereiche, durch die ein Hauptstrom fließt, und die Kontakt-Streifenbereiche, welche die Diffusionsschutzschicht-Erdungsbereiche aufweisen, abwechselnd angeordnet; dadurch werden Variationen des Abstands von dem Diffusionsschutzschicht-Erdungsbereich zu der Diffusionsschutzschicht an dem Boden von jedem der Gräben reduziert. Somit kann der Durchbruch der Gate-Isolierschicht reduziert werden, der durch eine inhomogene Stromdichteverteilung bei einer Übergangsantwort verursacht wird.
  • Ferner ist die zweite seitliche Oberfläche der Streifen-Gate-Elektrode gemäß der vorliegenden Erfindung mit einer Dicke bedeckt, die größer als jene der Gate-Isolierschicht ist. Demzufolge ist die Kapazität zwischen der Source-Elektrode und der zweiten seitlichen Oberfläche der Streifen-Gate-Elektrode reduziert, die der Source-Elektrode gegenüberliegt. Somit kann die Schaltgeschwindigkeit erhöht werden.
  • Die Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine Teil-Schnittansicht entlang der Linie I-I gemäß 2, die einen Aufbau einer Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung mit einer Blickrichtung entlang einer Dickenrichtung schematisch darstellt;
    • 2 eine Teil-Schnittansicht entlang der Linie II-II gemäß 1, die den Aufbau der Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung mit einer Blickrichtung schematisch darstellt, die einer Draufsicht entspricht;
    • 3 eine Teil-Schnittansicht, die einen Aufbau einer Halbleitereinheit eines Vergleichsbeispiels darstellt;
    • 4 eine Teil-Schnittansicht, die einen modifizierten Aufbau der Halbleitereinheit gemäß 2 schematisch darstellt;
    • 5 eine Teil-Schnittansicht, die einen modifizierten Aufbau der Halbleitereinheit gemäß 2 schematisch darstellt;
    • 6 eine Teil-Schnittansicht, die einen modifizierten Aufbau der Halbleitereinheit gemäß 2 schematisch darstellt;
    • 7 eine Teil-Schnittansicht, die einen modifizierten Aufbau der Halbleitereinheit gemäß 2 schematisch darstellt;
    • 8 eine Teil-Schnittansicht, die einen modifizierten Aufbau der Halbleitereinheit gemäß 2 schematisch darstellt;
    • 9 eine Teil-Schnittansicht, die einen modifizierten Aufbau der Halbleitereinheit gemäß 2 schematisch darstellt;
    • 10 eine Teil-Schnittansicht, die einen Prozess eines Verfahrens zur Herstellung der Halbleitereinheit gemäß 1 schematisch darstellt;
    • 11 eine Teil-Schnittansicht, die einen Prozess des Verfahrens zur Herstellung der Halbleitereinheit gemäß 1 schematisch darstellt;
    • 12 eine Teil-Schnittansicht, die einen Prozess des Verfahrens zur Herstellung der Halbleitereinheit gemäß 1 schematisch darstellt;
    • 13 eine Teil-Schnittansicht, die einen Prozess des Verfahrens zur Herstellung der Halbleitereinheit gemäß 1 schematisch darstellt;
    • 14 eine Teil-Schnittansicht, die einen Prozess des Verfahrens zur Herstellung der Halbleitereinheit gemäß 1 schematisch darstellt;
    • 15 eine Teil-Schnittansicht, die einen Prozess des Verfahrens zur Herstellung der Halbleitereinheit gemäß 1 schematisch darstellt;
    • 16 eine Teil-Schnittansicht entlang der Linie XVI-XVI gemäß 17, die einen Aufbau einer Halbleitereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung mit einer Blickrichtung schematisch darstellt, die einer Draufsicht entspricht;
    • 17 eine Teil-Schnittansicht entlang der Linie XVII-XVII gemäß 16, die den Aufbau der Halbleitereinheit gemäß Ausführungsform 2 der vorliegenden Erfindung mit einer Blickrichtung entlang einer Dickenrichtung schematisch darstellt;
    • 18 eine Teil-Schnittansicht entlang der Linie XVIII-XVIII gemäß 19, die einen Aufbau einer Halbleitereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung mit einer Blickrichtung schematisch darstellt, die einer Draufsicht entspricht;
    • 19 eine Teil-Schnittansicht entlang der Linie XIX-XIX gemäß 18, die den Aufbau der Halbleitereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung mit einer Blickrichtung entlang einer Dickenrichtung schematisch darstellt;
    • 20 eine Teil-Schnittansicht, die einen modifizierten Aufbau der Halbleitereinheit gemäß 19 schematisch darstellt;
    • 21 eine Teil-Schnittansicht, die einen Aufbau einer Halbleitereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung mit einer Blickrichtung entlang einer Dickenrichtung schematisch darstellt;
    • 22 eine Teil-Schnittansicht, die einen Prozess eines Verfahrens zur Herstellung der Halbleitereinheit gemäß 21 schematisch darstellt;
    • 23 eine Teil-Schnittansicht, die einen Prozess des Verfahrens zur Herstellung der Halbleitereinheit gemäß 21 schematisch darstellt;
    • 24 eine Teil-Schnittansicht, die einen Prozess des Verfahrens zur Herstellung der Halbleitereinheit gemäß 21 schematisch darstellt;
    • 25 eine schematische Ansicht, die eine Verteilung einer Verarmungsschicht und einen Stromfluss bei einem Schaltvorgang einer Halbleitereinheit eines Vergleichsbeispiels darstellt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen einer Halbleitereinheit gemäß der vorliegenden Erfindung basierend auf den Zeichnungen im Detail beschrieben. Die vorliegende Erfindung ist nicht auf die folgende Beschreibung beschränkt, sondern kann in einer geeigneten Weise modifiziert werden, ohne von dem Grundgedanken der vorliegenden Erfindung abzuweichen. Um das Verständnis zu erleichtern, kann der Maßstab der jeweiligen Komponente in den folgenden Zeichnungen von dem tatsächlichen Maßstab abweichen. Dies gilt für alle Figuren der Zeichnungen.
  • Ausführungsform 1
  • Jede von den 1 und 2 ist eine Teil-Schnittansicht, die einen Aufbau eines MOSFET 901 (einer Halbleitereinheit) gemäß Ausführungsform 1 schematisch darstellt. Die Blickrichtung gemäß 1 ist entlang der Linie I-I gemäß 2 gezeigt, und die Blickrichtung gemäß 2 ist entlang der Linie II-II gemäß 1 gezeigt.
  • Der MOSFET 901 weist in einer Draufsicht (einer Blickrichtung, die 2 entspricht, d.h. einer Blickrichtung, die einer Ebene senkrecht zu einer Dickenrichtung entspricht) eine Mehrzahl von aktiven Streifenbereichen RA, die sich in einer Längsrichtung erstrecken (einer horizontalen Richtung in 2), und eine Mehrzahl von Kontakt-Streifenbereichen RC auf, die sich in der gleichen Längsrichtung erstrecken. Bei dem MOSFET 901 ist ein Streifenmuster angeordnet, indem die aktiven Streifenbereiche RA und die Kontakt-Streifenbereiche RC in einer Richtung senkrecht zu der Längsrichtung (in einer vertikalen Richtung in 2) abwechselnd und wiederholt angeordnet sind.
  • Bei den aktiven Streifenbereichen RA handelt es sich um Bereiche, die tatsächlich als MOSFET-Elemente fungieren. Bei den Kontakt-Streifenbereichen RC handelt es sich um Bereiche, die jeweils einen Diffusionsschutzschicht-Erdungsbereich PC, das heißt, einen Bereich für ein Erden einer Diffusionsschutzschicht 306, auf einer Source-Elektrode 5 aufweisen. Die aktiven Streifenbereiche RA und die Kontakt-Streifenbereiche RC sind durch Streifen-Gate-Elektroden 204S (die später im Detail zu beschrieben sind) abgeteilt.
  • Der MOSFET 901 weist Folgendes auf: ein Substrat 1, eine epitaxiale Schicht 100 (eine Halbleiterschicht), eine Gate-Oxid-Schicht 305 (eine Gate-Isolierschicht), die Streifen-Gate-Elektroden 204S, eine Zwischen-Oxidschicht 6 (eine Zwischen-Isolierschicht), die Source-Elektrode 5 sowie eine Drain-Elektrode 7.
  • Das Substrat 1 ist aus einem Halbleiter hergestellt, ist bevorzugt aus einem Halbleiter mit breiter Bandlücke hergestellt und ist bei der Ausführungsform 1 aus SiC hergestellt. Bei dem Substrat 1 handelt es sich um einen n-Typ (einen ersten Leitfähigkeitstyp). Die epitaxiale Schicht 100 wird durch ein epitaxiales Aufwachsen auf dem Substrat 1 erzielt. Jedes bzw. jede von dem Substrat 1 und der epitaxialen Schicht 100 ist sowohl über den aktiven Streifenbereichen RA als auch den Kontakt-Streifenbereichen RC angeordnet.
  • Die epitaxiale Schicht 100 weist Folgendes auf: eine Drift-Schicht 2, Basis-Bereiche 302, Source-Bereiche 303 sowie Diffusionsschutzschichten 306. Die epitaxiale Schicht 100 weist außerdem eine Mehrzahl von Streifen-Gräben TS auf.
  • Bei der Drift-Schicht 2 handelt es sich um einen n-Typ. Die Drift-Schicht 2 weist bevorzugt eine Störstellenkonzentration auf, die geringer als jene des Substrats 1 ist. Die Basis-Bereiche 302 sind auf der Drift-Schicht 2 in den aktiven Streifenbereichen RA ausgebildet. Die Basis-Bereiche 302 sind als ein Bereich einer Oberfläche (einer oberen Oberfläche in 1) der epitaxialen Schicht 100 ausgebildet. Bei den Basis-Bereichen 302 handelt es sich um einen p-Typ (einen zweiten Leitfähigkeitstyp).
  • Die Source-Bereiche 303 sind auf den Basis-Bereichen 302 ausgebildet und sind durch die Basis-Bereiche 302 von der Drift-Schicht 2 getrennt. Die Source-Bereiche 303 grenzen durch die Gate-Oxid-Schicht 305 an die Streifen-Gate-Elektroden 204S an. Bei den Source-Bereichen 303 handelt es sich um einen n-Typ.
  • Die epitaxiale Schicht 100 ist bei der Ausführungsform 1 aus SiC hergestellt. Somit ist die Drift-Schicht 2 aus SiC hergestellt. Das Substrat 1 und die epitaxiale Schicht 100 bilden ein SiC-Substrat als ein epitaxiales Substrat. Die SiC-Substrate, die verbreitet verwendet werden, weisen als eine Substratoberfläche eine Oberfläche auf, die einen Versatzwinkel von 4° in Bezug auf eine (0001)-Ebene aufweist, bei der es sich um eine c-Ebene von SiC-Kristallen handelt. Dies liegt daran, dass Kristalle mit einer gewünschten Kristallstruktur als SiC-Kristalle aufgewachsen werden können, die eine Struktur vom Poly-Typ aufweisen.
  • Wenn eine Versatzrichtung, bei der es sich um eine Richtung handelt, die durch den Versatzwinkel zu der Substratoberfläche vorgegeben ist, parallel zu der Längsrichtung der aktiven Streifenbereiche Ra und der Kontakt-Streifenbereiche RC ist, wird an einer Grenzfläche zwischen der Gate-Oxid-Schicht 305 und der epitaxialen Schicht 100, die aus SiC hergestellt ist, keine atomare Schicht-Stufe erzeugt.
  • Wenn die Versatzrichtung senkrecht zu der Längsrichtung ist, werden an der Grenzfläche atomare Schicht-Stufen erzeugt. Das Vorhandensein der atomaren Schicht-Stufen beeinflusst die Höhe der Grenzflächenzustandsdichte. Die Gate-Durchbruchspannung, die erhalten wird, wenn die Versatzrichtung parallel zu der Längsrichtung ist, ist unter diesem Einfluss höher.
  • Jeder von den Streifen-Gräben TS weist in einer Querschnittsansicht ein Paar von Seitenwänden auf (von Seitenwänden, die sich in der vertikalen Richtung gemäß 1 erstrecken), das den Source-Bereich 303 und den Basis-Bereich 302 durchdringt und bis zu der Drift-Schicht 2 reicht. Die Mehrzahl von Streifen-Gräben TS erstreckt sich in einer Draufsicht (in der Blickrichtung, die 2 entspricht) in Streifen.
  • Die Diffusionsschutzschichten 306 befinden sich in Kontakt mit der Drift-Schicht 2 und sind an dem Boden der Streifen-Gräben TS ausgebildet. Bei den Diffusionsschutzschichten 306 handelt es sich um den p-Typ. Die Diffusionsschutzschichten 306 liegen dem Boden der Streifen-Gate-Elektroden 204S durch die Gate-Oxid-Schicht 305 gegenüber. Wenn der MOSFET 901 auf AUS geschaltet wird, fördern die Diffusionsschutzschichten 306 somit die Verarmung der Drift-Schicht 2 und schwächen die Konzentration des elektrischen Felds an dem Boden der Streifen-Gräben TS ab, um einen Durchbruch der Gate-Oxid-Schicht 305 zu verhindern.
  • Die Diffusionsschutzschichten 306 sind in einer Draufsicht über die gesamten Kontakt-Streifenbereiche RC hinweg ausgebildet. Die Diffusionsschutzschichten 306 weisen bevorzugt eine höhere Konzentration von Störstellen des p-Typs auf als die Basis-Bereiche 302.
  • Die Gate-Oxid-Schicht 305 grenzt an die jeweiligen Paare der Seitenwände der Streifen-Gräben TS so an, dass sie die Basis-Bereiche 302 und die Source-Bereiche 303 bedeckt. Der Boden der Streifen-Gräben TS weist Bereiche auf, die den Streifen-Gate-Elektroden 204S gegenüberliegen; die Gate-Oxid-Schicht 305 bedeckt die Bereiche.
  • Die Dicke des Bereichs der Gate-Oxid-Schicht 305, der dem Boden der Streifen-Gate-Elektrode 204S gegenüberliegt (die Abmessung in der vertikalen Richtung gemäß 1) kann die gleiche wie die des Bereichs der Gate-Oxid-Schicht 204 sein, der einer ersten seitlichen Oberfläche S1 der Streifen-Gate-Elektrode 204S gegenüberliegt (gleich wie die Abmessung in der horizontalen Richtung gemäß 1), ist jedoch bevorzugt größer als diese. Da die Bereiche der Gate-Oxid-Schicht 305, die dem Boden der Streifen-Gate-Elektroden 204S gegenüberliegen, nicht als MOSFET-Elemente zu Operationen beitragen, beeinflusst eine Änderung der Dicke einen Schwellenwert des MOSFET 901 nicht.
  • Im Hinblick auf die Gate-Isolierschicht, die aufgrund der Konzentration des elektrischen Felds an dem Boden der Gräben anfällig für einen Durchbruch ist, wie vorstehend beschrieben, ist die Dicke des Bereichs der Gate-Oxid-Schicht 305, der dem Boden der Streifen-Gate-Elektrode 204S gegenüberliegt, bevorzugt größer als jene des Bereichs der Gate-Oxid-Schicht 305, welcher der ersten seitlichen Oberfläche S1 der Streifen-Gate-Elektrode 204S gegenüberliegt. Demzufolge kann das elektrische Feld, das an die Gate-Oxid-Schicht 305 anzulegen ist, ohne eine Beeinflussung des Schwellenwerts abgeschwächt werden.
  • Die Streifen-Gate-Elektroden 204S sind in den Streifen-Gräben TS der epitaxialen Schicht 100 als Gate-Elektroden des MOSFET 901 ausgebildet. Die Streifen-Gate-Elektroden 204S sind durch die Gate-Oxid-Schicht 305 von der epitaxialen Schicht 100 isoliert. Die Streifen-Gate-Elektroden 204S sind zwischen den aktiven Streifenbereichen RA und den Kontakt-Streifenbereichen RC angeordnet. Mit anderen Worten, bei den Streifen-Gate-Elektroden 204S handelt es sich um Grenzen zwischen den aktiven Streifenbereichen RA und den Kontakt-Streifenbereichen RC.
  • Die Streifen-Gate-Elektroden 204S sind in einer Draufsicht (in der Blickrichtung, die 2 entspricht) in Streifen angeordnet. Jede der Streifen-Gate-Elektroden 204S weist die erste seitliche Oberfläche S1, eine zweite seitliche Oberfläche S2, die der ersten seitlichen Oberfläche S1 gegenüberliegt, sowie eine obere und eine untere Oberfläche auf, welche die erste seitliche Oberfläche S1 mit der zweiten seitlichen Oberfläche S2 verbinden. Die erste seitliche Oberfläche S1 grenzt durch die Gate-Oxid-Schicht 305 in dem Streifen-Graben TS an den Basis-Bereich 302 an. Somit bildet jede der Streifen-Gate-Elektroden 204S einen schaltbaren Kanal.
  • Die Zwischen-Oxidschicht 6 weist erste Kontaktlöcher CH1 und zweite Kontaktlöcher CH2 auf. Das erste Kontaktloch CH1 ist außerhalb des Streifen-Grabens TS mit dem Source-Bereich 303 und dem Basis-Bereich 302 in dem aktiven Streifenbereich RA verbunden. Das zweite Kontaktloch CH2 ist in dem Streifen-Graben TS in dem Kontakt-Streifenbereich RC mit der Diffusionsschutzschicht 306 verbunden.
  • Die Zwischen-Oxidschicht 6 bedeckt die obere Oberfläche von jeder der Streifen-Gate-Elektroden 204S mit einer Dicke D1. Die Zwischen-Oxidschicht 6 bedeckt die zweite seitliche Oberfläche S2 von jeder der Streifen-Gate-Elektroden 204S mit einer Dicke D2. Jede der Dicken D1 und D2 ist größer als die Dicke der Gate-Oxid-Schicht 305 (eine Dicke des Bereichs, der die erste seitliche Oberfläche S1 bedeckt). Die Dicken D1 und D2 können wechselseitig identisch oder unterschiedlich sein. Die Dicke D2 muss bevorzugt identisch mit der Dicke D1 oder kleiner als, jedoch nahezu so groß wie die Dicke D1 sein (sie weist zum Beispiel eine Dicke von ungefähr 80 % oder mehr der Dicke D1 auf).
  • Dies liegt daran, dass eine Erhöhung der Gate-Source-Kapazität eine Verringerung der Schaltgeschwindigkeit verursacht, wenn die Dicke D2 zu gering ist. Um eine Reaktion zwischen der Streifen-Gate-Elektrode 204S und einer Metallschicht zu verhindern, die bei einem Prozess zu verwenden ist, bei dem ein ohmscher Elektrodenbereich 5c gebildet wird, der später zu beschreiben ist, ist es bevorzugt, die Länge LN der Zwischen-Oxidschicht 6 zwischen der seitlichen Oberfläche des zweiten Kontaktlochs CH2 und der zweiten seitlichen Oberfläche S2 der Streifen-Gate-Elektrode 204S ausreichend zu vergrößern.
  • Unter Berücksichtigung dieser Abmessungen liegt der Abstand L1 (2) in einem Bereich von 3,0 µm bis 9,0 µm, und der Abstand L2 (2) liegt in einem Bereich von 3,0 µm bis 6,0 µm. Hierbei handelt es sich bei dem Abstand L1 um einen Abstand zwischen den angrenzenden zweiten seitlichen Oberflächen S2, zwischen denen der aktive Streifenbereich RA sandwichartig angeordnet ist. Des Weiteren handelt es sich bei dem Abstand L2 um einen Abstand zwischen den angrenzenden zweiten seitlichen Oberflächen S2, zwischen denen der Kontakt-Streifenbereich RC sandwichartig angeordnet ist.
  • Die Source-Elektrode 5 ist auf der Zwischen-Oxidschicht 6 ausgebildet, welche die ersten Kontaktlöcher CH1 und die zweiten Kontaktlöcher CH2 aufweist. Die Source-Elektrode 5 weist ohmsche Elektrodenbereiche 5a und 5c auf, die mit der epitaxialen Schicht 100 mit einem geringen Widerstand elektrisch zu verbinden sind. Bei jedem der aktiven Streifenbereiche RA ist die Source-Elektrode 5 durch das erste Kontaktloch CH1 der Zwischen-Oxidschicht 6 hindurch mit den Source-Bereichen 303 und dem Basis-Bereich 302 verbunden. Die Source-Elektrode 5 weist die ohmschen Elektrodenbereiche 5a als Bereiche auf, die mit den Source-Bereichen 303 und den Basis-Bereichen 302 verbunden sind.
  • Bei jedem der Kontakt-Streifenbereiche RC ist die Source-Elektrode 5 durch das zweite Kontaktloch CH2 der Zwischen-Oxidschicht 6 hindurch mit der Diffusionsschutzschicht 306 verbunden. Die Source-Elektrode 5 weist die ohmschen Elektrodenbereiche 5c als Bereiche auf, die mit den Diffusionsschutzschichten 306 verbunden sind.
  • Bei diesem Aufbau existieren die Diffusionsschutzschicht-Erdungsbereiche PC (1), bei denen es sich um verbundene Bereiche zwischen der Source-Elektrode 5 und den Diffusionsschutzschichten 306 handelt, in einer Draufsicht (in der Blickrichtung, die 2 entspricht) linear (in Streifen) in dem MOSFET 901.
  • Die Drain-Elektrode 7 ist auf der unteren Oberfläche des Substrats 1 ausgebildet (einer Oberfläche, die sich entgegengesetzt zu der Oberfläche befindet, auf der die epitaxiale Schicht 100 ausgebildet ist).
  • Der MOSFET 901 kann ferner eine Gate-Führungselektrode und einen Gate-Anschluss (nicht dargestellt) aufweisen. Bei der Gate-Führungselektrode handelt es sich um eine Elektrode, die als eine Leitung fungiert, die eine Gate-Elektrode zu dem Gate-Anschluss (nicht dargestellt) führt. Bei dem Gate-Anschluss handelt es sich um eine Elektrode, die eine Gate-Spannung empfängt, die von außen angelegt wird.
  • Als nächstes wird ein MOSFET 900 (3) eines Vergleichsbeispiels beschrieben. Anders als bei der Ausführungsform 1 ist eine Mehrzahl von Diffusionsschutzschicht-Erdungsbereichen PC in dem MOSFET 900 nicht in Streifen, sondern verteilt oder verstreut (nicht dargestellt) angeordnet. Jedes Layout des MOSFET 900 weist verteilte oder verstreute Bereiche auf, die von den Diffusionsschutzschicht-Erdungsbereichen PC am weitesten entfernt sind. Bei einer Übergangsantwort des MOSFET 900 von EIN zu AUS ergibt sich an den verteilten oder verstreuten Bereichen eine inhomogene Stromdichteverteilung des Drain-Source-Stroms, der bis dahin gleichmäßig fließt. Demzufolge ist der MOSFET 900 anfällig für einen Durchbruch.
  • Bei dem MOSFET 901 gemäß Ausführungsform 1 sind die Diffusionsschutzschicht-Erdungsbereiche PC nicht verteilt oder verstreut, sondern in Streifen angeordnet, wie in 2 dargestellt. Die Bereiche, die von den Diffusionsschutzschicht-Erdungsbereichen PC am weitesten entfernt sind, sind nicht verteilt oder verstreut angeordnet, sondern befinden sich linear jeweils zwischen den zwei angrenzenden linearen Diffusionsschutzschicht-Erdungsbereichen PC.
  • Somit wird zwischen den zwei benachbarten linearen Diffusionsschutzschicht-Erdungsbereichen PC nahezu die gleiche Antwort der Ausdehnung einer Verarmungsschicht von einem pn-Übergang zwischen der Diffusionsschutzschicht 306 und der Drift-Schicht 2 erhalten. Bei einer Übergangsantwort des MOSFET 901 von EIN zu AUS ergibt sich keine verteilte oder verstreute inhomogene Stromdichteverteilung, wie vorstehend beschrieben. Somit kann der Durchbruch der Gate-Oxid-Schicht 305 verhindert werden, der durch die inhomogene Stromdichteverteilung verursacht wird.
  • Wenn die Diffusionsschutzschicht-Erdungsbereiche PC nicht verteilt oder verstreut, sondern linear ausgebildet sind, wie gemäß Ausführungsform 1, wird die Kanalbreitendichte etwas geopfert. Eine Verringerung der Kanalbreitendichte erhöht den EIN-Widerstand.
  • Bei einem der Verfahren zum Reduzieren des Ausmaßes einer Erhöhung des EIN-Widerstands handelt es sich um ein Verfahren zum Verringern der Breite des Kontakt-Streifenbereichs RC. Die Breite des Kontakt-Streifenbereichs RC kann geringer als jene des aktiven Streifenbereichs RA sein. Demzufolge ist es möglich, dass der Bereich, der von den Kontakt-Streifenbereichen RC eingenommen wird, in einer Draufsicht wesentlich kleiner als jener ist, der von den aktiven Streifenbereichen RA eingenommen wird.
  • Mit einer solchen Intention wird wahrscheinlich ein Verfahren zur Aufrechterhaltung einer elektrischen Isolierung zwischen den Streifen-Gate-Elektroden 204S und der Source-Elektrode 5 unter Verwendung einer vergleichsweise dünnen isolierenden Schicht angewendet, die zum Beispiel durch Oxidieren von Seitenwänden der Streifen-Gate-Elektroden 204S gebildet wird. Demzufolge kann die Breite der Kontakt-Streifenbereiche RC reduziert werden. In einem derartigen Fall nimmt jedoch die Gate-Source-Kapazität zu, und die Schaltgeschwindigkeit nimmt entsprechend ab.
  • Somit kann ein poröses Material, bei dem es sich um ein Material mit einer niedrigen Dielektrizitätskonstante handelt, als ein Material für die Zwischen-Oxidschicht 6 mit dem Ziel verwendet werden, durch Reduzieren der Gate-Source-Kapazität bei Verringern der Breite der Kontakt-Streifenbereiche RC eine höhere Schaltgeschwindigkeit aufrechtzuerhalten. Zum Beispiel kann eine poröse Siliciumoxidschicht verwendet werden.
  • Es gibt ein Verfahren zum Anlegen eines ausreichend hohen Gate-Felds anstelle der oder in Kombination mit den vorstehenden Verfahren. Die Erfinder der vorliegenden Erfindung ziehen in Betracht, dass ein Anteil des Kanalwiderstands in dem EIN-Widerstand bei Anlegen eines ausreihend hohen Gate-Felds ausreichend reduziert wird. Bei einem derartigen Anlegen wird die vorstehend beschriebene Erhöhung des EIN-Widerstands im Vergleich zu dem gesamten EIN-Widerstand vernachlässigbar.
  • Als nächstes wird ein MOSFET 902 (eine Halbleitereinheit) einer Modifikation unter Bezugnahme auf 4 beschrieben. Der MOSFET 902 weist kreuzende Gräben TC und kreuzende Gate-Elektroden 204C auf. Die kreuzenden Gräben TC sind in der epitaxialen Schicht 100 (1) ausgebildet. Jeder der kreuzenden Gräben TC weist in einer Querschnittsansicht (in einer Blickrichtung senkrecht zu 4) ein Paar von Seitenwänden auf (eine linke und eine rechte Oberfläche in 4). Diese Seitenwände durchdringen die Source-Bereiche 303 und die Basis-Bereiche 302 und reichen bis zu der Drift-Schicht 2.
  • Die kreuzenden Gräben TC erstrecken sich in den aktiven Streifenbereichen RA in einer Richtung transversal zu der Längsrichtung (in einer horizontalen Richtung in 4), im Einzelnen in einer Richtung orthogonal zu der Längsrichtung. Die kreuzende Gate-Elektrode 204C bildet mit der Streifen-Gate-Elektrode 204S eine Gate-Elektrode des MOSFET 902. Die kreuzenden Gate-Elektroden 204C sind durch die Gate-Oxid-Schicht 305 in den kreuzenden Gräben TC ausgebildet. Die kreuzende Gate-Elektrode 204C verbindet zwei angrenzende Bereiche der Streifen-Gate-Elektroden 204S, zwischen denen die aktiven Streifenbereiche RA sandwichartig angeordnet sind, wechselseitig in einer Richtung senkrecht zu der Längsrichtung. Mit einer derartigen Struktur weisen die aktiven Streifenbereiche RA Formen von Rechtecken auf (die ein Quadrat umfassen), wie in 4 dargestellt.
  • Die Kanalbreitendichte kann stärker erhöht werden, wenn die kreuzenden Gate-Elektroden 204C vorhanden sind, als dann, wenn die kreuzenden Gate-Elektroden 204C nicht vorhanden sind. Somit kann der EIN-Widerstand pro Einheitsfläche verringert werden. Diese Modifikation ist insbesondere dann effektiv, wenn das Gate-Feld kaum zunimmt, zum Beispiel, wenn die Gate-Oxid-Schicht 305 dicker ist oder wenn eine Spannung eines mit dem MOSFET 901 zu verbindenden Gate-Treibers nicht erhöht werden kann.
  • Wie unter Bezugnahme auf 5 ersichtlich, die einen MOSFET 903 (eine Halbleitereinheit) einer weiteren Modifikation darstellt, weisen die aktiven Streifenbereiche RA hexagonale Formen auf, im Einzelnen Formen, die jeweils durch Ausdehnen eines Hexagons in einer Richtung entlang einer der Seiten erhalten werden. Wenn die epitaxiale Schicht 100 eine hexagonale Kristallstruktur aufweist, können Seitenwände der Streifen-Gräben TS kristallographisch nahezu äquivalent zu jenen der kreuzenden Gräben TC sein.
  • Demzufolge kann der Einfluss des Versatzwinkels zu der hexagonalen c-Ebene reduziert werden. Somit kann ein Bereich mit einer teilweise niedrigeren Gate-Durchbruchspannung eliminiert werden. Insbesondere wird eine höhere Gate-Durchbruchspannung erhalten, indem eine Ebenenrichtung der Seitenwände unter Verwendung einer Ebene ausgelegt wird, die äquivalent zu einer (10-10)-Ebene (d.h. zu einer {10-10}-Ebene) ist.
  • Wie unter Bezugnahme auf 6 ersichtlich, die einen MOSFET 904 (eine Halbleitereinheit) einer weiteren Modifikation darstellt, weisen Seitenwände eines Streifen-Grabens TS zwei verschiedene Ebenenrichtungen unter einem Winkel auf, und Seitenwände eines kreuzenden Grabens TC weisen zwei Ebenenrichtungen parallel zueinander auf. Bei der Längsrichtung (der horizontalen Richtung in der Zeichnung) der aktiven Streifenbereiche RA handelt es sich bevorzugt um eine Richtung senkrecht zu der Versatzrichtung des Versatzwinkels, und die Ebenenrichtungen der Seitenwände sowohl der Streifen-Gräben TS als auch der kreuzenden Gräben TC sind äquivalent zu einer (10-10)-Ebene.
  • Der MOSFET 904 kann eine höhere Kanalbreitendichte aufweisen, wenn die Seitenwände der Streifen-Gräben TS zickzack-förmig sind. Eine Seitenwand senkrecht zu der Versatzrichtung des Versatzwinkels ist bevorzugt von den aktiven Streifenbereichen RA ausgenommen. Die aktiven Streifenbereiche RA weisen zum Beispiel Formen von regelmäßigen Hexagonen auf. Demzufolge wird eine höher Gate-Durchbruchspannung erzielt.
  • Wenn die Hexagone als aktive Streifenbereiche RA verwendet werden, müssen die Hexagone jeweilige Kontakte zu den Basis-Bereichen 302 und den Source-Bereichen 303 aufweisen. Somit ist es möglich, dass der Grad der Herstellungsschwierigkeit bei einer Verringerung der Breite der aktiven Streifenbereiche RA, um den EIN-Widerstand zu verringern, etwas hoch ist. Wenn dieser Aspekt problematisch ist, können andere Formen als die der Hexagone verwendet werden.
  • Wie unter Bezugnahme auf 7 ersichtlich, weist ein MOSFET 905 (eine Halbleitereinheit) einer weiteren Modifikation ferner Dummy-Bereiche 206 zusätzlich zu dem Aufbau des MOSFET 901 auf. Die Dummy-Bereiche 206 ragen aus dem Boden der Streifen-Gräben TS in Richtung zu ihren Öffnungsbereichen (in einer Blickrichtung, die 1 entspricht, nach oben) in den Kontakt-Streifenbereichen RC hervor. Die Dummy-Bereiche 206 sind mittels einer isolierenden Schicht, zum Beispiel der Gate-Oxid-Schicht 305, von der Source-Elektrode 5 isoliert. Somit sind die Dummy-Bereiche 206 von der Source-Elektrode 5 getrennt.
  • Die Dummy-Bereiche 206 sind bevorzugt aus einem Bereich der epitaxialen Schicht 100 gebildet. Somit kann zum Bilden der Streifen-Gräben TS ein Ätzvorgang so durchgeführt werden, dass ein Bereich der epitaxialen Schicht 100 verbleibt, der zu den Dummy-Bereichen 206 werden soll. Die Dummy-Bereiche 206 können einen Bereich aufweisen, der aus dem gleichen Material wie jenem der Basis-Bereiche 302 und der Source-Bereiche 303 hergestellt ist. Im Hinblick auf die Einfachheit der Herstellung können die Dummy-Bereiche 206 bevorzugt den Bereich aufweisen, der aus dem gleichen Material wie jenem der Basis-Bereiche 302 und der Source-Bereiche 303 hergestellt ist, um einen Spielraum bei der Maskenausrichtung zu vergrößern.
  • Dies eliminiert die Notwendigkeit für die Bildung einer Resistmaske, um die Dummy-Bereiche 206 zur Vermeidung einer Ionenimplantation zu bedecken, wenn die Basis-Bereiche 302 und die Source-Bereiche 303 mittels einer Ionenimplantation gebildet werden. Wenn eine derartige Resistmaske gebildet wird, nimmt der Grad der Schwierigkeit bei einem Photolithographie-Prozess aufgrund eines kleineren Spielraums bei der Maskenausrichtung zu. Wenn die Dummy-Bereiche 206 den Bereich nicht aufweisen, der aus dem gleichen Material wie jenem der Basis-Bereiche 302 und der Source-Bereiche 303 hergestellt ist, können die Dummy-Bereiche 206 nur aus dem gleichen Material wie jenem der Drift-Schicht 2 gebildet werden.
  • Bei der vorliegenden Modifikation weist jede der Streifen-Gate-Elektroden 204S einen Bereich auf, der an eine seitliche Oberfläche des Dummy-Bereichs 206 angrenzt. Die seitliche Oberfläche verbindet wechselseitig zwei angrenzende Bereiche der Streifen-Gate-Elektrode 204S, zwischen denen einer der Kontakt-Streifenbereiche RC sandwichartig angeordnet ist, in einer Richtung senkrecht zu der Längsrichtung (der vertikalen Richtung in 7). Mit anderen Worten, die Streifen-Gate-Elektroden 204S sind leiterförmig.
  • Auch wenn die Streifen-Gate-Elektroden 204S durch Strukturdefekte oder durch den Einfluss von Partikeln reißen, kann ein Gate-Potential an beide der Bereiche angelegt werden, solange einer der zwei Bereiche der Streifen-Gate-Elektrode 204S normal ist. Demzufolge kann der Einfluss des Reißens reduziert werden. Die Dummy-Bereiche 206 können auch andere Formen als das in 7 dargestellte Rechteck aufweisen, zum Beispiel ein Hexagon mit Ebenen, die äquivalent zu der (10-10)-Ebene sind.
  • Der charakteristische Aufbau des MOSFET 905 kann mit den charakteristischen Aufbauten der MOSFETs 902 bis 904 (4 bis 6) kombiniert werden. Ein MOSFET 906 (8) weist zum Beispiel einen Aufbau auf, der durch Kombinieren des charakteristischen Aufbaus des MOSFET 905 (7) mit dem charakteristischen Aufbau des MOSFET 902 (4) erhalten wird. Bei diesem Aufbau sind Gate-Elektroden in Gittern sowohl über den aktiven Streifenbereichen RA als auch den Kontakt-Streifenbereichen RC ausgebildet. Somit kann der maximale Abstand zwischen einer Position in der Gate-Elektrode und einer Gate-Führungselektrode (nicht dargestellt) reduziert werden.
  • Wie unter Bezugnahme auf 9 ersichtlich, weist ein MOSFET 907 (eine Halbleitereinheit) einer Modifikation einen Aufbau auf, der durch Ändern der Positionen der aktiven Streifenbereiche RA und der Kontakt-Streifenbereiche RC in dem MOSFET 901 (2) in regelmäßigen Abständen erhalten wird. Demzufolge weist der MOSFET 907 einen Bereich auf, in dem der aktive Streifenbereich RA und der Kontakt-Streifenbereich RC einander in der Längsrichtung (der horizontalen Richtung in 9) gegenüberliegen.
  • Bei dem MOSFET 907 weist dieser Bereich außerdem die Streifen-Gate-Elektrode 204S auf. Auch ohne die Dummy-Bereiche 206 (7) kann dieser Bereich wechselseitig die zwei angrenzenden Bereiche der Streifen-Gate-Elektroden 204S in der Richtung senkrecht zu der Längsrichtung (der vertikalen Richtung in 9) verbinden.
  • Mit anderen Worten, der MOSFET 907 weist eine erste Zeile R1 und eine zweite Zeile R2 auf, in denen die aktiven Streifenbereiche RA und die Kontakt-Streifenbereiche RC jeweils abwechselnd und wiederholt angeordnet sind. Jede von der ersten Zeile R1 und der zweiten Zeile R2 erstreckt sich in einer Richtung transversal zu der Längsrichtung, im Einzelnen in einer Richtung orthogonal zu der Längsrichtung. Die aktiven Streifenbereiche RA in der ersten Zeile R1 liegen den Kontakt-Streifenbereichen RC in der zweiten Zeile R2 in der Längsrichtung (der horizontalen Richtung in der Zeichnung) gegenüber.
  • Die Kontakt-Streifenbereiche RC in der ersten Zeile R1 liegen den aktiven Streifenbereichen RA in der zweiten Zeile R2 in der Längsrichtung gegenüber. Wenngleich vorstehend die „erste“ und die „zweite“ Zeile erwähnt sind, ist die Anzahl von Zeilen gleich irgendeiner Anzahl, die größer als zwei oder gleich zwei ist.
  • Bei der vorliegenden Modifikation ermöglichen die aktiven Streifenbereiche RA in der ersten Zeile R1 und die Kontakt-Streifenbereiche RC in der zweiten Zeile R2, die einander in der Längsrichtung gegenüberliegen, dass sich die Gate-Elektroden zwischen den Bereichen erstrecken. Demzufolge können die Gate-Elektroden in Gittern ausgebildet sein. Somit kann der maximale Abstand zwischen einer Position in der Gate-Elektrode und einer Gate-Führungselektrode (nicht dargestellt) reduziert werden.
  • Gemäß Ausführungsform 1 sind die aktiven Streifenbereiche RA, durch die hindurch ein Hauptstrom geleitet wird, und die Kontakt-Streifenbereiche RC mit den Diffusionsschutzschicht-Erdungsbereichen PC abwechselnd angeordnet, wie in 2 dargestellt. Demzufolge werden Variationen des Abstands von dem Diffusionsschutzschicht-Erdungsbereich PC zu der Diffusionsschutzschicht 306 an dem Boden von jedem der Gräben reduziert. Somit kann der Durchbruch der Gate-Oxid-Schicht 305 reduziert werden, der durch eine inhomogene Stromdichteverteilung bei einer Übergangsantwort verursacht wird.
  • Gemäß Ausführungsform 1 ist die zweite seitliche Oberfläche S2 der Streifen-Gate-Elektrode 204S mit einer Dicke bedeckt, die größer als jene der Gate-Oxid-Schicht 305 ist. Demzufolge wird die Kapazität zwischen der Source-Elektrode 5 und der zweiten seitlichen Oberfläche S2 der Streifen-Gate-Elektrode 204S verringert, die der Source-Elektrode 5 gegenüberliegt. Somit kann die Schaltgeschwindigkeit erhöht werden.
  • Im Allgemeinen weisen eine Schwellenspannung, bei der ein MOSET auf EIN und auf AUS geschaltet wird, und ein EIN-Widerstand eine Kompromiss-Relation auf. Wenngleich die Schwellenspannung im Hinblick auf eine Störimmunität bevorzugt höher ist, vergrößert eine Erhöhung der Schwellenspannung den EIN-Widerstand bei einem derartigen Kompromiss. Wenngleich umgekehrt der EIN-Widerstand im Hinblick auf eine Verlustreduktion bevorzugt niedriger ist, verringert eine Verkleinerung des EIN-Widerstands die Schwellenspannung bei dem Kompromiss.
  • Dieser Kompromiss muss so verbessert werden, dass eine Erhöhung der Störimmunität und die Verlustreduktion wechselseitig kompatibel werden. Bei der Schwellenspannung handelt es sich um einen Beurteilungsindikator, bei dem ein Kanal in einem Bereich mit einem hohen Kanalwiderstand auf EIN und auf AUS geschaltet wird. Im Gegensatz dazu handelt es sich bei dem EIN-Widerstand um einen Beurteilungsindikator in einem Bereich mit einem niedrigen Kanalwiderstand, wenn ein ausreichendes elektrisches Feld an ein Gate angelegt wird.
  • Da die Kanalbreitendichte bei dem Aufbau gemäß Ausführungsform 1 reduziert ist, nimmt ein Schwellenwert zu, bei dem es sich um einen Indikator in einem Bereich mit einem höheren Beitrag des Kanalwiderstands handelt. Im Gegensatz dazu kann der EIN-Widerstand, bei dem es sich um einen Indikator in einem Bereich mit einem geringeren Beitrag des Kanalwiderstands handelt, kaum zunehmen. Somit kann Ausführungsform 1 den Kompromiss zwischen dem Schwellenwert und dem EIN-Widerstand verbessern.
  • Die Diffusionsschutzschichten 306 weisen bevorzugt eine höhere Konzentration von Störstellen des p-Typs auf als die Basis-Bereiche 302. Somit kann der Vorteil der Diffusionsschutzschichten 306 vollständig erzielt werden.
  • Wenn die Drift-Schicht 2 aus einem Halbleiter mit breiter Bandlücke hergestellt ist, wird in Kombination mit dem Aufbau gemäß Ausführungsform 1 eine höhere Schaltgeschwindigkeit erzielt. Wenngleich in einer Gate-Oxid-Schicht eines MOSFET, der im Allgemeinen einen Halbleiter mit breiter Bandlücke verwendet, leicht ein elektrischer Durchbruch auftritt, kann ein derartiger Durchbruch reduziert werden.
  • Als nächstes wird im Folgenden ein Verfahren zur Herstellung des MOSFET 901 (1) beschrieben. Materialien, die bei der folgenden Beschreibung beispielhaft aufzuzeigen sind, können nach Bedarf durch andere Materialien mit äquivalenten Funktionen ausgetauscht werden.
  • Wie unter Bezugnahme auf 10 ersichtlich, wird zunächst die epitaxiale Schicht 100 auf dem Substrat 1 gebildet. Zum Beispiel wird die epitaxiale Schicht 100 vom n-Typ mittels chemischer Gasphasenabscheidung (CVD) auf einem Halbleitersubstrat vom n-Typ mit einem 4H-Polytyp und einem geringen Widerstand gebildet. Die epitaxiale Schicht 100 weist zum Beispiel eine Störstellenkonzentration in einem Bereich von 1 × 1014 cm-3 bis 1 × 1017 cm-3 und einer Dicke in einem Bereich von 5 µm bis 200 µm auf.
  • Als nächstes wird ein vorgegebener Dotierstoff durch Ionenimplantation an der Oberfläche der epitaxialen Schicht 100 eingebracht, um den Basis-Bereich 302 und die Source-Bereiche 303 zu bilden. Diese Prozesse werden im Folgenden im Einzelnen beschrieben.
  • Der Basis-Bereich 302 wird gebildet, indem Aluminium (Al), bei dem es sich um eine Störstelle vom p-Typ (einen Akzeptor) handelt, durch Ionenimplantation eingebracht wird. Die Tiefe des durch Ionenimplantation eingebrachten Al liegt in einem Bereich von ungefähr 0,5 µm bis 3 µm, der die Dicke der epitaxialen Schicht 100 nicht überschreitet. Die Störstellenkonzentration von Al, das implantiert werden soll, ist höher als die Konzentration der Störstellen vom n-Typ der epitaxialen Schicht 100. Mit anderen Worten, die Konzentration der Störstellen vom p-Typ des Basis-Bereichs 302 liegt in einem Bereich von 1 × 1017 cm-3 bis 1 × 1020 cm-3.
  • Hierbei verbleibt ein Bereich der epitaxialen Schicht 100, der tiefer als das implantierte Al liegt, als die Drift-Schicht 2 vom n-Typ. Der Basis-Bereich 302 kann durch epitaxiales Aufwachsen eines Halbleiters vom p-Typ gebildet werden. In einem derartigen Fall werden die Störstellenkonzentration und die Dicke des Basis-Bereichs 302 äquivalent zu jenen des Basis-Bereichs 302 gestaltet, der durch Ionenimplantation gebildet wird.
  • Der Source-Bereich 303 wird mittels einer Ionenimplantation von Stickstoff (N), bei dem es sich um eine Störstelle vom n-Typ (einen Donator) handelt, an der Oberfläche des Basis-Bereichs 302 gebildet. Der Source-Bereich 303 wird in einer Struktur gebildet, die dem Layout der Streifen-Gate-Elektroden 204S entspricht, die später gebildet werden sollen. Wenn die Streifen-Gate-Elektroden 204S gebildet werden, befinden sich die Source-Bereiche 303 an beiden Seiten der Streifen-Gate-Elektroden 204S. Die Tiefe des durch Ionenimplantation eingebrachten N ist geringer als die Dicke des Basis-Bereichs 302.
  • Die Störstellenkonzentration des durch Ionenimplantation eingebrachten N liegt in einem Bereich von der Konzentration von Störstellen vom p-Typ des Basis-Bereichs 302 bis 1 × 1021 cm-3. Solange letzten Endes der Aufbau in 10 erzielt wird, ist es möglich, dass die Reihenfolge der Ionenimplantationen zur Bildung der Störstellenbereiche nicht gleich der vorstehend beschriebenen Reihenfolge ist.
  • Unter dem Basis-Bereich 302 kann eine Verarmungs-Verhinderungsschicht gebildet werden. Bei dem Aufbau gemäß 1 verengt die Verarmungsschicht, die sich von jedem bzw. jeder von dem Basis-Bereich 302 und der Diffusionsschutzschicht 306 aus ausdehnt, einen Strompfad zwischen dem Basis-Bereich 302 und der Diffusionsschutzschicht 306. Dies führt zu dem allgemein als JFET-Widerstand bezeichneten Widerstand. Die Verarmungs-Verhinderungsschicht wird hinzugefügt, um zu verhindern, dass sich die Verarmungsschicht während einer EIN-Zeit von dem Basis-Bereich 302 aus ausdehnt. Somit kann der JFET-Widerstand verringert werden.
  • Die Verarmungs-Verhinderungsschicht wird mittels einer Ionenimplantation von Stickstoff (N) oder Phosphor (P) gebildet, bei denen es sich um eine Störstelle vom n-Typ handelt. Die Verarmungs-Verhinderungsschicht ist tiefer als der Basis-Bereich 302. Die Tiefe der Verarmungs-Verhinderungsschicht fällt in einen Bereich, der die Dicke der epitaxialen Schicht 100 nicht überschreitet. Die Verarmungs-Verhinderungsschicht weist bevorzugt eine Dicke in einem Bereich von ungefähr 0,5 µm bis 3 µm auf.
  • Die Störstellenkonzentration des durch Ionenimplantation eingebrachten N ist höher als die Konzentration der Störstellen vom n-Typ der abgeschiedenen epitaxialen Schicht 100 und ist höher als oder gleich 1 × 1017 cm-3. Die Verarmungs-Verhinderungsschicht kann durch ein epitaxiales Aufwachsen vom n-Typ gebildet werden. In einem derartigen Fall werden die Störstellenkonzentration und die Dicke der Verarmungs-Verhinderungsschicht äquivalent zu jenen einer Verarmungs-Verhinderungsschicht gestaltet, die mittels Ionenimplantation gebildet wird.
  • Wie unter Bezugnahme auf 11 ersichtlich, wird dann eine Siliciumoxidschicht 10 auf der Oberfläche der epitaxialen Schicht 100 mit einer Dicke in einem Bereich von ungefähr 1 µm bis 2 µm abgeschieden. Darauf wird eine Ätzmaske 11 gebildet, die aus einem Resistmaterial hergestellt ist. Die Ätzmaske 11 wird gemäß einer Photolithographie-Technik mit einem Muster von Öffnungsbereichen versehen, die zu den Streifen-Gräben TS (1) werden sollen.
  • Dann wird die Siliciumoxidschicht 10 mittels eines reaktiven Ionenätzvorgangs (RIE) unter Verwendung der Ätzmaske 11 als einer Maske strukturiert. Mit anderen Worten, das Muster der Ätzmaske 11 wird auf die Siliciumoxidschicht 10 transferiert. Die strukturierte Siliciumoxidschicht 10 wird als die nächste Ätzmaske verwendet.
  • Wie unter Bezugnahme auf 12 ersichtlich, werden die Streifen-Gräben TS, welche die Source-Bereiche 303 und den Basis-Bereich 302 durchdringen, mittels RIE unter Verwendung der strukturierten Siliciumoxidschicht 10 als einer Maske in der epitaxialen Schicht 100 gebildet. Die Tiefe der Streifen-Gräben TS ist größer als die Tiefe des Basis-Bereichs 302 oder gleich dieser und liegt in einem Bereich von ungefähr 1,0 µm bis 6,0 µm.
  • Wie unter Bezugnahme auf 13 ersichtlich, wird dann eine Implantationsmaske 12 mit einem Öffnungsmuster gebildet, das die Streifen-Gräben TS freilegt, das heißt mit einem Muster, das identisch mit jenem der Ätzmaske 11 ist. Durch die Ionenimplantation, welche die Implantationsmaske 12 verwendet, werden die Diffusionsschutzschichten 306 vom p-Typ an dem Boden der Streifen-Gräben TS gebildet. Hierbei wird Al als eine Störstelle vom p-Typ verwendet.
  • Die zu bildenden Diffusionsschutzschichten 306 weisen bevorzugt eine Störstellenkonzentration in einem Bereich von 1 1017 cm-3 bis 1 × 1019 cm-3 und eine Dicke in einem Bereich von 0,1 µm bis 2,0 µm auf. Die Störstellenkonzentration ist durch ein elektrisches Feld bestimmt, das bei Anliegen einer Durchbruchspannung im Gebrauch zwischen dem Drain und der Source des MOSFET 901 an der Gate-Oxid-Schicht 305 anliegt. Die (strukturierte) Siliciumoxidschicht 10 (12), bei der es sich um eine Ätzmaske zum Herstellen der Streifen-Gräben TS handelt, kann anstelle der Implantationsmaske 12 verwendet werden.
  • Demzufolge können die Herstellungsprozesse vereinfacht werden, und die Kosten können reduziert werden. In einem derartigen Fall müssen die Dicke und die Ätzbedingungen für die zu bildende Siliciumoxidschicht 10 so eingestellt werden, dass die Siliciumoxidschicht 10 nach dem Ätzvorgang mit einer ausreichenden Dicke verbleibt, um die Streifen-Gräben TS zu bilden.
  • Da die Diffusionsschutzschicht 306 einen pn-Übergang mit der Drift-Schicht 2 bildet, kann der schließlich erhaltene MOSFET 901 (1) diesen pn-Übergang als Diode verwenden. Hierbei kann ein pn-Übergang zwischen dem Basis-Bereich 302 und der Drift-Schicht 2 ebenfalls als Diode fungieren. Wenn diese zwei Arten von Dioden als Freilaufdioden fungieren, macht ein Strom, der durch die Diode zwischen der Diffusionsschutzschicht 306 und der Drift-Schicht 2 hindurchfließt, bevorzugt den Großteil des Stroms aus.
  • Dies liegt daran, dass die übermäßige Lieferung von Energie an die Diode, die mit dem Basisbereich 302 gebildet ist, ein Phänomen derart hervorrufen kann, dass die Defekte, die sich von dem Substrat 1 aus ausdehnen, bis in die Umgebung der Gate-Oxid-Schicht 305 reichen und letzten Endes einen Durchbruch der Gate-Oxid-Schicht 305 hervorrufen.
  • Um eine Vermeidung dieses Phänomens zu ermöglichen, muss die Al-Störstellenkonzentration der Diffusionsschutzschichten 306 unter Berücksichtigung der Al-Störstellenkonzentration der Basis-Bereiche 302 bestimmt werden. Der Bereich der Drift-Schicht 2, der sich in Kontakt mit der Diffusions-schutzschicht 306 befindet, ist um die Tiefe des Streifen-Grabens TS dünner als die anderen Bereiche. Wenn die Diffusionsschutzschicht 306 eine Al-Störstellenkonzentration aufweist, die höher als jene des Basis-Bereichs 302 oder gleich dieser ist, kann der Großteil des Stroms somit durch die Diode hindurch fließen, die mit der Diffusionsschutzschicht 206 gebildet ist.
  • Der Einfluss der sich ausdehnenden Defekte, die durch die Lieferung von Energie an die Diode verursacht werden, die mit der Diffusionsschutzschicht 306 gebildet ist, ist jedoch möglicherweise nicht vernachlässigbar. Dies liegt daran, dass sich die Unterseite der Gate-Oxid-Schicht 305 in Kontakt mit der Diffusionsschutzschicht 306 befindet.
  • Um zu verhindern, dass aufgrund der sich ausdehnenden Defekte ein Durchbruch der Gate-Oxid-Schicht 305 erfolgt, weist die Gate-Oxid-Schicht 305 somit bevorzugt einen dem Boden des Streifen-Grabens TS gegenüberliegenden Bereich auf, der dicker als ein Bereich ist, welcher der Seitenwand des Streifen-Grabens TS gegenüberliegt.
  • Als nächstes wird die Implantationsmaske 12 entfernt. Dann führt eine Wärmebehandlungs-Vorrichtung einen Tempervorgang durch, um die Störstellen zu aktivieren, die durch die vorstehenden Prozesse mittels Ionenimplantation eingebracht werden. Dieser Tempervorgang wird in einem Vakuum oder in einer inerten Gasatmosphäre, wie beispielsweise Argon(Ar)-Gas, zwischen 1300 und 1900 °C während 30 Sekunden bis 1 Stunde durchgeführt.
  • Wie unter Bezugnahme auf 14 ersichtlich, wird dann auf der gesamten Oberfläche der epitaxialen Schicht 100 einschließlich der Streifen-Gräben TS eine Siliciumoxidschicht gebildet. Als nächstes bildet ein Abscheiden von Polysilicium mittels CVD bei einem geringen Druck eine Polysiliciumschicht, die eine Leitfähigkeit aufweist. Diese Schichten werden strukturiert oder zurück geätzt, um die Gate-Oxid-Schicht 305 und die Streifen-Gate-Elektroden 204S zu bilden. Die Siliciumoxidschicht, die zu der Gate-Oxid-Schicht 305 werden soll, kann durch thermisches Oxidieren der Oberfläche der epitaxialen Schicht 100 oder mittels eines Abscheidungsprozesses gebildet werden.
  • Wie unter Bezugnahme auf 15 ersichtlich, wird dann auf der gesamten Oberfläche der epitaxialen Schicht 100 mittels CVD bei einem geringen Druck die Zwischen-Oxidschicht 6 gebildet, welche die Streifen-Gate-Elektroden 204S bedeckt. Als nächstes bildet ein Strukturieren der Zwischen-Oxidschicht 6 die ersten Kontaktlöcher CH1 und die zweiten Kontaktlöcher CH2. Dann werden die ohmschen Elektrodenbereiche 5a und die ohmschen Elektrodenbereiche 5c auf der Oberfläche der epitaxialen Schicht 100 gebildet, die an dem Boden der ersten Kontaktlöcher CH1 beziehungsweise der zweiten Kontaktlöcher CH2 freiliegt.
  • Das Herstellungsverfahren beginnt zum Beispiel mit dem Herstellen einer Metallschicht, die überwiegend Ni enthält, auf der Zwischen-Oxidschicht 6. Durch diese Herstellung wird die Metallschicht auch in den ersten Kontaktlöchern CH1 und den zweiten Kontaktlöchern CH2 gebildet. Dann ermöglicht eine thermische Behandlung zwischen 600 °C und 1100 °C, dass die Metallschicht in den ersten Kontaktlöchern CH1 und den zweiten Kontaktlöchern CH2 mit dem SiC der epitaxialen Schicht 100 reagiert. Demzufolge werden Silicidschichten als die ohmschen Elektrodenbereiche 5a und 5c gebildet.
  • Dann wird die Metallschicht, die nicht reagiert hat und auf der Zwischen-Oxidschicht 6 verblieben ist, mittels eines Nassätzvorgangs entfernt, wobei zum Beispiel Salpetersäure, Schwefelsäure, Chlorwasserstoffsäure oder eine Mischlösung dieser Säuren und eine Wasserstoffperoxid-Lösung verwendet werden. Die thermische Behandlung kann erneut durchgeführt werden, um den Kontaktwiderstand des ohmschen Kontakts weiter zu reduzieren. Die zweite thermische Behandlung wird bevorzugt bei einer Temperatur durchgeführt, die höher als jene der vorherigen thermischen Behandlung ist.
  • Wenn der minimale Abstand zwischen jedem von den ohmschen Elektrodenbereichen 5a und 5c und der entsprechenden Streifen-Gate-Elektrode 204S bei der thermischen Behandlung extrem geringer wird, reagiert jeder von den ohmschen Elektrodenbereichen 5a und 5c leicht mit der Streifen-Gate-Elektrode 204S. Diese Reaktion verursacht eine Gate-Leckage in dem MOSFET 901. Somit wird die Abmessung der Zwischen-Oxidschicht 6 bevorzugt so bestimmt, dass eine derartige Reaktion vermieden wird. Im Einzelnen wird die Abmessung der Zwischen-Oxidschicht 6 bevorzugt so bestimmt, dass die Zwischen-Oxidschicht 6, die jeden von den ohmschen Elektrodenbereichen 5a und 5c von der Streifen-Gate-Elektrode 204S trennt, keinen extrem dünnen Bereich aufweist.
  • Wie unter erneuter Bezugnahme auf 1 ersichtlich, bildet eine Abscheidung eines Elektrodenmaterials, wie beispielsweise einer Al-Legierung, auf der epitaxialen Schicht 100 die Source-Elektrode 5 auf der Zwischen-Oxidschicht 6 und in den ersten Kontaktlöchern CH1 sowie den zweiten Kontaktlöchern CH2. Als nächstes bildet ein Abscheiden eines Elektrodenmaterials, wie beispielsweise einer Al-Legierung, auf der unteren Oberfläche des Substrats 1 die Drain-Elektrode 7. Demzufolge wird der MOSFET 901 erhalten.
  • Wenngleich der MOSFET bei der vorstehenden Beschreibung einen Aufbau aufweist, der die Drift-Schicht 2 und das Substrat 1 (eine Puffer-Schicht) mit dem gleichen Leitfähigkeitstyp aufweist, kann das Herstellen eines Bereichs mit einem Leitfähigkeitstyp, der sich von jenem der Drift-Schicht 2 unterscheidet, auf einer unteren Oberfläche eines Halbleiterbereichs (einer Oberfläche, die der Drain-Elektrode 7 gegenüberliegt) als eine Kollektor-Schicht einen IGBT ergeben. Ein Substrat vom p-Typ kann zum Beispiel das Substrat 1 vom n-Typ in dem MOSFET 901 (1) ersetzen. Alternativ kann eine Halbleiterschicht vom p-Typ das Substrat 1 vom n-Typ ersetzen.
  • Alternativ kann eine Halbleiterschicht vom p-Typ, die zu der unteren Oberfläche des Halbleiterbereichs werden soll, auf der unteren Oberfläche des Substrats 1 vom n-Typ gebildet werden. Hierbei entsprechen der Source-Bereich 303 und die Source-Elektrode 5 des MOSFET 901 einem Emitter-Bereich beziehungsweise einer Emitter-Elektrode eines IGBT, und die Drain-Elektrode 7 des MOSFET 901 entspricht einer Kollektor-Elektrode des IGBT.
  • Wenngleich es sich bei der vorstehenden Beschreibung bei dem ersten Leitfähigkeitstyp um einen n-Typ handelt und es sich bei dem zweiten Leitfähigkeitstyp um einen p-Typ handelt, können diese Leitfähigkeitstypen gegeneinander ausgetauscht werden.
  • Wenngleich SiC, bei dem es sich um einen der Halbleiter mit breiter Bandlücke handelt, bei der vorstehenden Beschreibung als ein Halbleitermaterial verwendet wird, können auch andere Halbleiter mit breiter Bandlücke verwendet werden, wie beispielsweise ein auf Galliumnitrid (GaN) basierendes Material sowie Diamant. Ein Halbleiter mit nicht breiter Bandlücke, wie beispielsweise Si, kann den Halbleiter mit breiter Bandlücke ersetzen.
  • Ausführungsform 2
  • Jede von den 16 und 17 ist eine Teil-Schnittansicht, die einen Aufbau eines MOSFET 908 (einer Halbleitereinheit) gemäß Ausführungsform 2 schematisch darstellt. Die Blickrichtung gemäß 16 ist entlang der Linie XVI-XVI gemäß 17 gezeigt, und die Blickrichtung gemäß 17 ist entlang der Linie XVII-XVII gemäß 16 gezeigt. Die Blickrichtung gemäß 16 ist die gleiche wie jene gemäß 2, und die Blickrichtung gemäß 17 ist die gleiche wie jene gemäß 1.
  • Der MOSFET 908 weist des Weiteren zusätzlich zu dem Aufbau des MOSFET 901 (1 und 2) Trägerbereiche 207 auf. Jeder der Trägerbereiche 207 ragt aus dem Boden des Streifen-Grabens Ts und weg von der Source-Elektrode 5 zwischen dem aktiven Streifenbereich RA und dem Kontakt-Streifenbereich RC hervor. Somit sind die Trägerbereiche 207 nicht mit der Source-Elektrode 5 verbunden; die Trägerbereiche 207 weisen daher keinerlei elektrische Funktion auf. Die Trägerbereiche 207 weisen jeweils ein Paar von seitlichen Oberflächen auf, die einander gegenüberliegen. Die Streifen-Gate-Elektroden 204S weisen Bereiche auf, die an die Paare der seitlichen Oberflächen der Trägerbereiche 207 angrenzen.
  • Diese Bereiche der Streifen-Gate-Elektroden 204S sind wechselseitig verbunden, so dass sie elektrisch kurzgeschlossen sind. Von diesen Bereichen weist lediglich ein Bereich zwischen dem Trägerbereich 207 und dem Basis-Bereich 302 eine Funktion auf, durch die ein elektrisches Feld zum Steuern eines Kanals eines MOSFET-Elements erzeugt wird. Die Trägerbereiche 207 sind bevorzugt auf den Diffusionsschutzschichten 306 angeordnet, wie in 17 dargestellt.
  • Die Trägerbereiche 207 werden aus einem Bereich der epitaxialen Schicht 100 gebildet. Um eine derartige Struktur zu erhalten, kann ein Ätzvorgang zum Bilden der Streifen-Gräben TS so durchgeführt werden, dass ein Bereich der epitaxialen Schicht 100 verbleibt, der zu den Trägerbereichen 7 werden soll. In einem derartigen Fall kann die Gesamtheit der Trägerbereiche 207 aus dem gleichen Material wie jenem der Drift-Schicht 2 hergestellt sein, oder ein Teil der Trägerbereiche 207 kann Bereiche aufweisen, die aus dem gleichen Material wie jenem der Basis-Bereiche 302 oder der Source-Bereiche 303 hergestellt sind.
  • Mit anderen Worten, der MOSFET 908 weist zwischen den aktiven Streifenbereichen RA und den Kontakt-Streifenbereichen RC Dummy-Streifenbereiche RD auf. Bei den Dummy-Streifenbereichen RD ragen Bereiche der epitaxialen Schicht 100 als die Trägerbereiche 207 aus dem Boden der Streifen-Gräben TS in Richtung zu der unteren Oberfläche der Zwischen-Oxid-Schicht 6 hervor.
  • Da der Aufbau außer dem beschriebenen Aufbau der gleiche wie jener gemäß Ausführungsform 1 ist, sind den gleichen oder entsprechenden Elementen die gleichen Bezugszeichen zugewiesen, und die Beschreibung derselben wird nicht wiederholt.
  • Die Bildung der Kontakt-Streifenbereiche RC kann die Schaltgeschwindigkeit bei der Ausführungsform 2 in einer ähnlichen Weise wie bei der Ausführungsform 1 erhöhen. Andererseits ist die Schaltgeschwindigkeit in hohem Maße von einem Gate-Widerstand abhängig, bei dem es sich um einen Widerstand zu einem MOSFET von einer Seite der Gate-Schaltung aus betrachtet handelt.
  • Im Einzelnen nimmt die Schaltgeschwindigkeit zu, wenn der Gate-Widerstand kleiner wird. Im Allgemeinen wird die Schaltgeschwindigkeit unter Verwendung eines Widerstands eingestellt, der mit einem Gate-Anschluss eines MOSFET in Reihe geschaltet ist und auf der Seite der Gate-Schaltung angeordnet ist. Je kleiner der Gate-Widerstand des MOSFET selbst ist, desto größer kann der vorbehaltene Einstellbereich der Schaltgeschwindigkeit sein.
  • Wenngleich ein Verfahren für die Änderung einer Position einer Gate-Führungselektrode anwendbar ist, um einen Gate-Widerstand zu reduzieren, besteht das einfachste und effektivste Verfahren darin, die Querschnittsfläche der Gate-Elektrode zu vergrößern. Die Querschnittsfläche der Gate-Elektrode ist von der Höhe (d.h. einer Tiefe eines Grabens) und der Breite der Gate-Elektrode abhängig. Bei einem MOSFET mit einem Graben-Gate zum Steuern einer Leistung reduziert ein Vertiefen seiner Gräben die Drain-Durchbruchspannung und ist somit nachteilig.
  • Somit muss die Breite der Gate-Elektrode verbreitert werden, um deren Querschnittsfläche zu vergrößern. Die Menge einer Polysiliciumschicht, die aufzubringen ist, um die Streifen-Gate-Elektroden 204S zu bilden, muss erhöht werden, um die Breite der Streifen-Gate-Elektroden 204S bei der Struktur und dem Herstellungsverfahren gemäß Ausführungsform 1 zu vergrößern. Dieses Verfahren weist jedoch mit Erhöhen der Abscheidungszeitdauer und der nachfolgenden Trockenätzzeitdauer ein Problem auf.
  • Im Gegensatz dazu weisen die Streifen-Gate-Elektroden 204S die Bereiche angrenzend an die Paare der seitlichen Oberflächen der Trägerbereiche 207 in dem MOSFET 908 gemäß Ausführungsform 2 auf. Auch ohne Vergrößern der Dicke der Polysiliciumschicht, wie vorstehend beschrieben, kann die Querschnittsfläche der Streifen-Gate-Elektroden 204S im gleichen Maß vergrößert werden, wie wenn diese Dicke der Polysiliciumschicht verdoppelt wird. Wenn der Gate-Widerstand verringert wird, kann die Schaltgeschwindigkeit erhöht werden.
  • Der MOSFET 908 kann hergestellt werden, indem lediglich das Layout der Maske für ein Transferieren der Struktur verändert wird, die bei dem Verfahren zur Herstellung des MOSFET 901 gemäß Ausführungsform 1 bei dem Bilden der Streifen-Gräben TS (FIG: 12) verwendet werden soll. Im Einzelnen kann verhindert werden, dass die Trägerbereiche 207 bei dem Ätzen der epitaxialen Schicht 100 zur Bildung der Streifen-Gräben TS geätzt werden. Somit kann der MOSFET mit der gleichen Anzahl von Prozessen wie jener bei der Ausführungsform 1 hergestellt werden, während die Vorteile erzielt werden.
  • Die Trägerbereiche 207 können als eine Art von Implantationsmaske bei einer Ionenimplantation zur Bildung der Diffusionsschutzschichten 306 fungieren. Wenn die Breite (eine Abmessung in der horizontalen Richtung in 17) der Trägerbereiche 207 größer ist, können somit die Diffusionsschutzschichten 306 unter den Trägerbereichen 207 einen Durchbruch erfahren. Solange die Breite der Trägerbereiche 207 jedoch bis zu einem gewissen Maß kleiner festgelegt ist, kann ein derartiger Durchbruch vermieden werden, indem der implantierte Dotierstoff in der horizontalen Richtung verteilt wird.
  • Alternativ kann eine Bildung der Diffusionsschutzschichten 306 mittels einer Ionenimplantation der Bildung der Streifen-Gräben TS vorausgehen. Hierbei wird das Aufwachsen der epitaxialen Schicht 100 mitten drin unterbrochen und nach der Implantation der Diffusionsschutzschichten 306 neu gestartet. Dann werden die Basis-Bereiche 302 und die Source-Bereiche 303 und ferner die Streifen-Gräben TS gebildet.
  • Wenn die Dummy-Streifenbereiche RD in dem begrenzten Bereich des MOSFET wie bei der Ausführungsform 2 gebildet werden, muss die Anzahl der aktiven Streifenbereiche RA reduziert werden. Wenngleich es in diesem Fall Bedenken in Bezug auf eine Zunahme des EIN-Widerstands gibt, ist der Beitrag des KanalWiderstands unter dem ausreichend hohen Gate-Feld kleiner, wie vorstehend beschrieben. Somit ist eine Zunahme des EIN-Widerstands vernachlässigbar, wenn ein ausreichendes Gate-Feld angelegt werden kann.
  • Die Modifikationen, die identisch mit jenen gemäß Ausführungsform 1 sind, können auf die Ausführungsform 2 angewendet werden. Als zusätzliche Anmerkung in Bezug auf die Äquivalente des MOSFET 907 (9) unter diesen Modifikationen können die aktiven Streifenbereiche RA, die Dummy-Streifenbereiche RD und die Kontakt-Streifenbereiche RC die Positionen in regelmäßigen Abständen ändern.
  • Ausführungsform 3
  • Jede von den 18 und 19 ist eine Teil-Schnittansicht, die einen Aufbau eines MOSFET 909 (einer Halbleitereinheit) gemäß Ausführungsform 3 schematisch darstellt. Die Blickrichtung gemäß 18 ist entlang der Linie XVIII-XVIII gemäß 19 gezeigt, und die Blickrichtung gemäß 19 ist entlang der Linie XIX-XIX gemäß 18 gezeigt. Die Blickrichtung gemäß 18 ist die gleiche wie jene gemäß 2, und die Blickrichtung gemäß 19 ist die gleiche wie jene gemäß 1.
  • Der MOSFET 909 unterscheidet sich von dem MOSFET 901 lediglich in Bezug auf die Struktur der aktiven Streifenbereiche RA. Im Einzelnen weist der MOSFET 909 zusätzlich zu dem Aufbau des MOSFET 901 (1 und 2) des Weiteren dazwischenliegende Gräben TM und dazwischenliegende Gate-Elektroden 204M auf. Die dazwischenliegenden Gräben TM sind zwischen den zwei angrenzenden Streifen-Gräben TS ausgebildet.
  • Der dazwischenliegende Graben TM durchdringt den Source-Bereich 303 und den Basis-Bereich 302 und reicht bis zu der Drift-Schicht 2. Die dazwischenliegenden Gräben TM sind flacher als die Streifen-Gräben TS. Die Diffusionsschutzschicht 306 ist an dem Boden der dazwischenliegenden Gräben TM nicht angeordnet.
  • Jede der dazwischenliegenden Gate-Elektroden 204M bildet zusammen mit der Streifen-Gate-Elektrode 204S eine Gate-Elektrode des MOSFET 909. Die dazwischenliegende Gate-Elektrode 204M grenzt durch die Gate-Oxid-Schicht 305 in dem dazwischenliegenden Graben TM an die Basis-Bereiche 302 an. Bei den dazwischenliegenden Gate-Elektroden 204M ist auch ein Kanal zwischen zwei angrenzenden Streifen-Gräben TS ausgebildet.
  • Da der Aufbau außer dem vorstehend beschriebenen Aufbau der gleiche wie jener gemäß Ausführungsform 1 ist, sind den gleichen oder entsprechenden Elementen die gleichen Bezugszeichen zugewiesen, und die Beschreibung derselben wird nicht wiederholt.
  • Gemäß Ausführungsform 3 sind die dazwischenliegenden Gräben TM flacher als die Streifen-Gräben TS, und die Diffusionsschutzschicht 306 ist an dem Boden der dazwischenliegenden Gräben TM nicht angeordnet. Bei diesem Aufbau kann die Abhängigkeit des EIN-Widerstands von der Temperatur verbessert werden. Dies wird nachfolgend im Detail beschrieben.
  • Bei dem MOSFET 901 (1 und 2) gemäß Ausführungsform 1 wird dann, wenn die Breite der aktiven Streifenbereiche RA mit der Absicht, die Kanalbreitendichte zu erhöhen, verringert wird, auch der Abstand zwischen den angrenzenden Diffusionsschutzschichten 306 verringert. Da der Drain-Source-Strompfad verengt wird, ist es möglich, dass der EIN-Widerstand zunimmt. Insbesondere dann, wenn eine Umgebungsbetriebstemperatur höher ist, dehnt sich die Verarmungsschicht zwischen den Diffusionsschutzschichten 306 und der Drift-Schicht 2 weiter aus.
  • Somit wird der Strompfad stärker verengt, und der EIN-Widerstand nimmt weiter zu. Um dies zu vermeiden, ist es notwendig, den Abstand zwischen den angrenzenden Diffusionsschutzschichten 306 zu vergrößern, das heißt, die Breite der aktiven Streifen-Bereiche RA zu vergrößern. Dies bedeutet eine Verringerung der Kanalbreitendichte. Unter Bedingungen, die das Anlegen eines ausreichend hohen Gate-Felds erlauben, wirft dies kaum irgendein Problem auf, da der Beitrag des Kanalwiderstands kleiner ist, wie vorstehend beschrieben.
  • Es ist jedoch möglich, dass ein ausreichend hohes Gate-Feld nicht angelegt werden kann, und in einem derartigen Fall nimmt der EIN-Widerstand drastisch zu. Da der Drain-Source-Strompfad bei dem Aufbau gemäß Ausführungsform 1 überwiegend einen Umweg entlang der Verarmungsschicht zwischen den Diffusionsschutzschichten 306 und der Drift-Schicht 2 macht, enthalten sämtliche Strompfade einen übermäßigen Widerstand.
  • Da der MOSFET 909 (18 und 19) gemäß Ausführungsform 3 im Gegensatz dazu die Diffusionsschutzschichten 306 unmittelbar unterhalb der dazwischenliegenden Gräben TM nicht aufweist, ist ein Strompfad von den Kanälen, die durch die dazwischenliegenden Gate-Elektroden 204M zu steuern sind, zu der Drain-Elektrode 7 linear, ohne den Umweg zu erfordern. Die Konzentration des elektrischen Felds an dem Boden der dazwischenliegenden Gräben TM kann durch die Verarmungsschicht abgeschwächt werden, die sich von den Diffusionsschutzschichten 306 aus ausdehnt, die an dem Boden der Streifen-Gräben TS angeordnet sind.
  • Dieser Abschwächungseffekt kann vergrößert werden, indem die dazwischenliegenden Gräben TM flacher als die Streifen-Gräben TS gebildet werden. Die Breite der Kontakt-Streifenbereiche RC ist bevorzugt geringer. Diese Werte von Tiefe und Breite sind durch eine Relation in Bezug auf die Störstellenkonzentration zwischen der Drift-Schicht 2 und den Diffusionsschutzschichten 306 bestimmt.
  • Mit anderen Worten, dieser Aufbau kann den Widerstand entlang des Drain-Source-Strompfads verringern. Auch wenn die höhere Umgebungsbetriebstemperatur bewirkt, dass sich die Verarmungsschicht zwischen den Diffusionsschutzschichten 306 und der Drift-Schicht 2 in dem EIN-Zustand weiter ausdehnt, ist die Verarmungsschicht nicht unmittelbar unterhalb der Kanäle ausgebildet, die durch die dazwischenliegenden Gate-Elektroden 204M zu steuern sind. Somit kann eine Zunahme des EIN-Widerstands reduziert werden.
  • Wie unter Bezugnahme auf 20 ersichtlich, weisen Diffusionsschutzschichten 306P in einem MOSFET 910 (einer Halbleitereinheit) einer Modifikation erste Bereiche 306a, die an dem Boden der Streifen-Gräben TS angeordnet sind, und zweite Bereiche 306b auf, die an dem Boden der dazwischenliegenden Gräben TM angeordnet sind. Der zweite Bereich 306b weist eine geringere Störstellenkonzentration auf als der erste Bereich 306a.
  • Diese Modifikation kann ähnliche Vorteile, wie vorstehend erläutert, erzielen. Das elektrische Feld, das durch die zweiten Bereiche 306b abgeschwächt wird, kann zuverlässig verhindern, dass die Gate-Oxid-Schicht 305 an dem Boden der dazwischenliegenden Gräben TM einen Durchbruch erfährt.
  • Die Modifikationen, die identisch mit jenen gemäß Ausführungsform 1 sind, können auf die Ausführungsform 3 angewendet werden.
  • Ausführungsform 4
  • 21 ist eine Teil-Schnittansicht, die einen Aufbau eines MOSFET 911 (einer Halbleitereinheit) gemäß Ausführungsform 4 schematisch darstellt. Die Blickrichtung gemäß 21 ist die gleiche wie jene gemäß 1.
  • Der MOSFET 911 unterscheidet sich von dem MOSFET 901 (1) in Bezug auf die Struktur der Zwischen-Oxidschicht 6. Im Einzelnen ist die Zwischen-Oxidschicht 6 des MOSFET 911 lediglich in den Streifen-Gräben TS ausgebildet. Somit ist die Zwischen-Oxidschicht 6 nicht auf der epitaxialen Schicht 100 außerhalb der Streifen-Gräben TS ausgebildet. Anders als bei der Ausführungsform 1 ist die Zwischen-Oxidschicht 6 bei der Ausführungsform 4 nicht auf den Source-Bereichen 303 ausgebildet.
  • Die obere Oberfläche der Streifen-Gate-Elektrode 204S befindet sich in Bezug auf die Ebene tiefer als die obere Oberfläche des Source-Bereichs 303 bei dem MOSFET 911. Mit anderen Worten, die obere Oberfläche der Streifen-Gate-Elektrode 204S ist nach unten von jener des Source-Bereichs 303 getrennt. Die obere Oberfläche der Streifen-Gate-Elektrode 204S befindet sich in Bezug auf die Ebene bevorzugt höher als die untere Oberfläche des Source-Bereichs 303. Eine derartige positionelle Relation wird stabil erhalten, indem die untere Oberfläche des Source-Bereichs 303 tiefer als jene bei der Ausführungsform 1 angeordnet wird.
  • Da der Aufbau außer dem beschriebenen Aufbau der gleiche wie jener gemäß Ausführungsform 1 ist, sind den gleichen oder entsprechenden Elementen die gleichen Bezugszeichen zugewiesen, und die Beschreibung derselben wird nicht wiederholt.
  • Gemäß Ausführungsform 4 kann die Breite (eine Abmessung in der horizontalen Richtung in 21) der aktiven Streifenbereiche RA verringert werden. Somit ist die Dichte der Kanäle, die in dem MOSFET 911 zu bilden sind, höher als jene in dem MOSFET 901. Demzufolge kann der EIN-Widerstand des MOSFET verringert werden. Dies wird nachfolgend im Detail beschrieben.
  • Die obere Oberfläche der Streifen-Gate-Elektrode 204S befindet sich bei dem MOSFET 901 (1) gemäß Ausführungsform 1 dichter bei der oberen Oberfläche des Source-Bereichs 303. Somit ist die Zwischen-Oxidschicht 6 auf der oberen Oberfläche des Source-Bereichs 303 so angeordnet, dass die Streifen-Gate-Elektrode 204S nicht mit dem ersten Kontaktloch CH1 kurzgeschlossen ist. Mit anderen Worten, die Streifen-Gate-Elektroden 204S sind in einer Ebenenrichtung (der horizontalen Richtung in 1) von den ersten Kontaktlöchern CH1 getrennt. Somit umfasst die Breite des aktiven Streifenbereichs RA nicht nur die Breite des ersten Kontaktlochs CH1 und die Hälfte der Breite der Streifen-Gate-Elektrode 204S, sondern auch die Breite eines Bereichs des Source-Bereichs 303, auf dem die Zwischen-Oxidschicht 6 angeordnet ist.
  • Somit nimmt die Breite des aktiven Streifenbereichs RA zu. Da eine Fehlausrichtung der Maske beim Bilden der ersten Kontaktlöcher CH1 berücksichtigt werden muss, ist eine Abmessungstoleranz gemäß der Leistungsfähigkeit eines Belichtungsgeräts erforderlich. Diese Abmessungstoleranz muss zu der Breite des aktiven Streifenbereichs RA addiert werden. Die Breite des aktiven Streifenbereichs RA bei dem MOSFET 901 ist durch diese Elemente bestimmt.
  • Das erste Kontaktloch CH1 und das zweite Kontaktloch CH2 unterscheiden sich in Bezug auf die Tiefe um die Tiefe des Streifen-Grabens TS. Obwohl abhängig von der Auslegung der Abmessungen, sind gleichzeitige Belichtungsprozesse bei der Photolithographie zur Herstellung dieser Kontaktlöcher schwierig. Wenn der MOSFET 901 gemäß Ausführungsform 1 hergestellt wird, muss somit ein Prozess zur Herstellung der ersten Kontaktlöcher CH1 von einem Prozess zur Herstellung der zweiten Kontaktlöcher CH2 getrennt werden.
  • Bei dem MOSFET 911 gemäß Ausführungsform 4 wird die obere Oberfläche der Streifen-Gate-Elektrode 204S eingedrückt, indem der Source-Bereich 303 tiefer gebildet wird, und die Zwischen-Oxidschicht 6 wird im Inneren der Streifen-Gräben TS eingefügt. Demzufolge sind die Streifen-Gate-Elektroden 204S in einer Richtung senkrecht zu dem Substrat 1 von den ersten Kontaktlöchern CH1 getrennt. Hierbei ist die Breite des aktiven Streifenbereichs RA gleich einer Summe der Breite des ersten Kontaktlochs CH1 und der Hälfte der Breite der Streifen-Gate-Elektrode 204S.
  • Somit ist die Breite der aktiven Streifenbereiche Ra in dem MOSFET 911 um die Breite des Bereichs des Source-Bereichs 303, auf dem die Zwischen-Oxidschicht 6 angeordnet ist, kleiner als jene des MOSFET 901 (1). Demzufolge nimmt die Dichte der aktiven Streifenbereiche RA in der Ebene zu, das heißt, die Kanaldichte nimmt zu. Somit kann der EIN-Widerstand des MOSFET verringert werden.
  • Die Streifen-Gate-Elektroden 204S und die Zwischen-Oxidschicht 6 des MOSFET 911 können gebildet werden, indem eine Polysiliciumschicht gebildet wird und ein Teil der Polysiliciumschicht oxidiert wird. Der nicht oxidierte Bereich wird für die Streifen-Gate-Elektroden 204S verwendet, und der oxidierte Bereich wird für die Zwischen-Oxidschicht 6 verwendet. Demzufolge kann die Breite der aktiven Streifenbereiche RA weiter verringert werden, und die Herstellungsprozesse können vereinfacht werden. Hier wird im Folgenden ein Verfahren zur Herstellung des MOSFET 911 beschrieben.
  • Wie unter Bezugnahme auf 22 ersichtlich, werden die Prozesse, die in den 10 bis 13 dargestellt sind, die Entfernung der Implantationsmaske 12, der Aktivierungs-Tempervorgang sowie die Bildung der Gate-Oxid-Schicht 305 in einer ähnlichen Weise wie gemäß Ausführungsform 1 durchgeführt. Als nächstes wird eine Polysiliciumschicht 204p auf der Gate-Oxid-Schicht 305 gebildet.
  • Wie unter Bezugnahme auf 23 ersichtlich, werden die ersten Kontaktlöcher CH1 und die zweiten Kontaktlöcher CH2 in der Polysiliciumschicht 204p gebildet. Anders als bei der Ausführungsform 1 kann bei der Ausführungsform 4 die gesamte obere Oberfläche des Source-Bereichs 303 über das erste Kontaktloch CH1 freigelegt sein. Somit können die ersten Kontaktlöcher CH1 und die zweiten Kontaktlöcher CH2 durch Zurückätzen ohne Verwendung irgendeiner entsprechenden Ätzmaske gebildet werden. Demzufolge kann der Prozess zur Herstellung der ersten Kontaktlöcher CH1 anders als bei der Ausführungsform 1 gleichzeitig mit dem Prozess zur Herstellung der zweiten Kontaktlöcher CH2 durchgeführt werden.
  • Weiter werden die Polysiliciumschichten 204p, wie unter Bezugnahme auf 24 ersichtlich, durch eine thermische Oxidation teilweise oxidiert. Mit anderen Worten, die Oberflächenseite der Polysiliciumschichten 204p wird oxidiert. Der nicht oxidierte Bereich in den Polysiliciumschichten 204p (23) wird zu den Streifen-Gate-Elektroden 204S, und der oxidierte Bereich wird zu der Zwischen-Oxidschicht 6. Hierbei wird die Zwischen-Oxidschicht 6 zumindest dicker als die Gate-Oxid-Schicht 305 und bevorzugt dicker als oder gleich 100 nm gebildet. Dies liegt daran, dass dann, wenn die Zwischen-Oxidschicht 6 extrem dünn ist, eine extreme Zunahme der Gate-Source-Kapazität die Schaltgeschwindigkeit verringern kann.
  • Dann werden nahezu die gleichen Prozesse wie jene gemäß Ausführungsform 1 durchgeführt, um den MOSFET 911 (21) zu erhalten.
  • Da diese Herstellungsprozesse die Notwendigkeit für eine Berücksichtigung einer Belichtungs-Fehlausrichtung der ersten Kontaktlöcher CH1 eliminieren, ist die Breite des aktiven Streifenbereichs RA gleich einer Summe der Hälfte der Breite der Streifen-Gate-Elektrode 204S, der Breite der oberen Oberfläche der Source-Bereiche 303 und der Breite der oberen Oberfläche des Basis-Bereichs 302. Somit ist die Breite des aktiven Streifenbereichs RA wesentlich mehr verringert als jene gemäß Ausführungsform 1 (1). Die Breite des Kontakt-Streifenbereichs RC kann bei dem beschriebenen Herstellungsverfahren ebenfalls verringert werden.
  • Da die zweiten Kontaktlöcher CH2 in Selbstausrichtung gebildet werden, besteht keine Notwendigkeit, eine Fehlausrichtung der Maske bei der Belichtung zu berücksichtigen. Da die ersten Kontaktlöcher CH1 und die zweiten Kontaktlöcher CH2 darüber hinaus gleichzeitig gebildet werden können, können die Herstellungskosten durch eine Reduktion der Anzahl von Prozessen reduziert werden. Somit können die Herstellungskosten ebenso wie der EIN-Widerstand reduziert werden.
  • Die Modifikationen, die identisch mit jenen gemäß Ausführungsform 1 sind, können auf die Ausführungsform 4 angewendet werden.
  • Bezugszeichenliste
    • R1
    erste Zeile
    R2
    zweite Zeile
    S1
    erste seitliche Oberfläche
    S2
    zweite seitliche Oberfläche
    CH1
    erstes Kontaktloch
    CH2
    zweites Kontaktloch
    PC
    Diffusionsschutzschicht-Erdungsbereich
    RA
    aktiver Streifenbereich
    RC
    Kontakt-Streifenbereich
    RD
    Dummy-Streifenbereich
    TC
    kreuzender Graben
    TM
    dazwischenliegender Graben
    TS
    Streifen-Graben
    1
    Substrat
    2
    Drift-Schicht
    5
    Source-Elektrode
    5a, 5c
    ohmscher Elektrodenbereich
    6
    Zwischen-Oxidschicht (Zwischen-Isolierschicht)
    7
    Drain-Elektrode
    10
    Siliciumoxidschicht
    11
    Ätzmaske
    12
    Implantationsmaske
    100
    epitaxiale Schicht
    204C
    kreuzende Gate-Elektrode
    204M
    dazwischenliegende Gate-Elektrode
    204p
    Polysiliciumschicht
    204S
    Streifen-Gate-Elektrode
    206
    Dummy-Bereich
    207
    Trägerbereich
    302
    Basis-Bereich
    303
    Source-Bereich
    305
    Gate-Oxid-Schicht (Gate-Isolierschicht)
    306, 306P
    Diffusionsschutzschicht
    306a
    erster Bereich
    306b
    zweiter Bereich
    901 bis 911
    MOSFET (Halbleitereinheit)

Claims (11)

  1. Halbleitereinheit (901 bis 911), die Folgendes aufweist: - eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps; - einen Basis-Bereich (302) eines zweiten Leitfähigkeitstyps, der auf der Drift-Schicht (2) ausgebildet ist; - einen Source-Bereich (303) des ersten Leitfähigkeitstyps, der auf dem Basis-Bereich (302) ausgebildet ist, wobei der Source-Bereich durch den Basis-Bereich (302) von der Drift-Schicht (2) getrennt ist; - eine Mehrzahl von Streifen-Gräben (TS), die in einer Querschnittsansicht jeweils ein Paar von Seitenwänden aufweisen, die den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen, wobei sich die Mehrzahl von Streifen-Gräben in einer Draufsicht in Streifen erstreckt; - eine Diffusionsschutzschicht (306, 306P) des zweiten Leitfähigkeitstyps, die an einem Boden von jedem der Streifen-Gräben (TS) ausgebildet ist, wobei sich die Diffusionsschutzschicht in Kontakt mit der Drift-Schicht (2) befindet; - eine Gate-Isolierschicht (305), die angrenzend an die Paare der Seitenwände der Streifen-Gräben (TS) so ausgebildet ist, dass sie den Basis-Bereich (302) und den Source-Bereich (303) bedeckt; - Streifen-Gate-Elektroden (204S), die in jedem der Streifen-Gräben (TS) jeweils eine erste seitliche Oberfläche (S1), eine zweite seitliche Oberfläche (S2) und eine obere Oberfläche aufweisen, wobei die erste seitliche Oberfläche durch die Gate-Isolierschicht (305) an den Basis-Bereich (302) angrenzt, wobei sich die zweite seitliche Oberfläche und die erste seitliche Oberfläche (S1) gegenüberliegen und wobei die obere Oberfläche die erste seitliche Oberfläche (S1) mit der zweiten seitlichen Oberfläche (S2) verbindet; - eine Zwischen-Isolierschicht (6), welche die zweiten seitlichen Oberflächen (S2) und die oberen Oberflächen der Streifen-Gate-Elektroden (204S) mit einer Dicke bedeckt, die größer als eine Dicke der Gate-Oxid-Schicht (305) ist, wobei die Zwischen-Isolierschicht erste Kontaktlöcher (CHI), die außerhalb von jedem der Streifen-Gräben (TS) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden sind, und zweite Kontaktlöcher (CH2) aufweist, die innerhalb der Streifen-Gräben (TS) mit der Diffusionsschutzschicht (306, 306P) verbunden sind; und - eine Source-Elektrode (5), die mit dem Source-Bereich (303), dem Basis-Bereich (302) und der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei in der Draufsicht eine Mehrzahl von aktiven Streifenbereichen (RA) und eine Mehrzahl von Kontakt-Streifenbereichen (RC) existieren, die sich jeweils in einer Längsrichtung erstrecken, und ein Streifenmuster ausgebildet ist, indem die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) abwechselnd und wiederholt in einer Richtung senkrecht zu der Längsrichtung ausgebildet werden, wobei die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) durch die Streifen-Gate-Elektroden (204S) abgeteilt sind, wobei die Source-Elektrode (5) durch die ersten Kontaktlöcher (CH1) der Zwischen-Isolierschicht (6) in jedem der aktiven Streifenbereiche (RA) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden ist und jede der Streifen-Gate-Elektroden (204S) mit der ersten seitlichen Oberfläche (S1), die an den Basis-Bereich (302) angrenzt, durch die Gate-Isolierschicht (305) in einem entsprechenden der Streifen-Gräben (TS) einen schaltbaren Kanal bildet, wobei die Source-Elektrode (5) durch die zweiten Kontaktlöcher (CH2) der Zwischen-Isolierschicht (6) in jedem von den Kontakt-Streifenbereichen (RC) mit der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei die zweiten Kontaktlöcher (CH2) in Streifen ausgebildet sind, wobei die Halbleitereinheit (901 bis 911) des Weiteren Folgendes aufweist: - einen kreuzenden Graben (TC), der sich in einer Richtung transversal zu der Längsrichtung in jedem der aktiven Streifenbereiche (RA) erstreckt und in der Querschnittsansicht ein Paar von Seitenwänden aufweist, die den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen; und - eine kreuzende Gate-Elektrode (204C), die durch die Gate-Oxid-Schicht (305) in dem kreuzenden Graben (TC) ausgebildet ist, wobei sich die Streifen-Gate-Elektroden (204S) kontinuierlich in der Längsrichtung erstrecken, und die kreuzende Gate-Elektrode (204C) zwei angrenzende Bereiche der Streifen-Gate-Elektroden (204S) in der Richtung senkrecht zu der Längsrichtung wechselseitig verbindet, wobei zumindest einer der aktiven Streifenbereiche (RA) zwischen den zwei angrenzenden Bereichen sandwichartig ausgebildet ist.
  2. Halbleitereinheit (908) nach Anspruch 1, die des Weiteren Folgendes aufweist: - Trägerbereiche (207), die zwischen den aktiven Streifenbereichen (RA) und den Kontakt-Streifenbereichen (RC) aus dem Boden der Streifen-Gräben (TS) und weg von der Source-Elektrode (5) hervorragen, wobei die Trägerbereiche (207) jeweils ein Paar von seitlichen Oberfläche aufweisen, die einander gegenüberliegen, wobei die Streifen-Gate-Elektroden (204S) Bereiche aufweisen, die an die Paare der seitlichen Oberflächen der Trägerbereiche (207) angrenzen.
  3. Halbleitereinheit (908) nach Anspruch 2, wobei die Trägerbereiche (207) auf den Diffusionsschutzschichten (306) ausgebildet sind.
  4. Halbleitereinheit (909, 910) nach Anspruch 1, die des Weiteren Folgendes aufweist: - dazwischenliegende Gräben (TM), die zwischen zwei angrenzenden der Mehrzahl von Streifen-Gräben (TS) ausgebildet sind und den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen; und - eine dazwischenliegende Gate-Elektrode (204M), die durch die Gate-Isolierschicht (305) in jedem der dazwischenliegenden Gräben (TM) an den Basis-Bereich (302) angrenzt.
  5. Halbleitereinheit (909) nach Anspruch 4, wobei die dazwischenliegenden Gräben (TM) flacher als die Streifen-Gräben (TS) sind und die Diffusionsschutzschicht (306) an einem Boden der dazwischenliegenden Gräben (TM) nicht ausgebildet ist.
  6. Halbleitereinheit (910) nach Anspruch 4, wobei die dazwischenliegenden Gräben (TM) flacher als die Streifen-Gräben (TS) sind und die Diffusionsschutzschichten (306P) einen ersten Bereich (306a), der an dem Boden von jedem der Streifen-Gräben (TS) ausgebildet ist, und einen zweiten Bereich (306b) aufweisen, der an einem Boden von jedem der dazwischenliegenden Gräben (TM) ausgebildet ist, wobei der zweite Bereich eine Störstellenkonzentration aufweist, die geringer als jene des ersten Bereichs (306a) ist.
  7. Halbleitereinheit (901 bis 911), die Folgendes aufweist: - eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps; - einen Basis-Bereich (302) eines zweiten Leitfähigkeitstyps, der auf der Drift-Schicht (2) ausgebildet ist; - einen Source-Bereich (303) des ersten Leitfähigkeitstyps, der auf dem Basis-Bereich (302) ausgebildet ist, wobei der Source-Bereich durch den Basis-Bereich (302) von der Drift-Schicht (2) getrennt ist; - eine Mehrzahl von Streifen-Gräben (TS), die in einer Querschnittsansicht jeweils ein Paar von Seitenwänden aufweisen, die den Source-Bereich (303) und den Basis-Bereich (302) durchdringen und bis zu der Drift-Schicht (2) reichen, wobei sich die Mehrzahl von Streifen-Gräben in einer Draufsicht in Streifen erstreckt; - eine Diffusionsschutzschicht (306, 306P) des zweiten Leitfähigkeitstyps, die an einem Boden von jedem der Streifen-Gräben (TS) ausgebildet ist, wobei sich die Diffusionsschutzschicht in Kontakt mit der Drift-Schicht (2) befindet; - eine Gate-Isolierschicht (305), die angrenzend an die Paare der Seitenwände der Streifen-Gräben (TS) so ausgebildet ist, dass sie den Basis-Bereich (302) und den Source-Bereich (303) bedeckt; - Streifen-Gate-Elektroden (204S), die in jedem der Streifen-Gräben (TS) jeweils eine erste seitliche Oberfläche (S1), eine zweite seitliche Oberfläche (S2) und eine obere Oberfläche aufweisen, wobei die erste seitliche Oberfläche durch die Gate-Isolierschicht (305) an den Basis-Bereich (302) angrenzt, wobei sich die zweite seitliche Oberfläche und die erste seitliche Oberfläche (S1) gegenüberliegen und wobei die obere Oberfläche die erste seitliche Oberfläche (S1) mit der zweiten seitlichen Oberfläche (S2) verbindet; - eine Zwischen-Isolierschicht (6), welche die zweiten seitlichen Oberflächen (S2) und die oberen Oberflächen der Streifen-Gate-Elektroden (204S) mit einer Dicke bedeckt, die größer als eine Dicke der Gate-Oxid-Schicht (305) ist, wobei die Zwischen-Isolierschicht erste Kontaktlöcher (CHI), die außerhalb von jedem der Streifen-Gräben (TS) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden sind, und zweite Kontaktlöcher (CH2) aufweist, die innerhalb der Streifen-Gräben (TS) mit der Diffusionsschutzschicht (306, 306P) verbunden sind; und - eine Source-Elektrode (5), die mit dem Source-Bereich (303), dem Basis-Bereich (302) und der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei in der Draufsicht eine Mehrzahl von aktiven Streifenbereichen (RA) und eine Mehrzahl von Kontakt-Streifenbereichen (RC) existieren, die sich jeweils in einer Längsrichtung erstrecken, und ein Streifenmuster ausgebildet ist, indem die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) abwechselnd und wiederholt in einer Richtung senkrecht zu der Längsrichtung ausgebildet werden, wobei die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) durch die Streifen-Gate-Elektroden (204S) abgeteilt sind, wobei die Source-Elektrode (5) durch die ersten Kontaktlöcher (CH1) der Zwischen-Isolierschicht (6) in jedem der aktiven Streifenbereiche (RA) mit dem Source-Bereich (303) und dem Basis-Bereich (302) verbunden ist und jede der Streifen-Gate-Elektroden (204S) mit der ersten seitlichen Oberfläche (S1), die an den Basis-Bereich (302) angrenzt, durch die Gate-Isolierschicht (305) in einem entsprechenden der Streifen-Gräben (TS) einen schaltbaren Kanal bildet, wobei die Source-Elektrode (5) durch die zweiten Kontaktlöcher (CH2) der Zwischen-Isolierschicht (6) in jedem von den Kontakt-Streifenbereichen (RC) mit der Diffusionsschutzschicht (306, 306P) verbunden ist, wobei eine erste Zeile (R1) und eine zweite Zeile (R2) existieren, in denen die aktiven Streifenbereiche (RA) und die Kontakt-Streifenbereiche (RC) jeweils abwechselnd und wiederholt ausgebildet sind, wobei die aktiven Streifenbereiche (RA) in der ersten Zeile den Kontakt-Streifenbereichen (RC) in der zweiten Zeile in der Längsrichtung gegenüberliegen, und wobei die Kontakt-Streifenbereiche (RC) in der ersten Zeile den aktiven Streifenbereichen (RA) in der zweiten Zeile in der Längsrichtung gegenüberliegen.
  8. Halbleitereinheit (911) nach einem der Ansprüche 1 bis 7, wobei die Zwischen-Isolierschicht (6) in der Draufsicht nicht auf dem Source-Bereich (303), sondern in den Streifen-Gräben (TS) ausgebildet ist.
  9. Halbleitereinheit (901 bis 911) nach einem der Ansprüche 1 bis 8, wobei die Diffusionsschutzschicht (306, 306P) eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps als der Basis-Bereich (302) aufweist.
  10. Halbleitereinheit (905) nach einem der Ansprüche 1 bis 9, die des Weiteren Folgendes aufweist: - einen Dummy-Bereich (206), der in jedem der Kontakt-Streifenbereiche (RC) aus dem Boden von jedem der Streifen-Gräben (TS) und weg von der Source-Elektrode (5) hervorragt, wobei jede der Streifen-Gate-Elektroden (204S) einen Bereich aufweist, der an eine seitliche Oberfläche des Dummy-Bereichs (206) angrenzt, wobei die seitliche Oberfläche zwei angrenzende Bereiche der Streifen-Gate-Elektrode (204S) in der Richtung senkrecht zu der Längsrichtung wechselseitig verbindet, wobei einer von den Kontakt-Streifenbereichen (RC) zwischen den zwei angrenzenden Bereichen sandwichartig ausgebildet ist.
  11. Halbleitereinheit (901 bis 911) nach einem der Ansprüche 1 bis 10, wobei die Drift-Schicht (2) aus einem Halbleiter mit breiter Bandlücke hergestellt ist.
DE112016004718.5T 2015-10-16 2016-06-27 Halbleitereinheit Active DE112016004718B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-204247 2015-10-16
JP2015204247 2015-10-16
PCT/JP2016/069002 WO2017064887A1 (ja) 2015-10-16 2016-06-27 半導体装置

Publications (2)

Publication Number Publication Date
DE112016004718T5 DE112016004718T5 (de) 2018-06-28
DE112016004718B4 true DE112016004718B4 (de) 2022-12-08

Family

ID=58517923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016004718.5T Active DE112016004718B4 (de) 2015-10-16 2016-06-27 Halbleitereinheit

Country Status (5)

Country Link
US (1) US10468487B2 (de)
JP (1) JP6109444B1 (de)
CN (1) CN108140674B (de)
DE (1) DE112016004718B4 (de)
WO (1) WO2017064887A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017187670A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置および電力変換装置
CN111712926B (zh) * 2018-02-19 2024-02-02 三菱电机株式会社 碳化硅半导体装置
JP7051641B2 (ja) * 2018-08-24 2022-04-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020121371A1 (ja) * 2018-12-10 2020-06-18 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2021034726A (ja) * 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7242489B2 (ja) * 2019-09-18 2023-03-20 株式会社東芝 半導体装置
DE112021002612T5 (de) * 2021-01-25 2023-03-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN116741825A (zh) * 2022-03-02 2023-09-12 华为数字能源技术有限公司 一种SiC MOSFET、其制备方法及集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040144A1 (en) 2001-08-23 2003-02-27 Blanchard Richard A. Trench DMOS transistor with embedded trench schottky rectifier
JP2007242852A (ja) 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
WO2012077617A1 (ja) 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
WO2012144271A1 (ja) 2011-04-19 2012-10-26 日産自動車株式会社 半導体装置およびその製造方法
US20150214355A1 (en) 2012-08-20 2015-07-30 Rohm Co., Ltd. Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941405B2 (ja) 1990-10-25 1999-08-25 株式会社東芝 半導体装置
JP2682272B2 (ja) 1991-06-27 1997-11-26 三菱電機株式会社 絶縁ゲート型トランジスタ
ES2236887T3 (es) 1997-02-07 2005-07-16 James Albert Cooper, Jr. Estructura para aumentar la tension maxima de transistores de potencia de carburo de silicio.
US6392273B1 (en) 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
US7592650B2 (en) * 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
JP5303839B2 (ja) 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
US20110121387A1 (en) * 2009-11-23 2011-05-26 Francois Hebert Integrated guarded schottky diode compatible with trench-gate dmos, structure and method
JP5619152B2 (ja) * 2010-04-26 2014-11-05 三菱電機株式会社 半導体装置
JP5627494B2 (ja) 2011-02-09 2014-11-19 株式会社東芝 半導体装置およびその製造方法
JP6286823B2 (ja) 2012-12-26 2018-03-07 日産自動車株式会社 半導体装置の製造方法
US9337271B2 (en) * 2012-12-28 2016-05-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and manufacturing method therefor
CN104969357B (zh) * 2013-02-05 2019-02-01 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040144A1 (en) 2001-08-23 2003-02-27 Blanchard Richard A. Trench DMOS transistor with embedded trench schottky rectifier
JP2007242852A (ja) 2006-03-08 2007-09-20 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
WO2012077617A1 (ja) 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
WO2012144271A1 (ja) 2011-04-19 2012-10-26 日産自動車株式会社 半導体装置およびその製造方法
US20150214355A1 (en) 2012-08-20 2015-07-30 Rohm Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP6109444B1 (ja) 2017-04-05
CN108140674B (zh) 2021-02-19
US10468487B2 (en) 2019-11-05
US20180248008A1 (en) 2018-08-30
WO2017064887A1 (ja) 2017-04-20
CN108140674A (zh) 2018-06-08
JPWO2017064887A1 (ja) 2017-10-12
DE112016004718T5 (de) 2018-06-28

Similar Documents

Publication Publication Date Title
DE112016004718B4 (de) Halbleitereinheit
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004374B4 (de) Halbleitervorrichtung
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112010000882B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112016006380B4 (de) Halbleiterbauelement
DE102014107325A1 (de) Halbleiterbauelement
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112017004237B4 (de) Halbleitereinheit
DE112014006692B4 (de) Halbleiteranordnung
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE112017003957T5 (de) Halbleiterelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final