JPWO2017064887A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2017064887A1
JPWO2017064887A1 JP2016560021A JP2016560021A JPWO2017064887A1 JP WO2017064887 A1 JPWO2017064887 A1 JP WO2017064887A1 JP 2016560021 A JP2016560021 A JP 2016560021A JP 2016560021 A JP2016560021 A JP 2016560021A JP WO2017064887 A1 JPWO2017064887 A1 JP WO2017064887A1
Authority
JP
Japan
Prior art keywords
stripe
region
trench
gate electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016560021A
Other languages
English (en)
Other versions
JP6109444B1 (ja
Inventor
勝俊 菅原
勝俊 菅原
梨菜 田中
梨菜 田中
裕 福井
裕 福井
亘平 足立
亘平 足立
和也 小西
和也 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6109444B1 publication Critical patent/JP6109444B1/ja
Publication of JPWO2017064887A1 publication Critical patent/JPWO2017064887A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

層間絶縁膜（６）は、ストライプゲート電極（２０４Ｓ）をゲート絶縁膜（３０５）の厚みよりも大きな厚みで覆うものであり、ストライプトレンチ（ＴＳ）の外側の第１コンタクトホール（ＣＨ１）と、ストライプトレンチ（ＴＳ）内の第２コンタクトホール（ＣＨ２）とが設けられている。平面視において、長手方向に延在する活性ストライプ領域（ＲＡ）およびコンタクトストライプ領域（ＲＣ）が存在する。活性ストライプ領域（ＲＡ）とコンタクトストライプ領域（ＲＣ）とが長手方向と垂直な方向に交互に繰り返し配置されている。活性ストライプ領域（ＲＡ）において、ソース電極（５）が第１コンタクトホール（ＣＨ１）を通してソース領域（３０３）に接続されている。コンタクトストライプ領域において、ソース電極（５）が第２コンタクトホール（ＣＨ２）を通して保護拡散層（３０６）に接続されている。

Description

本発明は、半導体装置に関し、特に、トレンチゲート型の電力用半導体装置に関するものである。
パワーエレクトロニクス機器において、モータなどの負荷への電力供給を制御するスイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）およびＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの絶縁ゲート型半導体装置が広く使用されている。省エネルギーに鑑み、スイッチング素子の電力損失は小さいことが望ましい。この損失を表す指標にオン抵抗がある。オン抵抗はＭＯＳＦＥＴがオンになっているときのドレイン−ソース間の電気抵抗を表す。オン抵抗を低減するのに適したスイッチング素子として、半導体層に埋め込まれたゲート電極を有するトレンチゲート型ＭＯＳＦＥＴがある。トレンチゲート型ＭＯＳＦＥＴは、通常のプレーナ型ＭＯＳＦＥＴに比べてチャネル幅密度を大きくできる。このため、単位面積当たりのオン抵抗を小さくすることができる。
一方、次世代のスイッチング素子用の半導体材料として、炭化珪素（ＳｉＣ）などのワイドバンドギャップ半導体が注目されており、特に１ｋＶ程度あるいはそれ以上の高電圧を扱う技術分野への適用が有望視されている。ワイドバンドギャップ半導体としては、ＳｉＣの他、たとえば窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなどがある。
スイッチング素子はインバータ回路などに用いられる。それらの回路を小型化するためには、動作周波数を上げること、すなわちスイッチング素子を高速動作させること、が必要である。ＳｉＣ−ＭＯＳＦＥＴは、従来から広く用いられているＳｉ−ＩＧＢＴに比べて、数倍の高速動作が可能である。この面からもワイドバンドギャップ半導体は有望と考えられている。またＳｉＣのような六方晶系の結晶構造を有する半導体材料がトレンチゲート型ＭＯＳＦＥＴに適用される場合、その電流経路の方向を、キャリア移動度の高いａ軸方向と一致させることが好ましい。これによりオン抵抗の大幅な低減が期待される。
しかし、電力制御用のトレンチゲート型ＭＯＳＦＥＴには、トレンチ底部に電界が集中することでゲート酸化膜が破壊しやすいという問題がある。ゲート酸化膜が破壊された場合、その素子はＭＯＳＦＥＴとしての動作を失う。このため、トレンチゲート型ＭＯＳＦＥＴにおいて、トレンチ底部への電界集中を避ける技術が検討されている。特に、トレンチ底部に基板の導電型とは逆の導電型を有する保護拡散層を設ける技術は、広く知られている。この技術は、電界集中の緩和には有効であるものの、スイッチングの観点からは不十分である。このことについて、以下に説明する。
ＭＯＳＦＥＴがオン状態からオフ状態へと切り替わることで高電圧が遮断される際、保護拡散層と基板との間に空乏層が延びることで、電流経路が遮断される。逆にオフ状態からオン状態への切り替え時には、空乏層が縮むことで電流経路が開かれる。この切り替え時の空乏層の応答速度は、少数キャリアの寿命時間によって律速される。この時間はスイッチング時間に比べて長い時間であることから、単純に保護拡散層が配置された場合は、十分に速いスイッチング速度を得ることはできない。
特許文献１では、スイッチング速度を向上させるために、保護拡散層をトレンチに沿ってベース領域につなぐことで、保護拡散層をソース電極に電気的に接続することが示されている。この場合、空乏層の応答速度は、少数キャリアの寿命ではなく、少数キャリアがソース電極に引き抜かれるまでの時間によって決まる。この時間は少数キャリアの寿命に対して短いため、特許文献１の技術によりスイッチング速度が向上する効果が得られる。ただし、少数キャリアの引き抜きにかかる時間は、保護拡散層からソース電極までの電気抵抗に依存する。この技術では、特に保護拡散層からベース領域までの電流経路が狭いため、抵抗が大きくなってしまう。よって、この技術では、スイッチング速度の向上が不十分であり得る。
特許文献２ではＭＯＳＦＥＴを構成するセルの一部を間引き、間引いた部分を介して保護拡散層とソース電極とを接続することが示されている。この技術では保護拡散層からソース電極までの電流経路が広くなるため、特許文献１の技術よりも高い効果が得られる。
特許文献３には、トランジスタおよびダイオードの双方を内蔵した半導体装置の高集積化を目的とした技術が示されている。この技術の一例においては、ゲート電極が設けられるストライプ状のトレンチ内において、当該トレンチに沿ってコンタクトホールが設けられる。これにより、ダイオードのアノード領域とＭＯＳＦＥＴのソース電極とが接続される。
特開２００７−２４２８５２号公報 国際公開第２０１２／０７７６１７号 国際公開第２０１２／１４４２７１号
上述したように特許文献２には、ＭＯＳＦＥＴとして動作するセルを省くことで保護拡散層をソース電極に接地するための領域（以下、「保護拡散層接地領域」とも称する）を設ける技術が示されている。しかしこのような構造を有するＭＯＳＦＥＴ９００（図２５参照）においては、空乏層ＬＤの応答速度が、保護拡散層接地領域ＰＣに近い部分では速いのに対して遠い部分では遅くなる。この違いにより、保護拡散層接地領域ＰＣから遠い部分ではオンからオフへの切り替え時に電流が集中する。その際に発生する熱または高エネルギーキャリアの影響によって、ゲート絶縁膜が破壊する可能性がある。特に、ＳｉＣを用いたＭＯＳＦＥＴは、同程度の耐圧を有するＳｉパワーデバイスに比べてオン抵抗が低く、生じる電流も大きくなることから、発生する熱も大きくなる。このため、上述した現象に起因したゲート絶縁膜破壊が生じやすい。
一方、特許文献３には、ストライプ状に形成されたトレンチ内にストライプ状のコンタクトホールを設けることで、アノード領域とソース電極とを接続する構造が示されている。しかし、特許文献３の技術は、トランジスタおよびダイオードの双方を内蔵した半導体装置の高集積化を目的とするものである。よって、特許文献２の技術とは異なり特許文献３の技術においては、ＭＯＳＦＥＴとして動作するセルではなくゲートトレンチ内にコンタクトホールを形成することで保護拡散層とソース電極とを接続している。ゲートトレンチ内でゲート電極とソース電極とを隔てる内壁絶縁膜は、層間絶縁膜よりも薄く形成されている。このためゲート−ソース間容量が増加する。その結果、スイッチング速度向上の効果が十分に得られない。
以上のように、上記従来の技術では、ゲート絶縁膜の破壊の抑制と、スイッチング速度の向上とを両立させることは困難であった。
本発明は以上のような課題を解決するためになされたものであり、その目的は、ゲート絶縁膜の破壊を抑制することができ、かつスイッチング速度を向上させることができる半導体装置を提供することである。
本発明の半導体装置は、ドリフト層と、ベース領域と、ソース領域と、複数のストライプトレンチと、保護拡散層と、ゲート絶縁膜と、ストライプゲート電極と、層間絶縁膜と、ソース電極とを有している。ドリフト層は第１導電型のものである。ベース領域は、ドリフト層上に設けられた第２導電型のものである。ソース領域は、ベース領域によってドリフト層から隔てられ、ベース領域上に設けられた第１導電型のものである。複数のストライプトレンチは、断面視においてソース領域およびベース領域を貫きドリフト層に達する１対の側壁を各々が有し、平面視においてストライプ状に延在する。保護拡散層は、ドリフト層に接しストライプトレンチの底部に設けられた第２導電型のものである。ゲート絶縁膜は、ストライプトレンチの１対の側壁の各々に隣接することでベース領域およびソース領域を覆う。ストライプゲート電極は、ストライプトレンチ内においてゲート絶縁膜を介してベース領域と隣接する第１側面と、第１側面と反対の第２側面と、第１側面と第２側面とをつなぐ上面とを有している。層間絶縁膜は、ストライプゲート電極の第２側面および上面の各々をゲート絶縁膜の厚みよりも大きな厚みで覆うものであり、ストライプトレンチの外側でソース領域およびベース領域につながる第１コンタクトホールと、ストライプトレンチ内で保護拡散層につながる第２コンタクトホールとが設けられている。ソース電極は、ソース領域、ベース領域、および保護拡散層に接続されている。
半導体装置には、平面視において、長手方向に延在する複数の活性ストライプ領域と、長手方向に延在する複数のコンタクトストライプ領域とが存在する。半導体装置には、活性ストライプ領域とコンタクトストライプ領域とが長手方向と垂直な方向に交互に繰り返し配置されることによって、ストライプパターンが設けられている。活性ストライプ領域とコンタクトストライプ領域とは、ストライプゲート電極によって区切られている。活性ストライプ領域の各々において、ソース電極が層間絶縁膜の第１コンタクトホールを通してソース領域とベース領域とに接続されている。ストライプトレンチ内においてストライプゲート電極の第１側面がゲート絶縁膜を介してベース領域と隣接することで、ストライプゲート電極によってスイッチング可能なチャネルが形成されている。コンタクトストライプ領域の各々において、ソース電極が層間絶縁膜の第２コンタクトホールを通して保護拡散層に接続されている。
本発明によれば、主電流が導通する活性ストライプ領域と、保護拡散層接地領域が設けられたコンタクトストライプ領域とを交互に配することで、保護拡散層接地領域からトレンチ底部の保護拡散層までの距離のばらつきが抑制される。これにより、過渡応答時の電流集中に伴うゲート絶縁膜の破壊を抑制することができる。さらに本発明によれば、ストライプゲート電極の第２側面がゲート絶縁膜の厚みよりも大きな厚みで覆われている。これにより、ソース電極と、それに面するストライプゲート電極の第２側面との間の容量が抑制される。よってスイッチング速度を向上させることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１における半導体装置の構成を厚み方向に沿った視野で概略的に示す、図２の線Ｉ−Ｉに沿う部分断面図である。 本発明の実施の形態１における半導体装置の構成を平面視に対応する視野で概略的に示す、図１の線ＩＩ−ＩＩに沿う部分断面図である。 比較例の半導体装置の構成を示す部分断面図である。 図２の半導体装置の変形例の構成を概略的に示す部分断面図である。 図２の半導体装置の変形例の構成を概略的に示す部分断面図である。 図２の半導体装置の変形例の構成を概略的に示す部分断面図である。 図２の半導体装置の変形例の構成を概略的に示す部分断面図である。 図２の半導体装置の変形例の構成を概略的に示す部分断面図である。 図２の半導体装置の変形例の構成を概略的に示す部分断面図である。 図１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 図１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 図１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 図１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 図１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 図１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 本発明の実施の形態２における半導体装置の構成を平面視に対応する視野で概略的に示す、図１７の線ＸＶＩ−ＸＶＩに沿う部分断面図である。 本発明の実施の形態２における半導体装置の構成を厚み方向に沿った視野で概略的に示す、図１６の線ＸＶＩＩ−ＸＶＩＩに沿う部分断面図である。 本発明の実施の形態３における半導体装置の構成を平面視に対応する視野で概略的に示す、図１９の線ＸＶＩＩＩ−ＸＶＩＩＩに沿う部分断面図である。 本発明の実施の形態３における半導体装置の構成を厚み方向に沿った視野で概略的に示す、図１８の線ＸＩＸ−ＸＩＸに沿う部分断面図である。 図１９の半導体装置の変形例の構成を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の構成を厚み方向に沿った視野で概略的に示す部分断面図である。 図２１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 図２１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 図２１の半導体装置の製造方法の一工程を概略的に示す部分断面図である。 比較例の半導体装置のスイッチング時における空乏層の広がりと電流の流れとを示す模式図である。
以下に、本発明にかかる半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
＜実施の形態１＞
図１および図２の各々は、本実施の形態におけるＭＯＳＦＥＴ９０１（半導体装置）の構成を概略的に示す部分断面図である。図１の視野は図２の線Ｉ−Ｉに沿っており、図２の視野は図１の線ＩＩ−ＩＩに沿っている。
ＭＯＳＦＥＴ９０１には、平面視（図２に対応する視野、言い換えれば厚み方向に垂直な面に対応する視野）において、長手方向（図２における横方向）に延在する複数の活性ストライプ領域ＲＡと、同じく長手方向に延在する複数のコンタクトストライプ領域ＲＣとが存在する。ＭＯＳＦＥＴ９０１には、活性ストライプ領域ＲＡとコンタクトストライプ領域ＲＣとが長手方向と垂直な方向（図２における縦方向）に交互に繰り返し配置されることによって、ストライプパターンが設けられている。活性ストライプ領域ＲＡは、実際にＭＯＳＦＥＴ素子として機能する領域である。コンタクトストライプ領域ＲＣは、保護拡散層接地領域ＰＣ、すなわち保護拡散層３０６をソース電極５に接地するための領域、を含む領域である。活性ストライプ領域ＲＡとコンタクトストライプ領域ＲＣとは、ストライプゲート電極２０４Ｓ（詳しくは後述する）によって区切られている。
ＭＯＳＦＥＴ９０１は、基板１と、エピタキシャル層１００（半導体層）と、ゲート酸化膜３０５（ゲート絶縁膜）と、ストライプゲート電極２０４Ｓと、層間酸化膜６（層間絶縁膜）と、ソース電極５と、ドレイン電極７とを有している。
基板１は、半導体から作られており、ワイドバンドギャップ半導体から作られていることが好ましく、本実施の形態においてはＳｉＣから作られている。基板１はｎ型（第１導電型）を有している。エピタキシャル層１００は、基板１上におけるエピタキシャル成長によって得られたものである。基板１およびエピタキシャル層１００の各々は、活性ストライプ領域ＲＡおよびコンタクトストライプ領域ＲＣの両方にわたって配置されている。
エピタキシャル層１００は、ドリフト層２と、ベース領域３０２と、ソース領域３０３と、保護拡散層３０６とを有している。またエピタキシャル層１００には複数のストライプトレンチＴＳが設けられている。
ドリフト層２はｎ型を有している。ドリフト層２の不純物濃度は、基板１の不純物濃度よりも低いことが好ましい。ベース領域３０２は活性ストライプ領域ＲＡにおいてドリフト層２上に設けられている。ベース領域３０２は、エピタキシャル層１００の表面（図１における上面）を部分的になしている。ベース領域３０２はｐ型（第２導電型）を有している。ソース領域３０３は、ベース領域３０２上に設けられており、ベース領域３０２によってドリフト層２から隔てられている。ソース領域３０３は、ゲート酸化膜３０５を介してストライプゲート電極２０４Ｓに隣接している。ソース領域３０３はｎ型を有している。
本実施の形態においては、エピタキシャル層１００はＳｉＣから作られている。よってドリフト層２はＳｉＣから作られている。また基板１およびエピタキシャル層１００は、エピタキシャル基板としてのＳｉＣ基板を構成している。広く用いられているＳｉＣ基板は、ＳｉＣ結晶のｃ面である（０００１）面に対して４°のオフ角をつけた面が基板表面となっている。これは、ポリタイプ構造を有するＳｉＣ結晶において、所望の結晶構造を持つ結晶を成長させるためである。基板表面上においてオフ角が付与されている方位であるオフ方位と、活性ストライプ領域ＲＡおよびコンタクトストライプ領域ＲＣの長手方向とが平行な場合には、ゲート酸化膜３０５とＳｉＣからなるエピタキシャル層１００との界面に原子層ステップが生じない。一方、上記の方向関係が垂直な場合には、界面に原子層ステップが生じる。原子層ステップの存在は界面準位の多寡に影響する。この影響により、オフ方位と長手方向とが平行な方が、ゲート耐圧が高くなる。
ストライプトレンチＴＳの各々は、断面視においてソース領域３０３およびベース領域３０２を貫きドリフト層２に達する１対の側壁（図１において縦方向に延びている側壁）を有している。複数のストライプトレンチＴＳは平面視（図２に対応する視野）においてストライプ状に延在している。
保護拡散層３０６は、ドリフト層２に接しており、ストライプトレンチＴＳの底部に設けられている。保護拡散層３０６はｐ型を有している。保護拡散層３０６は、ゲート酸化膜３０５を介してストライプゲート電極２０４Ｓの底部に面している。これにより、保護拡散層３０６は、ＭＯＳＦＥＴ９０１のオフ時にドリフト層２の空乏化を促進するとともに、ストライプトレンチＴＳの底部への電界集中を緩和することでゲート酸化膜３０５の破壊を防止する。保護拡散層３０６は、平面視においてコンタクトストライプ領域ＲＣの全域に設けられている。好ましくは、保護拡散層３０６のｐ型の不純物濃度は、ベース領域３０２のｐ型の不純物濃度よりも高い。
ゲート酸化膜３０５は、ストライプトレンチＴＳの上記１対の側壁の各々に隣接することで、ベース領域３０２およびソース領域３０３を覆っている。またゲート酸化膜３０５は、ストライプトレンチＴＳの底部のうちストライプゲート電極２０４Ｓに面する部分を覆っている。なお、ゲート酸化膜３０５のうちストライプゲート電極２０４Ｓの底部に面する部分の厚み（図１における縦方向の寸法）は、ゲート酸化膜３０５のうちストライプゲート電極２０４Ｓの第１側面Ｓ１に面する部分の厚み（図１における横方向の寸法）と同じであってもよいが、より大きい方が好ましい。ゲート酸化膜３０５のうちストライプゲート電極２０４Ｓの底部に面する部分は、ＭＯＳＦＥＴ素子としての動作に寄与しないので、その厚みが変更されてもＭＯＳＦＥＴ９０１のしきい値への影響はない。前述のとおりトレンチ底部における電界集中によりゲート絶縁膜の破壊が起こりやすいことに鑑みれば、ゲート酸化膜３０５のうちストライプゲート電極２０４Ｓの底部に面する部分の厚みを、ゲート酸化膜３０５のうちストライプゲート電極２０４Ｓの第１側面Ｓ１に面する部分の厚みよりも大きくすることが好ましい。これにより、しきい値に影響を与えることなく、ゲート酸化膜３０５に印加される電界を緩和することができる。
ストライプゲート電極２０４Ｓは、ＭＯＳＦＥＴ９０１のゲート電極として、エピタキシャル層１００のストライプトレンチＴＳ内に設けられている。ストライプゲート電極２０４Ｓは、ゲート酸化膜３０５によってエピタキシャル層１００から絶縁されている。ストライプゲート電極２０４Ｓは、活性ストライプ領域ＲＡとコンタクトストライプ領域ＲＣとの間に配置されている。言い換えれば、ストライプゲート電極２０４Ｓは、活性ストライプ領域ＲＡとコンタクトストライプ領域ＲＣとの境界をなしている。これによりストライプゲート電極２０４Ｓは、平面視（図２に対応する視野）においてストライプ状に配置されている。ストライプゲート電極２０４Ｓは、第１側面Ｓ１と、第１側面Ｓ１と反対の第２側面Ｓ２と、第１側面Ｓ１と第２側面Ｓ２とをつなぐ上面および下面とを有している。第１側面Ｓ１は、ストライプトレンチＴＳ内においてゲート酸化膜３０５を介してベース領域３０２と隣接している。これにより、ストライプゲート電極２０４Ｓによってスイッチング可能なチャネルが形成されている。
層間酸化膜６には第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２とが設けられている。第１コンタクトホールＣＨ１は、活性ストライプ領域ＲＡにおいてストライプトレンチＴＳの外側でソース領域３０３およびベース領域３０２につながっている。第２コンタクトホールＣＨ２は、コンタクトストライプ領域ＲＣにおいてストライプトレンチＴＳ内で保護拡散層３０６につながっている。
層間酸化膜６は、ストライプゲート電極２０４Ｓの上面を厚みＤ１で覆っている。また層間酸化膜６は、ストライプゲート電極２０４Ｓの第２側面Ｓ２を厚みＤ２で覆っている。厚みＤ１および厚みＤ２の各々は、ゲート酸化膜３０５の厚み（第１側面Ｓ１を覆う部分の厚み）よりも大きい。なお厚みＤ１および厚みＤ２は、互いに同じであってもよく、異なってもよい。好ましくは、厚みＤ２は、厚みＤ１と同じか、あるいは厚みＤ１より小さいもののおおよそ同程度の大きさ（たとえば、厚みＤ１の８０％程度以上）であることが必要である。これは、厚みＤ２が小さすぎると、ゲート−ソース間の容量が増大することでスイッチング速度の低下を招くためである。また、後述するオーミック電極部５ｃの形成工程において、当該工程で用いられる金属膜とストライプゲート電極２０４Ｓとの反応が生じるのを防止するためには、第２コンタクトホールＣＨ２の側面とストライプゲート電極２０４Ｓの第２側面Ｓ２との間における層間酸化膜６の長さＬＮを十分に大きくすることが好ましい。これらの寸法を考慮すると、たとえば、距離Ｌ１（図２）は３．０μｍ〜９．０μｍであり、距離Ｌ２（図２）は３．０μｍ〜６．０μｍの範囲である。ここで距離Ｌ１は、活性ストライプ領域ＲＡを挟んで互いに隣り合う第２側面Ｓ２間の距離である。また距離Ｌ２は、コンタクトストライプ領域ＲＣを挟んで互いに隣り合う第２側面Ｓ２間の距離である。
ソース電極５は、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２を有する層間酸化膜６上に設けられている。ソース電極５は、エピタキシャル層１００との低抵抗な電気的接続のために、オーミック電極部５ａおよびオーミック電極部５ｃを有している。活性ストライプ領域ＲＡの各々においてソース電極５は、層間酸化膜６の第１コンタクトホールＣＨ１を通してソース領域３０３とベース領域３０２とに接続されている。ソース電極５は、ソース領域３０３およびベース領域３０２に接続する部分としてオーミック電極部５ａを有している。コンタクトストライプ領域ＲＣの各々においてソース電極５は、層間酸化膜６の第２コンタクトホールＣＨ２を通して保護拡散層３０６に接続されている。ソース電極５は、保護拡散層３０６に接続する部分としてオーミック電極部５ｃを有している。この構成によりＭＯＳＦＥＴ９０１においては、ソース電極５と保護拡散層３０６との接続領域である保護拡散層接地領域ＰＣ（図１）は、平面視（図２に対応する視野）において、線状に（ストライプ状に）存在する。
ドレイン電極７は、基板１の下面（エピタキシャル層１００が設けられた面と反対の面）上に設けられている。
なおＭＯＳＦＥＴ９０１は、さらに、ゲート引き出し電極およびゲートパッド（図示せず）を有していてもよい。ゲート引き出し電極は、ゲート電極をゲートパッド（図示せず）まで引き出す配線としての機能を有する電極である。またゲートパッドは、外部からのゲート電圧の印加を受けるための電極である。
次に、比較例のＭＯＳＦＥＴ９００（図３）について説明する。ＭＯＳＦＥＴ９００では、本実施の形態と異なり、複数の保護拡散層接地領域ＰＣが、平面視において、ストライプ状ではなく点状（図示せず）に配設されている。この場合、いかなるレイアウトであっても、保護拡散層接地領域ＰＣから最も遠い箇所が点状に位置する。このため、ＭＯＳＦＥＴ９００のオンからオフへの過渡応答時には、それまで均一に流れていたドレイン−ソース間電流が、上述した点状の位置に集中し、その結果、破壊が生じやすくなる。
これに対して本実施の形態のＭＯＳＦＥＴ９０１においては、保護拡散層接地領域ＰＣが、図２に示すように、点状ではなくストライプ状に配置される。これにより、保護拡散層接地領域ＰＣから最も遠い箇所は、点状ではなく、互いに隣り合う２つの線状の保護拡散層接地領域ＰＣの間で線状に位置する。よって、互いに隣り合う２つの線状の保護拡散層接地領域ＰＣの間において、保護拡散層３０６およびドリフト層２によるｐｎ接合からの空乏層の延びの応答が、ほぼ同一となる。このため、ＭＯＳＦＥＴ９０１のオンからオフへの過渡応答時に、上述したような点状の電流集中が生じない。よって、電流集中に伴うゲート酸化膜３０５の破壊を防ぐことができる。
なお本実施の形態のように保護拡散層接地領域ＰＣを点状ではなく線状に設ける場合、チャネル幅密度が幾分犠牲になる。チャネル幅密度の低下はオン抵抗の増加につながる。
上記のようなオン抵抗の増加量を抑制するための１つの方法として、コンタクトストライプ領域ＲＣの幅を狭くするという方法がある。コンタクトストライプ領域ＲＣの幅は、活性ストライプ領域ＲＡの幅よりも狭くされてよい。これにより、平面視において、コンタクトストライプ領域ＲＣが占める面積は、活性ストライプ領域ＲＡが占める面積よりも大幅に小さくされ得る。そのような意図で、ストライプゲート電極２０４Ｓとソース電極５との間の電気的絶縁を、ストライプゲート電極２０４Ｓの側壁酸化などによって形成される比較的薄い絶縁膜によって確保する方法があり得る。これによりコンタクトストライプ領域ＲＣの幅を抑えることができる。ただし、その場合は、ゲート−ソース間の容量が増加し、それに応じた分だけスイッチング速度が低下する。よって、コンタクトストライプ領域ＲＣの幅を狭くしつつ、ゲート−ソース間の容量を抑えることで高いスイッチング速度を確保する目的で、層間酸化膜６の材料として、低い誘電率を有する材料である多孔質材料が用いられてもよい。たとえば、多孔質シリコン酸化膜が用いられ得る。
また上記の方法に代わり、またはそれと組み合わせて、十分な大きさのゲート電界を印加するようにするという方法がある。本発明者らの検討によれば、十分に大きなゲート電界を印加すれば、オン抵抗中に占めるチャネル抵抗の割合は十分に小さくなる。その場合、上述したオン抵抗の増加は、オン抵抗全体に比べれば無視できる程度のものとなる。
次に、図４を参照して、変形例のＭＯＳＦＥＴ９０２（半導体装置）について説明する。ＭＯＳＦＥＴ９０２は、交差トレンチＴＣと、交差ゲート電極２０４Ｃとを有している。交差トレンチＴＣは、エピタキシャル層１００（図１）に設けられている。交差トレンチＴＣは、断面視（図４に垂直な視野）において、１対の側壁（図４における左面および右面）を有している。これらの側壁は、ソース領域３０３およびベース領域３０２を貫きドリフト層２に達している。交差トレンチＴＣは、活性ストライプ領域ＲＡにおいて長手方向（図４における横方向）と交差する方向に延在しており、具体的には、長手方向と直交する方向に延在している。交差ゲート電極２０４Ｃはストライプゲート電極２０４Ｓと共に、ＭＯＳＦＥＴ９０２のゲート電極を構成している。交差ゲート電極２０４Ｃは交差トレンチＴＣ内にゲート酸化膜３０５を介して設けられている。複数のストライプゲート電極２０４Ｓのうち、長手方向に垂直な方向において活性ストライプ領域ＲＡの１つを挟んで隣接する２つの部分が、交差ゲート電極２０４Ｃによって互いに接続されている。このような構成により、活性ストライプ領域ＲＡは、図４のように長方形（正方形であってもよい）の形状を有している。
交差ゲート電極２０４Ｃが設けられることにより、交差ゲート電極２０４Ｃがない場合に比して、チャネル幅密度を高めることができる。よって、単位面積当たりのオン抵抗を低減することができる。この変形例は、ゲート酸化膜３０５が厚い場合、またはＭＯＳＦＥＴ９０１に接続されるゲートドライバの電圧を高くできない場合のように、ゲート電界を高くすることが難しい場合に特に有効である。
図５を参照して、さらなる変形例のＭＯＳＦＥＴ９０３（半導体装置）においては、活性ストライプ領域ＲＡは、六角形の形状を含み、具体的には、六角形をその一辺に沿って一方向に引き延ばした形状を含む。これにより、エピタキシャル層１００が六方晶系の結晶構造を有する場合において、ストライプトレンチＴＳおよび交差トレンチＴＣの両方の側壁を、結晶学的にほぼ等価のものとすることができる。これにより、六方晶系のｃ面に対するオフ角の存在の影響を小さくすることができる。よって、ゲート耐圧が部分的に低い箇所が存在することを避けることができる。特に、側壁の面方位を（１０−１０）面に等価な面（言い換えれば｛１０−１０｝面）で構成することにより、高いゲート耐圧が得られる。
図６を参照して、さらなる変形例のＭＯＳＦＥＴ９０４（半導体装置）においては、ストライプトレンチＴＳの側壁が、互いに傾いた２種類の面方位を有し、交差トレンチＴＣの側壁が互いに平行な２種類の面方位を有している。好ましくは、活性ストライプ領域ＲＡの長手方向（図中、横方向）はオフ角のオフ方位に対して垂直方向とされ、ストライプトレンチＴＳおよび交差トレンチＴＣの両方の側壁の面方位が（１０−１０）面に等価な面とされる。ＭＯＳＦＥＴ９０４は、ストライプトレンチＴＳの側壁がジグザグ状であることにより、高いチャネル幅密度を有し得る。好ましくは、活性ストライプ領域ＲＡは、オフ角のオフ方位に垂直な側壁が存在しないように選択され、たとえば、正六角形の形状を含む。これにより、高いゲート耐圧が得られる。
ただし、活性ストライプ領域ＲＡのとして六角形が用いられる場合、六角形内にベース領域３０２およびソース領域３０３の各々へのコンタクトを形成する必要がある。このため、オン抵抗の低減のために活性ストライプ領域ＲＡの幅を小さくすることの製造上の難易度がやや高くなり得る。この点が問題となる場合、六角形以外の形状が用いられればよい。
図７を参照して、変形例のＭＯＳＦＥＴ９０５（半導体装置）は、ＭＯＳＦＥＴ９０１の構成に加えて、ダミー領域２０６をさらに有している。ダミー領域２０６は、コンタクトストライプ領域ＲＣにおいて、ストライプトレンチＴＳの底部からその開口部に向かって（図１に対応する視野において上方に向かって）突出している。ダミー領域２０６とソース電極５との間は、絶縁膜によって絶縁されており、たとえばゲート酸化膜３０５によって絶縁されている。よってダミー領域２０６はソース電極５から離れている。
ダミー領域２０６は、エピタキシャル層１００の一部によって構成されることが好ましい。そのためには、エピタキシャル層１００のうちダミー領域２０６となる部分が残存するように、ストライプトレンチＴＳを形成するためのエッチングが行われればよい。ダミー領域２０６は、その一部として、ベース領域３０２またはソース領域３０３と同じ材料からなる部分を含んでいてもよい。製造の容易性に鑑みれば、マスクアライメントの裕度を増すため、ダミー領域２０６にもベース領域３０２およびソース領域３０３と同様の材料からなる部分が形成されることを許容する方が好ましい。これにより、ベース領域３０２およびソース領域３０３をイオン注入によって形成する際に、イオン注入を避けるためのレジストマスクを、ダミー領域２０６を覆うように形成する必要がなくなる。このようなレジストマスクが形成される場合、そのマスクアライメントの裕度が小さいため、フォトリソグラフィ工程の難易度が高くなる。なおダミー領域２０６にベース領域３０２およびソース領域３０３と同様の材料からなる部分が形成されない場合、ダミー領域２０６は、たとえば、ドリフト層２と同様の材料のみによって形成され得る。
本変形例によれば、ストライプゲート電極２０４Ｓは、ダミー領域２０６の側面に隣接する部分を有している。これよって、ストライプゲート電極２０４Ｓのうち、長手方向に垂直な方向（図７における縦方向）においてコンタクトストライプ領域ＲＣの１つを挟んで隣接する２つの部分が、互いに接続されている。言い換えれば、ストライプゲート電極２０４Ｓがはしご状の形状を有している。これにより、パターン欠陥またはパーティクルの影響でストライプゲート電極２０４Ｓが寸断された場合においても、ストライプゲート電極２０４Ｓの上記２つの部分の一方さえ正常であれば、その両方にゲート電位を印加することができる。これにより寸断の影響を抑えることができる。なおダミー領域２０６の形状は、図７に示された長方形以外のものであってもよく、たとえば（１０−１０）面に等価な面で構成される六角形であってもよい。
ＭＯＳＦＥＴ９０５における特徴的な構成と、ＭＯＳＦＥＴ９０２〜９０４（図４〜図６）における特徴的な構成とが組み合わされてもよい。たとえば、ＭＯＳＦＥＴ９０６（図８）は、ＭＯＳＦＥＴ９０５（図７）における特徴的な構成と、ＭＯＳＦＥＴ９０２（図４）における特徴的な構成とが組み合わされた構成を有している。この構成によれば、ゲート電極が、活性ストライプ領域ＲＡおよびコンタクトストライプ領域ＲＣの両方にわたって網目状に形成される。このため、ゲート電極における任意の位置と、ゲート引き出し電極（図示せず）との間の最大距離を小さくすることができる。
図９を参照して、変形例のＭＯＳＦＥＴ９０７（半導体装置）は、ＭＯＳＦＥＴ９０１（図２）における活性ストライプ領域ＲＡおよびコンタクトストライプ領域ＲＣの位置が一定の周期で入れ替えられた構成を有している。これにより、長手方向（図９における横方向）において、活性ストライプ領域ＲＡおよびコンタクトストライプ領域ＲＣが互いに向かい合う箇所が設けられる。ＭＯＳＦＥＴ９０７においては、この箇所にもストライプゲート電極２０４Ｓが設けられる。これよって、ダミー領域２０６（図７）がなくても、ストライプゲート電極２０４Ｓのうち、長手方向に垂直な方向（図９における縦方向）において隣接する２つの部分を、互いに接続することができる。
言い換えれば、ＭＯＳＦＥＴ９０７においては、活性ストライプ領域ＲＡとコンタクトストライプ領域ＲＣとが交互に繰り返し配置される、第１の列Ｒ１および第２の列Ｒ２が存在する。第１の列Ｒ１および第２の列Ｒ２の各々は、長手方向に交差する方向に延びており、具体的には、長手方向に直交する方向に延びている。第１の列Ｒ１の活性ストライプ領域ＲＡと、第２の列Ｒ２のコンタクトストライプ領域ＲＣとは、長手方向（図中横方向）に向かい合っている。また第１の列Ｒ１のコンタクトストライプ領域ＲＣと、第２の列Ｒ２の活性ストライプ領域ＲＡとは、長手方向に向かい合っている。なお上記においては「第１」および「第２」の列に言及したが、列の数は２以上の任意の数である。
本変形例によれば、第１の列Ｒ１の活性ストライプ領域ＲＡと、第２の列Ｒ２のコンタクトストライプ領域ＲＣとが長手方向に向かい合うことにより、これらの間にもゲート電極を延在させることができる。これにより、ゲート電極を網目状に構成することができる。よって、ゲート電極における任意の位置と、ゲート引き出し電極（図示せず）との最大距離を小さくすることができる。
以上のように本実施の形態によれば、主電流が導通する活性ストライプ領域ＲＡと、保護拡散層接地領域ＰＣが設けられたコンタクトストライプ領域ＲＣとが、図２に示すように交互に配される。これにより、保護拡散層接地領域ＰＣからトレンチ底部の保護拡散層３０６までの距離のばらつきが抑制される。よって、過渡応答時の電流集中に伴うゲート酸化膜３０５の破壊を抑制することができる。
さらに本実施の形態によれば、ストライプゲート電極２０４Ｓの第２側面Ｓ２がゲート酸化膜３０５の厚みよりも大きな厚みで覆われている。これにより、ソース電極５と、それに面するストライプゲート電極２０４Ｓの第２側面Ｓ２との間の容量が抑制される。よってスイッチング速度を向上させることができる。
また一般に、ＭＯＳＦＥＴのオンとオフとが切り替わるしきい値電圧と、オン抵抗とには、トレードオフの関係がある。耐ノイズ性の観点からしきい値電圧は高いことが望ましいが、上記トレードオフのために、しきい値電圧の増加はオン抵抗の増加を伴う。逆に、損失低減の観点からはオン抵抗が小さいことが望ましいが、上記トレードオフのために、オン抵抗の低下はしきい値電圧の低下を伴う。耐ノイズ性の向上と損失低減とを両立させるためには、このトレードオフを改善する必要がある。しきい値電圧は、チャネルのオンとオフとが切り替わる、チャネル抵抗の高い領域での評価指標である。一方、オン抵抗は、ゲートに十分な電界が印加された、チャネル抵抗が低い領域での評価指標である。本実施の形態の構造では、チャネル幅密度を削減しているために、チャネル抵抗の寄与が大きい領域の指標であるしきい値は増加する。一方で、チャネル抵抗の寄与が小さい領域の指標であるオン抵抗は、前述したように、ほとんど増加しないようにすることができる。よって、本実施の形態によれば、しきい値とオン抵抗とのトレードオフを改善することもできる。
好ましくは、保護拡散層３０６のｐ型の不純物濃度は、ベース領域３０２のｐ型の不純物濃度よりも高い。これにより、保護拡散層３０６による効果をより十分に得ることができる。
ドリフト層２がワイドバンドギャップ半導体から作られている場合、本実施の形態による構造と相まって、より高いスイッチング速度が得られる。またワイドバンドギャップ半導体を用いた場合は、ＭＯＳＦＥＴの絶縁破壊が一般にゲート酸化膜において生じやすいところ、そのような破壊を抑制することができる。
次にＭＯＳＦＥＴ９０１（図１）の製造方法について、以下に説明する。なお説明の中で例として挙げる材料は同等の機能を有する他の材料に適宜変更可能である。
図１０を参照して、まず、基板１上にエピタキシャル層１００が形成される。たとえば、４Ｈのポリタイプを有する低抵抗のｎ型半導体基板上に、化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法によりｎ型のエピタキシャル層１００が形成される。たとえば、エピタキシャル層１００の不純物濃度は、１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３であり、その厚みは５μｍ〜２００μｍである。
次にエピタキシャル層１００の表面に所定のドーパントをイオン注入することにより、ベース領域３０２およびソース領域３０３が形成される。以下、これらの工程について具体的に説明する。
ベース領域３０２は、ｐ型不純物（アクセプタ）であるアルミニウム（Ａｌ）のイオン注入により形成される。Ａｌのイオン注入の深さは、エピタキシャル層１００の厚みを超えない範囲で、０．５μｍ〜３μｍ程度とされる。注入するＡｌの不純物濃度は、エピタキシャル層１００のｎ型不純物濃度より高くされる。すなわち、ベース領域３０２のｐ型不純物濃度は１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３の範囲である。このときＡｌの注入深さよりも深いエピタキシャル層１００の領域がｎ型のドリフト層２として残る。なおベース領域３０２は、ｐ型半導体のエピタキシャル成長によって形成されてもよい。その場合もベース領域３０２の不純物濃度および厚みは、イオン注入によって形成する場合と同等とされる。
ソース領域３０３は、ｎ型不純物（ドナー）である窒素（Ｎ）をベース領域３０２の表面にイオン注入することにより形成される。ソース領域３０３は、この後形成されるストライプゲート電極２０４Ｓのレイアウトに対応するパターンで形成される。これにより、ストライプゲート電極２０４Ｓが形成されたとき、ストライプゲート電極２０４Ｓの両側にソース領域３０３が位置する。Ｎのイオン注入深さはベース領域３０２の厚みより浅くされる。注入されるＮの不純物濃度は、ベース領域３０２のｐ型不純物濃度以上、１×１０２１ｃｍ−３以下の範囲とされる。なお、上記の不純物領域を形成するイオン注入の順番は、最終的に図１０の構造が得られる限り、上記の通りでなくてもよい。
また、ベース領域３０２の下部に空乏化抑制層が設けられてもよい。図１の構造においては、ベース領域３０２および保護拡散層３０６の各々から伸びる空乏層によって、両者の間で電流経路が狭窄される。これにより、いわゆるＪＦＥＴ抵抗が発生する。空乏化抑制層が付加されることにより、オン時にベース領域３０２から空乏層が延びることが抑制される。このためＪＦＥＴ抵抗を低減することができる。空乏化抑制層は、ｎ型不純物である窒素（Ｎ）またはリン（Ｐ）をイオン注入することにより形成される。空乏化抑制層の深さは、ベース領域３０２より深く、エピタキシャル層１００の厚みを超えない範囲とされる。空乏化抑制層の厚みは０．５μｍ〜３μｍ程度が望ましい。注入されるＮの不純物濃度は、堆積されたエピタキシャル層１００のｎ型不純物濃度より高く、かつ１×１０１７ｃｍ−３以上であることが望ましい。なお空乏化抑制層はｎ型のエピタキシャル成長によって形成されてもよい。その場合の空乏化抑制層の不純物濃度および厚みは、イオン注入によって形成する場合と同等とされる。
図１１を参照して、続いてエピタキシャル層１００の表面にシリコン酸化膜１０が１μｍ〜２μｍ程度堆積される。その上に、レジスト材からなるエッチングマスク１１が形成される。エッチングマスク１１には、フォトリソグラフィ技術により、ストライプトレンチＴＳ（図１）となる領域を開口したパターンが付与される。そしてエッチングマスク１１をマスクとする反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）処理により、シリコン酸化膜１０がパターニングされる。つまりエッチングマスク１１のパターンがシリコン酸化膜１０に転写される。パターニングされたシリコン酸化膜１０は、次の工程のエッチングマスクとなる。
図１２を参照して、パターニングされたシリコン酸化膜１０をマスクとするＲＩＥにより、エピタキシャル層１００に、ソース領域３０３およびベース領域３０２を貫通するストライプトレンチＴＳが形成される。ストライプトレンチＴＳの深さは、ベース領域３０２の深さ以上であり、１．０μｍ〜６．０μｍ程度とされる。
図１３を参照して、その後、ストライプトレンチＴＳを露出する開口パターン、言い換えればエッチングマスク１１と同様のパターン、を有する注入マスク１２が形成される。注入マスク１２を用いたイオン注入により、ストライプトレンチＴＳの底部にｐ型の保護拡散層３０６が形成される。ここではｐ型不純物としてＡｌが用いられる。形成される保護拡散層３０６の不純物濃度は１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲、厚みは０．１μｍ〜２．０μｍの範囲であることが好ましい。不純物濃度は、ＭＯＳＦＥＴ９０１のドレイン−ソース間に使用耐圧を印加した際にゲート酸化膜３０５にかかる電界から決められる。なお注入マスク１２の代わりに、ストライプトレンチＴＳ形成の際のエッチングマスクである、（パターニングされた）シリコン酸化膜１０（図１２）が使用されてもよい。これにより製造工程の簡略化およびコスト削減を図ることができる。その場合は、ストライプトレンチＴＳ形成のためのエッチング後に十分な厚みのシリコン酸化膜１０が残存するよう、形成されるシリコン酸化膜１０の厚みおよびエッチング条件を調整する必要がある。
なお保護拡散層３０６はドリフト層２との間にｐｎ接合を形成するため、最終的に得られたＭＯＳＦＥＴ９０１（図１）においてこのｐｎ接合をダイオードとして利用することもできる。ここで、ベース領域３０２とドリフト層２との間のｐｎ接合もダイオードとして機能し得る。これら２種類のダイオードを還流ダイオードとして機能させる場合、保護拡散層３０６およびドリフト層２によるダイオードによる電流が大部分となるようにすることが望ましい。これは、ベース領域３０２によるダイオードに対して過度の通電が行われると、基板１から延伸した欠陥がゲート酸化膜３０５の近傍に達する現象が生じ、その結果、ゲート酸化膜３０５が破壊される可能性があるためである。この現象を避けることができるよう、保護拡散層３０６のＡｌ不純物濃度は、ベース領域３０２のＡｌ不純物濃度を考慮して決められる必要がある。ドリフト層２のうち保護拡散層３０６に接する部分は、他の部分に比して、ストライプトレンチＴＳの深さ分、厚みが薄い。そのため、ベース領域３０２のＡｌ不純物濃度の同等またはそれ以上のＡｌ不純物濃度を保護拡散層３０６が有していれば、保護拡散層３０６によるダイオードに電流の大部分が流すことが可能である。
ただし、保護拡散層３０６によるダイオードへの通電に起因した欠陥延伸の影響も無視できない場合がある。なぜならば、ゲート酸化膜３０５の底部が保護拡散層３０６と接しているためである。よって欠陥延伸によるゲート酸化膜３０５の破壊を避けるためには、ゲート酸化膜３０５のうちストライプトレンチＴＳの側壁に面する部分に比して、ストライプトレンチＴＳの底部に面する部分の厚みが大きいことが好ましい。
次に注入マスク１２が除去される。その後、熱処理装置を用いて、上記の工程でイオン注入した不純物を活性化させるアニールが行われる。このアニールは、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中または真空中で、１３００〜１９００℃で、３０秒〜１時間行われる。
図１４を参照して、次に、ストライプトレンチＴＳ内を含むエピタキシャル層１００の全面上にシリコン酸化膜が形成される。その後、ポリシリコンを減圧ＣＶＤ法により堆積することで、導電性を有するポリシリコン膜が形成される。これらの膜をパターニングまたはエッチバックすることにより、ゲート酸化膜３０５およびストライプゲート電極２０４Ｓが形成される。ゲート酸化膜３０５となるシリコン酸化膜は、エピタキシャル層１００の表面の熱酸化によって形成されてもよいし、あるいは、堆積法によって形成されてもよい。
図１５を参照して、続いて減圧ＣＶＤ法により、エピタキシャル層１００の全面に、ストライプゲート電極２０４Ｓを覆う層間酸化膜６が形成される。次に、層間酸化膜６をパターニングすることで、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２が形成される。続いて、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２のそれぞれの底において露出されたエピタキシャル層１００の表面に、オーミック電極部５ａおよびオーミック電極部５ｃが形成される。形成方法としては、たとえば、まず層間酸化膜６上に、Ｎｉを主成分とする金属膜が成膜される。この成膜により、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２内にも金属膜が設けられる。次に６００℃〜１１００℃の熱処理により、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２内において、金属膜をエピタキシャル層１００のＳｉＣと反応させる。これにより、オーミック電極部５ａおよびオーミック電極部５ｃとしてのシリサイド膜が形成される。その後、層間酸化膜６上に残留した未反応の金属膜が、硝酸、硫酸もしくは塩酸またはそれらの過酸化水素水との混合液などを用いたウェットエッチングにより除去される。その後、オーミック接触のコンタクト抵抗をさらに低減するために、再度熱処理が行われてもよい。再度の熱処理は、先の熱処理よりも高温で行われることが好ましい。
熱処理において、オーミック電極部５ａおよびオーミック電極部５ｃの各々とストライプゲート電極２０４Ｓとの間の最小距離が過度に小さいと、オーミック電極部５ａおよびオーミック電極部５ｃの各々とストライプゲート電極２０４Ｓとの間に反応が起きやすくなる。この反応の発生は、ＭＯＳＦＥＴ９０１のゲートリークの原因となる。よってこのような反応が生じないように層間酸化膜６の寸法が決定されることが好ましい。具体的には、オーミック電極部５ａおよびオーミック電極部５ｃの各々と、ストライプゲート電極２０４Ｓとを隔てる層間酸化膜６に、過度に薄い部分が存在しないように、層間酸化膜６の寸法が定められることが好ましい。
再び図１を参照して、次に、エピタキシャル層１００上にＡｌ合金などの電極材を堆積することで、層間酸化膜６上と、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２内とに、ソース電極５が形成される。次に、基板１の下面にＡｌ合金などの電極材を堆積することでドレイン電極７が形成される。以上により、ＭＯＳＦＥＴ９０１が得られる。
なお、以上の説明では、ドリフト層２と基板１（バッファ層）とが同じ導電型を有する構造のＭＯＳＦＥＴについて述べたが、半導体領域の下面（ドレイン電極７に面する面）に、ドリフト層２の導電型と異なる導電型を有する部分がコレクタ層として設けられることにより、ＩＧＢＴを得ることもできる。そのためには、たとえば、ＭＯＳＦＥＴ９０１（図１）において、基板１をｎ型のものからｐ型のものに置き換えられればよい。あるいは、ｎ型の基板１の代わりにｐ型の半導体層が設けられてもよい。あるいは、ｎ型の基板１の下面に、半導体領域の下面をなすｐ型の半導体層が設けられてもよい。この場合、ＭＯＳＦＥＴ９０１のソース領域３０３およびソース電極５のそれぞれは、ＩＧＢＴのエミッタ領域およびエミッタ電極に対応し、ＭＯＳＦＥＴ９０１のドレイン電極７はコレクタ電極に対応することになる。
また、第１導電型がｎ型であり第２導電型がｐ型である場合について述べたが、これらの導電型は互いに入れ替えられてもよい。
また半導体材料として、ワイドバンドギャップ半導体の１つであるＳｉＣを用いる場合について述べたが、たとえば、窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなど、他のワイドバンドギャップ半導体が用いられてもよい。またワイドバンドギャップ半導体に代わり、Ｓｉのような非ワイドバンドギャップ半導体が用いられてもよい。
＜実施の形態２＞
図１６および図１７の各々は、本実施の形態におけるＭＯＳＦＥＴ９０８（半導体装置）の構成を概略的に示す部分断面図である。図１６の視野は図１７の線ＸＶＩ−ＸＶＩに沿っており、図１７の視野は図１６の線ＸＶＩＩ−ＸＶＩＩに沿っている。なお図１６の視野は図２のものと同様であり、図１７の視野は図１のものと同様である。
ＭＯＳＦＥＴ９０８は、ＭＯＳＦＥＴ９０１（図１および図２）の構成に加えて、支持領域２０７をさらに有している。支持領域２０７は、活性ストライプ領域ＲＡとコンタクトストライプ領域ＲＣとの間において、ソース電極５から離れてストライプトレンチＴＳの底部から突出している。よって支持領域２０７は、ソース電極５に接続されておらず、このため電気的な機能を有していない。支持領域２０７は、互いに反対の１対の側面を有している。ストライプゲート電極２０４Ｓは、支持領域２０７の１対の側面の各々に隣接する部分を有している。ストライプゲート電極２０４Ｓのこれらの部分は、互いに電気的に短絡するよう接続されている。ただし、ＭＯＳＦＥＴ素子のチャネルを制御するための電界を発生する機能を有するのは、これらの部分のうち支持領域２０７とベース領域３０２との間に位置する方のみである。好ましくは、支持領域２０７は、図１７に示すように、保護拡散層３０６上に配置されている。
支持領域２０７は、エピタキシャル層１００の一部によって構成されている。そのような構成を得るためには、エピタキシャル層１００のうち支持領域２０７となる部分が残存するように、ストライプトレンチＴＳを形成するためのエッチングが行われればよい。その場合、支持領域２０７は、その全体がドリフト層２と同じ材料で形成されていてもよく、その一部にベース領域３０２またはソース領域３０３と同じ材料からなる部分を含んでいてもよい。
言い換えれば、ＭＯＳＦＥＴ９０８には、活性ストライプ領域ＲＡとコンタクトストライプ領域ＲＣとの間にダミーストライプ領域ＲＤが設けられている。ダミーストライプ領域ＲＤにおいて、支持領域２０７としてのエピタキシャル層１００の一部が、ストライプトレンチＴＳの底部から層間酸化膜６の下面へと突出している。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態においても、実施の形態１と同様、コンタクトストライプ領域ＲＣの設置によってスイッチング速度を向上させることが可能である。一方でスイッチング速度は、ゲート回路側からＭＯＳＦＥＴを見たときの抵抗であるゲート抵抗にも大きく依存する。具体的には、ゲート抵抗が小さいほうが、スイッチング速度が速くなる。一般に、ＭＯＳＦＥＴのゲート端子と直列に、ゲート回路側に設けた抵抗で、スイッチング速度の調節が行われる。ＭＯＳＦＥＴ自体のゲート抵抗が小さい方が、上述したスイッチング速度の調節幅を大きく確保することができる。
ゲート抵抗を小さくするためには、ゲート引き出し電極の位置を変更するといった方法もあるものの、最も単純かつ効果が大きい方法は、ゲート電極の断面積を大きくすることである。ゲート電極の断面積は、ゲート電極の高さ（すなわちトレンチの深さ）と、ゲート電極の幅とに依存する。電力制御用のトレンチゲート型ＭＯＳＦＥＴにおいて、トレンチを深くすることは、ドレイン耐圧の低下につながるので不利である。よってゲート電極の断面積を増やすためには、その幅を広げる必要がある。実施の形態１の構造および製造方法でストライプゲート電極２０４Ｓの幅を増やすためには、ストライプゲート電極２０４Ｓを形成するために堆積されるポリシリコン膜の堆積量を多くする必要がある。しかし、この方法では、堆積時間およびその後のドライエッチング時間が長くなるという問題がある。
これに対して本実施の形態のＭＯＳＦＥＴ９０８によれば、ストライプゲート電極２０４Ｓは、支持領域２０７の１対の側面の各々に隣接する部分を有している。これにより、上述したようにポリシリコン膜の膜厚を増やさなくても、この膜厚を２倍にした場合と同程度に、ストライプゲート電極２０４Ｓの断面積を増やすことができる。これによりゲート抵抗が小さくなるので、スイッチング速度を向上させることが可能である。
またＭＯＳＦＥＴ９０８は、実施の形態１のＭＯＳＦＥＴ９０１の製造方法におけるストライプトレンチＴＳの形成工程（図１２）において用いられる、パターンを転写するためのマスクのレイアウトを変更するだけで製造することができる。具体的には、ストライプトレンチＴＳ形成のためにエピタキシャル層１００がエッチングされる際に、支持領域２０７がエッチングされないようにすればよい。このため、上記の効果を得つつ、ＭＯＳＦＥＴを実施の形態１と同様の工程数で製造可能である。
なお、支持領域２０７は、保護拡散層３０６の形成のためのイオン注入時に、一種の注入マスクとして作用し得る。このため支持領域２０７の幅（図１７における横方向の寸法）が大きい場合、保護拡散層３０６が支持領域２０７の下方で断絶されることがあり得る。しかしながら、この幅をある程度小さくしておく限り、注入されたドーパントの横方向に広がりによって、上述した断絶は避けることができる。あるいは別の方法として、イオン注入による保護拡散層３０６の形成が、ストライプトレンチＴＳを形成する前に行われてもよい。この場合、エピタキシャル層１００の成長が途中でいったん停止され、保護拡散層３０６の注入後に、その成長が再開される。その後、ベース領域３０２およびソース領域３０３が形成され、そしてストライプトレンチＴＳが形成される。
なお、ＭＯＳＦＥＴの面積が限られているなかで本実施の形態のようにダミーストライプ領域ＲＤが設けられる場合、活性ストライプ領域ＲＡの数を減らさなければならなくなる。これに伴ってオン抵抗が増加する懸念があるものの、十分な大きさのゲート電界の下では、前述のとおりチャネル抵抗の寄与は小さい。よって、十分なゲート電界を印加することができる場合は、オン抵抗の増加はほとんど無視できる程度である。
本実施の形態においても、実施の形態１の変形例と同様の変形例を適用することができる。これら変形例のうちＭＯＳＦＥＴ９０７（図９）に対応するものについて補足すると、一定間隔で、活性ストライプ領域ＲＡおよびダミーストライプ領域ＲＤと、コンタクトストライプ領域ＲＣとが入れ替えられればよい。
＜実施の形態３＞
図１８および図１９の各々は、本実施の形態におけるＭＯＳＦＥＴ９０９（半導体装置）の構成を概略的に示す部分断面図である。図１８の視野は図１９の線ＸＶＩＩＩ−ＸＶＩＩＩに沿っており、図１９の視野は図１８の線ＸＩＸ−ＸＩＸに沿っている。なお図１８の視野は図２のものと同様であり、図１９の視野は図１のものと同様である。
ＭＯＳＦＥＴ９０９は、ＭＯＳＦＥＴ９０１と比較して、活性ストライプ領域ＲＡの構成のみが異なっている。具体的には、ＭＯＳＦＥＴ９０９は、ＭＯＳＦＥＴ９０１（図１および図２）の構成に加えて、中間トレンチＴＭと、中間ゲート電極２０４Ｍとをさらに有している。中間トレンチＴＭは、複数のストライプトレンチＴＳのうち互いに隣り合う２つのものの間に設けられている。中間トレンチＴＭは、ソース領域３０３およびベース領域３０２を貫きドリフト層２に達している。中間トレンチＴＭの深さはストライプトレンチＴＳの深さより小さい。保護拡散層３０６は、中間トレンチＴＭの底部には配置されていない。
中間ゲート電極２０４Ｍは、ストライプゲート電極２０４Ｓと共に、ＭＯＳＦＥＴ９０２のゲート電極を構成している。中間ゲート電極２０４Ｍは、中間トレンチＴＭ内においてゲート酸化膜３０５を介してベース領域３０２と隣接している。中間ゲート電極２０４Ｍが設けられることにより、互いに隣り合う２つのストライプトレンチＴＳの中間にもチャネルが設けられる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、中間トレンチＴＭの深さはストライプトレンチＴＳの深さより小さく、また保護拡散層３０６は中間トレンチＴＭの底部には配置されていない。この構成により、オン抵抗の温度依存性を改善することができる。このことについて、以下に詳しく説明する。
実施の形態１のＭＯＳＦＥＴ９０１（図１および図２）においては、チャネル幅密度の増大を意図して活性ストライプ領域ＲＡの幅が小さくされると、隣接する保護拡散層３０６間の距離も小さくなる。このためドレイン−ソース間の電流経路が狭くなるので、オン抵抗が増加する懸念がある。特に動作環境温度が高い場合、保護拡散層３０６−ドリフト層２間の空乏層がより大きく延びるため、電流経路はより狭くなり、よってオン抵抗がより増加する。これを避けるためには、保護拡散層３０６間の距離を大きくすること、言い換えれば、活性ストライプ領域ＲＡの幅を広くすること、が必要である。これはチャネル幅密度の削減を意味する。十分な大きさのゲート電界が印加できる条件下では前述のとおりチャネル抵抗の寄与が小さいため、このことは問題とはなりにくい。しかしながら、十分大きなゲート電界を印加することができない場合もあり、その場合、オン抵抗が急激に増加する。また実施の形態１の構成ではドレイン−ソース間の電流経路は保護拡散層３０６−ドリフト層２間の空乏層に沿って大きく迂回しており、このため、すべての電流経路が余分な抵抗を含んでしまう。
これに対して本実施の形態のＭＯＳＦＥＴ９０９（図１８および図１９）においては、中間トレンチＴＭ直下に保護拡散層３０６が設けられていないので、中間ゲート電極２０４Ｍによって制御されるチャネルからドレイン電極７までの電流経路は、上述した迂回を必要とせず、直線状となる。また中間トレンチＴＭ底部の電界集中は、ストライプトレンチＴＳの底部に配置された保護拡散層３０６から延びる空乏層で緩和することができる。中間トレンチＴＭの深さをストライプトレンチＴＳの深さより小さくすることで、この緩和の効果が高められる。またコンタクトストライプ領域ＲＣの幅は小さい方が好ましい。これらの深さおよび幅の値は、ドリフト層２の不純物濃度と保護拡散層３０６の不純物濃度との関係によって決まる。
つまりこの構成によれば、ドレイン−ソース間の電流経路に沿った抵抗を削減することができる。またオン状態において、動作環境温度が高いことに起因して保護拡散層３０６−ドリフト層２間の空乏層が大きく伸びた場合にも、中間ゲート電極２０４Ｍによって制御されるチャネルの直下には空乏層がかからない。このためオン抵抗の増加を抑えることができる。
図２０を参照して、変形例のＭＯＳＦＥＴ９１０（半導体装置）においては、保護拡散層３０６Ｐは、ストライプトレンチＴＳの底部に配置された第１部分３０６ａと、中間トレンチＴＭの底部に配置された第２部分３０６ｂとを含む。第２部分３０６ｂは、第１部分３０６ａの不純物濃度よりも低い不純物濃度を有している。本変形例によっても、上記と類似の効果を得ることができる。また第２部分３０６ｂによる電界緩和により、中間トレンチＴＭの底部におけるゲート酸化膜３０５の破壊をより確実に防止することができる。
なお本実施の形態においても、実施の形態１の変形例と同様の変形例を適用することができる。
＜実施の形態４＞
図２１は、本実施の形態におけるＭＯＳＦＥＴ９１１（半導体装置）の構成を概略的に示す部分断面図である。なお図２１の視野は図１のものと同様である。
ＭＯＳＦＥＴ９１１においては、ＭＯＳＦＥＴ９０１（図１）と比較して、層間酸化膜６の構成が異なっている。具体的には、平面視においてＭＯＳＦＥＴ９１１の層間酸化膜６はストライプトレンチＴＳ内にのみ設けられている。このためストライプトレンチＴＳ外において層間酸化膜６はエピタキシャル層１００上に設けられていない。よって本実施の形態においては、実施の形態１と異なり、層間酸化膜６はソース領域３０３上に設けられていない。
またＭＯＳＦＥＴ９１１においては、ストライプゲート電極２０４Ｓの上面の高さ位置は、ソース領域３０３の上面の高さ位置よりも低くされている。言い換えれば、ストライプゲート電極２０４Ｓの上面は、ソース領域３０３の上面から下方へ離されている。またストライプゲート電極２０４Ｓの上面の高さ位置は、ソース領域３０３の下面の高さ位置よりも高くされていることが好ましい。このような位置関係は、ソース領域３０３の下面を実施の形態１の場合よりもやや深くに配置しておくことで、安定的に得られる。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
本実施の形態によれば、活性ストライプ領域ＲＡの幅（図２１における横方向における寸法）を小さくすることができる。このため、ＭＯＳＦＥＴ９１１に配置されるチャネルの密度はＭＯＳＦＥＴ９０１のそれに比べ高くなる。これにより、ＭＯＳＦＥＴのオン抵抗を低減することが可能である。このことについて、以下に詳しく説明する。
実施の形態１のＭＯＳＦＥＴ９０１（図１）においては、ストライプゲート電極２０４Ｓの上面がソース領域３０３の上面に近い。このため、ストライプゲート電極２０４Ｓと第１コンタクトホールＣＨ１とが短絡しないよう、層間酸化膜６がソース領域３０３の上面上にも配置されている。すなわち、ストライプゲート電極２０４Ｓと第１コンタクトホールＣＨ１との分離は平面方向（図１における横方向）に取られている。これにともない、活性ストライプ領域ＲＡの幅は、第１コンタクトホールＣＨ１の幅とストライプゲート電極２０４Ｓの半分の幅とに加えて、層間酸化膜６がソース領域３０３上に配置される部分の幅をも含む。このため活性ストライプ領域ＲＡの幅が大きくなる。また、第１コンタクトホールＣＨ１を形成する際のマスクずれを考慮する必要があるため、露光機の能力に応じて寸法上の余裕をとる必要がある。この寸法の余裕も活性ストライプ領域ＲＡの幅に加える必要がある。ＭＯＳＦＥＴ９０１における活性ストライプ領域ＲＡの幅は、これらの要素により決定される。
また第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２の深さ位置は、ストライプトレンチＴＳの深さの分だけ互いに異なる。よって、寸法設計にもよるものの、これらの形成のためのフォトリソグラフィの露光工程を同時に行うことは困難である。このため、実施の形態１のＭＯＳＦＥＴ９０１の製造においては、第１コンタクトホールＣＨ１を形成する工程と第２コンタクトホールＣＨ２を形成する工程とを分ける必要がある。
これに対して本実施の形態のＭＯＳＦＥＴ９１１においては、ソース領域３０３を深い位置まで形成することでストライプゲート電極２０４Ｓの上面が下げられており、それとともに層間酸化膜６がストライプトレンチＴＳの内部に入れ込まれている。これにより、ストライプゲート電極２０４Ｓと第１コンタクトホールＣＨ１との分離は、基板１に対して垂直な方向に取られることとなる。このとき、活性ストライプ領域ＲＡの幅は、第１コンタクトホールＣＨ１の幅にストライプゲート電極２０４Ｓの半分の幅を足したものとなる。よって、ＭＯＳＦＥＴ９１１における活性ストライプ領域ＲＡの幅は、ＭＯＳＦＥＴ９０１（図１）のそれに比べて、層間酸化膜６がソース領域３０３上に配置される部分の幅だけ小さくなる。これにより、面内における活性ストライプ領域ＲＡの密度、すなわちチャネル密度、が増加する。よってＭＯＳＦＥＴのオン抵抗を低減することができる。
ＭＯＳＦＥＴ９１１のストライプゲート電極２０４Ｓおよび層間酸化膜６は、ポリシリコン層の成膜と、その部分的な酸化とによって形成され得る。酸化されなかった部分がストライプゲート電極２０４Ｓとして用いられ、酸化された部分が層間酸化膜６として用いられる。これにより、活性ストライプ領域ＲＡの幅のさらなる縮小と、製造工程の簡略化とを図ることができる。以下、その場合におけるＭＯＳＦＥＴ９１１の製造方法について説明する。
図２２を参照して、まず実施の形態１と同様に、図１０〜図１３に示される工程と、注入マスク１２の除去と、活性化アニールと、ゲート酸化膜３０５の形成とが行われる。次にゲート酸化膜３０５上にポリシリコン層２０４ｐが形成される。
図２３を参照して、ポリシリコン層２０４ｐに第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２が形成される。本実施の形態においては、実施の形態１と異なり、第１コンタクトホールＣＨ１によってソース領域３０３の上面全体が露出されて構わない。よって第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２は、それらに対応するエッチングマスクを用いることなく、エッチバックにより形成され得る。よって、実施の形態１と異なり、第１コンタクトホールＣＨ１を形成する工程と第２コンタクトホールＣＨ２を形成する工程とを同時に行うことができる。
さらに図２４を参照して、熱酸化を行うことにより、ポリシリコン層２０４ｐが部分的に酸化される。言い換えれば、ポリシリコン層２０４ｐの表面側が酸化される。ポリシリコン層２０４ｐ（図２３）のうち、酸化されなかった部分がストライプゲート電極２０４Ｓとなり、酸化された部分が層間酸化膜６となる。このとき層間酸化膜６は、少なくともゲート酸化膜３０５よりも厚くなるように、望ましくは１００ｎｍ以上の厚さを有するように形成される。これは、層間酸化膜６が薄過ぎる場合、ゲート−ソース間の容量が過度に増加することでスイッチング速度が低下する懸念があるためである。
その後、実施の形態１とほぼ同様の工程が行われることで、ＭＯＳＦＥＴ９１１（図２１）が得られる。
この製造工程によれば、第１コンタクトホールＣＨ１の露光ずれを考慮する必要がないため、活性ストライプ領域ＲＡの幅は、ストライプゲート電極２０４Ｓの半分の幅と、ソース領域３０３の上面の幅と、ベース領域３０２の上面の幅とを足したものになる。よって活性ストライプ領域ＲＡの幅は、実施の形態１（図１）に比して大幅に縮小される。また上述した製造方法によれば、コンタクトストライプ領域ＲＣの幅もまた縮小することができる。これは第２コンタクトホールＣＨ２がセルフアラインで形成されるため、露光の際のマスクずれを考慮する必要がなくなるためである。さらに、第１コンタクトホールＣＨ１および第２コンタクトホールＣＨ２が同時に形成されるため、工程数を削減することで製造コストを低減することが可能である。よって、オン抵抗の低減とともに、製造コストの低減も実現することができる。
なお本実施の形態においても、実施の形態１の変形例と同様の変形例を適用することができる。
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
Ｒ１ 第１の列、Ｒ２ 第２の列、Ｓ１ 第１側面、Ｓ２ 第２側面、ＣＨ１ 第１コンタクトホール、ＣＨ２ 第２コンタクトホール、ＰＣ 保護拡散層接地領域、ＲＡ 活性ストライプ領域、ＲＣ コンタクトストライプ領域、ＲＤ ダミーストライプ領域、ＴＣ 交差トレンチ、ＴＭ 中間トレンチ、ＴＳ ストライプトレンチ、１ 基板、２ ドリフト層、５ ソース電極、５ａ，５ｃ オーミック電極部、６ 層間酸化膜（層間絶縁膜）、７ ドレイン電極、１０ シリコン酸化膜、１１ エッチングマスク、１２ 注入マスク、１００ エピタキシャル層、２０４Ｃ 交差ゲート電極、２０４Ｍ 中間ゲート電極、２０４ｐ ポリシリコン層、２０４Ｓ ストライプゲート電極、２０６ ダミー領域、２０７ 支持領域、３０２ ベース領域、３０３ ソース領域、３０５ ゲート酸化膜（ゲート絶縁膜）、３０６，３０６Ｐ 保護拡散層、３０６ａ 第１部分、３０６ｂ 第２部分、９０１〜９１１ ＭＯＳＦＥＴ（半導体装置）。
本発明の半導体装置は、ドリフト層と、ベース領域と、ソース領域と、複数のストライプトレンチと、保護拡散層と、ゲート絶縁膜と、複数のストライプゲート電極と、層間絶縁膜と、ソース電極とを有している。ドリフト層は第１導電型のものである。ベース領域は、ドリフト層上に設けられた第２導電型のものである。ソース領域は、ベース領域によってドリフト層から隔てられ、ベース領域上に設けられた第１導電型のものである。複数のストライプトレンチは、断面視においてソース領域およびベース領域を貫きドリフト層に達する１対の側壁を各々が有し、平面視においてストライプ状に延在する。保護拡散層は、ドリフト層に接しストライプトレンチの底部に設けられた第２導電型のものである。ゲート絶縁膜は、ストライプトレンチの１対の側壁の各々に隣接することでベース領域およびソース領域を覆う。ストライプゲート電極は、ストライプトレンチ内においてゲート絶縁膜を介してベース領域と隣接する第１側面と、第１側面と反対の第２側面と、第１側面と第２側面とをつなぐ上面とを有している。層間絶縁膜は、ストライプゲート電極の第２側面および上面の各々をゲート絶縁膜の厚みよりも大きな厚みで覆うものであり、ストライプトレンチの外側でソース領域およびベース領域につながる第１コンタクトホールと、ストライプトレンチ内で保護拡散層につながる第２コンタクトホールとが設けられている。ソース電極は、ソース領域、ベース領域、および保護拡散層に接続されている。
半導体装置には、平面視において、長手方向に延在する複数の活性ストライプ領域と、長手方向に延在する複数のコンタクトストライプ領域とが存在する。半導体装置には、活性ストライプ領域とコンタクトストライプ領域とが長手方向と垂直な方向に交互に繰り返し配置されることによって、ストライプパターンが設けられている。活性ストライプ領域とコンタクトストライプ領域とは、ストライプゲート電極によって区切られている。活性ストライプ領域の各々において、ソース電極が層間絶縁膜の第１コンタクトホールを通してソース領域とベース領域とに接続されている。ストライプトレンチ内においてストライプゲート電極の第１側面がゲート絶縁膜を介してベース領域と隣接することで、ストライプゲート電極によってスイッチング可能なチャネルが形成されている。コンタクトストライプ領域の各々において、ソース電極が層間絶縁膜の第２コンタクトホールを通して保護拡散層に接続されている。
半導体装置は、交差トレンチと、交差ゲート電極とをさらに有している。交差トレンチは、活性ストライプ領域において長手方向と交差する方向に延在しており、断面視において、ソース領域およびベース領域を貫きドリフト層に達する１対の側壁を有している。交差ゲート電極は交差トレンチ内にゲート絶縁膜を介して設けられている。複数のストライプゲート電極は、長手方向には連続して延びている。複数のストライプゲート電極のうち、長手方向に垂直な方向において活性ストライプ領域の１つを挟んで隣接する２つの部分が、交差ゲート電極によって互いに接続されている。
半導体装置には、平面視において、長手方向に延在する複数の活性ストライプ領域と、長手方向に延在する複数のコンタクトストライプ領域とが存在する。半導体装置には、活性ストライプ領域とコンタクトストライプ領域とが長手方向と垂直な方向に交互に繰り返し配置されることによって、ストライプパターンが設けられている。活性ストライプ領域とコンタクトストライプ領域とは、ストライプゲート電極によって区切られている。活性ストライプ領域の各々において、ソース電極が層間絶縁膜の第１コンタクトホールを通してソース領域とベース領域とに接続されている。ストライプトレンチ内においてストライプゲート電極の第１側面がゲート絶縁膜を介してベース領域と隣接することで、ストライプゲート電極によってスイッチング可能なチャネルが形成されている。コンタクトストライプ領域の各々において、ソース電極が層間絶縁膜の第２コンタクトホールを通して保護拡散層に接続されている。第２コンタクトホールはストライプ状である。
半導体装置は、交差トレンチと、交差ゲート電極とをさらに有している。交差トレンチは、活性ストライプ領域において長手方向と交差する方向に延在しており、断面視において、ソース領域およびベース領域を貫きドリフト層に達する１対の側壁を有している。交差ゲート電極は交差トレンチ内にゲート絶縁膜を介して設けられている。複数のストライプゲート電極は、長手方向には連続して延びている。複数のストライプゲート電極のうち、長手方向に垂直な方向において活性ストライプ領域を挟んで隣接する２つの部分が、交差ゲート電極によって互いに接続されている。

Claims (12)

  1. 第１導電型のドリフト層（２）と、
    前記ドリフト層（２）上に設けられた第２導電型のベース領域（３０２）と、
    前記ベース領域（３０２）によって前記ドリフト層（２）から隔てられ、前記ベース領域（３０２）上に設けられた第１導電型のソース領域（３０３）と、
    断面視において前記ソース領域（３０３）および前記ベース領域（３０２）を貫き前記ドリフト層（２）に達する１対の側壁を各々が有し、平面視においてストライプ状に延在する複数のストライプトレンチ（ＴＳ）と、
    前記ドリフト層（２）に接し前記ストライプトレンチ（ＴＳ）の底部に設けられた第２導電型の保護拡散層（３０６、３０６Ｐ）と、
    前記ストライプトレンチ（ＴＳ）の前記１対の側壁の各々に隣接することで前記ベース領域（３０２）および前記ソース領域（３０３）を覆うゲート絶縁膜（３０５）と、
    前記ストライプトレンチ（ＴＳ）内において前記ゲート絶縁膜（３０５）を介して前記ベース領域（３０２）と隣接する第１側面（Ｓ１）と、前記第１側面（Ｓ１）と反対の第２側面（Ｓ２）と、前記第１側面（Ｓ１）と前記第２側面（Ｓ２）とをつなぐ上面とを有するストライプゲート電極（２０４Ｓ）と、
    前記ストライプゲート電極（２０４Ｓ）の前記第２側面（Ｓ２）および上面の各々を前記ゲート絶縁膜（３０５）の厚みよりも大きな厚みで覆い、前記ストライプトレンチ（ＴＳ）の外側で前記ソース領域（３０３）および前記ベース領域（３０２）につながる第１コンタクトホール（ＣＨ１）と、前記ストライプトレンチ（ＴＳ）内で前記保護拡散層（３０６、３０６Ｐ）につながる第２コンタクトホール（ＣＨ２）とが設けられた層間絶縁膜（６）と、
    前記ソース領域（３０３）、前記ベース領域（３０２）、および前記保護拡散層（３０６、３０６Ｐ）に接続されたソース電極（５）と、
    を備え、
    平面視において、長手方向に延在する複数の活性ストライプ領域（ＲＡ）と、前記長手方向に延在する複数のコンタクトストライプ領域（ＲＣ）とが存在し、前記活性ストライプ領域（ＲＡ）と前記コンタクトストライプ領域（ＲＣ）とが前記長手方向と垂直な方向に交互に繰り返し配置されることによってストライプパターンが設けられており、前記活性ストライプ領域（ＲＡ）と前記コンタクトストライプ領域（ＲＣ）とは前記ストライプゲート電極（２０４Ｓ）によって区切られており、
    前記活性ストライプ領域（ＲＡ）の各々において、前記ソース電極が前記層間絶縁膜（６）の第１コンタクトホール（ＣＨ１）を通して前記ソース領域（３０３）と前記ベース領域（３０２）とに接続されており、かつ、前記ストライプトレンチ（ＴＳ）内において前記ストライプゲート電極（２０４Ｓ）の前記第１側面（Ｓ１）が前記ゲート絶縁膜（３０５）を介して前記ベース領域（３０２）と隣接することで前記ストライプゲート電極（２０４Ｓ）によってスイッチング可能なチャネルが形成されており、
    前記コンタクトストライプ領域（ＲＣ）の各々において、前記ソース電極が前記層間絶縁膜（６）の第２コンタクトホール（ＣＨ２）を通して前記保護拡散層（３０６、３０６Ｐ）に接続されている、
    半導体装置（９０１〜９１１）。
  2. 前記保護拡散層（３０６、３０６Ｐ）の前記第２導電型の不純物濃度は、前記ベース領域（３０２）の前記第２導電型の不純物濃度よりも高い、請求項１に記載の半導体装置（９０１〜９１１）。
  3. 前記活性ストライプ領域（ＲＡ）において前記長手方向と交差する方向に延在し、断面視において、前記ソース領域（３０３）および前記ベース領域（３０２）を貫き前記ドリフト層（２）に達する１対の側壁を有する交差トレンチ（ＴＣ）と、
    前記交差トレンチ（ＴＣ）内に前記ゲート絶縁膜（３０５）を介して設けられた交差ゲート電極（２０４Ｃ）と、
    をさらに備え、
    前記複数のストライプゲート電極（２０４Ｓ）のうち、前記長手方向に垂直な方向において前記活性ストライプ領域（ＲＡ）の１つを挟んで隣接する２つの部分が、前記交差ゲート電極（２０４Ｃ）によって互いに接続されている、
    請求項１または２に記載の半導体装置（９０１〜９０４、９０６）。
  4. 前記コンタクトストライプ領域（ＲＣ）において、前記ソース電極（５）から離れて前記ストライプトレンチ（ＴＳ）の前記底部から突出したダミー領域（２０６）をさらに備え、
    前記ストライプゲート電極（２０４Ｓ）が前記ダミー領域（２０６）の側面に隣接する部分を有することによって、前記ストライプゲート電極（２０４Ｓ）のうち、前記長手方向に垂直な方向において前記コンタクトストライプ領域（ＲＣ）の１つを挟んで隣接する２つの部分が互いに接続されている、
    請求項１から３のいずれか１項に記載の半導体装置（９０５）。
  5. 前記活性ストライプ領域（ＲＡ）と前記コンタクトストライプ領域（ＲＣ）とが交互に繰り返し配置される第１の列（Ｒ１）と第２の列（Ｒ２）とが存在し、
    前記第１の列（Ｒ１）の前記活性ストライプ領域（ＲＡ）と前記第２の列（Ｒ２）の前記コンタクトストライプ領域（ＲＣ）とが前記長手方向に向かい合い、
    前記第１の列（Ｒ１）の前記コンタクトストライプ領域（ＲＣ）と前記第２の列の前記活性ストライプ領域（ＲＡ）とが前記長手方向に向かい合う、
    請求項１から４のいずれか１項に記載の半導体装置（９０７）。
  6. 前記活性ストライプ領域（ＲＡ）と前記コンタクトストライプ領域（ＲＣ）との間において、前記ソース電極（５）から離れて前記ストライプトレンチ（ＴＳ）の前記底部から突出しかつ互いに反対の１対の側面を有する支持領域（２０７）をさらに備え、
    前記ストライプゲート電極（２０４Ｓ）は前記支持領域（２０７）の前記１対の側面の各々に隣接する部分を有する、
    請求項１から４のいずれか１項に記載の半導体装置（９０８）。
  7. 前記支持領域（２０７）は前記保護拡散層（３０６）上に配置されている、請求項６に記載の半導体装置（９０８）。
  8. 複数のストライプトレンチ（ＴＳ）のうち互いに隣り合う２つのものの間に設けられ、前記ソース領域（３０３）および前記ベース領域（３０２）を貫き前記ドリフト層（２）に達する中間トレンチ（ＴＭ）と、
    前記中間トレンチ（ＴＭ）内において前記ゲート絶縁膜（３０５）を介して前記ベース領域（３０２）と隣接する中間ゲート電極（２０４Ｍ）と、
    をさらに備える、
    請求項１から４のいずれか１項に記載の半導体装置（９０９、９１０）。
  9. 前記中間トレンチ（ＴＭ）の深さは前記ストライプトレンチ（ＴＳ）の深さより小さく、前記保護拡散層（３０６）は前記中間トレンチ（ＴＭ）の底部に配置されていない、請求項８に記載の半導体装置（９０９）。
  10. 前記中間トレンチ（ＴＭ）の深さは前記ストライプトレンチ（ＴＳ）の深さより小さく、前記保護拡散層（３０６Ｐ）は、前記ストライプトレンチ（ＴＳ）の底部に配置された第１部分（３０６ａ）と、前記中間トレンチ（ＴＭ）の底部に配置され前記第１部分（３０６ａ）の不純物濃度よりも低い不純物濃度を有する第２部分（３０６ｂ）とを含む、請求項８に記載の半導体装置（９１０）。
  11. 前記層間絶縁膜（６）は平面視において、前記ストライプトレンチ（ＴＳ）内に設けられており、前記ソース領域（３０３）上には設けられていない、請求項１から５のいずれか１項に記載の半導体装置（９１１）。
  12. 前記ドリフト層（２）はワイドバンドギャップ半導体から作られている、請求項１から１１のいずれか１項に記載の半導体装置（９０１〜９１１）。
JP2016560021A 2015-10-16 2016-06-27 半導体装置 Active JP6109444B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015204247 2015-10-16
JP2015204247 2015-10-16
PCT/JP2016/069002 WO2017064887A1 (ja) 2015-10-16 2016-06-27 半導体装置

Publications (2)

Publication Number Publication Date
JP6109444B1 JP6109444B1 (ja) 2017-04-05
JPWO2017064887A1 true JPWO2017064887A1 (ja) 2017-10-12

Family

ID=58517923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560021A Active JP6109444B1 (ja) 2015-10-16 2016-06-27 半導体装置

Country Status (5)

Country Link
US (1) US10468487B2 (ja)
JP (1) JP6109444B1 (ja)
CN (1) CN108140674B (ja)
DE (1) DE112016004718B4 (ja)
WO (1) WO2017064887A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002221T5 (de) * 2016-04-27 2019-01-10 Mitsubishi Electric Corporation Halbleiterbauelement und Leistungswandlervorrichtung
DE112018007114T5 (de) * 2018-02-19 2020-10-29 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit
JP7051641B2 (ja) * 2018-08-24 2022-04-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6995221B2 (ja) * 2018-12-10 2022-01-14 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP7376516B2 (ja) * 2019-02-07 2023-11-08 ローム株式会社 半導体装置
JP2021034726A (ja) * 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7242489B2 (ja) * 2019-09-18 2023-03-20 株式会社東芝 半導体装置
WO2022158053A1 (ja) * 2021-01-25 2022-07-28 富士電機株式会社 半導体装置
CN116741825A (zh) * 2022-03-02 2023-09-12 华为数字能源技术有限公司 一种SiC MOSFET、其制备方法及集成电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2941405B2 (ja) 1990-10-25 1999-08-25 株式会社東芝 半導体装置
JP2682272B2 (ja) 1991-06-27 1997-11-26 三菱電機株式会社 絶縁ゲート型トランジスタ
JP5054255B2 (ja) 1997-02-07 2012-10-24 クーパー，ジェームズ・アルバート，ジュニアー シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造
US6392273B1 (en) 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US7592650B2 (en) * 2005-06-06 2009-09-22 M-Mos Semiconductor Sdn. Bhd. High density hybrid MOSFET device
JP4453671B2 (ja) 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5303839B2 (ja) 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
US20110121387A1 (en) * 2009-11-23 2011-05-26 Francois Hebert Integrated guarded schottky diode compatible with trench-gate dmos, structure and method
WO2011135995A1 (ja) * 2010-04-26 2011-11-03 三菱電機株式会社 半導体装置
JP5710644B2 (ja) * 2010-12-10 2015-04-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5627494B2 (ja) * 2011-02-09 2014-11-19 株式会社東芝 半導体装置およびその製造方法
WO2012144271A1 (ja) 2011-04-19 2012-10-26 日産自動車株式会社 半導体装置およびその製造方法
JP6061181B2 (ja) 2012-08-20 2017-01-18 ローム株式会社 半導体装置
JP6286823B2 (ja) * 2012-12-26 2018-03-07 日産自動車株式会社 半導体装置の製造方法
US9337271B2 (en) * 2012-12-28 2016-05-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and manufacturing method therefor
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6109444B1 (ja) 2017-04-05
WO2017064887A1 (ja) 2017-04-20
US10468487B2 (en) 2019-11-05
US20180248008A1 (en) 2018-08-30
DE112016004718T5 (de) 2018-06-28
CN108140674A (zh) 2018-06-08
DE112016004718B4 (de) 2022-12-08
CN108140674B (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
JP6109444B1 (ja) 半導体装置
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP5565461B2 (ja) 半導体装置
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7176239B2 (ja) 半導体装置
JP2018107168A (ja) 半導体装置および半導体装置の製造方法
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6725055B2 (ja) 半導体装置および半導体装置の製造方法
JP7006280B2 (ja) 半導体装置
JP2018110164A (ja) 半導体装置
JPWO2017047286A1 (ja) 半導体装置
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
JP6345378B1 (ja) 半導体装置
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP7155641B2 (ja) 半導体装置
CN111512448B (zh) 半导体装置
JP6207627B2 (ja) 半導体装置
CN112466922A (zh) 半导体装置
JP2013251467A (ja) 半導体装置および半導体装置の製造方法
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP2021044274A (ja) 半導体装置
JP7411465B2 (ja) 半導体装置
JP2019096776A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170307

R150 Certificate of patent or registration of utility model

Ref document number: 6109444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250