JP4453671B2 - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents

絶縁ゲート型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4453671B2
JP4453671B2 JP2006062602A JP2006062602A JP4453671B2 JP 4453671 B2 JP4453671 B2 JP 4453671B2 JP 2006062602 A JP2006062602 A JP 2006062602A JP 2006062602 A JP2006062602 A JP 2006062602A JP 4453671 B2 JP4453671 B2 JP 4453671B2
Authority
JP
Japan
Prior art keywords
semiconductor device
region
diffusion region
insulated gate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006062602A
Other languages
English (en)
Other versions
JP2007242852A (ja
Inventor
秀史 高谷
公守 濱田
恭輔 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006062602A priority Critical patent/JP4453671B2/ja
Priority to EP07707920.0A priority patent/EP1994566B1/en
Priority to KR1020087024488A priority patent/KR101028131B1/ko
Priority to CN2007800082423A priority patent/CN101401212B/zh
Priority to PCT/JP2007/051744 priority patent/WO2007105384A1/en
Priority to US12/223,871 priority patent/US7999312B2/en
Publication of JP2007242852A publication Critical patent/JP2007242852A/ja
Application granted granted Critical
Publication of JP4453671B2 publication Critical patent/JP4453671B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は，トレンチゲート構造の絶縁ゲート型半導体装置およびその製造方法に関する。さらに詳細には，ドリフト領域中にドリフト領域と異なる導電型の拡散層を設けることによってドリフト層にかかる電界を緩和する絶縁ゲート型半導体装置であって，その絶縁ゲート型半導体装置のオン抵抗特性の改善に関するものである。
従来から，パワーデバイス用の絶縁ゲート型半導体装置として，トレンチゲート構造を有するトレンチゲート型半導体装置が提案されている。このトレンチゲート型半導体装置では，一般的に高耐圧化と低オン抵抗化とがトレードオフの関係にある。
この問題に着目したトレンチゲート型半導体装置として，本願出願人は図２４に示すような絶縁ゲート型半導体装置を提案している（特許文献１）。この絶縁ゲート型半導体装置９００は，Ｎ+ ソース領域３１と，Ｎ+ ドレイン領域１１と，Ｐ- ボディ領域４１と，Ｎ- ドリフト領域１２とが設けられている。また，半導体基板の上面側の一部を掘り込むことによりＰ- ボディ領域４１を貫通するゲートトレンチ２１が形成されている。また，ゲートトレンチ２１の底部には，絶縁物の堆積による堆積絶縁層２３が形成されている。さらに，堆積絶縁層２３上には，ゲート電極２２が形成されている。そして，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，Ｎ+ ソース領域３１およびＰ- ボディ領域４１と対面している。さらに，Ｎ- ドリフト領域１２内には，フローティング状態のＰ拡散領域５１が形成されている。そして，ゲートトレンチ２１の下端は，Ｐ拡散領域５１内に位置している。
この絶縁ゲート型半導体装置９００は，Ｎ- ドリフト領域１２内にフローティング状態のＰ拡散領域５１が設けられている（以下，このような構造を「フローティング構造」とする）ことにより，次のような特性を有する。
この絶縁ゲート型半導体装置９００では，ゲート電圧のオフ時に，Ｎ- ドリフト領域１２とＰ- ボディ領域４１との間のＰＮ接合箇所から空乏層が広がる。そして，その空乏層がＰ拡散領域５１にまで到達することで，Ｐ拡散領域５１がパンチスルー状態となって電位が固定される。さらに，Ｐ拡散領域５１とのＰＮ接合箇所からも空乏層が広がるため，Ｐ- ボディ領域４１との間のＰＮ接合箇所とは別に，Ｐ拡散領域５１とのＰＮ接合箇所も電界強度のピークが形成される。すなわち，図２５に示すように，電界強度のピークを２箇所に形成でき，最大ピーク値を低減することができる。従って，高耐圧化が図られる。また，高耐圧であることから，Ｎ- ドリフト領域１２の不純物濃度を上げて低オン抵抗化を図ることができる。なお，フローティング構造のメカニズムについては，例えば特許文献２に詳細が開示されている。
特開２００５−１４２２４３号公報 特開平９−１９１１０９号公報
インバータ回路用の絶縁ゲート型半導体装置では，一般的に，ゲート電圧（Ｖｇ）がオンオフされると，図２６の実線に示すようにドレイン電圧（Ｖｄ）が変化する。すなわち，Ｖｇがオンした状態（図２６中のＡ）では，空乏層が広がっていないため，低オン抵抗の状態で動作する。そして，Ｖｇがオフしている間（図２６中のＢ）は，空乏層が広がった状態（高オン抵抗の状態）となり，Ｖｄが高い状態になる。すなわち，空乏層によってドレイン−ソース間の耐圧を保持する状態となる。そして，Ｖｇを再度オンする（図２６中のＣ）と，再び空乏層が狭くなる。そして，低オン抵抗の状態で動作する。
しかしながら，前述したフローティング構造を有する絶縁ゲート型半導体装置では，通常の絶縁ゲート型半導体装置と比較して，図２６中のＣのときに低オン抵抗の状態に戻り難い。すなわち，フローティング構造を有していない絶縁ゲート型半導体装置（通常の絶縁ゲート型半導体装置）では，ソースからホールが供給されることによって空乏層が即時に狭くなる。一方，図２４に示したようなフローティング構造を有する絶縁ゲート型半導体装置では，トレンチ下のＰ拡散領域がフローティング状態であり，ホールの供給が行われない。そのため，トレンチ下のＰ拡散領域の下方にまで広がった空乏層が狭くなるまでに時間がかかる。その結果，図２６の点線に示すように，即時には低オン抵抗の状態に戻らない。よって，オン抵抗特性に悪影響を与える。
特に，チップサイズが大きい場合，供給すべきホールの量が多くなる。そのホールの量に対してトレンチ下のＰ拡散領域だけでは十分なホールの量を賄えない。すなわち，チップサイズが大きくなるほどホールの供給に遅れが生じる。よって，スイッチング性能の悪化が懸念される。
本発明は，前記した従来の絶縁ゲート型半導体装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，高耐圧であるとともに，交流動作時に良好なオン抵抗特性が得られる絶縁ゲート型半導体装置およびその製造方法を提供することにある。
この課題の解決を目的としてなされた絶縁ゲート型半導体装置は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，ボディ領域の下面と接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置であって，半導体基板の上面からボディ領域を貫通するトレンチ部と，トレンチ部の側壁に位置するゲート絶縁膜と，トレンチ部内に位置し，ボディ領域とゲート絶縁膜を挟んで対面するゲート電極と，ゲート電極よりも下方に位置し，ドリフト領域に囲まれるとともにトレンチ部の底部を包囲し，第１導電型半導体である埋め込み拡散領域と，ボディ領域および埋め込み拡散領域と連接し，埋め込み拡散領域よりも低濃度であり，第１導電型半導体である低濃度拡散領域とを有することを特徴としている。
本発明の絶縁ゲート型半導体装置は，ゲート電極がトレンチ部内に内蔵されたトレンチゲート構造をなしている。また，ドリフト領域内には，ドリフト領域と異なる導電型半導体である埋め込み拡散領域が設けられており，トレンチ部の底部は埋め込み拡散領域内に位置している。さらに，ボディ領域と埋め込み拡散領域との間には，両領域と同じ導電型半導体であり，両領域と繋がり，埋め込み拡散領域よりも低濃度の低濃度拡散領域が設けられている。低濃度拡散領域は，濃度が極めて低く，ドリフト領域とのＰＮ接合箇所から広がる空乏層により超高抵抗な領域となる。そのため，埋め込み拡散領域は，ゲート電圧のオフ時に，フローティング状態と状態となる。そのため，フローティング構造と同等の耐圧保持構造となり，高耐圧化が図られる。
なお，フローティング構造と同等の耐圧保持構造とするには，電界のピークがボディ領域とドリフト領域のＰＮ接合箇所と，埋め込み拡散領域とドリフト領域のＰＮ接合箇所との２箇所に形成されるように埋め込み拡散層を配置する。さらに好ましくは，そのピーク値が同等となるように配置する。
具体的に低濃度拡散領域は，ゲート電圧のオフ時に，厚さ方向の少なくとも一部の領域が埋め込み拡散領域よりも先に空乏化される濃度および幅とする。低濃度拡散領域が空乏化されることで，あらかじめフローティング構造となっている従来の半導体装置（図２４）とほぼ同等の耐圧特性が得られる。また，望ましくは，リサーフの関係が得られるように低濃度拡散領域の濃度および幅を設定する。
一方，空乏層が広がった後に，ゲート電圧がオンにスイッチングされると，空乏層が狭められて低オン抵抗状態となる。このとき，低濃度拡散領域を経由して埋め込み拡散領域にキャリアが供給される。これにより，埋め込み拡散領域から広がった空乏層が敏速に狭められる。よって，良好なオン抵抗特性が得られる。
また，本発明の絶縁ゲート型半導体装置の低濃度拡散領域は，トレンチ部の上面視長手方向（半導体基板を上面視した状態でのトレンチ部の長手方向，以下，単に「長手方向」とする）の端部の側面に接していることとするとよりよい。すなわち，低濃度拡散領域は，トレンチ部の側面に位置していることから，斜めイオン注入によって形成することが可能である。また，トレンチ部の端部に位置していることから，斜めイオン注入時の入射角を大きくすることができる。よって，反射等を低減することができ，その濃度やサイズを厳格に制御することができる。また，低濃度拡散領域は，端部の側面と接するため，チャネル抵抗の増加はなく，オン抵抗への影響が殆どない。
また，本発明の絶縁ゲート型半導体装置の低濃度拡散領域は，トレンチ部の長手方向に直交する断面から見て，トレンチ部の一方の側面に接していることとしてもよい。すなわち，低濃度拡散領域は，トレンチ部の長手方向の側面に位置していることから，製造が容易である。また，低濃度拡散領域は，一方の側面に接するため，他方の側面は低抵抗状態である。よって，オン抵抗の増加を抑えることができる。さらに，この場合には，低濃度拡散領域とボディ領域との繋ぎ目部分の領域のエピタキシャル層の濃度がエピタキシャル層の他の領域と比較して高いこととするとよりよい。すなわち，繋ぎ目部分の領域を高濃度とすることで，チャネル電流を流れ易くする。これにより，オン抵抗の増加を抑制することができる。
また，本発明の絶縁ゲート型半導体装置のトレンチ部は，長手方向に複数個の小トレンチ部に分割されたレイアウトとなっており，低濃度拡散領域は，小トレンチ部の各端部に接していることとするとよりよい。すなわち，トレンチ部を分割したレイアウトとすることによってトレンチ部の端部を増やし，各端部に低濃度拡散領域を配置する。これにより，低濃度拡散領域を多く配置することができ，チップサイズが大きい場合であっても良好なオン抵抗特性が得られる。また，ホール供給路を短くでき，一層の供給スピードの向上が図られる。また，セルエリアの中心部分にもホールの供給路を形成することができ，セルエリア全面にわたって略均等にホールが供給される。
小トレンチ部のレイアウトとしては，例えば小トレンチ部の端部の長手方向の位置が隣り合うトレンチ部同士で揃えられているものや，小トレンチ部の端部の長手方向の位置が隣り合うトレンチ部で異なるものがある。
また，本発明の絶縁ゲート型半導体装置の製造方法は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置の製造方法であって，セル領域内に位置するトレンチ部を形成するためのマスクパターンを形成し，そのマスクパターンを基にエッチングによりボディ領域を貫通するトレンチ部を形成するトレンチ部形成工程と，トレンチ部の底部に向けて不純物を注入し，第１導電型である埋め込み拡散領域を形成するとともに，トレンチ部の長手方向に沿って斜め方向から不純物を注入し，埋め込み拡散領域およびボディ領域と連接し埋め込み拡散領域よりも低濃度であり第１導電型半導体である低濃度拡散領域を形成する不純物注入工程とを含むことを特徴としている。
すなわち，本発明の製造方法では，トレンチ部形成工程にてトレンチ部を形成した後，不純物注入工程にてそのトレンチ部の底面および側面から不純物を注入して各拡散領域を形成する。具体的には，トレンチ部の底面へのイオン注入により埋め込み拡散領域を形成し，トレンチ部の長手方向に沿って斜めイオン注入することによりトレンチ部の端部側に埋め込み拡散領域よりも低濃度の低濃度拡散領域を形成する。
本発明の製造方法では，長手方向に沿って斜めイオン注入することにより，注入角度を大きくしてもトレンチ部の深い位置まで不純物を打ち込むことができる。また，注入角度が大きいことから，側面での反射が少なく，製造が安定する。特に，濃度およびサイズを正確に制御する必要がある低濃度拡散領域の形成には有効である。
本発明の絶縁ゲート型半導体装置によれば，低濃度拡散領域によってホールが埋め込み拡散領域に供給される。また，本発明の別の絶縁ゲート型半導体装置によれば，フローティング拡散領域より下方に広がる空乏層の範囲を狭め，主としてボディ領域からフローティング拡散領域までの空乏層によって耐圧を保持している。よって，高耐圧であるとともに，交流動作時に良好なオン抵抗特性が得られる絶縁ゲート型半導体装置およびその製造方法が実現されている。
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，絶縁ゲートへの電圧印加により，ドレイン−ソース間の導通をコントロールするパワーＭＯＳに本発明を適用したものである。
［第１の形態］
第１の形態に係る絶縁ゲート型半導体装置１００（以下，「半導体装置１００」とする）は，図１の平面透視図および図２の断面図に示す構造を有している。なお，本明細書においては，出発基板と，出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。
本形態の半導体装置１００は，図１に示すように電流が流れるセルエリア（図１中の破線枠Ｘ内）と，そのセルエリアを囲む終端エリア（図１中の破線枠Ｘ外）とによって構成されている。すなわち，半導体装置１００内のセルエリアは終端エリアによって区画されている。そして，セルエリア内には複数のゲートトレンチ２１が，終端エリア内には３本の終端トレンチ６２がそれぞれ設けられている。
具体的には，ゲートトレンチ２１はストライプ形状に，終端トレンチ６２はセルエリアを囲むように環状に，それぞれ配置されている。なお，ゲートトレンチ２１は，およそ２．５μｍのピッチで形成されている。また，終端トレンチ６２は，およそ２．０μｍのピッチで形成されている。
図２は，図１に示した半導体装置１００のＡ−Ａ部の断面を示す図である。半導体装置１００のセルエリアでは，図２中の半導体基板の上面側にソース電極が，下面側にドレイン電極がそれぞれ設けられている。また，半導体基板内には，上面側にＮ+ ソース領域３１およびコンタクトＰ+ 領域３２が，下面側にＮ+ ドレイン領域１１がそれぞれ設けられている。また，Ｎ+ ソース領域３１とＮ+ ドレイン領域１１との間には上面側から順に，Ｐ- ボディ領域４１（濃度：１．０×１０17／ｃｍ3 〜２．０×１０17／ｃｍ3 ）およびＮ- ドリフト領域１２（濃度：およそ２．５×１０16／ｃｍ3 ）が設けられている。
また，半導体基板の上面側の一部を掘り込むことによりゲートトレンチ２１が形成されている。各トレンチはＰ- ボディ領域４１を貫通している。なお，ゲートトレンチ２１の深さは，およそ２．５μｍであり，Ｐ- ボディ領域４１の深さは，およそ１．０μｍである。
ゲートトレンチ２１の底部には，絶縁物の堆積による堆積絶縁層２３が形成されている。具体的に，本形態の堆積絶縁層２３は，ゲートトレンチ２１の底部に酸化シリコンが堆積してできたものである。さらに，堆積絶縁層２３上には，ゲート電極２２が形成されている。ゲート電極２２の下端は，Ｐ- ボディ領域４１の下面より下方に位置している。ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，半導体基板のＮ+ ソース領域３１およびＰ- ボディ領域４１と対面している。すなわち，ゲート電極２２は，ゲート絶縁膜２４によりＮ+ ソース領域３１およびＰ- ボディ領域４１から絶縁されている。
このような構造を持つ半導体装置１００では，ゲート電極２２への電圧印加によりＰ- ボディ領域４１にチャネル効果を生じさせ，もってＮ+ ソース領域３１とＮ+ ドレイン領域１１との間の導通をコントロールしている。
また，半導体装置１００の終端エリアでは，３本の終端トレンチ６２（以下，セルエリアに近い順に，「終端トレンチ６２１」，「終端トレンチ６２２」，「終端トレンチ６２３」とする）が設けられている。そして，終端トレンチ６２１の内部は，ゲートトレンチ２１の内部と同様に，堆積絶縁層７３上に終端ゲート領域７２が設けられている。終端ゲート領域７２は，ゲート電極２２と電気的に接続されており，ゲート電極２２と同電位となる。この終端ゲート領域７２の存在によって，Ｐ- ボディ領域４１の下面とのＰＮ接合箇所から広がる空乏層の伸びが促進される。さらに，その終端ゲート領域７２は，終端トレンチ６２１の壁面に形成されているゲート絶縁膜７４を介して，半導体基板のＰ- ボディ領域４１と対面している。一方，終端トレンチ６２２，６２３については，堆積絶縁層７１によって充填されている（すなわち，ゲートレス構造である）。
さらに，半導体装置１００には，ゲートトレンチ２１の底部の周囲に，Ｎ- ドリフト領域１２に囲まれたＰ拡散領域５１（濃度：およそ１．０×１０17／ｃｍ3 〜２．０×１０17／ｃｍ3 ）が形成されている。また，終端トレンチ６２の底部の周囲に，Ｎ- ドリフト領域１２に囲まれたＰ拡散領域５３が形成されている。なお，Ｐ拡散領域５１はゲートトレンチ２１の底面から，Ｐ拡散領域５３は終端トレンチ６２の底面から，それぞれ不純物を注入することにより形成された領域である。半導体装置１００の製造方法についての詳細は後述する。各Ｐ拡散領域の断面は，各トレンチの底部を中心とした略円形形状となっている。
なお，隣り合うＰ拡散領域５１，５１間には，キャリアが移動できるスペースが十分にある。よって，ゲート電圧のオン状態において，Ｐ拡散領域５１の存在がドレイン電流に対する妨げとなることはない。一方，隣り合うＰ拡散領域５３，５３間の間隔は，Ｐ拡散領域５１，５１間の間隔よりも狭い。しかしながら，終端エリアではドリフト電流が流れないため，低オン抵抗化の妨げにはならない。
また，終端トレンチ６２の本数は３本に限るものではない。すなわち，耐圧保持が可能であれば，終端トレンチ６２の本数を２本としてもよい（最少本数）。また，３本での耐圧保持が困難であれば，終端トレンチ６２の本数を３本以上としてもよい。いずれの場合であっても，最内の終端トレンチ６２１内にゲートトレンチ２１と同様に終端ゲート領域７２を設ける。
図３は，図１に示した半導体装置１００のＢ−Ｂ部の断面を示す図である。半導体装置１００では，ゲートトレンチ２１の長手方向の端部２１０の周囲に，Ｎ- ドリフト領域１２に囲まれたＰ--拡散領域５２が形成されている。なお，本明細書でいうゲートトレンチの「長手方向」とは，半導体基板の上面視におけるゲートトレンチの長手方向を意味する。すなわち，ゲートトレンチの深さ方向（半導体基板の厚さ方向）とは異なる。Ｐ--拡散領域５２は，その上端がＰ- ボディ領域４１と繋がり，下端がＰ拡散領域５１と繋がっている。また，Ｐ--拡散領域５２は，Ｐ- ボディ領域４１やＰ拡散領域５１よりも低濃度の領域である。なお，Ｐ--拡散領域５２は，ゲートトレンチ２１の端部２１０の側面から不純物を注入することにより形成された領域である。半導体装置１００の製造方法についての詳細は後述する。
Ｐ--拡散領域５２は，Ｐ- ボディ領域４１とＰ拡散領域５１とを連接する領域である。そのため，Ｎ- ドリフト領域１２内に空乏層が広がった状態でゲート電圧Ｖｇをオンする際，Ｐ--拡散領域５２を介してＰ拡散領域５１にホールが供給される。
また，Ｐ--拡散領域５２は，ゲート電圧Ｖｇのオフ時に空乏化される濃度および幅（横方向の厚さ）に設計されている。具体的に本形態では，ピーク濃度がおよそ０．７×１０16／ｃｍ3 であり，幅が０．３μｍである。そして，半導体装置１００では，ゲート電圧Ｖｇのオフ時に，Ｐ--拡散領域５２がＰ拡散領域５１よりも先に空乏化されることで，Ｐ拡散領域５１がフローティング状態になる。そのため，本形態の半導体装置１００は，フローティング構造と同様の耐圧保持構造を実現できる。
なお，フローティング構造にて高耐圧化を図るには，電界のピークがＰ- ボディ領域４１とＮ- ドリフト領域１２のＰＮ接合箇所と，Ｐ拡散領域５１とＮ- ドリフト領域１２のＰＮ接合箇所との２箇所に形成される位置に埋め込み領域であるＰ拡散領域５１を配置する。さらに好ましくは，両ピーク値が同等となるように配置する。
本形態の半導体装置１００は，ゲート電圧Ｖｇがオンにスイッチングされた際は，Ｐ--拡散領域５２を経由してＰ拡散領域５１にホールが供給され，Ｎ- ドリフト領域１２に広がった空乏層が迅速に狭められる。よって，良好なオン抵抗特性が得られる。一方，ゲート電圧Ｖｇがオフにスイッチングされた際には，Ｐ--拡散領域５２がＰ拡散領域５１よりも先に空乏化され，フローティング構造と同等の耐圧保持構造となる。よって，高耐圧化が図られる。
なお，Ｐ--拡散領域５２中の空乏化される領域は，縦方向の一部分でもよい。すなわち，Ｐ- ボディ領域４１とＰ拡散領域５１との間を一部でも超高抵抗状態にできればよい。そのため，Ｎ- ドリフト領域１２の一部を高濃度にする，あるいはＰ--拡散領域５２の一部を低濃度にするとしてもよい。
また，より好ましくは，Ｐ--拡散領域５２にリサーフ技術を適用して耐圧低下を抑制する。すなわち，Ｐ--拡散領域５２およびその周辺のＮ- ドリフト領域１２を完全に空乏化することによってフローティング構造を実現する。なお，最良の条件としてはリサーフ構造となるようにＰ--拡散領域５２およびその周辺のＮ- ドリフト領域１２を完全に空乏化することであるが，必ずしも完全に空乏化された状態でなくてもよい。すなわち，フローティング構造と同様の耐圧保持構造を実現できるように，Ｐ--拡散領域５２が高抵抗となる条件であればよい。
表１に，ドレイン−ソース間の設計耐圧が７０ＶのＭＯＳＦＥＴにおけるＰ--拡散領域５２の幅および濃度の条件をシミュレーションより求めた結果を示す。Ｐ--拡散領域５２以外の条件は本形態と同様である。また，ゲートトレンチの端部２１０と終端トレンチ６２１の側面との間の距離はおよそ１．１μｍとする。このような条件のもと，Ｐ--拡散領域５２の幅および濃度は，Ｐ--拡散領域５２を空乏化できるように設定する。
Figure 0004453671
 本シミュレーションでは，表１の条件を満たす範囲内であればリサーフ状態あるいはそれに近い状態となり，所望の特性（耐圧およびオン抵抗）が得られた。表１の結果から，Ｐ--拡散領域５２形成時のイオン注入ドーズ量に多少のばらつきがあったとしても，リサーフの関係に近い状態であれば所望の特性が得られることがわかる。すなわち，製造マージンが大きいことがわかる。
また，本形態の半導体装置１００は，ゲートトレンチ２１の端部２１０にＰ--拡散領域５２を設けることにより，高オン抵抗化を回避することができる。すなわち，Ｐ--拡散領域５２は，スイッチング時に良好なオン抵抗特性をもたらす一方，チャネル電流にとっては高抵抗化を伴う。そのため，図４に示すように，チャネル領域の下にＰ--拡散領域５２を設けてしまうと，オン抵抗が極めて高くなる。そこで，図３に示したように，ゲートトレンチ２１の端部２１０にのみＰ--拡散領域５２を設ける。これにより，オン抵抗特性への影響を回避する。
図５は，本形態の半導体装置１００における，Ｐ--拡散領域５２形成時のイオン注入ドーズ量とドレイン−ソース間（ＤＳ間）耐圧との関係，およびそのイオン注入ドーズ量とスイッチング動作時のオン抵抗の増加率との関係を調べた実験結果を示す。なお，本実験の半導体装置は，ＤＳ間耐圧の目標値を６０Ｖとした構造になっている。
図５に示すように，ドーズ量が６．８×１０12／ｃｍ2 よりも多いと，交流動作時のオン抵抗の増加がほとんどないことがわかった。一方，半導体装置１００では，Ｐ- ボディ領域４１とＰ拡散領域５１とが繋がった状態であるため，ドレイン−ソース間（ＤＳ間）の耐圧低下が懸念される。しかしながら本実験では，ＤＳ間の耐圧低下も少ないことがわかる。具体的に本実験では，ドーズ量が１７×１０13／ｃｍ2 よりも少なければ目標の耐圧が確保されることがわかった。すなわち，本実験により，ゲートトレンチ２１の端部２１０にＰ--拡散領域５２を設けることで，高耐圧を維持しつつスイッチング特性が改善されていることがわかった。
続いて，半導体装置１００の製造プロセスについて，図６を基に説明する。まず，あらかじめ，Ｎ+ ドレイン領域１１となるＮ+ 基板上に，Ｎ- 型シリコン層をエピタキシャル成長により形成しておく。このＮ- 型シリコン層（エピタキシャル層）は，Ｎ- ドリフト領域１２，Ｐ- ボディ領域４１，Ｎ+ ソース領域３１，コンタクトＰ+ 領域３２の各領域となる部分である。
次に，図６（Ａ）に示すように，半導体基板の上面側に，イオン注入等によってＰ- ボディ領域４１を形成する。これにより，Ｎ- ドリフト領域１２上にＰ- ボディ領域４１を有する半導体基板が形成される。
次に，図６（Ｂ）に示すように，半導体基板上にパターンマスク９１を形成し，トレンチドライエッチングを行う。このトレンチドライエッチングにより，Ｐ- ボディ領域４１を貫通するゲートトレンチ２１および終端トレンチ６２がまとめて形成される。
次に，図６（Ｃ）に示すように，イオン注入により各トレンチの底面から不純物を打ち込む。さらには，斜めイオン注入により各ゲートトレンチの端部側面から不純物を打ち込む。具体的には，図７（Ｃ’）に示すように，ストレート形状のゲートトレンチ２１の長手方向に沿って２０度以上の入射角でイオン注入を行う。本形態では，６０度で行っている。すなわち，ゲートトレンチ２１の長手方向に沿って打ち込むため，イオン注入の入射角を大きくしてもゲートトレンチ２１の深い位置の側面まで不純物を打ち込むことができる。また，入射角が大きいことで，ゲートトレンチ２１の端部２１０以外の側面への打ち込みを防止できる。また，入射角が大きいことで，トレンチの側面での反射が抑制される。よって，Ｐ--拡散領域５２の濃度およびサイズを正確に制御することができる。
その後，図６（Ｄ）に示すように，熱拡散処理を行うことにより，Ｐフローティング領域５１およびＰフローティング領域５３がまとめて形成される。すなわち，１回の熱拡散処理によって全エリアのＰフローティング領域が同時に形成される。なお，熱拡散処理は，後述する絶縁膜９２を堆積した後に行ってもよい。
次に，図６（Ｅ）に示すように，ＣＶＤ（Chemical Vapor Deposition）法によってゲートトレンチ２１内および終端トレンチ６２内に絶縁膜９２を堆積する。絶縁膜９２としては，例えばＴＥＯＳ（Tetra-Ethyl-Orso-Silicate）を原料とした減圧ＣＶＤ法，あるいはオゾンとＴＥＯＳとを原料としたＣＶＤ法によって形成されるＳｉＯ2 膜が該当する。この絶縁膜９２が，図２中の堆積絶縁層２３，７１，７３となる。
次に，主表面上の絶縁膜９２を除去した後，その主表面上にレジスト９３を形成する。そして，レジスト９３をパターニングし，終端エリア用のエッチング保護膜を形成する。そして，図６（Ｆ）に示すように，レジスト９３をエッチング保護膜としてドライエッチングを行う。これにより，ゲート電極２２および終端ゲート領域７２を形成するためのスペースが確保される。エッチバック後は，レジスト９３を除去する。
次に，熱酸化処理を行い，シリコン表面に熱酸化膜を形成する。この熱酸化膜が，図２中のゲート絶縁膜２４，７４となる。次に，図６（Ｇ）に示すように，エッチバックにて確保したスペースに対し，ゲート材９４を堆積する。具体的にゲート材９４の成膜条件としては，例えば反応ガスをＳｉＨ4 を含む混合ガスとし，成膜温度を５８０℃〜６４０℃とし，常圧ＣＶＤ法によって８００ｎｍ程度の膜厚のポリシリコン膜を形成する。このゲート材９４が，図２ないし図３中のゲート電極２２および終端ゲート領域７２となる。
次に，ゲート材９４に対してエッチングを行う。これにより，ゲート電極２２および終端ゲート領域７２が形成される。このエッチング工程では，ゲート電極２２と終端ゲート領域７２とが繋がって一体の領域となるようにエッチングを行う。その後，Ｐ- ボディ領域４１が形成されている部分に，ボロンやリン等のイオン注入およびその後の熱拡散処理によりＮ+ ソース領域３１およびコンタクトＰ+ 領域３２を形成する。その後，半導体基板上に層間絶縁膜等を形成し，最後に，ソース電極，ドレイン電極等を形成することにより，トレンチゲート型の半導体装置１００が作製される。
［第１の形態の応用例］
本形態の応用例を図８に示す。応用例にかかる半導体装置１１０は，ゲートトレンチ２１の底部の周囲に，断面が縦長の楕円形状であるＰ拡散領域５１０を有している。Ｐ拡散領域５１０の断面形状を縦長の形状とすることで，Ｎ- ドリフト領域１２内に広がる空乏層の層厚を前述した半導体装置１００（図２）と比較して厚くすることができる。よって，本形態の半導体装置１１０は，半導体装置１００と比較して高耐圧である。
縦長のＰ拡散領域５１０を形成するには，エピタキシャル層の比抵抗（濃度）の縦方向の分布に傾斜を設ける。具体的には，Ｐ拡散領域５１０の上方部分に，上方に向かって比抵抗が徐々に高くなる高比抵抗層１２０を設ける。これにより，Ｐ拡散領域５１０の形成時に，縦方向への広がりが大きくなる。そして，結果として，Ｐ拡散領域５１０は縦長の形状になる。
以上詳細に説明したように第１の形態の半導体装置１００は，Ｐ- ボディ領域４１とＰ拡散領域５１との間に，両領域と繋がり，両領域よりも低濃度のＰ--拡散領域５２が設けられている。ゲートトレンチ２１の端部の側面側に位置するＰ--拡散領域５２は，ゲート電圧Ｖｇのオフ時に，ゲートトレンチ２１の底面側に位置するＰ拡散領域５１よりも先に空乏化される濃度および幅に設計されている。
すなわち，半導体装置１００は，ゲート電圧Ｖｇがオフにスイッチングされると，Ｐ--拡散領域５２がＰ拡散領域５１よりも先に空乏化する。そのため，Ｐ拡散領域５１は，電気的にフローティング状態となる。従って，フローティング構造と同等の耐圧保持構造となる。よって，高耐圧化が図られる。
一方，半導体装置１００は，空乏層が広がった後にゲート電圧Ｖｇがオンにスイッチングされると，Ｐ--拡散領域５２を経由してＰ拡散領域５１にホールが供給される。つまり，Ｐ--拡散領域５２がＰ拡散領域５１へのホールの供給路となる。これにより，Ｎ- ドリフト領域１２内に広がった空乏層が敏速に狭められる。よって，良好なオン抵抗特性が得られる。従って，高耐圧であるとともに，交流動作時に良好なオン抵抗特性が得られる絶縁ゲート型半導体装置が実現している。
また，Ｐ--拡散領域５２は，ゲートトレンチ２１の長手方向の端部２１０と接する位置に設けられている。そのため，チャネル電流に対する影響は殆どなく，高オン抵抗化が回避される。また，Ｐ--拡散領域５２は，ゲートトレンチ２１の端部２１０に位置するため，入射角が大きい斜めイオン注入によって形成することができる。よって，濃度やサイズを厳格に制御することができ，安定したデバイス特性が得られる。
［第２の形態］
第２の形態の半導体装置２００は，図９に示すように，長手方向に３分されたレイアウトとなるゲートトレンチ２１を形成する。半導体装置２００では，ゲートトレンチ２１が複数の小トレンチに分割されたようなレイアウトとすることで，端部２１０の数が第１の形態よりも多い。すなわち，端部２１０は，第１の形態では長手方向上に２箇所であるが，本形態では長手方向上に６箇所となる。
そして，各小トレンチの端部２１０の周囲には，図１０に示すように，Ｎ- ドリフト領域１２に囲まれたＰ--拡散領域５２が形成されている。Ｐ--拡散領域５２は，第１の形態と同様に，その上端がＰ- ボディ領域４１と繋がり，下端がＰ拡散領域５１と繋がっている。すなわち，Ｐ--拡散領域５２はホールの供給路となる。
また，長手方向で隣り合う小トレンチ２１の端部２１０，２１０の間隔は，１μｍからゲートトレンチ２１，２１のピッチ（本形態では２．５μｍ）の範囲内が適当である。これは，Ｎ- ドリフト領域１２のうちのＰ--拡散領域５２，５２間に挟まれる部分を空乏化できる寸法である。より好ましくは，小トレンチの端部２１０，２１０間にリサーフ構造を適用することができる寸法である。なお，ゲート配線は断線しないように別々に結線する必要があるが，ゲート配線の設計で対応可能である。
本形態の半導体装置２００は，Ｐ--拡散領域５２（すなわちホールの供給路）が第１の形態と比較して多い。これにより，より多くのホールがＰ--拡散領域５２経由で供給される。よって，チップサイズが大きい場合であっても良好なオン抵抗特性が得られる。勿論，Ｐ--拡散領域５２は小トレンチの端部に形成されることから，チャネル抵抗の増大が最小限に抑えられる。
また，ゲートトレンチ２１が長手方向に分割されたレイアウトにすることで，セルエリアの中心部分にもＰ--拡散領域５２を形成することができる。すなわち，セルエリアの中心部分にもホールの供給路を形成することができ，より早くセルエリア全面にわたって略均等にホールが供給される。
なお，図９に示した半導体装置２００のゲートトレンチ群は，端部２１０の長手方向上の位置が揃えられたレイアウトとなっている。このようなレイアウトにすることで，セルエリア全面にわたって略均等に電流が流れる。その一方で，端部２１０の位置を揃えたレイアウトとすると，図１１に示すように，端部２１０，２１０間の距離，より具体的にはＰ拡散領域５１，５１間の距離が長い部分が生じる。そのため，耐圧低下が懸念される。そこで，図１２に示すように，端部２１０の長手方向上の位置をずらしたレイアウトとすることで，Ｐ拡散領域５１，５１間の距離のばらつきが小さくなり，耐圧低下が抑制される。
また，図１３に示すように，ゲートトレンチ２１の端部２１０，２１０間にゲートトレンチ２１の長手方向と直交する方向に，ゲートレス構造を有するトレンチ２１１を設ける。そして，トレンチ２１１の底部の周囲にもフローティング状態のＰ拡散領域を設ける。すなわち，ゲートトレンチ２１の端部２１０とトレンチ２１１との位置関係が，ゲートトレンチ２１の端部２１０と終端トレンチ６２との位置関係と同じ構成となるレイアウトとする。このようなレイアウトであっても，Ｐ拡散領域５１，５１間の距離のばらつきが小さくなり，耐圧低下が抑制される。
本形態の半導体装置２００は，第１の形態の半導体装置１００と概ね同様の手順で作製することができる。すなわち，半導体装置２００の製造方法と半導体装置１００の製造方法との差異は，ゲートトレンチ２１を形成する際（図６（Ｂ））のレジストが半導体装置２００のゲートトレンチ２１（小トレンチ）に合わせてパターニングされている点だけである。そのため，Ｐ--拡散領域５２は，第１の形態と同様に斜めイオン注入によって形成される。また，各Ｐ--拡散領域５２は同じイオン注入工程によって形成可能であるため，第１の形態と比較して工程数の増加はない。
［第３の形態］
第３の形態の半導体装置３００は，図１４に示すように，ゲートトレンチ２１の一方側の側面の周囲に，Ｎ- ドリフト領域１２に囲まれたＰ--拡散領域５４が形成されている。Ｐ--拡散領域５４は，第１の形態と同様に，その上端がＰ- ボディ領域４１と繋がり，下端がＰ拡散領域５１と繋がっている。すなわち，Ｐ--拡散領域５４は，ホールの供給路となる。本形態の半導体装置３００は，ホールの供給路がゲートトレンチ２１の側面部であるかそれとも端部であるかが第１の形態と異なる。なお，Ｐ--拡散領域５４の位置は，ゲートトレンチ２１の左側側面であっても右側側面であってもよい。
本形態の半導体装置３００は，ホールの供給路であるＰ--拡散領域５４をゲートトレンチ２１の側面に形成することで，端部２１０に形成する第１の形態と比較して製造が容易である。
なお，本形態の半導体装置３００は，ゲートトレンチ２１の両方の側壁部にＰ--拡散領域５４を設けてしまうと，オン抵抗が極めて高くなる（図４参照）。そのため，一方側の側壁部にのみＰ--拡散領域５４を形成する。
また，Ｐ--拡散領域５４を一方側にのみ形成するとしても，Ｐ--拡散領域５４のＰ- ボディ領域４１との繋ぎ目部分（図１５中の破線枠Ｙ内）では両領域が重なり合って濃度が高くなることから反転し難くなる。つまり，チャネル抵抗が高くなり易いことは否めない。そこで，半導体装置３００では，エピタキシャル層の比抵抗（濃度）を縦方向に調節する。すなわち，Ｐ--拡散領域５４のＰ- ボディ領域４１との繋ぎ目部分の濃度が他の部分と比較して高くなるようにエピタキシャル層の比抵抗を調節する。具体的には，半導体装置の耐圧帯やＰ--拡散領域５４の条件等によって異なるが，通常の領域と比較して３〜１０倍程度の濃度となるようにする。これにより，高オン抵抗化を抑制できる。
本形態の半導体装置３００は，第１の形態の半導体装置１００と概ね同様の手順で作製することができる。すなわち，半導体装置３００の製造方法と半導体装置１００の製造方法との差異は，ゲートトレンチ２１の壁面にＰ--拡散領域を形成する際（図６（Ｃ））の斜めイオン注入の方向が異なる点だけである。また，各Ｐ--拡散領域５４は同じイオン注入工程によって形成可能であるため，第１の形態と比較して工程数の増加はない。
［第４の形態］
第４の形態の半導体装置４００は，図１６に示すように，Ｎ- ドリフト領域１２内にフローティング状態のＰ拡散領域５１が形成されている。そして，ゲートトレンチ２１の下端は，Ｐ拡散領域５１内に位置している。本形態の半導体装置４００は，Ｐ拡散領域５１がフローティング状態であり，Ｐ- ボディ領域４１と繋がるＰ拡散領域は形成されていない。すなわち，半導体装置４００はフローティング構造を有しており，Ｐ拡散領域５１に対するホールの供給路は設けられていない。この点，ホールを供給することによってオン抵抗特性の改善を図る第１の形態と異なる。
本形態の半導体装置４００は，エピタキシャル層の比抵抗（濃度）の縦方向の分布に特徴を有する。すなわち，半導体装置４００のエピタキシャル層１０は，図１６に示したように３層構造を有している。具体的に本形態では，その表面側から，濃度が０．５×１０16／ｃｍ3 の低濃度層１０ａ（高比抵抗層）と，濃度が３．０×１０16／ｃｍ3 の高濃度層１０ｂ（低比抵抗層）と，濃度が２．０×１０16／ｃｍ3 の標準濃度層１０ｃ（標準比抵抗）とから構成されている。高濃度層１０ｂは，Ｐ拡散領域５１を包含している。すなわち，高濃度層１０ｂの上面はＰ拡散領域５１の上端よりも上方に位置し，高濃度層１０ｂの下面はＰ拡散領域５１の下端よりも下方に位置する。
Ｐ拡散領域５１を包囲する高濃度層１０ｂは，他の層と比較して高濃度である。そのため，ゲート電圧Ｖｇのオフ時の空乏層の広がりが小さい。その結果，スイッチング時にＰ拡散領域５１にホールが供給されずとも，もともと空乏層が広範囲に広がっていないため，ドリフト電流を妨げない。よって，標準濃度層のみでフローティング構造をなす半導体装置（図２４参照）と比較して，良好なオン抵抗特性が得られる。
なお，エピタキシャル層を高濃度化し，Ｎ- ドリフト領域１２とＰ拡散領域５１とのＰＮ接合から広がる空乏層（以下，「下方の空乏層」とする）を広がり難くすると，耐圧が低下する。そこで，高濃度層１０ｂよりも上方に位置する低濃度層１０ａは，濃度を低くする。これにより，図１７に示すように，主としてＮ- ドリフト領域１２とＰ- ボディ領域４１とのＰＮ接合箇所から広がる空乏層（以下，「上方の空乏層」とする）によって耐圧を保持することができ，耐圧の低下が抑制される。
すなわち，上方の空乏層が広がる領域は濃度が低いため，電界強度の変化は小さい。よって，低濃度層１０ａでは，電界強度の変化がなだらかである。一方，下方の空乏層が広がる領域は濃度が高いため，電界強度の変化が大きい。よって，高濃度層１０ｂでは，電界強度の変化が急峻である。この２つのピーク値がともに所望の耐圧以下となる，より望ましくは両ピーク値が同値になるように設計する。これにより，耐圧低下が抑制される。
なお，下方の空乏層が標準濃度層１０ｃにまで広がると，スイッチング直後のオン抵抗特性に悪影響を与える。そのため，下方の空乏層の下端が高濃度層１０ｂの下面に達しないように，高濃度層１０ｂの濃度および厚さを設計する。
また，本形態では，高濃度層１０ｂの下方に標準濃度層１０ｃを設けて３層構造としているが，これに限定するものではない。例えば，図１８に示すように，低濃度層１０ａより下方をすべて高濃度層１０ｂとする２層構造としてもよい。
本形態の半導体装置４００は，従来の半導体装置９００と概ね同様の手順で作製することができる。すなわち，半導体装置４００の製造方法と半導体装置９００の製造方法との差異は，あらかじめ縦方向に濃度が異なるエピタキシャル層を形成しておく点が異なるだけである。
［第４の形態の応用例１］
本形態の応用例１を図１９に示す。応用例１にかかる半導体装置４１０は，エピタキシャル層１０の比抵抗（濃度）を縦方向になだらかに変化させる。すなわち，濃度分布を広範囲で変化させる。また，濃度を変化させる開始位置を限定している。この２点に特徴を有している。
半導体装置４１０のエピタキシャル層１０は，半導体装置４００の表面側に位置し濃度が低い低濃度層１０ａ（高比抵抗層）と，基板側に位置し濃度が高い高濃度層１０ｂ（低比抵抗層）と，低濃度層１０ａと高濃度層１０ｂとの間に位置し低濃度層１０ａから高濃度層１０ｂに向けて濃度がなだらかに変化する中間層１０ｄとから構成されている。
半導体装置４１０では，エピタキシャル層１０の濃度の変化が始まる位置，すなわち高濃度層１０ｂと中間層１０ｄとの境界が，Ｐ拡散領域５１の下端からＰ拡散領域５１の上端までの間とする。なお，エピタキシャル層１０の比抵抗の変化がＰ拡散領域５１の下端付近から始まる半導体装置４１１を図２０に，エピタキシャル層１０の比抵抗の変化がＰ拡散領域５１の上端付近から始まる半導体装置４１２を図２１に，それぞれ示す。
すなわち，半導体装置４１０では，高濃度領域と低濃度領域との間になだらかに濃度が変化する中間層１０ｄを設けている。そして，中間層１０ｄがＰ拡散領域５１の上端を包囲している。これにより，半導体装置４００と比較して，上方の空乏層を確実にＰ拡散領域５１に繋げることができる。よって，耐圧低下が抑制される。
なお，中間層１０ｄの下面をＰ拡散領域５１の下端よりも下方にすると，空乏層が縦方向に広がり易くなる。すなわち，下方の空乏層が広く広がり，スイッチング時のオン抵抗特性が悪くなる。一方，中間層１０ｄの下面をＰ拡散領域５１の上端よりも上方にすると，上方の空乏層が広がり難くなる。すなわち，上方の空乏層がＰ拡散領域５１に達しないおそれが生じ，耐圧が低下する。よって，中間層１０ｄの下面を前述の範囲内とすることが好ましい。
続いて，エピタキシャル層の各層の濃度が異なる半導体装置のシミュレーション結果を説明する。図２２に試作の半導体装置の仕様を示す。なお，本シミュレーションでは，ドレイン−ソース間の耐圧が７０Ｖの半導体装置を対象とし，電源電圧を６０Ｖとした場合のオン抵抗の増加率を調べた。なお，本シミュレーションでいう抵抗増加率とは，空乏層の広がっていない点（図２６中のＡ点）でのオン抵抗と比較して，空乏層を広げた直後（Ｃ点）のオン抵抗がどのくらい増加しているかを示す値である。
図２２中，１層構造は，従来の形態の半導体装置（図２４）を意味する。エピタキシャル層の濃度は，２．０×１０16／ｃｍ3 とする。本シミュレーションでは，１層構造での抵抗増加率が１２０％であった。
一方，図２２中，２層構造および３層構造は，それぞれ半導体装置４０１（図１８）および半導体装置４１０（図１９）を意味する。エピタキシャル層の濃度分布は，図２２に示すとおりである。すなわち，それぞれ標準の濃度よりも高濃度な層と低濃度な層とを設ける。さらに，３層構造の半導体装置では，濃度が徐々に変化する層を高濃度層と低濃度層との間に設ける。本シミュレーションでは，２層構造での抵抗増加率が５０％であり，３層構造での抵抗増加率が４０％であった。すなわち，両半導体装置ともスイッチング動作時におけるオン抵抗の増加が大幅に低減していることがわかった。
［第４の形態の応用例２］
本形態の応用例２を図２３に示す。応用例２にかかる半導体装置４２０は，Ｎ- ドリフト領域１２の一部の領域，具体的にはＰ拡散領域５１の周辺の不純物濃度を高くし，それ以外の領域の不純物濃度を低くする。この点，縦方向にエピタキシャル層１０の比抵抗（濃度）が異なる層を有する半導体装置４００と異なる。
すなわち，半導体装置４２０のＮ- ドリフト領域１２は，Ｐ拡散領域５１を包囲する高濃度のＮ+ 高濃度領域１２ａと，そのＮ+ 高濃度領域１２ａを包囲するＮ--低濃度領域１２ｂとを有する。Ｐ拡散領域５１を包囲するＮ+ 高濃度領域１２ａは，Ｎ--低濃度領域１２ｂと比較して高濃度である。そのため，ゲート電圧Ｖｇのオフ時の空乏層の広がりが小さい。その結果，スイッチング時にＰ拡散領域にホールが供給されずとも，もともと空乏層が広く広がっていないため，ドリフト電流を妨げない。すなわち，半導体装置４００と同様のメカニズムによって，良好なオン抵抗特性が得られる。
本形態の半導体装置４２０は，従来の半導体装置９００と概ね同様の手順で作製することができる。すなわち，半導体装置４００の製造方法と半導体装置９００の製造方法との差異は，Ｎ--低濃度領域１２ｂとなるエピタキシャル層を形成し，トレンチの底部からのイオン注入および熱拡散によってＮ+ 高濃度領域１２ａを形成し，その後にＰ拡散領域５１を形成する点だけである。また，本応用例２の半導体装置４２０は，複数層のエピタキシャル層を形成する半導体装置４００や半導体装置４１０と比較して，エピタキシャル層が単層であるため，製造が容易である。
以上詳細に説明したように第４の形態の半導体装置４００は，ゲート電極２２がゲートトレンチ２１内に内蔵されたトレンチゲート構造をなしている。また，半導体装置４００は，Ｎ- ドリフト領域１２内にフローティング状態のＰ拡散領域５１が設けられており，フローティング構造をなしている。さらに，Ｎ- ドリフト領域１２が形成されるエピタキシャル層は，表面側に位置する低濃度層１０ａと，その低濃度層１０ａの下方に位置し，Ｐ拡散領域５１を包囲する高濃度層１０ｂとを有している。
そのため，半導体装置４００では，ゲート電圧Ｖｇのオフ時に，Ｐ拡散領域５１の下方に広がる空乏層の広がりが小さい。その結果，ゲート電圧Ｖｇのオン時に，もともと空乏層が広範囲に広がっていないため，ドリフト電流を妨げない。よって，良好なオン抵抗特性が得られる。
さらに，半導体装置４００では，高濃度層１０ｂの上方に低濃度層１０ａを設けることにより，電界のピーク値の上昇を抑え，主として上方の空乏層によって耐圧を保持することができる。よって，耐圧の低下が抑制される。従って，高耐圧であるとともに，交流動作時に良好なオン抵抗特性が得られる絶縁ゲート型半導体装置が実現している。
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，各半導体領域については，Ｐ型とＮ型とを入れ替えてもよい。また，ゲート絶縁膜２４については，酸化膜に限らず，窒化膜等の他の種類の絶縁膜でもよいし，複合膜でもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また，実施の形態の絶縁ゲート型半導体装置は，Ｐ型基板を用いた伝導度変調型パワーＭＯＳに対しても適用可能である。
第１の形態にかかる絶縁ゲート型半導体装置の構造を示す平面図である。 図１に示した絶縁ゲート型半導体装置のＡ−Ａ断面を示す図である。 図１に示した絶縁ゲート型半導体装置のＢ−Ｂ断面を示す図である。 ゲートトレンチの端部以外の側壁部にＰ--拡散領域を設けた半導体装置示す図である。 ゲートトレンチの端部へのドーズ量とオン抵抗の増加率との関係を示すグラフである。 第１の形態にかかる絶縁ゲート型半導体装置の製造工程を示す図である。 図６に示したイオン注入工程中の半導体装置のＣ−Ｃ断面を示す図である。 第１の形態にかかる絶縁ゲート型半導体装置の応用例を示す断面図である。 第２の形態にかかる絶縁ゲート型半導体装置の構造を示す平面図である。 図９に示した絶縁ゲート型半導体装置のＡ−Ａ断面を示す図である。 Ｐ--拡散領域間の距離が長い部分を示す図である。 第２の形態にかかる絶縁ゲート型半導体装置の応用例（その１）を示す平面図である。 第２の形態にかかる絶縁ゲート型半導体装置の応用例（その２）を示す平面図である。 第３の形態にかかる絶縁ゲート型半導体装置の構造を示す断面図である。 図１４に示した絶縁ゲート型半導体装置のＰ--拡散領域とボディ領域との繋ぎ目部分を示す図である。 第４の形態にかかる絶縁ゲート型半導体装置の構造（３層構造のエピタキシャル層）を示す断面図である。 第４の形態にかかる絶縁ゲート型半導体装置の電界強度を示す図である。 第４の形態にかかる絶縁ゲート型半導体装置の構造（２層構造のエピタキシャル層）を示す断面図である。 第４の形態にかかる絶縁ゲート型半導体装置の応用例１（その１）を示す断面図である。 第４の形態にかかる絶縁ゲート型半導体装置の応用例１（その２）を示す断面図である。 第４の形態にかかる絶縁ゲート型半導体装置の応用例１（その３）を示す断面図である。 図１９に示した絶縁ゲート型半導体装置のシミュレーション結果を示す表である。 第４の形態にかかる絶縁ゲート型半導体装置の応用例２を示す断面図である。 従来の絶縁ゲート型半導体装置の構造を示す断面図である。 従来の絶縁ゲート型半導体装置の電界強度を示す図である。 半導体装置のスイッチングの一例を示すタイミングチャートである。
符号の説明
１０ エピタキシャル層
１０ａ 低濃度層（低濃度領域）
１０ｂ 高濃度層（高濃度領域）
１０ｃ 標準濃度層
１０ｄ 中間層（傾斜濃度領域）
１１ Ｎ+ ドレイン領域
１２ Ｎ- ドリフト領域（ドリフト領域）
２１ ゲートトレンチ（トレンチ部）
２２ ゲート電極（ゲート電極）
２３ 堆積絶縁層
２４ ゲート絶縁膜（ゲート絶縁膜）
２６ ゲートトレンチ
３１ Ｎ+ ソース領域
４１ Ｐ- ボディ領域（ボディ領域）
５１ Ｐ拡散領域（埋め込み拡散領域）
５２ Ｐ--拡散領域（低濃度拡散領域）
５３ Ｐ拡散領域
５４ Ｐ--拡散領域（低濃度拡散領域）
６２ 終端トレンチ
１００ 絶縁ゲート型半導体装置

Claims (13)

  1. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下面と接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置において，
    半導体基板の上面から前記ボディ領域を貫通するトレンチ部と，
    前記トレンチ部の側壁に位置するゲート絶縁膜と，
    前記トレンチ部内に位置し，前記ボディ領域と前記ゲート絶縁膜を挟んで対面するゲート電極と，
    前記ゲート電極よりも下方に位置し，前記ドリフト領域に囲まれるとともに前記トレンチ部の底部を包囲し，第１導電型半導体である埋め込み拡散領域と，
    前記ボディ領域および前記埋め込み拡散領域と連接し，前記埋め込み拡散領域よりも低濃度であり，第１導電型半導体である低濃度拡散領域とを有することを特徴とする絶縁ゲート型半導体装置。
  2. 請求項１に記載する絶縁ゲート型半導体装置において，
    前記低濃度拡散領域は，ゲート電圧のオフ時に，厚さ方向の少なくとも一部の領域が前記埋め込み拡散領域よりも先に空乏化されることを特徴とする絶縁ゲート型半導体装置。
  3. 請求項１に記載する絶縁ゲート型半導体装置において，
    前記低濃度拡散領域は，リサーフ構造を有することを特徴とする絶縁ゲート型半導体装置。
  4. 請求項１から請求項３のいずれか１つに記載する絶縁ゲート型半導体装置において，
    前記低濃度拡散領域は，前記トレンチ部の上面視長手方向の端部の側面に接していることを特徴とする絶縁ゲート型半導体装置。
  5. 請求項１から請求項３のいずれか１つに記載する絶縁ゲート型半導体装置において，
    前記低濃度拡散領域は，前記トレンチ部の上面視長手方向に直交する断面から見て，前記トレンチ部の一方の側面に接していることを特徴とする絶縁ゲート型半導体装置。
  6. 請求項５に記載する絶縁ゲート型半導体装置において，
    前記低濃度拡散領域と前記ボディ領域との繋ぎ目部分の領域のエピタキシャル層の濃度がそのエピタキシャル層の他の領域と比較して高いことを特徴とする絶縁ゲート型半導体装置。
  7. 請求項１から請求項３のいずれか１つに記載する絶縁ゲート型半導体装置において，
    前記トレンチ部は，上面視長手方向に複数個の小トレンチ部に分割されたレイアウトとなっており，
    前記低濃度拡散領域は，前記小トレンチ部の各端部に接していることを特徴とする絶縁ゲート型半導体装置。
  8. 請求項７に記載する絶縁ゲート型半導体装置において，
    前記小トレンチ部の端部の上面視長手方向の位置が隣り合うトレンチ部同士で揃えられていることを特徴とする絶縁ゲート型半導体装置。
  9. 請求項８に記載する絶縁ゲート型半導体装置において，
    前記トレンチ部の上面視長手方向に直交する方向に延在するとともに，隣り合う小トレンチ部の端部間に位置する第２トレンチ部と，
    前記ドリフト領域に囲まれるとともに前記第２トレンチ部の底部を包囲し，第１導電型半導体である中間埋め込み拡散領域とを有することを特徴とする絶縁ゲート型半導体装置。
  10. 請求項７に記載する絶縁ゲート型半導体装置において，
    前記小トレンチ部の端部の上面視長手方向の位置が隣り合うトレンチ部で異なることを特徴とする絶縁ゲート型半導体装置。
  11. 請求項１から請求項１０のいずれか１つに記載する絶縁ゲート型半導体装置において，
    前記埋め込み拡散領域は，前記トレンチ部の上面視長手方向に直交する断面から見て，縦長の形状であることを特徴とする絶縁ゲート型半導体装置。
  12. 請求項１から請求項１１のいずれか１つに記載する絶縁ゲート型半導体装置において，
    前記埋め込み拡散領域は，電界のピークを，前記ボディ領域と前記ドリフト領域のＰＮ接合箇所と，前記埋め込み拡散領域と前記ドリフト領域のＰＮ接合箇所との２箇所に形成することが可能な位置に設けられていることを特徴とする絶縁ゲート型半導体装置。
  13. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを有する絶縁ゲート型半導体装置の製造方法において，
    セル領域内に位置するトレンチ部を形成するためのマスクパターンを形成し，そのマスクパターンを基にエッチングにより前記ボディ領域を貫通するトレンチ部を形成するトレンチ部形成工程と，
    前記トレンチ部の底部に向けて不純物を注入し，第１導電型である埋め込み拡散領域を形成するとともに，前記トレンチ部の上面視長手方向に沿って斜め方向から不純物を注入し，前記埋め込み拡散領域および前記ボディ領域と連接し前記埋め込み拡散領域よりも低濃度であり第１導電型半導体である低濃度拡散領域を形成する不純物注入工程とを含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
JP2006062602A 2006-03-08 2006-03-08 絶縁ゲート型半導体装置およびその製造方法 Expired - Lifetime JP4453671B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006062602A JP4453671B2 (ja) 2006-03-08 2006-03-08 絶縁ゲート型半導体装置およびその製造方法
EP07707920.0A EP1994566B1 (en) 2006-03-08 2007-01-26 Insulated gate-type semiconductor device and manufacturing method thereof
KR1020087024488A KR101028131B1 (ko) 2006-03-08 2007-01-26 절연게이트형 반도체장치 및 그 제조방법
CN2007800082423A CN101401212B (zh) 2006-03-08 2007-01-26 绝缘栅极型半导体器件及其制造方法
PCT/JP2007/051744 WO2007105384A1 (en) 2006-03-08 2007-01-26 Insulated gate-type semiconductor device and manufacturing method thereof
US12/223,871 US7999312B2 (en) 2006-03-08 2007-01-26 Insulated gate-type semiconductor device having a low concentration diffusion region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006062602A JP4453671B2 (ja) 2006-03-08 2006-03-08 絶縁ゲート型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007242852A JP2007242852A (ja) 2007-09-20
JP4453671B2 true JP4453671B2 (ja) 2010-04-21

Family

ID=37951906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006062602A Expired - Lifetime JP4453671B2 (ja) 2006-03-08 2006-03-08 絶縁ゲート型半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US7999312B2 (ja)
EP (1) EP1994566B1 (ja)
JP (1) JP4453671B2 (ja)
KR (1) KR101028131B1 (ja)
CN (1) CN101401212B (ja)
WO (1) WO2007105384A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011104322T5 (de) 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
JP4915221B2 (ja) * 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
DE102007061191B4 (de) 2007-12-17 2012-04-05 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8809966B2 (en) * 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
JP2009267029A (ja) * 2008-04-24 2009-11-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP5169647B2 (ja) * 2008-09-04 2013-03-27 トヨタ自動車株式会社 半導体装置
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
FR2956923A1 (fr) * 2010-03-01 2011-09-02 St Microelectronics Tours Sas Composant de puissance vertical haute tension
JP5691259B2 (ja) * 2010-06-22 2015-04-01 株式会社デンソー 半導体装置
WO2012006261A2 (en) * 2010-07-06 2012-01-12 Maxpower Semiconductor Inc. Power semiconductor devices, structures, and related methods
CN102315247B (zh) * 2010-07-08 2013-04-24 上海华虹Nec电子有限公司 具有沟槽型终端结构的超级结半导体器件
CN102403256B (zh) * 2010-09-08 2014-02-26 上海华虹宏力半导体制造有限公司 赝埋层及制造方法、深孔接触及三极管
DE102010063314B4 (de) 2010-12-17 2022-10-13 Robert Bosch Gmbh Halbleiteranordnung mit verbesserter Avalanchefestigkeit
JP5498431B2 (ja) 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP5728992B2 (ja) * 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5717661B2 (ja) 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
JP5878331B2 (ja) * 2011-10-18 2016-03-08 トヨタ自動車株式会社 半導体装置及びその製造方法
EP2602829A1 (en) * 2011-12-07 2013-06-12 Nxp B.V. Trench-gate resurf semiconductor device and manufacturing method
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5884617B2 (ja) 2012-04-19 2016-03-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8723317B2 (en) * 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
JP5768028B2 (ja) * 2012-09-24 2015-08-26 株式会社東芝 半導体装置
KR101439310B1 (ko) * 2012-11-21 2014-09-11 도요타 지도샤（주） 반도체 장치
CN109755321B (zh) * 2013-02-05 2022-02-18 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
JP5807653B2 (ja) * 2013-03-26 2015-11-10 トヨタ自動車株式会社 半導体装置の製造方法
US9887283B2 (en) * 2013-05-10 2018-02-06 Alpha And Omega Semiconductor Incorporated Process method and structure for high voltage MOSFETs
US9755052B2 (en) * 2013-05-10 2017-09-05 Alpha And Omega Semiconductor Incorporated Process method and structure for high voltage MOSFETS
WO2015015808A1 (ja) 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6277623B2 (ja) * 2013-08-01 2018-02-14 住友電気工業株式会社 ワイドバンドギャップ半導体装置
JP2015056643A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の製造方法
JP6139356B2 (ja) * 2013-09-24 2017-05-31 トヨタ自動車株式会社 半導体装置
US9136368B2 (en) * 2013-10-03 2015-09-15 Texas Instruments Incorporated Trench gate trench field plate semi-vertical semi-lateral MOSFET
JP5842896B2 (ja) * 2013-11-12 2016-01-13 トヨタ自動車株式会社 半導体装置
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
JP6266975B2 (ja) * 2013-12-26 2018-01-24 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
JP6368105B2 (ja) * 2014-02-18 2018-08-01 新日本無線株式会社 トレンチ型ｍｏｓｆｅｔ半導体装置
JP6231422B2 (ja) * 2014-04-09 2017-11-15 トヨタ自動車株式会社 半導体装置
JP6208612B2 (ja) 2014-04-09 2017-10-04 トヨタ自動車株式会社 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法
JP6579104B2 (ja) * 2014-06-30 2019-09-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN105448720A (zh) * 2014-07-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件
JP6318973B2 (ja) * 2014-08-20 2018-05-09 住友電気工業株式会社 炭化珪素半導体装置
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US10026805B2 (en) * 2015-03-27 2018-07-17 Farichild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power device
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
JP6571467B2 (ja) * 2015-09-24 2019-09-04 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子とその製造方法
CN108140674B (zh) 2015-10-16 2021-02-19 三菱电机株式会社 半导体装置
JP6651894B2 (ja) * 2016-02-23 2020-02-19 株式会社デンソー 化合物半導体装置およびその製造方法
JP6560142B2 (ja) 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
EP3443595B1 (en) 2016-04-11 2020-10-07 ABB Power Grids Switzerland AG Insulated gate power semiconductor device and method for manufacturing such a device
JP6606007B2 (ja) 2016-04-18 2019-11-13 トヨタ自動車株式会社 スイッチング素子
JP6237845B1 (ja) 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP2018046254A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 スイッチング素子
JP2018060943A (ja) * 2016-10-06 2018-04-12 トヨタ自動車株式会社 スイッチング素子
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
JP6687504B2 (ja) 2016-12-19 2020-04-22 トヨタ自動車株式会社 スイッチング素子の製造方法
JP6811118B2 (ja) * 2017-02-27 2021-01-13 株式会社豊田中央研究所 Ｍｏｓｆｅｔ
US11355629B2 (en) 2017-03-07 2022-06-07 Mitsubishi Electric Corporation Semiconductor device and power converter
JP2019040954A (ja) 2017-08-23 2019-03-14 トヨタ自動車株式会社 半導体装置
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019079833A (ja) * 2017-10-19 2019-05-23 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP2019087611A (ja) * 2017-11-06 2019-06-06 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP7029711B2 (ja) * 2017-11-29 2022-03-04 国立研究開発法人産業技術総合研究所 半導体装置
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
JP6519641B2 (ja) * 2017-12-13 2019-05-29 三菱電機株式会社 半導体装置
JP7076222B2 (ja) 2018-02-21 2022-05-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
US11069770B2 (en) * 2018-10-01 2021-07-20 Ipower Semiconductor Carrier injection control fast recovery diode structures
JP2020072158A (ja) * 2018-10-30 2020-05-07 ローム株式会社 半導体装置
JP7135819B2 (ja) * 2018-12-12 2022-09-13 株式会社デンソー 半導体装置
CN110047757A (zh) * 2019-04-24 2019-07-23 贵州芯长征科技有限公司 低成本的沟槽型功率半导体器件的制备方法
IT201900013416A1 (it) * 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica
JP7326991B2 (ja) * 2019-08-22 2023-08-16 株式会社デンソー スイッチング素子
CN110828547A (zh) * 2019-10-22 2020-02-21 深圳基本半导体有限公司 一种沟槽型功率开关器件及其制作方法
KR102717707B1 (ko) * 2020-02-06 2024-10-16 한국전력공사 비대칭 트렌치 모스펫 소자
US11563080B2 (en) * 2020-04-30 2023-01-24 Wolfspeed, Inc. Trenched power device with segmented trench and shielding
US12094926B2 (en) 2020-08-14 2024-09-17 Wolfspeed, Inc. Sidewall dopant shielding methods and approaches for trenched semiconductor device structures
US11355630B2 (en) 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures
US12568665B2 (en) 2020-11-30 2026-03-03 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US12408390B2 (en) * 2021-06-15 2025-09-02 Fuji Electric Co., Ltd. Semiconductor device
JP7721982B2 (ja) 2021-06-23 2025-08-13 富士電機株式会社 半導体装置
JP7722949B2 (ja) * 2022-03-08 2025-08-13 株式会社東芝 半導体装置及び半導体パッケージ
US12376331B2 (en) * 2022-06-16 2025-07-29 Leap Semiconductor Corp. Semiconductor power device and method of manufacturing the same
US20240047517A1 (en) * 2022-08-05 2024-02-08 Infineon Technologies Austria Ag Power semiconductor device having counter-doped regions in both an active cell region and an inactive cell region
US12520523B2 (en) * 2023-01-31 2026-01-06 Globalfoundries U.S. Inc. Field-effect transistors with a high-temperature hardmask and self-aligned p-shield
CN118053910A (zh) * 2024-04-16 2024-05-17 西安电子科技大学 体内条状接地埋层的SiC MOSFET及其元胞结构
CN119421470B (zh) * 2025-01-06 2025-04-08 长飞先进半导体(武汉)有限公司 一种半导体器件及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
JP2775990B2 (ja) 1990-05-08 1998-07-16 松下電器産業株式会社 半導体装置の製造方法
JPH05110072A (ja) 1991-10-16 1993-04-30 Seiko Epson Corp 半導体装置の製造方法
JPH07273121A (ja) 1994-03-31 1995-10-20 Toshiba Corp 半導体装置の製造方法
JP3392665B2 (ja) 1995-11-06 2003-03-31 株式会社東芝 半導体装置
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
WO1998026458A1 (en) * 1996-12-11 1998-06-18 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
DE19816448C1 (de) 1998-04-14 1999-09-30 Siemens Ag Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
AU2003268710A1 (en) * 2002-10-04 2004-04-23 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and process for fabricating the same
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4500530B2 (ja) 2003-11-05 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4538211B2 (ja) 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7470953B2 (en) * 2003-10-08 2008-12-30 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011104322T5 (de) 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US9224860B2 (en) 2010-12-10 2015-12-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US9614029B2 (en) 2010-12-10 2017-04-04 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor
US9985093B2 (en) 2010-12-10 2018-05-29 Mitsubishi Electric Corporation Trench-gate type semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
WO2007105384A1 (en) 2007-09-20
EP1994566B1 (en) 2018-01-17
KR20080106336A (ko) 2008-12-04
CN101401212B (zh) 2010-09-29
KR101028131B1 (ko) 2011-04-08
US7999312B2 (en) 2011-08-16
CN101401212A (zh) 2009-04-01
JP2007242852A (ja) 2007-09-20
US20100224932A1 (en) 2010-09-09
EP1994566A1 (en) 2008-11-26

Similar Documents

Publication Publication Date Title
JP4453671B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
TWI478241B (zh) 金氧半場效應電晶體作用區與邊界終止區的電荷平衡
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
US7649223B2 (en) Semiconductor device having superjunction structure and method for manufacturing the same
JP5569162B2 (ja) 半導体装置および半導体装置の製造方法
US8035158B2 (en) Semiconductor device
JP6062269B2 (ja) 半導体装置の製造方法
JP5353190B2 (ja) 半導体装置および半導体装置の製造方法
CN100595920C (zh) 半导体器件及其制作方法
US9627526B2 (en) Assymetric poly gate for optimum termination design in trench power MOSFETs
US8680608B2 (en) Power semiconductor device with a low on resistence
US8552492B2 (en) Semiconductor device
CN112054059A (zh) 半导体装置以及半导体装置的制造方法
JP4735224B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
CN115241283A (zh) 集成的平面-沟道栅极功率mosfet
JP4500639B2 (ja) トレンチゲート型半導体装置およびその製造方法
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2006093193A (ja) 半導体装置およびその製造方法
JP4447474B2 (ja) 半導体装置およびその製造方法
JP2012160601A (ja) 半導体装置の製造方法
JP2010192691A (ja) 半導体装置
US8072027B2 (en) 3D channel architecture for semiconductor devices
JP2010182756A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4453671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250