JP5768028B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5768028B2
JP5768028B2 JP2012210238A JP2012210238A JP5768028B2 JP 5768028 B2 JP5768028 B2 JP 5768028B2 JP 2012210238 A JP2012210238 A JP 2012210238A JP 2012210238 A JP2012210238 A JP 2012210238A JP 5768028 B2 JP5768028 B2 JP 5768028B2
Authority
JP
Japan
Prior art keywords
electrode
layer
semiconductor device
trench
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012210238A
Other languages
English (en)
Other versions
JP2014067763A (ja
Inventor
知子 末代
知子 末代
松田 正
正 松田
中村 和敏
和敏 中村
雄一 押野
雄一 押野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012210238A priority Critical patent/JP5768028B2/ja
Priority to CN201310363266.8A priority patent/CN103681668A/zh
Priority to US14/012,824 priority patent/US20140084336A1/en
Publication of JP2014067763A publication Critical patent/JP2014067763A/ja
Application granted granted Critical
Publication of JP5768028B2 publication Critical patent/JP5768028B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本実施の形態は、半導体装置に関する。
近年、RC−IGBT(Reverse-conducting IGBT)の開発が盛んに行われている。RC−IGBTは、絶縁ゲート型バイポーラトランジスタ(IGBT)とダイオードとが同一の基板上に形成されたものであり、その両方の特性を有する。
一方、従来より、トレンチIGBTではゲート抵抗を下げるフィンガー構造が提案されている。このフィンガー構造では、トレンチ内のゲート電極は一旦基板表面に引き出され、フィンガー領域にて互いに接続される。これにより同一素子内にてゲート電極の抵抗成分による不均一動作等が抑制される。そして、フィンガー領域での配線直下に位置するトレンチの端部で耐圧が劣化することを抑制するため、そのトレンチの端部を覆うように高濃度の拡散層が形成される。
RC−IGBT構造においてIGBTとダイオードの境界にフィンガー領域を形成する場合も、上記の拡散層が形成されることになる。しかしながら、上記拡散層はダイオードからみて高注入のアノードとしてキャリアの注入源として働くため、ダイオードの高速化が阻害される。
特開2011−228719
本実施の形態は、ダイオードの特性の低下を抑制した半導体装置を提供する。
一態様に係る半導体装置は、第1電極、IGBT領域、ダイオード領域を有する。IBGT領域は、第1電極の第1面側に設けられた第1導電型のコレクタ層と、コレクタ層の第1電極側と逆側に設けられた第2導電型のドリフト層と、ドリフト層の第1電極側と逆側に設けられた第1導電型のボディ層と、ドリフト層及びボディ層に第1絶縁膜を介して第1電極とコレクタ層との積層方向に延伸して設けられた第2電極と、第1絶縁膜に接して且つボディ層の第1電極側と逆側に設けられた第2導電型のエミッタ層とを有する。ダイオード領域は、第1電極の第1面側に設けられた第2導電型のカソード層と、カソード層の第1電極側と逆側に設けられたドリフト層と、ドリフト層の第1電極側と逆側に設けられた第1導電型のアノード層と、ドリフト層及びアノード層に第2絶縁膜を介して積層方向に延伸して設けられた第3電極とを有する。第2電極及び第3電極は、第1電極の第1面に平行な第1方向に延びる。第2電極と第3電極とは第1方向に所定距離だけ離れている。
第1の実施の形態に係る半導体装置の概略を示す上面図である。 第1の実施の形態に係る図1のA−A’断面図である。 第1の実施の形態に係る図1のB−B’断面図である。 第1の実施の形態に係る図1のC−C’断面図である。 トレンチT1とトレンチT2との間隔と、トレンチT1とトレンチT2の間がピンチオフする際にダイオード領域R2のアノードとカソードの間に印加される印加電圧との関係を示す図である。 第2の実施の形態に係るトレンチT1、T2、ゲート導電層18、及び導電層24を示す上面図である。 第3の実施の形態に係るトレンチT1、T2、ゲート導電層18、及び導電層24を示す上面図である。
以下、図面を参照して、実施の形態に係る半導体装置について説明する。
[第1の実施の形態]
先ず、図1を参照して第1の実施の形態に係る半導体装置の全体構成について説明する。図1は第1の実施の形態に係る半導体装置の概略を示す上面図である。第1の実施の形態に係る半導体装置は、図1に示すように、半導体基板10にIGBT領域R1、ダイオード領域R2を有する。IGBT領域R1は絶縁ゲート型バイポーラトランジスタ(IGBT)として機能する。ダイオード領域R2は、X方向にてIGBT領域R1に隣接し、ダイオードとして機能する。なお、X方向は、半導体基板10に対して平行な方向である。
次に、図1及び図2を参照してIGBT領域R1について説明する。図2は図1のA−A’の断面図である。IGBT領域R1は、図2に示すように、半導体基板10の裏面に設けられた共通電極11、及び半導体基板10内に設けられたコレクタ層12、バッファ層13、及びドリフト層14を有する。
共通電極11は、IGBT領域R1にてIGBTのコレクタ電極として機能する。コレクタ層12はIGBTのコレクタとして機能する。コレクタ層12は、IGBT領域R1にて共通電極11の上面に接する。コレクタ層12はP+型半導体にて構成される。なお、以下、本実施の形態においてP−型半導体はP型半導体よりも不純物濃度が低く、P+型半導体はP型半導体よりも不純物濃度が高いものとする。同様に、N−型半導体はN型半導体よりも不純物濃度が低く、N+型半導体はN型半導体よりも不純物濃度が高いものとする。
バッファ層13は、IGBT領域R1にてコレクタ層12の上面に接する。バッファ層13はN型半導体にて構成される。ドリフト層14は、IGBT領域R1にてバッファ層13の上面に接する。ドリフト層14はN−型半導体にて構成される。
また、IGBT領域R1は、図2に示すように、半導体基板10内に設けられたボディ層15、及びエミッタ層16を有する。
ボディ層15は、IGBT領域R1にてドリフト層14の上面に接する。ボディ層15は、低濃度ボディ層15a及び高濃度ボディ層15bを有する。低濃度ボディ層15aは、ドリフト層14の上面に接し、P−型半導体にて構成される。高濃度ボディ層15bは、低濃度ボディ層15aの上面に接しY方向に所定ピッチをもって繰り返し設けられる。高濃度ボディ層15bはP+型半導体にて構成される。なお、Y方向は、X方向に直交する方向である。ボディ層15のうち、低濃度ボディ層15aはIGBTのボディ(チャネル領域)として機能する。
エミッタ層16は、IGBTのエミッタとして機能する。エミッタ層16は、IGBT領域R1にて低濃度ボディ層15aの上面、及び高濃度ボディ層15bの側面に接する。エミッタ層16はN+型半導体にて構成される。
更に、IGBT領域R1は、図2に示すように、トレンチT1、ゲート絶縁層17及びゲート導電層18を有する。
トレンチT1は、半導体基板10を掘り込むように形成される。具体的に、トレンチT1は、ボディ層15を貫通してドリフト層14を掘り込むように形成される。トレンチT1は、図1に示すように、X方向に延びる形状を有し、X方向及びY方向にマトリクス状に配置される。
ゲート絶縁層17は、トレンチT1の表面に形成される。ゲート絶縁層17は、例えば酸化シリコンにて構成される。ゲート導電層18は、ゲート絶縁層17を介してトレンチT1を埋め、IGBTのゲートとして機能する。ゲート導電層18は、例えばポリシリコンにて構成される。
そして、IGBT領域R1は、図1に示すようにフィンガー配線19を有する。フィンガー配線19は、図1及び図4に示すように、ゲート導電層18のX方向の端部の上方に絶縁層19aを介して設けられる。フィンガー配線19は、絶縁層19aを貫通するホール19b内に形成された導電層19cによって複数のゲート導電層18を電気的に共通接続する。フィンガー配線19は、櫛歯形状を有する。フィンガー配線19は、X方向に隣り合うゲート導電層18の一端と他端を覆うように形成される。また、図1ではIGBT領域R1にてフィンガー配線19はゲート導電層18を互いに電気的に接続しているが、例えば、終端部にてフィンガー配線19はゲート導電層18を互いに電気的に接続してもよい。
次に、図1及び図3を参照してダイオード領域R2について説明する。図3は図1のB−B’断面図である。ダイオード領域R2は、図3に示すように、半導体基板10の裏面に設けられた共通電極11、及び半導体基板10内に設けられたカソード層21、バッファ層13、及びドリフト層14を有する。
共通電極11は、ダイオード領域R2にてダイオードのカソード電極として機能する。共通電極11は、IGBT領域R1からダイオード領域R2に延びる。カソード層21は、ダイオード領域R2にてダイオードのカソードとして機能する。カソード層21は、ダイオード領域R2にて共通電極11の上面に接する。カソード層21はN+型半導体にて構成される。
バッファ層13は、ダイオード領域R2にてカソード層21の上面に接する。ドリフト層14は、ダイオード領域R2にてバッファ層13の上面に接する。バッファ層13及びドリフト層14は、IGBT領域R1からダイオード領域R2に延びる。
また、ダイオード領域R2は、図3に示すように、アノード層22、トレンチT2、絶縁層23及び導電層24を有する。
アノード層22はダイオードのアノードとして機能する。アノード層22は、ダイオード領域R2にてドリフト層14の上面に接する。アノード層22は、低濃度アノード層22a及び高濃度アノード層22bを有する。低濃度アノード層22aは、ドリフト層14の上面に接し、P−型半導体にて構成される。高濃度アノード層22bは、低濃度アノード層22aの上面に接し、P+型半導体にて構成される。
トレンチT2は、半導体基板10を掘り込むように形成される。具体的に、トレンチT2は、アノード層22を貫通してドリフト層14を掘り込むように形成される。トレンチT2は、図1に示すように、X方向に延びる形状を有し、X方向及びY方向にマトリクス状に配置される。
絶縁層23は、トレンチT2の表面に形成される。絶縁層23は、例えば酸化シリコンにて構成される。導電層24は、絶縁層23を介してトレンチT2を埋め、ダイオードのアノード電極として機能する。導電層24は、例えばポリシリコンにて構成される。
そして、ダイオード領域R2は、図1に示すようにフィンガー配線25を有する。フィンガー配線25は、図1及び図4に示すように、導電層24のX方向の端部の上方に絶縁層25aを介して設けられる。フィンガー配線25は、絶縁層25aを貫通するホール25b内に形成された導電層25cによって複数の導電層24を電気的に共通接続する。フィンガー配線25は、櫛歯形状を有する。フィンガー配線25は、X方向に隣り合う導電層24の一端と他端を覆うように形成される。なお、フィンガー配線19とフィンガー配線25は互いに絶縁分離されている。ただしIGBT領域R1のゲート導電層18はゲートとして働き、ダイオード領域R2の導電層24はアノードとして働くため、導電層18と導電層24をIGBT領域R1及びダイオード領域R2にて接続することはない。
次に、図4を参照して、トレンチT1(導電層18)とトレンチT2(導電層24)の間の間隔(以下、トレンチ間隔W)について説明する。図4は図1のC−C’断面図である。図4に示す一例では、トレンチ間隔Wは2μm以下とされている。このトレンチ間隔Wは以下の図5に示される関係に基づき設定されている。
図5の横軸は、トレンチ間隔W(μm)を示す。RC−IGBTの場合、IGBTのボディ層15とダイオードのアノード層22とは拡散層でつながっており同じ電位となる。よってボディ層15およびアノード層22と、ドリフト層14の間に逆バイアスを印加し、ここから空乏層が延びる際、トレンチT1とトレンチT2の間がピンチオフする際の印加される印加電圧(V)を示す。図5に示すように、トレンチ間隔Wが2μm以下の場合、印加電圧は、トレンチ間隔Wが広がるに伴い第1の増加率で大きくなる。そして、図5に示すように、トレンチ間隔Wが2μmより大きい場合、印加電圧は、トレンチ間隔Wが広がるに伴い第1の増加率よりも大きい第2の増加率で大きくなる。したがって、小さい印加電圧でトレンチT1とトレンチT2の間をピンチオフさせるためには、トレンチ間隔Wは2μm以下が望ましいことが分かる。そこで、本実施の形態において、図4に示すように一例として、トレンチ間隔Wは2μm以下に設定されている。これにより、本実施の形態は、印加電圧が小さい場合であっても、トレンチT1とトレンチT2の間をピンチオフした状態にできる。したがって、本実施の形態は、トレンチT1とトレンチT2との間に高濃度の拡散層を形成してトレンチ先端部での耐圧劣化の対策をとらなくとも、静耐圧を高く保つことができる。
また、図4に示す例においてトレンチ間隔Wは2μm以下とされている。しかし、印加電圧の増加率が急激に変化するトレンチ間隔は、各層の濃度、及びトレンチの深さ等によって2μmとは異なる値となる。したがって、本実施の形態に係るトレンチ間隔Wは、印加電圧の増加率が変化するトレンチ間隔(変曲点)以下であれば良い。
[第2の実施の形態]
次に、図6を参照して、第2の実施の形態に係る半導体装置を説明する。図6は、第2の実施の形態に係るトレンチT1、T2、ゲート導電層18及び導電層24を示す上面図である。ここでは特にフィンガー配線は図示していない。図6に示すように、第2の実施の形態において、トレンチT1、T2は、X方向に延び、IGBT領域R1とダイオード領域R2の境界Bにおいて折り返すU字形状を有する。したがって、同様に、ゲート導電層18及び導電層24も、X方向に延び、IGBT領域R1とダイオード領域R2の境界Bにおいて折り返すU字形状を有する。この点のみにおいて第2の実施の形態は、第1の実施の形態と異なる。その他、第2の実施の形態は、第1の実施の形態と同様の構成を有するため、第1の実施の形態と同様の効果を奏する。
[第3の実施の形態]
次に、図7を参照して、第3の実施の形態に係る半導体装置を説明する。図7は、第3の実施の形態に係るトレンチT1、T2、ゲート導電層18及び導電層24を示す上面図である。ここでは特にフィンガー配線は図示していない。図7に示すように、第3の実施の形態において、トレンチT1、T2、ゲート導電層18及び導電層24は、第2の実施の形態と同様にU字形状を有する。一方、第3の実施の形態において、トレンチT1、T2は、X方向に一列に並ばず、Y方向にずれて配置される。したがって、同様に、ゲート導電層18及び導電層24も、X方向に一列に並ばず、Y方向にずれて配置される。この点のみにおいて第3の実施の形態は、第1及び第2の実施の形態と異なる。その他、第3の実施の形態は、第1の実施の形態と同様の構成を有するため、第1の実施の形態と同様の効果を奏する。
[その他]
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…半導体基板、 11…共通電極、 12…コレクタ層、 13…バッファ層、 14…ドリフト層、 15…ボディ層、 16…エミッタ層、 17…ゲート絶縁層、 18…ゲート導電層、 19、25…フィンガー配線、 21…カソード層、 22…アノード層、 23…絶縁層、 24…導電層、 B…境界、 R1…IGBT領域、 R2…ダイオード領域、 T1、T2…トレンチ。

Claims (6)

  1. 第1電極と、
    前記第1電極の第1面側に設けられた第1導電型のコレクタ層と、前記コレクタ層の第1電極側と逆側に設けられた第2導電型のドリフト層と、前記ドリフト層の第1電極側と逆側に設けられた第1導電型のボディ層と、前記ドリフト層及び前記ボディ層に第1絶縁膜を介して設けられた第2電極と、前記第1絶縁膜に接して且つ前記ボディ層の第1電極側と逆側に設けられた第2導電型のエミッタ層とを有するIGBT領域と、
    前記第1電極の第1面側に設けられた第2導電型のカソード層と、前記カソード層の第1電極側と逆側に設けられた前記ドリフト層と、前記ドリフト層の第1電極側と逆側に設けられた第1導電型のアノード層と、前記ドリフト層及び前記アノード層に第2絶縁膜を介して設けられた第3電極とを有するダイオード領域とを備え、
    前記第2電極及び前記第3電極は、前記第1電極の第1面に平行な第1方向に延び、
    前記第2電極と前記第3電極とは前記第1方向において2μm以下離れている
    ことを特徴とする半導体装置。
  2. 前記第2電極及び前記第3電極は、前記第1方向に延びると共に前記IGBT領域と前記ダイオード領域の境界で折り返すU字形状を有する
    ことを特徴とする請求項1記載の半導体装置。
  3. 前記第2電極及び前記第3電極は、前記第1方向と直交する第2方向にずれて配置される
    ことを特徴とする請求項1又は請求項記載の半導体装置。
  4. 前記第2電極と前記第3電極との間の電極間隔が第1間隔以下の場合、前記第2電極と前記第3電極の間がピンチオフする際に前記ダイオード領域における前記アノード層と前記ドリフト層との間に印加される印加電圧は、前記電極間隔が広がるに伴い第1の増加率で大きくなり、
    前記電極間隔が前記第1間隔より大きい場合、前記印加電圧は、前記電極間隔が広がるに伴い前記第1の増加率よりも大きい第2の増加率で大きくなり、
    前記電極間隔は、前記第1間隔以下に設定されている
    ことを特徴とする請求項乃至請求項記載の半導体装置。
  5. 前記第2電極及び前記第3電極は、各々、前記第1電極の第1面に平行で且つ前記第1方向と直交する第2方向、及び前記第1方向に第2間隔をもって複数配列されている
    ことを特徴とする請求項乃至請求項記載の半導体装置。
  6. 前記第2電極の第1電極側と逆側に設けられ、複数の前記第2電極を電気的に接続する第1配線と、
    前記第3電極の第1電極側と逆側に設けられ、複数の前記第3電極を電気的に接続する第2配線とを更に備え、
    前記第1配線は、前記第1方向に隣り合う前記第2電極の一端と他端を覆うように形成され、
    前記第2配線は、前記第1方向に隣り合う前記第3電極の一端と他端を覆うように形成され、
    前記第1配線と前記第2配線は互いに絶縁分離されている
    ことを特徴とする請求項乃至請求項記載の半導体装置。
JP2012210238A 2012-09-24 2012-09-24 半導体装置 Active JP5768028B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012210238A JP5768028B2 (ja) 2012-09-24 2012-09-24 半導体装置
CN201310363266.8A CN103681668A (zh) 2012-09-24 2013-08-20 半导体装置
US14/012,824 US20140084336A1 (en) 2012-09-24 2013-08-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210238A JP5768028B2 (ja) 2012-09-24 2012-09-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2014067763A JP2014067763A (ja) 2014-04-17
JP5768028B2 true JP5768028B2 (ja) 2015-08-26

Family

ID=50318706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210238A Active JP5768028B2 (ja) 2012-09-24 2012-09-24 半導体装置

Country Status (3)

Country Link
US (1) US20140084336A1 (ja)
JP (1) JP5768028B2 (ja)
CN (1) CN103681668A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431205B1 (en) * 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
JP6878848B2 (ja) * 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
JP2018046249A (ja) * 2016-09-16 2018-03-22 トヨタ自動車株式会社 半導体装置
CN110140220B (zh) * 2017-07-18 2022-04-29 富士电机株式会社 半导体装置
JP6519641B2 (ja) * 2017-12-13 2019-05-29 三菱電機株式会社 半導体装置
JP7149899B2 (ja) * 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
JP7472613B2 (ja) 2020-04-09 2024-04-23 富士電機株式会社 半導体装置
JP7456902B2 (ja) * 2020-09-17 2024-03-27 株式会社東芝 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
KR100809332B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
KR20090036831A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 멀티 핑거 트랜지스터 및 그 제조 방법
JP2010040973A (ja) * 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
JP5482886B2 (ja) * 2010-02-16 2014-05-07 トヨタ自動車株式会社 半導体装置
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2014067763A (ja) 2014-04-17
US20140084336A1 (en) 2014-03-27
CN103681668A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5768028B2 (ja) 半導体装置
JP6158058B2 (ja) 半導体装置
JP6780777B2 (ja) 半導体装置
JP4265684B1 (ja) 半導体装置
JP2019169597A (ja) 半導体装置
US10297593B2 (en) Semiconductor device
JP5480084B2 (ja) 半導体装置
US10083957B2 (en) Semiconductor device
JP6222702B2 (ja) 半導体装置
JP2013201360A (ja) 半導体装置
JP2013149798A (ja) 炭化珪素半導体装置
JP2019145708A (ja) 半導体装置
JP2016174029A (ja) 半導体装置
JP2014067753A (ja) 電力用半導体素子
JP2018125486A (ja) 半導体装置
JP2019165180A (ja) 半導体装置
JP2018049866A (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
US10411099B2 (en) Semiconductor device for reduced on-state resistance
JP7115000B2 (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP6102354B2 (ja) 逆導通igbt
JP2019125595A (ja) 半導体装置
JP2016096307A (ja) 半導体装置
JP2019021891A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R151 Written notification of patent or utility model registration

Ref document number: 5768028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151