CN105448720A - 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件 - Google Patents

沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件 Download PDF

Info

Publication number
CN105448720A
CN105448720A CN201410370501.9A CN201410370501A CN105448720A CN 105448720 A CN105448720 A CN 105448720A CN 201410370501 A CN201410370501 A CN 201410370501A CN 105448720 A CN105448720 A CN 105448720A
Authority
CN
China
Prior art keywords
semiconductor substrate
manufacture method
trench
ion
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410370501.9A
Other languages
English (en)
Inventor
黄晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410370501.9A priority Critical patent/CN105448720A/zh
Publication of CN105448720A publication Critical patent/CN105448720A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件。其中，该制作方法包括以下步骤：在半导体基体中形成沟槽；对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反；在沟槽中形成栅极结构。在该制作方法中，由于注入离子的导电类型与半导体基体的导电类型相反，因此该注入离子能够降低沟槽底部位置的电场强度，并能够将高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。

Description

沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件
技术领域
本申请涉及半导体集成电路的技术领域，具体而言，涉及一种沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件。
背景技术
沟槽型MOSFET(金属氧化物半导体场效应晶体管)是一种具有垂直导电沟道的器件，在沟槽型MOSFET处于导通的状态下电流会垂直地从漏极端流向源极端。沟槽型MOSFET具有导通电阻较低、栅漏电流小、开关速率高等优点，同时由于沟槽型MOSFET的导电沟道是垂直的，故可进一步提高其导电沟道的密度，减小芯片尺寸。因此，沟槽型MOSFET作为一种功率半导体器件，广泛应用于电子设备、工艺控制及半导体照明等领域。
图1至图3示出了现有沟槽型MOSFET的制作方法的示意图。该制作方法包括以下步骤：首先，在半导体基体10′的表面上形成掩膜层20′，并刻蚀掩膜层20′和半导体基体10′以在半导体基体10′中形成沟槽30′，进而形成如图1所示的基体结构；然后，在沟槽30′的内壁上形成栅氧化物层40′，进而形成如图2所示的基体结构；最后，在沟槽30′之中、栅氧化物层40′之上沉积多晶硅以形成栅极50′，并去除掩膜层20′，进而形成如图3所示的基体结构。其中，在形成掩膜层20′之前，还可以在半导体基体10′中靠近沟槽30′顶部的位置形成源极11′，在半导体基体10′中远离沟槽30′的一侧形成漏极13′。
上述制作方法所得沟槽型MOSFET中，由于沟槽的底部位置的电场强度较高，使得栅极与半导体基体之间容易产生漏电流，从而降低了沟槽型MOSFET的可靠性。同时，由于栅极和漏极之间的电容较高(级米勒电容较高)，导致电场的频率特性降低，进而降低了沟槽型MOSFET器件的运行速度。针对上述问题，目前还没有有效的解决方法。
发明内容
本申请旨在提供一种沟槽型MOSFET的制作方法、沟槽型MOSFET及半导体器件，以提高沟槽型MOSFET的可靠性。
为了实现上述目的，本申请提供了一种沟槽型MOSFET的制作方法，该制作方法包括以下步骤：在半导体基体中形成沟槽；对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反；在沟槽中形成栅极结构。
进一步地，半导体基体为N型单晶硅，注入离子为硼离子。
进一步地，离子注入的步骤中，注入离子的剂量为5E+11～5E+12atoms/cm2，注入离子的能量为40～80KeV。
进一步地，离子注入的步骤中，注入离子的剂量为5E+12atoms/cm2，注入离子的能量为60KeV。
进一步地，在离子注入的步骤中，形成高度为沟槽高度的1/20～1/10的离子注入区。
进一步地，形成栅极结构的步骤包括：在沟槽的内壁上形成栅氧化物层；在沟槽中、栅氧化物层上沉积多晶硅以形成栅极。
进一步地，形成沟槽的步骤包括：在半导体基体的表面上形成掩膜层，然后刻蚀掩膜层和半导体基体以形成沟槽；在形成栅极结构之后，去除掩膜层；
进一步地，在形成掩膜层之前，在半导体基体中靠近沟槽顶部的位置形成源极，在半导体基体中远离沟槽的一侧形成漏极。
本申请还提供了一种沟槽型MOSFET，该沟槽型MOSFET由本申请提供的上述制作方法制作而成。
本申请还提供了一种半导体器件，包括至少一个沟槽型MOSFET，该沟槽型MOSFET由本申请提供的上述制作方法制作而成。
应用本申请的技术方案，本申请通过先对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反，然后在沟槽中形成栅极结构，从而形成了沟槽型MOSFET。由于注入离子的导电类型与半导体基体的导电类型相反，因此该注入离子能够降低沟槽底部位置的电场强度，并能够将高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。同时，栅极和漏极之间的米勒电容得以降低，从而提高了沟槽型MOSFET的运行速度。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了在现有沟槽型MOSFET的制作方法中，在半导体基体的表面上形成掩膜层，并刻蚀掩膜层和半导体基体以在半导体基体中形成沟槽后的剖面结构示意图；
图2示出了在图1所示的沟槽的内壁上形成栅氧化物层后的剖面结构示意图；
图3示出了在图2所示的沟槽之中、栅氧化物层之上沉积多晶硅以形成栅极，并去除图2所示的掩膜层后的剖面结构示意图；
图4示出了本申请实施方式所提供的沟槽型MOSFET的制作方法的流程示意图；
图5示出了在本申请实施方式所提供的沟槽型MOSFET的制作方法中在半导体基体中形成沟槽后的剖面结构示意图；
图6示出了对图5所示的沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区后的剖面结构示意图；
图7示出了在图6所示沟槽中形成栅极结构后的剖面结构示意图；
图8示出了对实施例1至6和对比例1得到的沟槽型MOSFET进行电场强度测试的结果图；以及
图9示出了对实施例1至6和对比例1得到的沟槽型MOSFET中栅极和漏极之间的电容进行了模拟的结果图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的，现有制作方法所得沟槽型MOSFET中，由于沟槽的底部位置的电场强度较高，使得栅极与半导体基体之间容易产生漏电流，从而降低了沟槽型MOSFET的可靠性。本申请的发明人针对上述问题进行研究，提出了一种沟槽型MOSFET的制作方法。如图4所示，该制作方法包括以下步骤：在半导体基体中形成沟槽；对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反；在沟槽中形成栅极结构。
上述制作方法通过先对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反，然后在沟槽中形成栅极结构，从而形成了沟槽型MOSFET。由于注入离子的导电类型与半导体基体的导电类型相反，因此该注入离子能够降低沟槽底部位置的电场强度，并能够将高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。同时，栅极和漏极之间的米勒电容得以降低，从而提高了沟槽型MOSFET的运行速度。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图5至图7示出了本申请提供的沟槽型MOSFET的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图5至图7，进一步说明本申请所提供的沟槽型MOSFET的制作方法。
首先，在半导体基体10中形成沟槽30，进而形成如图5所示的基体结构。在一种优选的实施方式中，形成沟槽30的步骤包括：在半导体基体10的表面上形成掩膜层20，然后刻蚀掩膜层20和半导体基体10以形成沟槽30。
上述掩膜层20的材料可以为本领域中常见的掩膜材料，例如SiO2等，形成掩膜层20的工艺可以为化学气相沉积或溅射。刻蚀掩膜层20和半导体基体10的工艺可以为干法刻蚀，更优选为等离子体刻蚀。上述工艺的具体参数可以参照现有技术进行设置。需要注意的是，在形成栅极结构50之后，需要去除掩膜层20。上述半导体基体10可以为单晶硅或绝缘体上硅等，且半导体基体10的导电类型可以为P型或N型。
在该步骤之前，还可以在半导体基体10中形成源极11和漏极13。优选地，在形成掩膜层20之前，在半导体基体10中靠近沟槽30顶部的位置形成源极11，并在半导体基体10中远离沟槽30的一侧形成漏极13。上述源极11和漏极13可以通过离子注入或外延生长过程中进行原位掺杂等方式形成，其具体工艺过程可以参照现有技术。
完成在半导体基体10中形成沟槽30的步骤之后，对沟槽30进行离子注入以在沟槽30底部的半导体基体10中形成离子注入区40，且注入离子的导电类型与半导体基体10的导电类型相反，进而形成如图6所示的基体结构。在该步骤中，注入离子能够降低沟槽30底部位置的电场强度，并能够将高电场强度区从沟槽30底部位置转移到离子注入区40中远离沟槽30底部的位置，从而减少了栅极53与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽30型MOSFET的可靠性。
上述注入离子的类型与半导体基体10的种类及导电类型相关。当半导体基体10为N型单晶硅，注入离子优选为硼离子。当半导体基体10为P型单晶硅，注入离子优选为磷离子或砷离子。当然，注入离子的类型并不仅限于上述优选方式。
本领域的技术人员可以根据本申请的教导，设定上述注入离子的剂量和能量。优选地，离子注入的步骤中，注入离子的剂量为5E+11～5E+12atoms/cm2，注入离子的能量为40～80KeV。发明人通过实验研究发现，按照此优选方式进行离子注入，能够进一步提高沟槽30型MOSFET的可靠性。同时，所形成离子注入区40的高度可以实际工艺需求进行设定。优选地，在该步骤中形成高度为沟槽30高度的1/20～1/10的离子注入区40。
完成对沟槽30进行离子注入以在沟槽30底部的半导体基体10中形成离子注入区40，且注入离子的导电类型与半导体基体10的导电类型相反的步骤之后，在沟槽30中形成栅极结构50，进而形成如图7所示的基体结构。具体地，形成栅极结构50的步骤包括：在沟槽30的内壁上形成栅氧化物层51；在沟槽30中、栅氧化物层51上沉积多晶硅以形成栅极53。需要注意的是，在形成栅极53之后，还要去除掩膜层20。
上述栅氧化物层51可以为SiO2等，形成栅氧化物层51的工艺可以为热氧化、化学气相沉积等。沉积多晶硅的工艺可以为化学气相沉积或溅射等。上述工艺为本领域现有技术吗，在此不再赘述。需要注意的是，在形成栅极53的步骤中，也可以在在沟槽30中、栅氧化物层51上沉积金属材料(例如Cu等)以形成栅极53。
同时，本申请还提供了一种沟槽型MOSFET，该沟槽型MOSFET由本申请提供的上述制作方法制作而成。该沟槽型MOSFET中沟槽底部位置的电场强度得以降低，使得高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。而且，栅极和漏极之间的米勒电容得以降低，从而提高了沟槽型MOSFET的运行速度。
本申请还提供了一种半导体器件，包括至少一个沟槽型MOSFET，该沟槽型MOSFET由本申请提供的上述制作方法制作而成。该半导体器件中，由于沟槽型MOSFET中沟槽底部位置的电场强度得以降低，使得高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性，并进一步提高了半导体器件的性能。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
下面将结合实施例进一步说明本申请提供的。
实施例1
本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成SiO2层，并在沟槽中、SiO2层上沉积多晶硅以形成栅极的步骤。
其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼离子，注入离子的剂量为5E+11atoms/cm2，注入离子的能量为60KeV。
实施例2
本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成SiO2层，并在沟槽中、SiO2层上沉积多晶硅以形成栅极的步骤。
其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼离子，注入离子的剂量为1E+12atoms/cm2，注入离子的能量为40KeV。
实施例3
本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成SiO2层，并在沟槽中、SiO2层上沉积多晶硅以形成栅极的步骤。
其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼离子，注入离子的剂量为2E+12atoms/cm2，注入离子的能量为80KeV。
实施例4
本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成SiO2层，并在沟槽中、SiO2层上沉积多晶硅以形成栅极的步骤。
其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼离子，注入离子的剂量为3E+12atoms/cm2，注入离子的能量为60KeV。
实施例5
本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成SiO2层，并在沟槽中、SiO2层上沉积多晶硅以形成栅极的步骤。
其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼离子，注入离子的剂量为4E+12atoms/cm2，注入离子的能量为60KeV。
实施例6
本实施例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，以及在沟槽的内壁上形成SiO2层，并在沟槽中、SiO2层上沉积多晶硅以形成栅极的步骤。
其中，半导体基体为N型单晶硅，在对沟槽进行离子注入的步骤中，注入离子为硼离子，注入离子的剂量为5E+12atoms/cm2，注入离子的能量为40～80KeV。
对比例1
本对比例提供了一种沟槽型MOSFET的制作方法，包括在半导体基体中形成沟槽，以及在沟槽的内壁上形成SiO2层，并在沟槽中、SiO2层上沉积多晶硅以形成栅极的步骤。其中，半导体基体为N型单晶硅。
测试：对实施例1至6和对比例1得到的沟槽型MOSFET进行电场强度测试，测试结果如图8所示。同时，还对实施例1至6和对比例1得到的沟槽型MOSFET中栅极和漏极之间的电容进行了模拟，模拟的结果见图9。
如图8所示，实施例1至6得到的沟槽型MOSFET中沟槽底部位置的电场强度明显小于比例1得到的沟槽型MOSFET中沟槽底部位置的电场强度，且实施例1至6得到的沟槽型MOSFET中高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置。从图9可以看出，对比例1得到的沟槽型MOSFET中栅极和漏极之间的电容为53.7pF，而实施例1至6得到的沟槽型MOSFET中栅极和漏极之间的电容为42.6～53.1pF，特别地，实施例6得到的沟槽型MOSFET中栅极和漏极之间的电容为42.6pF，相比对比例1得到的沟槽型MOSFET中栅极和漏极之间的电容减少了20.67％。由此可见，栅极和漏极之间的米勒电容得以有效降低，从而有利于提高沟槽型MOSFET的运行速度。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
(1)本申请通过先对沟槽进行离子注入以在沟槽底部的半导体基体中形成离子注入区，且注入离子的导电类型与半导体基体的导电类型相反，然后在沟槽中形成栅极结构，从而形成了沟槽型MOSFET。
(2)由于注入离子的导电类型与半导体基体的导电类型相反，因此该注入离子能够降低沟槽底部位置的电场强度，并能够将高电场强度区从沟槽底部位置转移到离子注入区中远离沟槽底部的位置，从而减少了栅极与半导体之间由于高电场强度导致的漏电流，进而提高了沟槽型MOSFET的可靠性。
(3)栅极和漏极之间的米勒电容得以降低，从而提高了沟槽型MOSFET的运行速度。
(4)该制作方法简单且容易操作，有利于降低了沟槽型MOSFET的制作成本。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种沟槽型MOSFET的制作方法，其特征在于，所述制作方法包括以下步骤：
在半导体基体中形成沟槽；
对所述沟槽进行离子注入以在所述沟槽底部的所述半导体基体中形成离子注入区，且注入离子的导电类型与所述半导体基体的导电类型相反；
在所述沟槽中形成栅极结构。
2.根据权利要求1所述的制作方法，其特征在于，所述半导体基体为N型单晶硅，所述注入离子为硼离子。
3.根据权利要求1或2所述的制作方法，其特征在于，所述离子注入的步骤中，所述注入离子的剂量为5E+11～5E+12atoms/cm2，所述注入离子的能量为40～80KeV。
4.根据权利要求3所述的制作方法，其特征在于，所述离子注入的步骤中，所述注入离子的剂量为5E+12atoms/cm2，所述注入离子的能量为60KeV。
5.根据权利要求3所述的制作方法，其特征在于，在所述离子注入的步骤中，形成高度为所述沟槽高度的1/20～1/10的所述离子注入区。
6.根据权利要求1所述的制作方法，其特征在于，形成所述栅极结构的步骤包括：
在所述沟槽的内壁上形成栅氧化物层；
在所述沟槽中、所述栅氧化物层上沉积多晶硅以形成栅极。
7.根据权利要求1所述的制作方法，其特征在于，
形成所述沟槽的步骤包括：在所述半导体基体的表面上形成掩膜层，然后刻蚀所述掩膜层和所述半导体基体以形成所述沟槽；
在形成所述栅极结构之后，去除所述掩膜层。
8.根据权利要求7所述的制作方法，其特征在于，在形成所述掩膜层之前，在所述半导体基体中靠近所述沟槽顶部的位置形成源极，在所述半导体基体中远离所述沟槽的一侧形成漏极。
9.一种沟槽型MOSFET，其特征在于，所述沟槽型MOSFET由权利要求1至8中任一项所述的制作方法制作而成。
10.一种半导体器件，包括至少一个所述沟槽型MOSFET，其特征在于，所述沟槽型MOSFET由权利要求1至8中任一项所述的制作方法制作而成。
CN201410370501.9A 2014-07-30 2014-07-30 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件 Pending CN105448720A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410370501.9A CN105448720A (zh) 2014-07-30 2014-07-30 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410370501.9A CN105448720A (zh) 2014-07-30 2014-07-30 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件

Publications (1)

Publication Number Publication Date
CN105448720A true CN105448720A (zh) 2016-03-30

Family

ID=55558775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410370501.9A Pending CN105448720A (zh) 2014-07-30 2014-07-30 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件

Country Status (1)

Country Link
CN (1) CN105448720A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202940A (ja) * 2005-01-20 2006-08-03 Toyota Motor Corp 半導体装置およびその製造方法
CN101048874A (zh) * 2004-10-29 2007-10-03 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
CN101401212A (zh) * 2006-03-08 2009-04-01 丰田自动车株式会社 绝缘栅极型半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101048874A (zh) * 2004-10-29 2007-10-03 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
JP2006202940A (ja) * 2005-01-20 2006-08-03 Toyota Motor Corp 半導体装置およびその製造方法
CN101401212A (zh) * 2006-03-08 2009-04-01 丰田自动车株式会社 绝缘栅极型半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN103811549A (zh) 横向mosfet
US20190013383A1 (en) Silicon carbide mosfet device and method for manufacturing the same
CN105632931B (zh) 半导体器件的制造方法及半导体器件
CN102543738A (zh) 高压ldmos器件及其制造方法
CN106298939A (zh) 一种具有复合介质层结构的积累型dmos
CN103441131A (zh) 部分耗尽绝缘体上硅器件结构
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN106887451B (zh) 超结器件及其制造方法
CN112349769B (zh) 改善雪崩能力的超结终端结构及制造方法
CN103839802B (zh) 一种沟槽型igbt结构的制作方法
CN106298898B (zh) 垂直导电功率器件及其制作方法
CN102983161B (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN104362091B (zh) 双沟槽场效应管的制造方法
CN104752517A (zh) 一种薄膜晶体管及其制备方法和应用
CN204102905U (zh) 一种rf-ldmos漏端场板结构
CN103441149B (zh) 沟槽功率器件及其制作方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN105576022B (zh) 具有超结结构的半导体器件及其制备方法
CN105448720A (zh) 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件
CN104183632A (zh) Rf-ldmos自对准的漏端场板结构及制作方法
CN204179086U (zh) 一种具有自隔离的半导体结构
CN103531586B (zh) 一种功率半导体器件及其制造方法
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN108831832B (zh) 沟槽台阶栅igbt芯片的制作方法
CN202736927U (zh) 耗尽型功率半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication