CN103839802B - 一种沟槽型igbt结构的制作方法 - Google Patents

一种沟槽型igbt结构的制作方法 Download PDF

Info

Publication number
CN103839802B
CN103839802B CN201310085577.2A CN201310085577A CN103839802B CN 103839802 B CN103839802 B CN 103839802B CN 201310085577 A CN201310085577 A CN 201310085577A CN 103839802 B CN103839802 B CN 103839802B
Authority
CN
China
Prior art keywords
oxide layer
layer
groove
grooves
window area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310085577.2A
Other languages
English (en)
Other versions
CN103839802A (zh
Inventor
赵佳
朱阳军
胡爱斌
卢烁今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lianxing Electronic Co ltd, Institute of Microelectronics of CAS, Jiangsu CAS IGBT Technology Co Ltd filed Critical Shanghai Lianxing Electronic Co ltd
Priority to CN201310085577.2A priority Critical patent/CN103839802B/zh
Publication of CN103839802A publication Critical patent/CN103839802A/zh
Application granted granted Critical
Publication of CN103839802B publication Critical patent/CN103839802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽型IGBT结构的制作方法,属于半导体技术领域。该方法在N‑型衬底的上表面开出一窗口区域,在窗口区域通过硅的选择氧化方法生长氧化层,在窗口区域的两侧分别刻蚀一沟槽;在N‑型衬底的上表面和沟槽的侧壁均淀积栅氧层,在栅氧层上淀积多晶硅层,刻蚀除两沟槽内和两沟槽之间以外的多晶硅层,在两沟槽的外侧分别形成p‑基底区域,在p‑基底区域形成N+注入区;在p‑基底区域和所述多晶硅层上沉淀隔离氧化层,刻蚀部分隔离氧化层,形成发射器的接触孔。本发明通过在硅表面以下生长氧化层,通过增加电容介质的厚度,减小密勒电容,从而增加了器件的快速反应能力。

Description

一种沟槽型IGBT结构的制作方法
技术领域
本发明属于半导体技术领域,特别涉及一种沟槽型IGBT结构的制作方法。
背景技术
IGBT的全称是Insulate Gate Bipolar Transistor,即绝缘栅双极晶体管。它兼具MOSFET和GTR的多项优点,极大的扩展了功率半导体器件的应用领域。作为新型电力半导体器件的主要代表,IGBT被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。IGBT是目前最重要的功率器件之一.IGBT由于具有输入阻抗高,通态压降低,驱动电路简单,安全工作区宽,电流处理能力强等优点,在各种功率开关应用中越来越引起人们的重视。它在电机控制,中频开关电源和逆变器、机器人、空调以及要求快速低损耗的许多领域有着广泛应用。
高压高频IGBT目前还是设计上的一个难点。为了减小器件本身的功率损耗,希望器件的导通电阻越小越好;同时为了提高应用频率,IGBT的寄生电容也尽可能的小。耐压,导通电阻和寄生电容三者的矛盾,要求IGBT各个结构参数做尽可能的最优化设计。沟槽栅型IGBT是IGBT的一个发展方向,它采用沟槽栅代替平面栅,改善了器件的导通特性,降低了导通电阻。为了达到更高的电压,需要增加N-漂移区的厚度及电阻率,而这样势必加大器件的导通电阻。为了减小导通电阻,利用电导调制效应,降低有效沟槽的密度,诞生了dummy沟槽型的结构,如图1所示。
在上图1的结构中,左沟槽的左边和右沟槽的右边为有效沟道,两个沟槽之间即所谓的dummy区域。两个沟槽通过多晶硅条连接在一起。多晶硅接栅极电源,多晶硅以其下的栅氧化层(gate oxide)为介质,与collector端形成密勒电容Cgd。密勒电容Cgd将会贡献给输入电容Ciss,过大的输入电容会导致器件响应速度变慢。在dummy沟槽型结构中,dummy的区域所占比例越多,则导通压降越小,同时意味着连接两个沟槽的多晶硅栅所占面积越大,则密勒电容Cgd则会越大。
参见图2,Cgd为介质层电容,由多晶硅栅和N-drift衬底作为两个极板,以栅氧化层作为介质构成。包括结构图之中Cgd1与Cgd2两部分。这两个电容的大小主要取决于介质层的厚度;源漏之间的电容Cds是一个PN结电容,它的大小是由耗尽层宽度来决定的,也就是说是由器件在源漏之间所加的电压Vds所决定的。因此,IGBT器件中所有的电容有:输入电容(Input capacitance)Ciss=Cgd+Cgs,输出电容(Output capacitance)Coss=Cgd+Cds,反馈电容(Reverse transfer capacitance)Crss=Cgd,其中,Cgs=CO+CN++CP,Cgd=Cgd1+Cgd2。实际中用输入电容Ciss,输出电容Coss和反馈电容Crss来作为衡量IGBT器件频率特性的参数,它们并不是一个定值,而是随着其外部施加给器件本身的电压变化的.设计一个高压功率IGBT时,为了提高器件的频率特性,需要降低IGBT的电容.但是降低电容参数的时候,导通电阻Rdson会随之增大.电容和导通电阻是两个矛盾的参数,需要在设计上互相协调,得到一个优化的结果。
另外,也可以把IGBT的电容Cgd近似的看作平板电容,根据基本的平板电容的如式(1)所示:
式中E代表平板电容中的介质的介电常数,a代表平板的面积,d代表平板的间距.从IGBT的结构参数上来看,d的大小代表栅氧层厚度,且当器件沟道总宽度W一定时,a的大小由沟道长度L决定,要使C越小,则应该增大d的值或者减小a的值.也就是说为了减小电容,应该尽可能的减小沟道的长度并增大栅氧的厚度。可见,要减小密勒电容Cgd,势必要增大氧化层的厚度。因为器件的阈值与栅氧厚度成正比,要保证器件的阈值在一个合理的范围内,沟槽之中的栅氧不能做得太厚,因而Cgd1没有太大的改进空间。而Cgd2则可以通过增加其下的氧化层厚度,从而有效降低输入电容Ciss。
现有一般的IGBT结构的制作方法是在硅片表面淀积氧化层,增加栅氧厚度,可以有效降低Cgd2,但这种方法改善有限,因为如果氧化层太厚,会导致多晶硅及金属等层次垂直高度差过大,容易造成材料断裂等问题。
发明内容
本发明所要解决的技术问题是提供一种沟槽型IGBT结构的制作方法,解决了现有技术中氧化层太厚,会导致多晶硅及金属等层次垂直高度差过大,容易造成材料断裂的技术问题。
为解决上述技术问题,本发明提供了一种沟槽型IGBT结构的制作方法,包括如下步骤:
在N-型衬底的上表面开出一窗口区域,在所述窗口区域通过硅的选择氧化方法生长氧化层,在所述窗口区域的两侧分别刻蚀一沟槽;
在所述N-型衬底的上表面和所述沟槽的侧壁均淀积栅氧层,在所述栅氧层上淀积多晶硅层,刻蚀除两所述沟槽内和两所述沟槽之间以外的多晶硅层,在两所述沟槽的外侧分别形成p-基底区域,在所述p-基底区域形成N+注入区;
在所述p-基底区域和所述多晶硅层上沉淀隔离氧化层,刻蚀部分所述隔离氧化层,形成发射器的接触孔;在所述N-型衬底的正面淀积金属层,形成发射器的电极,在所述金属层上淀积钝化层;
在所述N-型衬底的背面形成N-缓冲层,在所述N-缓冲层上形成P+集电区,在所述N-型衬底的底部,采用淀积方法,生长背面金属。
进一步地,所述氧化层的厚度与所述沟槽的深度相同。
进一步地,所述氧化层的厚度为6um或8um。
进一步地,所述栅氧层的厚度为1000埃。
进一步地,所述金属层的金属为Al。
进一步地,所述钝化层的材料为SiN。
本发明提供的一种沟槽型IGBT结构的制作方法,通过在硅表面以下生长氧化层,通过增加电容介质的厚度,减小密勒电容,从而增加了器件的快速反应能力。
附图说明
图1为现有技术提供的一种沟槽型IGBT结构示意图;
图2为图1所示的沟槽型IGBT结构的电路图;
图3-图18为本发明实施例提供的沟槽型IGBT结构制作过程示意图。
具体实施方式
参见图3-图18,本发明实施例提供了一种沟槽型IGBT结构的制作方法,包括如下步骤:
步骤101:衬底制备,选择N-型衬底2;其中,在N-型衬底2的上端的两侧为光刻胶1;
步骤102:使用第一块光刻掩膜版,使用干法腐蚀在N-型衬底2的上表面腐蚀掉部分硅料,开出一窗口区域,之后移除光刻胶;
步骤103:使用第二块光刻掩膜版,在该窗口区域通过硅的选择氧化方法生长氧化层3,使用第二块光刻掩膜版,在该窗口区域的两侧分别刻蚀一沟槽4;在本发明实施例中,氧化层的厚度可以为6um或8um,但也可以不仅限于这个厚度,其中,氧化层3的厚度可以与沟槽4的深度相同;
步骤104:在N-型衬底的上表面和沟槽4的侧壁均淀积一层栅氧层5;其中,该栅氧层的厚度约1000埃;
步骤105:在栅氧层5淀积多晶硅层6,使用第三块光刻掩膜版,只保留两沟槽4内和两沟槽4之间的多晶硅层6,其余地方的多晶硅层6刻蚀掉;
步骤106:不使用光刻掩膜版,向N-型衬底的上表面注入B离子,在两沟槽的外侧分别形成p-基底区域7;
步骤107:使用第四块光刻掩膜版,在光刻掩膜版的开口区域分两次注入AS与P两种元素,形成N+注入区8,作为IGBT器件的发射器,随后移除光刻掩膜版;
步骤108:在p-基底区域和多晶硅层上沉淀隔离氧化层9;
步骤109:使用第五块光刻掩膜版,在第五块光刻掩膜版的开口区域刻蚀掉隔离氧化层9,作为发射器的接触孔,在没有光刻胶的区域,隔离氧化层会被腐蚀掉,N型衬底1暴露出来;
步骤110:在N-型衬底的正面淀积金属层10;其中,金属层的金属为Al,形成发射器的电极;
步骤111:在金属层10上淀积钝化层11;其中,钝化层的材料为SiN;使用第六块光刻掩膜板,在钝化层11上开出窗口,金属层10暴露出来;
步骤112:将N-型衬底进行翻转,在N-型衬底的背面注入P离子,形成N-缓冲层12,也就是形成该IGBT的FS层;
步骤113:在N-缓冲层12上注入B离子,形成P+集电区13;
步骤114:在N-型衬底底部,采用淀积方法,生长背金系统,该背金系统的金属层从上到下依次由Al、Ti、Ni和Ag金属组成,形成背金区域14,背金系统与P+集电区形成欧姆接触,引出IGBT器件的漏极电位。
而密勒电容的构成如下公式(2)所示:
其中,E代表平板电容中的介质的介电常数,
W为栅氧化层的宽度,Wd为窗口区域的宽度,Cgd为密勒电容,tox为栅氧层的厚度,从公式(2)可以看出,tox值越大,则Cgd电容值越小,也就是说为了减小电容,应该尽可能增大栅氧化层的宽度。本发明实施例引入了在硅表面以下生长栅氧化层,远远大于硅表面所能生长的栅氧化层厚度。因此,本发明实施例提供的方法能极大地减小输入电容,增加了器件的快速反应能力,同时改善了传统工艺中金属层因为氧化层的台阶过高造成材料断裂的技术问题。
最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种沟槽型IGBT结构的制作方法,其特征在于,包括如下步骤:
在N-型衬底的上表面开出一窗口区域,在所述窗口区域通过硅的选择氧化方法生长氧化层,在所述窗口区域的两侧分别刻蚀一沟槽;
在所述N-型衬底的上表面和所述沟槽的侧壁均淀积栅氧层,在所述栅氧层上淀积多晶硅层,刻蚀除两所述沟槽内和两所述沟槽之间以外的多晶硅层,在两所述沟槽的外侧分别形成p-基底区域,在所述p-基底区域形成N+注入区;
在所述p-基底区域和所述多晶硅层上沉淀隔离氧化层,刻蚀部分所述隔离氧化层,形成发射器的接触孔;在所述N-型衬底的正面淀积金属层,形成发射器的电极,在所述金属层上淀积钝化层;
在所述N-型衬底的背面形成N-缓冲层,在所述N-缓冲层上形成P+集电区;在所述N-型衬底的底部,采用淀积方法,生长背面金属;其中,所述氧化层的厚度与所述沟槽的深度相同。
2.根据权利要求1所述的方法,其特征在于,所述氧化层的厚度为6um或8um。
3.根据权利要求1所述的方法,其特征在于,所述栅氧层的厚度为1000埃。
4.根据权利要求1所述的方法,其特征在于,所述金属层的金属为Al。
5.根据权利要求1所述的方法,其特征在于,所述钝化层的材料为SiN。
CN201310085577.2A 2012-11-23 2013-03-18 一种沟槽型igbt结构的制作方法 Active CN103839802B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310085577.2A CN103839802B (zh) 2012-11-23 2013-03-18 一种沟槽型igbt结构的制作方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201210484555 2012-11-23
CN2012104845559 2012-11-23
CN201210484555.9 2012-11-23
CN201310085577.2A CN103839802B (zh) 2012-11-23 2013-03-18 一种沟槽型igbt结构的制作方法

Publications (2)

Publication Number Publication Date
CN103839802A CN103839802A (zh) 2014-06-04
CN103839802B true CN103839802B (zh) 2018-09-11

Family

ID=50803189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310085577.2A Active CN103839802B (zh) 2012-11-23 2013-03-18 一种沟槽型igbt结构的制作方法

Country Status (1)

Country Link
CN (1) CN103839802B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170817B (zh) * 2017-06-16 2019-08-02 电子科技大学 一种横向igbt
CN109166918A (zh) * 2018-08-30 2019-01-08 中国科学院微电子研究所 一种绝缘栅双极晶体管及其制作方法
CN112117327B (zh) * 2020-08-17 2022-06-28 江苏东海半导体科技有限公司 一种igbt器件及其制造工艺
CN112802749A (zh) * 2021-01-06 2021-05-14 江苏东海半导体科技有限公司 一种沟槽igbt结构多晶硅形貌优化工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19705276A1 (de) * 1996-12-06 1998-08-20 Semikron Elektronik Gmbh IGBT mit Trench-Gate-Struktur
EP1866969A2 (en) * 2005-03-31 2007-12-19 Nxp B.V. Complementary asymmetric high voltage devices and method of fabrication
US7880200B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
CN102468334B (zh) * 2010-11-19 2014-01-22 无锡华润上华半导体有限公司 Vdmos器件及其制造方法
CN102496568B (zh) * 2011-12-27 2014-01-01 上海先进半导体制造股份有限公司 沟槽功率器件结构的制造方法

Also Published As

Publication number Publication date
CN103839802A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
WO2014071673A1 (zh) 一种大电流密度的横向超薄绝缘栅双极型晶体管
CN109065542A (zh) 一种屏蔽栅功率mosfet器件及其制造方法
CN103839802B (zh) 一种沟槽型igbt结构的制作方法
CN105070759A (zh) Nldmos器件及其制造方法
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN109119463A (zh) 一种横向沟槽型mosfet器件及其制备方法
CN110212020A (zh) 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法
CN103474463B (zh) 具有厚底部绝缘物中的感应净电荷区的mosfet
CN115148820A (zh) 一种SiC沟槽MOSFET器件及其制造方法
CN103515443B (zh) 一种超结功率器件及其制造方法
CN108538912A (zh) 沟槽台阶栅igbt芯片
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN208489191U (zh) 一种屏蔽栅功率mosfet器件
CN105006484A (zh) 一种超结半导体器件及其制造方法
CN204905261U (zh) 一种soi横向功率器件耐压结构
CN206116403U (zh) 一种优化开关特性的超结半导体器件
CN110473914A (zh) 一种SiC-MOS器件的制备方法
CN107785427A (zh) 垂直双扩散金属氧化物半导体器件及其制备方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN206672934U (zh) 集成肖特基二极管的SiCJFET器件
CN109755300A (zh) 一种沟槽igbt芯片
CN205564757U (zh) 一种超低功耗半导体功率器件
CN106098780B (zh) 集成温度传感器的碳化硅vdmos器件及其制作方法
CN108376710A (zh) 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法
CN106876470A (zh) 一种沟槽栅金属氧化物场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant