CN108376710A - 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 - Google Patents
具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN108376710A CN108376710A CN201810229412.0A CN201810229412A CN108376710A CN 108376710 A CN108376710 A CN 108376710A CN 201810229412 A CN201810229412 A CN 201810229412A CN 108376710 A CN108376710 A CN 108376710A
- Authority
- CN
- China
- Prior art keywords
- wide bandgap
- bandgap semiconductor
- conduction type
- vdmosfet
- chinampa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000001465 metallisation Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 claims description 2
- 230000001413 cellular effect Effects 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 25
- 230000005684 electric field Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 208000021760 high fever Diseases 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法，包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置。与传统VDMOSFET器件相比，在相同击穿电压情况下，本发明的半导体VDMOSFET器件的外延层电阻率较低，从而使导通电阻得到很大地降低。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法。
背景技术
以碳化硅与氮化镓为主要代表的宽禁带(第三代)半导体材料凭借其宽禁带、高热导率、高击穿电场、高抗辐射能力及高电子饱和速度等优良特性，使其在许多应用领域拥有前两代半导体材料无法比拟的优点，如基于碳化硅与氮化镓的功率器件能够应用于航空航天、军事装备及核工业等极端恶劣的环境下。
在功率器件领域，VDMOSFET器件因其工作频率高、热稳定性好及驱动电路简单等优点而被广泛应用于功率系统。VDMOSFET器件在电力电子电路中主要用作开关，比导通电阻与击穿电压是其两个最重要的性能参数。对于这两个性能参数，普遍的设计要求是VDMOSFET器件不仅要具有高的击穿电压，而且也要具有低的导通电阻以降低功耗。与硅基MOSFET或IGBT相比，宽禁带半导体功率VDMOSFET器件具有更高的击穿电压，更低的比导通电阻。但是，如图1所示，传统结构VDMOSFET器件的击穿电压和比导通电阻制约关系会阻碍VDMOSFET器件性能的进一步提高。为了改善击穿电压和比导通电阻的制约关系，陈星弼教授提出在传统VDMOSFET器件的漂移区引入超结结构(Super Junction)，如图2所示，以优化比导通电阻和击穿电压的折衷关系。然而，由于超结结构制作工艺难度高，宽禁带半导体材料及其器件制备工艺还不成熟，制造成本昂贵，使得超结结构应用于宽禁带半导体VDMOSFET器件受到限制。
为了改善击穿电压与比导通电阻的制约关系及克服超结制造工艺难度高的缺点，研究者A.Peyre-Lavigne在文献“A New Generation of Power Unipolar Devices:theConcept of the FLoating Islands MOS Transistor(FLIMOST)”中提出一种新耐压结构--浮岛结构(FLoating Islands)。通过在硅基漂移区中引入多个相反掺杂类型的浮岛结构，使功率VDMOSFET在击穿电压不变的情况下提高电阻率，减小功率损耗。其根本原因是浮岛在漂移区内引入新电场峰，使漂移区内的最大电场峰值减小，因此在相同击穿电压情况下，可以通过提升漂移区的掺杂浓度来降低器件的比导通电阻。理论上，具有浮岛结构的VDMOSFET器件的击穿电压会随着浮岛数的增加而增加。
发明内容
有鉴于此，本发明的目的在于提供一种具有浮岛结构的宽禁带半导体VDMOSFET器件及其制造方法，在不减小漂移区掺杂浓度的情况下提高器件的耐压性能，有效地改善了传统VDMOSFET器件击穿电压与比导通电阻的制约关系。
为达到上述目的，本发明提供如下技术方案：
具有浮岛结构的宽禁带半导体VDMOSFET器件，包含绝缘介质层1、多晶硅栅电极2、金属化源电极3、第二导电类型宽禁带半导体体区4、第一导电类型宽禁带半导体源接触区5、重掺杂第二导电类型宽禁带半导体源接触区6、第一导电类型宽禁带半导体漂移区7、重掺杂第一导电类型宽禁带半导体衬底9与金属化漏电极10；
所述金属化源电极3、第一导电类型宽禁带半导体漂移区7、重掺杂第一导电类型宽禁带半导体衬底9和所述金属化漏电极10自上而下依次层叠设置；
所述第二导电类型宽禁带半导体体区4设置在第一导电类型宽禁带半导体漂移区7的顶部两侧，第二导电类型宽禁带半导体体区4内均设置有与金属化源电极3相接触的第一导电类型宽禁带半导体源接触区5和重掺杂第二导电类型宽禁带半导体源接触区6，且第一导电类型宽禁带半导体源接触区5在所述重掺杂第二导电类型宽禁带半导体源接触区6的内侧，所述重掺杂第二导电类型宽禁带半导体源接触区6的外表面与半导体VDMOSFET器件的外表面齐平；
在所述第二导电类型宽禁带半导体体区4与第一导电类型宽禁带半导体漂移区7的上表面设置有栅介质层，所述多晶硅栅电极2位于所述栅介质层的上表面，多晶硅栅电极2与金属化源电极3间通过绝缘介质层1隔离；
所述第一导电类型宽禁带半导体漂移区7两侧设置有多个浮岛结构8，所述浮岛结构8向所述第一导电类型宽禁带半导体漂移区7的内侧凹陷，且浮岛结构8之间相互无接触，多个的所述浮岛结构8相对于所述第一导电类型宽禁带半导体漂移区7的中心轴线镜像对称，所述浮岛结构8的外表面与半导体VDMOSFET器件的外表面齐平。
进一步，所述浮岛结构8为第二导电类型宽禁带半导体浮岛。
进一步，最上层的所述浮岛结构8与所述第二导电类型宽禁带半导体体区4之间无接触，最下层的所述浮岛结构8与重掺杂第一导电类型宽禁带半导体衬底9之间无接触。
进一步，所述金属化源电极3与金属化漏电极10采用金、银、铝或铝合金制成，经溅射淀积或CVD金属淀积形成，第一、第二导电类型宽禁带半导体的材料为碳化硅、氮化镓、砷化镓、氧化锌或氮化铝。
进一步，对于P型沟道VDMOSFET器件，所述第一导电类型宽禁带半导体的掺杂类型为P型时，第二导电类型宽禁带半导体的掺杂类型为N型；
对于N型沟道VDMOSFET器件，所述第一导电类型宽禁带半导体的掺杂类型为N型时，第二导电类型宽禁带半导体的掺杂类型为P型。
进一步，所述多晶硅栅电极2经淀积形成，其厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
进一步，所述栅介质层与绝缘介质层1采用二氧化硅、氮化硅或高K介质制成，所述栅介质层与绝缘介质层1分别经热氧化工艺与淀积形成。
进一步，所述浮岛结构8的数量大于等于3个，均匀分布于所述第二导电类型宽禁带半导体体区4的正下方，每个浮岛结构8的结构尺寸相同，且浮岛结构8的长度等于元胞横向长度的一半，厚度根据浮岛的个数确定，所述浮岛结构的掺杂浓度大于等于第一导电类型宽禁带半导体漂移区7的掺杂浓度。
具有浮岛结构的宽禁带半导体VDMOSFET器件的制造方法，该方法包含如下步骤：
S1：制备重掺杂的第一导电类型衬底；
S2：经多次外延与多次注入工艺，在所述第一导电类型衬底上形成具有多个第二导电类型注入区的第一导电类型外延区；
S3：经热扩散处理，使第二导电类型注入区在第一导电类型外延区内形成多个第二导电类型浮岛；
S4：经热氧化工艺，在第一导电类型外延区上表面形成栅介质层；
S5：经离子注入工艺，在第一导电类型漂移区顶部两侧形成第二导电类型体区、重掺杂第二导电类型源接触区与第一导电类型源接触区；
S6：经淀积工艺，在栅介质层上表面形成多晶硅栅电极；
S7：淀积绝缘介质层，制备电极。
本发明的有益效果在于：本发明通过在器件漂移区内引入多个相反掺杂类型的浮岛结构，在不减小漂移区掺杂浓度的情况下提高器件的耐压性能，有效地改善了传统VDMOSFET器件击穿电压与比导通电阻的制约关系。第二导电类型浮岛结构在漂移区中引入新电场峰，使得最大的电场峰值减小，因此可在保持比导通电阻的情况下提升器件的击穿电压。与传统VDMOSFET器件相比，在相同击穿电压情况下，本发明提供的具有浮岛结构的宽禁带半导体VDMOSFET器件的外延层电阻率较高，从而使比导通电阻得到很大地降低。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：
图1为传统的功率VDMOSFET器件结构示意图；
图2为具有超结结构的功率VDMOSFET器件结构示意图；
图3位本发明的半导体VDMOSFET器件结构示意图；
图4为本发明的VDMOSFET器件与传统结构的击穿曲线图；
图5为本发明的VDMOSFET器件制造方法示意图。
具体实施方式
为了使本发明的目的与优点更加清晰突出，下面结合具体附图和实施例对本发明作进一步说明。此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
如图3所示，本发明为一种具有浮岛结构的宽禁带半导体VDMOSFET器件，自上而下依次包括绝缘介质层1、多晶硅栅电极2、金属化源电极3、第二导电类型宽禁带半导体体区4、第一导电类型宽禁带半导体源接触区5、重掺杂第二导电类型宽禁带半导体源接触区6、第一导电类型宽禁带半导体漂移区7、重掺杂第一导电类型宽禁带半导体衬底9与金属化漏电极10；金属化漏电极10设置在重掺杂第一导电类型宽禁带半导体掺杂衬底9底面，第一导电类型宽禁带半导体漂移区7淀积外延在重掺杂第一导电类型宽禁带半导体衬底9顶面；第二导电类型宽禁带半导体体区4设置在第一导电类型宽禁带半导体漂移区7的顶部两侧，第二导电类型宽禁带半导体体区4内分别设置有与金属化源电极3相接触的第一导电类型宽禁带半导体源接触区5与重掺杂第二导电类型宽禁带半导体源接触区6，且第一导电类型宽禁带半导体源接触区5、重掺杂第二导电类型宽禁带半导体源接触区6与金属化源电极3的接触为欧姆接触；栅介质层位于第二导电类型宽禁带半导体体区4与第一导电类型宽禁带半导体漂移区7的上表面，多晶硅栅电极2位于栅介质层的上表面，多晶硅栅电极2与金属化源电极3间通过绝缘介质层1隔离；所述第一导电类型宽禁带半导体漂移区7内设置有浮岛结构，所述浮岛结构包括至少三层第二导电类型宽禁带半导体浮岛8。
最上层的浮岛结构8与第二导电类型宽禁带半导体体区4之间无接触，最下层的浮岛结构8与重掺杂第一导电类型宽禁带半导体衬底9之间无接触。
金属化源电极3与金属化漏电极10采用金、银、铝或铝合金制成，经溅射淀积或CVD金属淀积形成，第一、第二导电类型宽禁带半导体的材料为碳化硅、氮化镓、砷化镓、氧化锌或氮化铝。
对于P型沟道VDMOSFET器件，第一导电类型宽禁带半导体的掺杂类型为P型时，第二导电类型宽禁带半导体的掺杂类型为N型。
对于N型沟道VDMOSFET器件，第一导电类型宽禁带半导体的掺杂类型为N型时，第二导电类型宽禁带半导体的掺杂类型为P型。
本发明实施例的半导体VDMOSFET器件的具体参数如下：
1)第一导电类型宽禁带半导体衬底9厚度为100μm，掺杂浓度为5×1019 cm-3。
2)第一导电类型宽禁带半导体漂移区7厚度为13μm，掺杂浓度为8×1015cm-3。
3)三个第二导电类型宽禁带半导体浮岛8均匀分布在漂移区内，间距均为3.3μm，每个浮岛结构的厚度为1μm，掺杂浓度为2×1016cm-3。
4)第二导电类型宽禁带半导体体区4厚度为1μm，掺杂浓度为5×1016cm-3。
5)第一导电类型宽禁带半导体源接触区5厚度为0.3μm，掺杂浓度为1×1020 cm-3。
6)重掺杂第二导电类型宽禁带半导体源接触区6厚度为0.4μm，掺杂浓度为3×1019cm-3。
7)栅介质层经热氧化工艺形成，厚度为
8)多晶硅栅电极2经淀积形成，厚度为0.35μm，掺杂浓度为1×1020 cm-3。
根据上述器件结构，由于在漂移区内引入三个第二导电类型宽禁带半导体浮岛8，电场在浮岛处产生新的电场峰，降低了漂移区内的最大电场峰值，因而提升器件击穿电压。因此，在保持击穿电压不变的情况下，可通过提高漂移区的掺杂浓度来降低比导通电阻，有效地改善传统VDMOSFET器件击穿电压与比导通电阻的制约关系。
利用击穿电压仿真试验对本发明的改进结构与传统结构进行对比分析，如图4所示，在相同比导通电阻情况下，本发明一种具有浮岛结构的宽禁带半导体VDMOSFET器件的击穿电压相比传统结构的击穿电压有明显的提高。
如图5所示，本发明的VDMOSFET器件制备的工艺主要包含如下步骤：
(a)提供重掺杂第一导电类型衬底；
(b)经多次外延与多次注入工艺，在所述第一导电类型衬底上形成具有多个第二导电类型注入区的第一导电类型外延区；
(c)经热扩散处理，使第二导电类型注入区在第一导电类型外延区内形成多个第二导电类型浮岛；
(d)经热氧化工艺，在第一导电类型外延区上表面形成栅介质层；
(e)经离子注入工艺，在所述第一导电类型漂移区顶部两侧形成第二导电类型体区、重掺杂第二导电类型源接触区与第一导电类型源接触区；
(f)经淀积工艺，在栅介质层上表面形成多晶硅栅电极；
(g)淀积绝缘介质层，制备电极。
在器件制造过程中，可以依据具体工艺条件和设备，在器件结构不变的情况下，对制造工艺进行一定的改变。例如：在制备浮岛结构时，可以采用如下工艺步骤：(1)在重掺杂第一导电类型衬底淀积初始外延层；(2)刻蚀初始外延层，回填相反掺杂类型的宽禁带半导体；(3)重复步骤(2)，直至达到设计要求的浮岛数。
本领域技术人员应当知道，本发明提供的具有浮岛结构的宽禁带半导体VDMOSFET器件，可以根据击穿电压等器件参数来设计浮岛的数量(≥3)、浮岛的尺寸和间距以及浮岛的掺杂浓度以得到最优的击穿电压与比导通电阻折衷关系，从而得到满足设计要求的VDMOSFET器件。
最后说明的是，以上优选实施例仅用以说明发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。
Claims (9)
1.具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：包含绝缘介质层(1)、多晶硅栅电极(2)、金属化源电极(3)、第二导电类型宽禁带半导体体区(4)、第一导电类型宽禁带半导体源接触区(5)、重掺杂第二导电类型宽禁带半导体源接触区(6)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)与金属化漏电极(10)；
所述金属化源电极(3)、第一导电类型宽禁带半导体漂移区(7)、重掺杂第一导电类型宽禁带半导体衬底(9)和所述金属化漏电极(10)自上而下依次层叠设置；
所述第二导电类型宽禁带半导体体区(4)设置在第一导电类型宽禁带半导体漂移区(7)的顶部两侧，第二导电类型宽禁带半导体体区(4)内均设置有与金属化源电极(3)相接触的第一导电类型宽禁带半导体源接触区(5)和重掺杂第二导电类型宽禁带半导体源接触区(6)，且第一导电类型宽禁带半导体源接触区(5)在所述重掺杂第二导电类型宽禁带半导体源接触区(6)的内侧，所述重掺杂第二导电类型宽禁带半导体源接触区(6)的外表面与半导体VDMOSFET器件的外表面齐平；
在所述第二导电类型宽禁带半导体体区(4)与第一导电类型宽禁带半导体漂移区(7)的上表面设置有栅介质层，所述多晶硅栅电极(2)位于所述栅介质层的上表面，多晶硅栅电极(2)与金属化源电极(3)间通过绝缘介质层(1)隔离；
所述第一导电类型宽禁带半导体漂移区(7)两侧设置有多个浮岛结构(8)，所述浮岛结构(8)向所述第一导电类型宽禁带半导体漂移区(7)的内侧凹陷，且浮岛结构(8)之间相互无接触，多个的所述浮岛结构(8)相对于所述第一导电类型宽禁带半导体漂移区(7)的中心轴线镜像对称，所述浮岛结构(8)的外表面与半导体VDMOSFET器件的外表面齐平。
2.根据权利要求1所述的具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：所述浮岛结构(8)为第二导电类型宽禁带半导体浮岛。
3.根据权利要求1所述的具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：最上层的所述浮岛结构(8)与所述第二导电类型宽禁带半导体体区(4)之间无接触，最下层的所述浮岛结构(8)与重掺杂第一导电类型宽禁带半导体衬底(9)之间无接触。
4.根据权利要求1所述的具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：所述金属化源电极(3)与金属化漏电极(10)采用金、银、铝或铝合金制成，经溅射淀积或CVD金属淀积形成，第一、第二导电类型宽禁带半导体的材料为碳化硅、氮化镓、砷化镓、氧化锌或氮化铝。
5.根据权利要求1所述的具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：对于P型沟道VDMOSFET器件，所述第一导电类型宽禁带半导体的掺杂类型为P型时，第二导电类型宽禁带半导体的掺杂类型为N型；
对于N型沟道VDMOSFET器件，所述第一导电类型宽禁带半导体的掺杂类型为N型时，第二导电类型宽禁带半导体的掺杂类型为P型。
6.根据权利要求1所述的具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：所述多晶硅栅电极(2)经淀积形成，其厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
7.根据权利要求1所述的具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：所述栅介质层与绝缘介质层(1)采用二氧化硅、氮化硅或高K介质制成，所述栅介质层与绝缘介质层(1)分别经热氧化工艺与淀积形成。
8.根据权利要求1所述的具有浮岛结构的宽禁带半导体VDMOSFET器件，其特征在于：所述浮岛结构(8)的数量大于等于3个，均匀分布于所述第二导电类型宽禁带半导体体区(4)的正下方，每个浮岛结构(8)的结构尺寸相同，且浮岛结构(8)的长度等于元胞横向长度的一半，厚度根据浮岛的个数确定，所述浮岛结构的掺杂浓度大于等于第一导电类型宽禁带半导体漂移区(7)的掺杂浓度。
9.具有浮岛结构的宽禁带半导体VDMOSFET器件的制造方法，其特征在于：该方法包含如下步骤：
S1：制备重掺杂的第一导电类型衬底；
S2：经多次外延与多次注入工艺，在所述第一导电类型衬底上形成具有多个第二导电类型注入区的第一导电类型外延区；
S3：经热扩散处理，使第二导电类型注入区在第一导电类型外延区内形成多个第二导电类型浮岛；
S4：经热氧化工艺，在第一导电类型外延区上表面形成栅介质层；
S5：经离子注入工艺，在第一导电类型漂移区顶部两侧形成第二导电类型体区、重掺杂第二导电类型源接触区与第一导电类型源接触区；
S6：经淀积工艺，在栅介质层上表面形成多晶硅栅电极；
S7：淀积绝缘介质层，制备电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810229412.0A CN108376710A (zh) | 2018-03-20 | 2018-03-20 | 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810229412.0A CN108376710A (zh) | 2018-03-20 | 2018-03-20 | 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108376710A true CN108376710A (zh) | 2018-08-07 |
Family
ID=63019141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810229412.0A Pending CN108376710A (zh) | 2018-03-20 | 2018-03-20 | 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108376710A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113540209A (zh) * | 2021-06-04 | 2021-10-22 | 复旦大学 | 一种基于分布电容的辐射加固SiC器件结构 |
| CN114220848A (zh) * | 2022-02-22 | 2022-03-22 | 浙江大学 | 一种快速开通的浮岛器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420251A (zh) * | 2011-12-05 | 2012-04-18 | 电子科技大学 | 一种具有非均匀浮岛结构的vdmos器件 |
| CN105932051A (zh) * | 2016-07-04 | 2016-09-07 | 电子科技大学 | 一种槽栅mosfet器件 |
-
2018
- 2018-03-20 CN CN201810229412.0A patent/CN108376710A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420251A (zh) * | 2011-12-05 | 2012-04-18 | 电子科技大学 | 一种具有非均匀浮岛结构的vdmos器件 |
| CN105932051A (zh) * | 2016-07-04 | 2016-09-07 | 电子科技大学 | 一种槽栅mosfet器件 |
Non-Patent Citations (2)
| Title |
|---|
| N.CEZAC等: "A new generation of power unipolar devices:the concept of the floating islands MOS transistor(FLIMOST)", 《12TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS. PROCEEDINGS》 * |
| 李华超: "两种新颖结构4H-SiC功率MOSFET的模拟与性能分析", 《中国优秀硕士学校论文全文数据库 信息科技辑》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113540209A (zh) * | 2021-06-04 | 2021-10-22 | 复旦大学 | 一种基于分布电容的辐射加固SiC器件结构 |
| CN114220848A (zh) * | 2022-02-22 | 2022-03-22 | 浙江大学 | 一种快速开通的浮岛器件及其制造方法 |
| CN114220848B (zh) * | 2022-02-22 | 2022-05-10 | 浙江大学 | 一种快速开通的浮岛器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105431946B (zh) | 具有平面状通道的垂直功率金氧半场效晶体管元胞 | |
| CN109065542A (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| WO2022111160A1 (zh) | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 | |
| CN107256864B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN107425068A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN104851915B (zh) | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 | |
| US7829898B2 (en) | Power semiconductor device having raised channel and manufacturing method thereof | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN107431090A (zh) | 电力用半导体装置 | |
| CN108376710A (zh) | 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN110010694A (zh) | 一种高压多次外延型超结mosfet的结构及制造方法 | |
| CN208489191U (zh) | 一种屏蔽栅功率mosfet器件 | |
| CN209981222U (zh) | 一种高压多次外延型超结mosfet的结构 | |
| WO2023082657A1 (zh) | Sic mosfet器件的制备方法 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN206116403U (zh) | 一种优化开关特性的超结半导体器件 | |
| CN114582975A (zh) | 一种具有低比导通电阻的SiC MOSFET器件及其制备方法 | |
| CN208157416U (zh) | 可降低导通电阻提高运行可靠性的GaN HEMT器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180807 |