CN206672934U - 集成肖特基二极管的SiCJFET器件 - Google Patents
集成肖特基二极管的SiCJFET器件 Download PDFInfo
- Publication number
- CN206672934U CN206672934U CN201720062943.6U CN201720062943U CN206672934U CN 206672934 U CN206672934 U CN 206672934U CN 201720062943 U CN201720062943 U CN 201720062943U CN 206672934 U CN206672934 U CN 206672934U
- Authority
- CN
- China
- Prior art keywords
- areas
- sic
- schottky diode
- source electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 19
- 238000000137 annealing Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了集成肖特基二极管的SiC JFET(结型场效应晶体管)器件，其有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n‑漂移层、左右对称设置的两个p+阱层、n沟道层、n沟道层两侧左右对称设置的两个p+区、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，栅极设置在原胞结构左右两侧的中部p+区上方，肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方无肖特基接触。本申请提出了集LJFET与VJFET于一体的，并且集成了肖特基二极管的SiC JFET器件，并提供了制作方法。
Description
技术领域
本实用新型属于半导体领域，具体涉及一种集成肖特基二极管的SiC JFET 器件。
背景技术
相比于SiC MOSFET受栅介质性能和可靠性的影响，SiC JFET因无MOS 栅结构，具有更高的鲁棒性。已经有报道显示SiC JFET在500℃的结温下能够正常工作10000小时。这是目前SiC甚至是宽禁带半导体功率器件在高温应用方面的最高报道，体现了SiC器件极其优越的耐高温性能。相比之下，MOSFET 的高温应用目前还没有超过250℃。
目前，比较常见的JFET有两种，横向沟道的LJFET和垂直沟道的VJFET。 LJFET因是横向沟道器件，不适用于高压大功率应用，一般用于SiC IC电路。而VJFET是纵向器件，适合于高压大电流的应用场景。当前的功率JFET器件多为沟槽结构VJFET，如专利US7763506，CN200580023029.0， CN201310187771.1等中公开的VJFET。现有技术中的VJFET基本原胞结构如图1所示，其包括漏极1、SiC衬底2、buffer层3、n-漂移层4、栅极5和源极 6；其通过控制栅电极电压，调节台面两侧pn结耗尽区宽度，夹断沟道，实现对器件的开关操作。台面宽度的大小根据阈值电压设计。沟槽结构JFET的工艺难度比较大，特别是沟槽的刻蚀，沟道宽度的控制以及由此带来的阈值电压的一致性控制等都非常困难。
另外，在很多的应用情况，如在全桥应用中，晶体管需要反并联一个续流二极管一起工作，如目前常用的硅IGBT模块，都反并联了快恢复二极管作为续流二极管。如果在一个器件中集成了续流二极管，那么不仅提高了芯片的集成度，同时也有效的降低了芯片成本。
实用新型内容
针对现有技术中存在的问题，本实用新型的目的在于提供一种集成肖特基二极管的SiC JFET器件，其有效解决了现有技术中存在的问题。
为实现上述目的，本实用新型采用以下技术方案：
集成肖特基二极管的SiC JFET器件，所述SiC JFET器件有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n-漂移层、左右对称设置的两个 p+阱层、n沟道层、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++ 区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；其中，所述源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，所述栅极设置在原胞结构左右两侧的中部p+区上方，所述肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方是介质和栅极互联金属。
进一步，所述源极与所述p+阱层电连接。
进一步，所述源极与所述肖特基二极管电连接。
进一步，所述SiC JFET器件有源区中部分原胞结构的部分中间n区上部无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。
进一步，原胞的平面结构是矩形、条形或六角形，肖特基二极管分布在源区周围的所有边上或部分边上。
进一步，所述SiC JFET器件集成的肖特基二极管是不带场板结构或部分金属在介质上部的场板结构。
一种制作集成肖特基二极管的SiC JFET器件的方法，所述方法包括如下步骤：
1)在外延材料上做上掩膜，然后进行离子注射直至形成左右对称的两个 p+阱层，之后去除掩膜；
2)利用二次外延的方式形成LJFET的沟道；
3)分别制作掩膜，用离子注入的方式分别形成源极n++和p+区、栅极p+ 区；
4)再进行离子注入，形成源极与p+阱层互联的p+区，同时也形成场限环形式的p+环结终端结构；然后进行高温退火，激活注入的离子；
5)进行牺牲氧化，去掉表面的一层SiC层；再进行热氧化，表面生长一层 SiO2层进行钝化保护；在源电极窗口和栅电极窗口分别腐蚀掉SiO2层，淀积欧姆接触金属，进行退火，形成欧姆接触；
6)使用光刻、腐蚀工艺去除肖特基接触窗口上的介质；淀积金属，并用光刻、腐蚀工艺去除肖特基接触窗口和栅互联窗口区域以外的金属，并且这两个窗口不连通；然后进行快速退火，在肖特基窗口上与SiC形成肖特基接触，在栅互联窗口形成原胞之间栅极的互联；
7)淀积厚钝化层，并在源极、肖特基电极区域、栅电极压块区域开窗口；
8)做上厚的电极金属，肖特基电极和源极互联在一起为同一块压块金属，形成所有原胞的肖特基电极和源极的互联，并与栅电压块隔离；便于器件应用时的封装。
进一步，步骤1)中的在外延材料上做的掩膜为SiO2掩膜。
进一步，步骤3)中制作掩膜的为光刻胶或介质，n++区注入的为N或P 离子，p+区注入的为Al离子。
进一步，步骤4)中高温退火前在器件表面淀积一层碳层进行保护，退火后用等离子体刻蚀或热氧化的方式去除该碳层。
进一步，步骤5)中热氧化生长的SiO2层的厚度为10-100nm。
进一步，步骤6)中肖特基接触窗口上沉积的金属为Ti、或Ti/Al，Ti/Ni 两层金属或多层金属，最下层金属为Ti。
本实用新型具有以下有益技术效果：
本申请针对当前SiC VJFET器件的问题，和使用时需要反并联二极管的不足；提出了集LJFET与VJFET与一体的，并且集成了具有高浪涌能力的肖特基二极管的SiC JFET器件，并提供了制作方法。本申请的原胞结构可以是矩形、条形或六角形等多种结构，肖特基二极管可以是分布在源区周围的所有边上，如图3a所示；也可以是部分边上，如图3b所示。原胞的部分区域截面图AA' 如图2a、2b所示，中间区域有肖特基接触；原胞的其他部分区域截面图BB'如图2c所示，中间区域无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。结终端结构可以是场限环结构、JTE结构或其他结构。集成了LJFET结构与VJFET结构，利用LJFET结构的栅电极控制横向沟道的导通和耗尽，再通过纵向JFET区进行导电。
源极与P+阱电学相连，在器件高反向偏置电压下可以有效耗尽纵向导电JFET区，改善器件的耐压能力。同时也降低了肖特基区域的电场强度，增加了肖特基二极管的耐压性能。
原胞中集成了一个肖特基二极管，肖特基二极管与源电极电学相连，同时肖特基二极管的P+区也部分的直接与P+阱电学相连。在浪涌条件下，P+区及 P+阱的空穴大量注入到漂移区，大大减少了导通电阻，因此能够极大地提高肖特基二极管的浪涌能力。
JFET与肖特基二极管构成反并联的电路结构，实现了在一个芯片内的集成。可以有效增加器件的功率密度和可靠性，减少封装的模块或系统的体积和费用。
附图说明
图1为现有技术中SiC VJFET结构；
图2a为本实用新型的JFET器件的原胞平面结构示意图；
图2b为本实用新型的JFET器件的另一实施例的原胞平面结构示意图；
图2c为本实用新型的JFET器件的电路图；
图3a为本实用新型的JFET器件的原胞结构(中间n区有肖特基接触，即图2a或2b中截面AA’部分)的结构示意图；
图3b为本实用新型的JFET器件的另一实施例的原胞结构(中间n区有肖特基接触带场板，即图2a或2b中截面AA’部分)的结构示意图；
图3c为本实用新型的JFET器件的原胞结构(中间n区无肖特基接触，即图2a或2b中截面BB’部分)的结构示意图；
图4为本实用新型的JFET器件制作过程中形成p+阱层后的结构示意图；
图5为本实用新型的JFET器件制作过程中形成LJFET沟道后的结构示意图；
图6为本实用新型的JFET器件制作过程中形成源极n++和p+区、栅极p+ 区后的结构示意图；
图7为本实用新型的JFET器件制作过程中形成源极及与p+阱层互联的p+ 区，同时也形成场限环形式的p+环结终端结构后的结构示意图；
图8为本实用新型的JFET器件制作过程中形成欧姆接触后的结构示意图；
图9a为本实用新型的JFET器件制作过程中形成肖特基接触(中间n区有肖特基接触)后的结构示意图；
图9b为本实用新型的JFET器件制作过程中形成肖特基接触(中间n区无肖特基接触)后的结构示意图；
图10a为本实用新型的JFET器件制作过程中形成电极窗口(中间n区有肖特基接触)后的结构示意图；
图10b为本实用新型的JFET器件制作过程中形成电极窗口(中间n区无肖特基接触)后的结构示意图；
图11a为本实用新型的JFET器件制作完成(中间n区有肖特基接触)后的原胞结构示意图；
图11b为本实用新型的JFET器件制作完成(中间n区无肖特基接触)后的原胞结构示意图。
具体实施方式
下面，参考附图，对本实用新型进行更全面的说明，附图中示出了本实用新型的示例性实施例。然而，本实用新型可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本实用新型全面和完整，并将本实用新型的范围完全地传达给本领域的普通技术人员。
如图2a、2b、2c、3a、3b和3c所示，本实用新型了提供了一种集成肖特基二极管的SiC JFET器件，该SiC JFET器件有源区的原胞结构从下至上依次为漏极1、SiC衬底2、buffer层3、n-漂移层4、左右对称设置的两个p+阱层8、 n沟道层9、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和 p+区、从左至右依次对称设置的源极6，栅极5，肖特基接触7，栅极5和源极 6；其中，源极6设置在的原胞结构左右两侧相邻的p+区和n++区上方，栅极5 设置在原胞结构左右两侧的中部p+区上方，肖特基接触7设置在有源区中部分原胞结构的中部n区上方，在其他部分原胞结构的中部n区上方是介质10和栅极互联金属11。本申请的原胞平面结构可以是矩形、条形或六角形等多种结构，肖特基二极管可以是分布在源区周围的所有边上，如图2a所示；也可以是部分边上，如图2b所示。原胞的部分区域截面图AA'如图3a或3b所示，中间区域有肖特基接触；原胞的其他部分区域截面图BB'如图3c所示，中间区域无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。原胞的简单并联排列即形成一个器件的有源区。同时，器件结构上还有相应的电极、结终端区和划片槽区。结终端结构可以是场限环结构、JTE结构或其他结构。这个为本行业工程师所熟知，在此不再赘述。
优选地，本申请的n-漂移层的厚度可以为6-500μm，浓度可以为 1E14-1E17cm-3；n沟道层浓度可以为1E14-1E17cm-3，厚度可以为0.7-4μm；p+ 阱区中心深度可以为0.5-5μm，层厚度可以为0.2-2μm，浓度可以为 1E18-5E19cm-3，p+阱之间的间隔可以为1.5-8μm；源极p+浓度可以为 1E19-5E20cm-3,并且表面浓度可以比内部浓度更高，以利于形成好的欧姆接触；源极n++区浓度可以为1E19-5E20cm-3，同样表面浓度可以比内部浓度更高，深度可以为0.2-1μm；栅极p+区浓度可以为1E19-5E20cm-3,同样的道理表面浓度可以比内部浓度更高，深度可以为0.2-1μm；栅极p+区与p+阱区有一定的间隔，间隔根据掺杂浓度和阈值电压的设计而定，使得在关断情况下沟道耗尽，开启情况下形成导电沟道；栅极p+区与肖特基接触和源极n++区都有一定的间隔，约0.5-1.5μm之间，使得在最大栅电压下不与源极和肖特基电极发生击穿。
本申请中的源极与p+阱层电连接。在器件高反向偏置电压下可以有效耗尽纵向导电JFET区，改善器件的耐压能力。同时也降低了肖特基区域的电场强度，增加了肖特基二极管的耐压性能。
优选的，栅极p+区之间的间隔比p+阱之间的间隔稍大。
源极与肖特基二极管电连接。在浪涌条件下，p+阱的空穴大量注入到漂移区，大大减少了导通电阻，因此能够极大地提高肖特基二极管的浪涌能力。
SiC JFET器件有源区中原胞结构的部分中间n区上部无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。
本实用新型器件结构的半导体材料可以是SiC，也可以是Si、GaN、GaO 等其他半导体材料。
本实用新型还提供了一种制作集成肖特基二极管的SiC JFET器件的方法，该方法包括如下步骤：
1)在外延材料上做上掩膜，然后进行离子注射直至形成左右对称的两个 p+阱层，之后去除掩膜；在外延材料上做的掩膜为SiO2掩膜。
2)利用二次外延的方式形成LJFET的沟道。
3)分别制作掩膜，用离子注入的方式分别形成源极n++和p+区、栅极p+ 区；制作掩膜的为光刻胶或介质，n++区注入的为N或P离子，p+区注入的为 Al离子。
4)再进行离子注入，形成源极与p+阱层互联的p+区，同时也形成场限环形式的p+环结终端结构；然后进行高温退火，激活注入的离子；高温退火前在器件表面淀积一层碳层进行保护，退火后用等离子体刻蚀或热氧化的方式去除该碳层。
5)进行牺牲氧化，去掉表面的一层SiC层；再进行热氧化，表面生长一层 SiO2层进行钝化保护；在源电极窗口和栅电极窗口分别腐蚀掉SiO2层，淀积欧姆接触金属，进行退火，形成欧姆接触；热氧化生长的SiO2层的厚度为 10-100nm。同时也可以在热生长SiO2层上再用CVD方法生长一层介质层，如 SiO2。
6)使用光刻、腐蚀工艺去除肖特基接触窗口上的介质；淀积金属，并用光刻、腐蚀工艺去除肖特基接触窗口和栅互联窗口区域以外的金属，并且这两个窗口不连通；然后进行快速退火，在肖特基窗口上与SiC形成肖特基接触，在栅互联窗口形成原胞之间栅极的互联；肖特基接触窗口上沉积的金属为Ti、或 Ti/Al，Ti/Ni两层金属或多层金属，最下层金属为Ti，厚度约200nm。
7)淀积厚钝化层，并在源极、肖特基电极区域、栅电极压块区域开窗口；
8)做上厚的电极金属，肖特基电极和源极互联在一起为同一块压块金属，形成所有原胞的肖特基电极和源极的互联，并与栅电压块隔离；便于器件应用时的封装。
下面结合具体实施例对本实用新型的制作方法作进一步说明：
如图4所示，在外延材料上，做上掩膜，如SiO2掩膜，然后进行离子注入形成p+阱层，再去除掩膜。
如图5所示，再用二次外延的方式形成LJFET的沟道。二次外延方式形成的沟道宽度可以精确控制，同时沟道迁移率高，无离子注入带来的缺陷。
如图6所示，分别制作掩膜，用离子注入的方式分别形成源n++和p+区、栅p+区。注入的掩膜可以用光刻胶或介质。n++区可以注入N或P离子，p+区注入Al离子。
如图7所示，再进行离子注入，形成源与p+阱互联的p+区，同时也形成场限环形式的p+环结终端结构。然后进行高温退火，激活注入的离子。高温退火前需要在表面淀积一薄层碳层进行保护，退火后用等离子体刻蚀或热氧化的方式去除碳层。
如图8所示，进行牺牲氧化，去掉表面非常薄的一层SiC层。再进行热氧化，表面生长一层大约10-100nm厚的SiO2进行钝化保护。在源电极窗口和栅电极窗口分别腐蚀掉SiO2，淀积欧姆接触金属，进行退火，形成欧姆接触12。源、栅的欧姆接触金属可以用同一种金属材料，如NiTiAl，同步进行淀积、退火形成p+、n+欧姆接触，减少工艺流程。
如图9a和9b所示，使用光刻、腐蚀工艺去除肖特基接触窗口上的介质；淀积金属，并用光刻、腐蚀工艺去除肖特基接触窗口和栅互联窗口区域以外的金属，并且这两个窗口不连通；然后进行快速退火，在肖特基窗口上与SiC形成肖特基接触，在栅互联窗口形成原胞之间栅极的互联；肖特基接触窗口上沉积的金属为Ti、或Ti/Al，Ti/Ni两层金属或多层金属，最下层金属为Ti，厚度约200nm。
如图10a和10b所所示，淀积厚钝化层，并在源极、肖特基电极区域、栅电极压块区域开窗口。
如图11a和11b所所示，做上厚的电极金属，便于器件应用时的封装。源与肖特基形成互联，压块电极金属在原胞上方，通过钝化层进行隔离。栅电极压块金属在另一端引出。背面做上厚的电极金属。最后做上第三钝化层，并开窗口。原胞结构如图11a和11b所示，整个器件结构由原胞并列得到，包括有源区和结终端区，为行业内工程师所熟知，示意图不再包含。
上面所述只是为了说明本实用新型，应该理解为本实用新型并不局限于以上实施例，符合本实用新型思想的各种变通形式均在本实用新型的保护范围之内。
Claims (6)
1.集成肖特基二极管的SiC JFET器件，其特征在于，所述SiC JFET器件有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n-漂移层、左右对称设置的两个p+阱层、n沟道层、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；其中，所述源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，所述栅极设置在原胞结构左右两侧的中部p+区上方，所述肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方是介质和栅极互联金属。
2.根据权利要求1所述的集成肖特基二极管的SiC JFET器件，其特征在于，所述源极与所述p+阱层电连接。
3.根据权利要求1所述的集成肖特基二极管的SiC JFET器件，其特征在于，所述源极与所述肖特基二极管电连接。
4.根据权利要求1所述的集成肖特基二极管的SiC JFET器件，其特征在于，所述SiCJFET器件有源区中部分原胞结构的部分中间n区上部无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。
5.根据权利要求1所述的集成肖特基二极管的SiC JFET器件，其特征在于，原胞的平面结构是矩形、条形或六角形，肖特基二极管分布在源区周围的所有边上或部分边上。
6.根据权利要求1所述的集成肖特基二极管的SiC JFET器件，其特征在于，所述SiCJFET器件集成的肖特基二极管是不带场板结构或部分金属在介质上部的场板结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720062943.6U CN206672934U (zh) | 2017-01-19 | 2017-01-19 | 集成肖特基二极管的SiCJFET器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720062943.6U CN206672934U (zh) | 2017-01-19 | 2017-01-19 | 集成肖特基二极管的SiCJFET器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206672934U true CN206672934U (zh) | 2017-11-24 |
Family
ID=60378841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720062943.6U Withdrawn - After Issue CN206672934U (zh) | 2017-01-19 | 2017-01-19 | 集成肖特基二极管的SiCJFET器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206672934U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783851A (zh) * | 2017-01-19 | 2017-05-31 | 北京世纪金光半导体有限公司 | 集成肖特基二极管的SiCJFET器件及其制作方法 |
| CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
-
2017
- 2017-01-19 CN CN201720062943.6U patent/CN206672934U/zh not_active Withdrawn - After Issue
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783851A (zh) * | 2017-01-19 | 2017-05-31 | 北京世纪金光半导体有限公司 | 集成肖特基二极管的SiCJFET器件及其制作方法 |
| CN106783851B (zh) * | 2017-01-19 | 2023-12-29 | 江苏紫峰知识产权服务有限公司 | 集成肖特基二极管的SiCJFET器件及其制作方法 |
| CN110739349A (zh) * | 2019-10-22 | 2020-01-31 | 深圳第三代半导体研究院 | 一种碳化硅横向jfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10679983B2 (en) | Method of producing a semiconductor device | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| KR101722811B1 (ko) | 낮은 소스 저항을 갖는 전계 효과 트랜지스터 장치 | |
| US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| JP3502371B2 (ja) | 半導体素子 | |
| CN110190125A (zh) | 碳化硅半导体器件 | |
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| JP6561759B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2017047286A1 (ja) | 半導体装置 | |
| CN114122139A (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| JP2014003191A (ja) | 半導体装置 | |
| CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN107275406A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN106098764A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN106057902A (zh) | 一种高性能mosfet及其制造方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PP01 | Preservation of patent right | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20180814 Granted publication date: 20171124 |
|
| PD01 | Discharge of preservation of patent | ||
| PD01 | Discharge of preservation of patent |
Date of cancellation: 20200810 Granted publication date: 20171124 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20171124 Effective date of abandoning: 20231229 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20171124 Effective date of abandoning: 20231229 |