CN110190125A - 碳化硅半导体器件 - Google Patents

碳化硅半导体器件 Download PDF

Info

Publication number
CN110190125A
CN110190125A CN201910131927.1A CN201910131927A CN110190125A CN 110190125 A CN110190125 A CN 110190125A CN 201910131927 A CN201910131927 A CN 201910131927A CN 110190125 A CN110190125 A CN 110190125A
Authority
CN
China
Prior art keywords
region
semiconductor devices
semiconductor
conduction type
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910131927.1A
Other languages
English (en)
Inventor
T.巴斯勒
H-J.舒尔策
R.西米尼奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110190125A publication Critical patent/CN110190125A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及碳化硅半导体器件。半导体器件（500）具有在SiC半导体主体（100）中的场效应晶体管结构，所述场效应晶体管结构具有在SiC半导体主体（100）的第一表面（101）处的栅极结构（150），并且具有第一导电类型的漂移区域（131）。在竖直方向上，第一导电类型的区域（133）构造在第二导电类型的半导体区（120，160）与漂移区域（131）之间，所述区域（133）与栅极结构（150）间隔开，而且所述区域（133）在竖直方向上远离半导体区（120，160）最大1µm。

Description

碳化硅半导体器件
技术领域
本申请涉及SiC（碳化硅）半导体器件、例如具有低接通电阻和高耐压强度的半导体开关。
背景技术
在具有场效应晶体管结构和漂移区域（Driftzone）的半导体器件中，在场效应晶体管的体区与漂移区域之间的pn结形成本征体二极管（eine intrinsische Bodydiode）。如果体二极管在正向上运行，则建立穿过体区和漂移区域的双极性载流子流。体二极管的电学特性、诸如阈值电压（Einsatzspannung）、正向电压和电流承载能力由在半导体/金属结处的经掺杂的区的掺杂和尺寸得到，所述半导体/金属结就其而言在所争取达到的晶体管特性方面被规定。
通常争取达到的是，改善器件的特性、如雪崩鲁棒性（Avalanche-Robustheit）、击穿强度和接通电阻。
发明内容
本公开涉及一种半导体器件，所述半导体器件在SiC半导体主体（Halbleiterkoerper）中具有场效应晶体管结构，该场效应晶体管结构具有在SiC半导体主体的第一表面处的栅极结构并且具有第一导电类型的漂移区域。第一导电类型的区域在竖直方向上构造在漂移区域与第二导电类型的半导体区之间。该区域与栅极结构间隔开，并且在竖直方向上远离半导体区最大1µm。
此外，本公开涉及一种半导体器件，该半导体器件在SiC半导体主体中具有合并后的Pin肖特基（MPS，Merged-Pin-Schottky）二极管结构，该SiC半导体主体具有第一导电类型的漂移区域。第二导电类型的注入区与SiC半导体主体的第一表面邻接。在第一表面处的接触结构与漂移区域形成肖特基接触，并且电接触注入区。第一导电类型的区域构造在注入区与SiC半导体主体的第二表面之间，该第二表面与第一表面对置。该区域远离第二导电类型的注入区最大1μm。
此外，本公开还涉及一种半导体器件，该半导体器件在SiC半导体主体中具有pn二极管结构，该SiC半导体主体具有第一导电类型的漂移区域。第二导电类型的注入区与SiC半导体主体的第一表面邻接。在第一表面处的接触结构电接触注入区。第一导电类型的区域构造在注入区与SiC半导体主体的第二表面之间，该第二表面与第一表面对置。该区域与在第一表面处的接触结构电隔离，并且远离第二导电类型的注入区最大1μm。
此外，本公开涉及一种半导体器件，该半导体器件具有SiC半导体主体，该SiC半导体主体具有第一导电类型的漂移区域。第二导电类型的经掺杂的区构造在SiC半导体主体的第一表面与漂移区域之间。具有由晶格缺陷和/或重金属原子构成的复合中心的复合区域构造在经掺杂的区与第二表面之间，该第二表面与第一表面对置。与该复合区域间隔开的其他复合区域构造在经掺杂的区与复合区域之间，或者构造在经掺杂的区中，并且以距漂移区域有为1μm的最大间距的方式来构造，所述其他复合区域具有由晶格缺陷和/或重金属原子构成的复合中心。
在阅读了随后的详细描述的情况下和在考虑附图的情况下，本领域技术人员能领悟所公开的主题的其他特征和优点。
附图说明
所附的附图促成对半导体器件和用于制造半导体器件的方法的实施例的更深入的理解，所附的附图包含于本公开中并且形成其一部分。附图仅仅阐明实施形式，并且与本描述一起用于阐述其原理。这里所描述的半导体器件和这里所描述的方法因此并不由于实施例的描述而限于这些实施例。其他实施例和预期的优点从对随后的详细描述的理解以及从随后的所描述的实施例的组合中得到，即使这些实施例和优点没有明确描述也如此。在附图中示出的元件和结构并不一定彼此按正确比例地示出。相同的附图标记指的是相同的或者彼此相对应的元件和结构。
图1是穿过根据一个实施形式的具有带有减小的发射极效率的本征体二极管的SiC半导体器件的部段（Abschnitt）的示意性竖直横截面，根据该实施形式的SiC半导体器件具有在体区与漂移区域之间的、为漂移区域的导电类型的区域。
图2A是穿过根据一个实施形式的SiC半导体器件的部段的示意性水平横截面，根据该实施形式的SiC半导体器件具有条状的场效应晶体管结构并且具有用于减小本征体二极管的发射极效率的区域，其中所述区域向为体区的导电类型的半导体区对准。
图2B是沿着横截面线B-B＇穿过按照图2A的SiC半导体器件的部段的示意性竖直横截面。
图3A是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，根据该实施形式的SiC半导体器件具有平面的栅极结构并且具有向体区对准的区域，所述区域用于减小本征体二极管的发射极效率。
图3B是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，根据该实施形式的SiC半导体器件具有浅的栅极结构并且具有向体区对准的区域，所述区域用于减小本征体二极管的发射极效率。
图3C是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，根据该实施形式的SiC半导体器件具有深的栅极结构、深的接触沟道并且具有向二极管端子区（Diodenanschlussgebiete）对准的区域，所述区域用于减小本征体二极管的发射极效率。
图4是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，根据该实施形式的SiC半导体器件具有深的栅极结构并且具有为漂移区域的导电类型的连续区域，所述连续区域用于减小本征体二极管的发射极效率。
图5是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，根据该实施形式的SiC半导体器件具有深的栅极结构并且具有为漂移区域的导电类型的连续区域，所述连续区域与为体区的导电类型的半导体区间隔开，所述连续区域用于减小本征体二极管的发射极效率。
图6A是穿过根据一个实施形式的SiC半导体器件的示意性水平横截面，根据该实施形式的SiC半导体器件具有延伸经过单元阵列区（Zellenfeldbereich）的连续区域，所述连续区域用于减小本征体二极管的发射极效率。
图6B是穿过根据一个实施形式的SiC半导体器件的示意性水平横截面，根据该实施形式的SiC半导体器件具有多个相互分离的和向为体区的导电类型的半导体区对准的区域，该区域用于减小本征体二极管的发射极效率。
图7是用于图解说明本征体二极管的发射极效率的温度历程的简化的曲线图，用于阐述所述实施形式。
图8A是穿过根据一个实施形式的具有条状的场效应晶体管结构的SiC半导体器件的部段的示意性水平横截面，根据该实施形式的SiC半导体器件具有为体区的导电类型的较弱掺杂的区域，所述区域沿着单元纵轴线构造并且彼此分离。
图8B是沿着横截面线B-B＇穿过按照图8A的SiC半导体器件的部段的示意性竖直横截面。
图9A是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，根据该实施形式的SiC半导体器件具有用于减小本征体二极管的发射极效率的区域和在部件背面附近的连续的复合区。
图9B是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，该SiC半导体器件具有用于减小本征体二极管的发射极效率的区域，根据该实施形式的SiC半导体器件具有在部件背面和部件正面附近的复合区域。
图9C是穿过根据一个实施形式的SiC半导体器件的部段的示意性竖直横截面，根据该实施形式的SiC半导体器件具有在部件背面和部件正面附近的复合区域。
图10A是穿过根据一个实施形式的具有用于减小发射极效率的区域的SiC半导体器件的部段的示意性竖直横截面，所述实施形式涉及具有pn二极管结构的半导体器件，其中所述区域与注入区邻接。
图10B是穿过根据一个实施形式的具有用于减小发射极效率的区域的SiC半导体器件的部段的示意性竖直横截面，所述实施形式涉及具有pn二极管结构的半导体器件，其中所述区域以距注入区隔一定间距的方式来构造。
图11A是穿过根据一个实施形式的具有用于减小发射极效率的区域的SiC半导体器件的部段的示意性竖直横截面，所述实施形式涉及具有MPS二极管结构的半导体器件，其中所述区域与注入区邻接。
图11B是穿过根据一个实施形式的用于减小发射极效率的区域的SiC半导体器件的部段的示意性竖直横截面，所述实施形式涉及具有MPS二极管结构的半导体器件，其中所述区域以距注入区隔一定间距的方式来构造。
图12A是用于制造根据一个实施形式的半导体器件的方法的示意性流程图，所述实施形式涉及具有场效应晶体管结构的半导体器件。
图12B是用于制造根据一个实施形式的半导体器件的方法的示意性流程图，所述实施形式涉及具有精细的pn二极管结构的半导体器件。
具体实施方式
在下列详细描述中，参考所附的附图，所述附图形成本公开的部分，并且在所述附图中为了阐明目的示出了半导体器件和用于制造半导体器件的方法的具体实施例。不言而喻的是，存在其他实施例。同样不言而喻的是，对这些实施例可以进行结构上和/或逻辑上的改变，而在此并不偏离通过权利要求限定的内容。对实施例的描述就此而言并不是限制性的。尤其是，只要从上下文没有得到相反的情况，在下文中描述的实施例的特征就可以与所描述的实施例中的其他实施例的特征相组合。
术语“有”、“包含”、“包括”、“具有”和类似术语是开放式的术语，并且指明存在所确定的结构、元件或者特征，但是并不排除附加元件或者特征的存在。如果从上下文没有清楚地得出相反的事物，则不定冠词和定冠词应既包括多数又包括单数。
术语“电连接的”描述了在电连接的元件之间的永久的低欧姆连接，例如在有关的元件之间的直接接触或者经由金属和/或高掺杂的半导体的低欧姆连接。术语“电耦合的”包括：一个或者多个居间的适合于进行信号传输的元件可以存在于电耦合的元件之间，例如有时在第一状态设置低欧姆连接而在第二状态设置高欧姆电解耦的元件。
这些附图除了掺杂类型“n”或者“p”之外还通过符号“-”或者“+”阐明了相对掺杂浓度。例如，“n-”表明低于“n”型掺杂区的掺杂浓度的掺杂浓度，而在“n+”型掺杂区中，掺杂浓度比在“n”型掺杂区中更高。相同的相对掺杂浓度的掺杂区并不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”型掺杂区可以具有相同的掺杂浓度，或者具有不同的绝对掺杂浓度。只要从上下文中没有得到相反的情况，术语“掺杂浓度”就标明净掺杂材料浓度。
表达“电连接的”描述了在电连接的元件之间的低欧姆连接，例如在有关的元件之间的直接接触或者经由金属和/或高掺杂的半导体的连接。表达“电耦合的”包括在内的是：一个或者多个在其间的和适合于进行信号传输的元件可以存在于“电耦合的”元件之间，例如如下元件：所述元件是可控制的，使得所述元件有时在第一状态可以制造低欧姆连接，而在第二状态可以制造高欧姆解耦。
如果对于物理变量限定了具有一个边界值或者两个边界值的说明的值域，则介词“从”和“直到”或者“小于”和“大于”包含相应的边界值在内。“从...直到”类型的说明因此被理解为“从至少...直到最高”。相应地，“小于...”（“大于...”）类型的说明被理解为“最高...”（“最少...”）。
图1示出了半导体器件500，该半导体器件500例如可以是IGFET（具有绝缘栅的场效应晶体管）、例如MOSFET（金属氧化物半导体FET），可以是半导体二极管、例如pn二极管或者MPS（合并后的pin肖特基）二极管，可以是IGBT（具有绝缘栅的双极性晶体管）或者MCD（MOS控制的二极管），其中缩写“MOSFET”既包括具有金属栅电极的FET，又包括具有半导体栅电极的FET。
半导体器件500基于利用碳化硅形成的半导体主体100。例如，半导体主体100具有碳化硅晶体，或者由这种碳化硅晶体构成，其中除了主要组成部分硅和碳之外，碳化硅晶体还可以具有掺杂原子和/或杂质、例如氢原子和/或氧原子。碳化硅晶体的多型体例如可以是2H、6H、15R或者4H。
在SiC半导体主体100的正面上的第一表面101是平面的或者呈肋状的。在平面的第一表面101上或者在呈肋状的第一表面101的中心面（Mittelebene）上的法线104限定竖直方向。平行于平面的第一表面101或者平行于呈肋状的第一表面101的中心面的方向是水平的和横向的方向。
在SiC半导体主体100中，构造有场效应晶体管结构，该场效应晶体管结构具有第一导电类型的漂移区域131和在SiC半导体主体100的第一表面101处的栅极结构150。在漂移区域131与第二导电类型的半导体区120、160之间，可以在竖直方向上构造第一导电类型的区域133，所述第一导电类型的区域133与栅极结构150间隔开，并且所述第一导电类型的区域可以在竖直方向上远离半导体区120、160最大1µm。可能的是，区域133直接与半导体区120、160邻接。
例如，场效应晶体管结构在SiC半导体主体的正面上具有晶体管单元TC。晶体管单元TC可以具有第一导电类型的源极区110，所述源极区110可以与半导体器件500的第一负载端子L1电连接。晶体管单元TC可以是具有在第一表面101上构造的平面的栅极结构150的横向晶体管单元，或者可以是具有以沟道来构造的栅极结构150的竖直的晶体管单元。栅极结构150可以具有栅电极155，该栅电极155与半导体器件500的栅极端子G电连接。
构造在第一表面101与漂移结构130之间的为第二导电类型的半导体区120、160例如可以包括二极管区160和/或晶体管单元TC的体区120。半导体区120、160可以与第一负载端子L1连接。例如，半导体区120、160可以延伸直至在第一表面处的接触部。
漂移区域131可以是漂移结构130的部分，所述漂移结构130构造在晶体管单元TC与在SiC半导体主体100的背面上的第二表面102之间，该第二表面102与第一表面101相对置。漂移结构130可以具有高掺杂的接触层139，所述高掺杂的接触层139直接沿着第二表面102延伸。高掺杂的接触层139与半导体器件500的第二负载端子L2电连接。接触层139的竖直伸展可以为大于50µm，例如大于100µm。弱掺杂的漂移区域131构造在晶体管单元TC与高掺杂的接触层139之间。
在半导体区120、160与漂移结构130之间的第一pn结pn1至少形成半导体器件500的本征体二极管BD的部段。
如果本征体二极管BD截止，那么施加在栅极端子G上的栅极电位控制穿过晶体管单元TC的体区120的单极性载流子流。如果本征体二极管BD正向偏置，则只要晶体管通道完全闭合和/或在正向上的电流超过阈值，就可以在半导体区120、160与漂移结构130之间建立由空穴和电子构成的双极性载流子流。
随后描述的实施形式涉及将在半导体区120、160侧的本征体二极管BD的发射极效率降低，也就是在p掺杂的半导体区120、160的情况下，降低阳极发射极效率。阳极发射极效率γ阳极是被注入到弱掺杂的漂移区域131中的空穴电流的量度。例如，在第一负载端子L1与半导体区120、160之间的金属半导体结的接触电阻以及在pn结处的掺杂材料浓度的数额和变化过程（Verlauf）都影响阳极发射极效率γ阳极。
构造在半导体区120、160与漂移区域131之间的为漂移区域131的导电类型的区域133具有如下掺杂材料浓度：所述掺杂材料浓度为漂移区域131的与区域133邻接的部段中的掺杂材料浓度的至少两倍。例如，在区域133中的最大掺杂材料浓度例如为在漂移区域131中的最小的掺杂材料浓度的至少两倍、例如五倍。在最大掺杂材料浓度的位置处，区域133可以部分地利用第二导电类型的掺杂材料来补偿。区域133的掺杂材料剂量在SiC的击穿电荷的从5%直到20%的范围中。
区域133可以至少部分地利用至少一种掺杂材料来掺杂，所述掺杂材料具有距最近的带边沿有至少150meV的间距的深能级。这种掺杂材料例如是磷光体、铬或者铱。
区域133可以距晶体管单元TC的栅极结构150具有竖直和/或横向间距，使得在晶体管单元TC的接通的状态下流经体区120的单极性载流子流并不直接进入区域133中。
根据一个实施形式，区域133构造为使得：没有晶体管单元TC的接通电流或者仅仅晶体管单元TC的接通电流的微小份额流经区域133。根据另一实施形式，晶体管区TC的接通电流在体区120与区域133之间经过为漂移区域131的导电类型的电流分布区域，其中该电流分布区域可以直接毗连体区120或者也可以与该体区120间隔开，容纳穿过体区120的单极性载流子流，并且使该单极性载流子流至少部分经过区域133朝向漂移区域131分布。在电流分布区域中的掺杂材料浓度在此为在漂移区域131中的掺杂材料浓度的至少两倍、例如至少五倍。
区域133可以直接邻接经掺杂的半导体区120、160，或者与经掺杂的半导体区120、160间隔开。在区域133与半导体区120、160之间的间距例如对于具有小的标称阻断能力（Sperrfaehigkeit）的器件可以为直至1μm，而对于具有较高的标称截止能力的器件也可以为直至3μm。半导体区120、160可以延伸直至构造在SiC半导体主体100的第一表面101处的电接触部，或者与伸入SiC半导体主体100中的沟道接触部邻接。
半导体区120、160可以是体区120或者二极管区160。在二极管区160中的平均掺杂材料浓度可以为在体区120中的平均掺杂材料浓度的至少两倍。此外，可能的是，二极管区160直接毗连体区120。
区域133可以明显减小发射极效率，并且由此也可以减小在本征体二极管BD的通态运行（Durchlassbetrieb）中的空穴注入。由此，在本征体二极管BD正向运行中，SiC半导体主体100的等离子体溢出减少，并且在漂移区域131之内，明显更少的载流子复合。由此，堆垛层错（Stapelfehler）也减小，所述堆垛层错否则由于局部放热而在SiC晶体中传播，所述放热归因于载流子在SiC晶体中的复合。因此可以在不影响或者近似不影响半导体器件的接通电阻RDSon的情况下保持体区BD的运行，所述接通电阻要不然由于在半导体器件运行中不断重新形成晶体缺陷而逐渐升高，并且可导致不可接受的部件退化。
这种半导体器件500的本征体二极管BD因此例如可以替换外部的续流二极管，而本征体二极管BD的运行对部件特性的长期稳定性没有负面影响。附加地，由区域133引起的电场陡增（Aufsteilen）可以造成更可靠地钉扎（Pinnen）在单元阵列之内的雪崩击穿。
本征体二极管BD的正向电压的可能的微小的提高在如下应用中保持微小：在这些应用中，本征体二极管BD对于每个开关循环仅在比较短的时间内在通态中运行，所述本征体二极管BD的正向电压的可能的微小的提高归因于减小的空穴注入并且在从例如1V直到2V的范围中。这样一种应用例如是本征体二极管BD作为桥式电路中的续流二极管运行，在所述桥式电路中，体二极管BD仅在桥式电路换向时的死区时间期间在正向中运行。
区域133的竖直的伸展相对小，例如在50nm到1μm之间，或者在200nm到500nm之间，使得区域133对半导体器件500的阻断能力的影响可以保持得小。区域133的掺杂材料剂量可以为SiC半导体主体100的材料的击穿电荷的5%直到20%，所述击穿电荷根据漂移区域掺杂典型地在1 x 1013 cm-2到2 x 1013 cm-2之间。整个区域133或者区域133的至少一个（例如在最大掺杂材料浓度的区域中的）竖直部段可以利用第二导电类型的掺杂材料部分地反补偿（gegekompensiert）。在区域133中的合适的掺杂可以局部地使电场陡增和“钉扎”所述电场，并且这样改善半导体器件500的雪崩特性。
根据一个实施形式，在区域133中的掺杂材料可以是在带隙中具有深能级的掺杂材料，或者包含这种掺杂材料，例如磷光体、铬和/或铱。具有深能级的掺杂材料的存在可以导致体二极管的正向电压的显著的正温度系数，因为这样掺杂的区域133在室温T0的情况下也在浸没的（ueberschwemmten）状态下首先仅部分被激活，并且激活程度随着温度的增加可显著地升高。正向电压的正温度系数抵消发射极效率的升高以及与之联系的缺陷生长（Defektwachstum）。此外，区域133引起对接通电阻RDSon在温度升高时的升高进行削平。
在SiC半导体主体100的包括区域133的部段中，此外还可以减小载流子移动性。例如，SiC半导体主体100的区域133或者包括区域133的部段可以具有反掺杂（Gegendotierung），比方说铝原子、硼原子和/或镓原子，该反掺杂部分地补偿实际的n型掺杂，因而另一方面必须提高n型掺杂，以便获得相同的净掺杂。
图2A和图2B涉及如下半导体器件500的实施形式：该半导体器件500具有SiC半导体主体100并且具有条状的以沟道来构造的栅极结构150。针对SiC半导体主体100的细节，参阅关于图1的描述。
在正面上，SiC半导体主体100具有第一表面101，该第一表面101可以包括共面的表面部段。第一表面101可以与主晶体平面叠合，或者以偏轴角α 相对于主晶体平面倾斜地伸展，其中偏轴角可以为至少2°和最大12°，例如为大约4°。
在所示出的实施形式中，<0001>晶体轴线相对于法线104倾斜了偏轴角α。<11-20>晶体轴线相对于水平平面倾斜了相同的偏轴角度。<1-100>晶体轴线与横截面平面正交。
在背面上，SiC半导体主体100具有平行于第一表面101的第二表面102。在正面上的第一表面101与在背面上的第二表面102之间的间距与半导体器件500的标称阻断能力有关。
与SiC半导体主体100的第二表面102邻接的高掺杂的接触层139可以是从单晶体割下的衬底部段，或者具有这种衬底部段。接触层139与第二负载电极320形成欧姆接触，所述第二负载电极320可以直接与第二表面102邻接。沿着第二表面102，接触层139的掺杂材料浓度足够高，以便与第二负载电极320构造欧姆接触。
如果半导体器件500是MOSFET，或者如果半导体器件500具有这种MOSFET，则接触层139具有漂移区域131的导电类型。如果半导体器件500是IGBT，则接触层139有与漂移区域131的导电类型互补的导电类型，或者具有这两个导电类型的区域。
漂移区域131可以构造在通过外延生长到接触层139上的层中。漂移区域131中的平均掺杂材料浓度例如在从1014cm-3直到5x1016cm-3的范围中。除了漂移区域131和接触层139之外，漂移结构130可以具有其他经掺杂的区，例如具有场停止区域、阻断区域和/或势垒区域和/或为漂移区域131的导电类型的电流分布区域和/或为互补的导电类型的岛状区。
漂移区域131可以直接与接触层139邻接。根据一个实施形式，漂移区域131与构造在漂移区域131与接触层139之间的缓冲层形成n-/n结，其中缓冲层的竖直伸展可以为至少0.3µm和最大为10µm，例如在0.5µm到5µm之间，并且缓冲层中的平均掺杂材料浓度可以在从1017cm-3直到3x1018cm-3的范围中，或者在从2x1017cm-3直到1x1018cm-3的范围中。缓冲层可以降低在SiC半导体主体100中的机械应力和/或以预先确定的方式影响漂移结构130中的电场。
在SiC半导体主体100的正面上的晶体管单元TC沿着栅极结构150构造，所述栅极结构150从第一表面101出发延伸到SiC半导体主体100中，其中SiC半导体主体100的台面部段（Mesaabschnitte）190将相邻的栅极结构150彼此分离。
栅极结构150沿着第一水平方向的纵向伸展大于栅极结构150沿着第二水平方向的宽度，该第二水平方向与第一水平方向正交并且横向于纵向伸展。栅极结构150可以是纵向沟道，所述纵向沟道从具有晶体管单元TC的单元阵列区的一侧延伸直至相对置的侧，其中栅极结构150的长度可以为直至数百微米，例如直至数毫米。
根据其他实施形式，栅极结构150可以沿着平行的线构造，所述平行的线分别从单元阵列区的一侧延伸到相对置的侧，并且其中分别沿着相同的线构造多个彼此分离的栅极结构150。栅极结构150也可以形成如下晶格：所述晶格在该晶格的网格中具有台面部段190。
在下侧处，尤其是在栅极结构150的侧壁到栅极结构150的底部的过渡部处，可以对栅极结构150进行倒圆。例如，曲率半径为下文描述的栅极电介质151在栅极结构150中的厚度的至少两倍。
栅极结构150可以均匀地彼此间隔开，可以具有相同的宽度，并且可以形成规则的图案，其中栅极结构150的节距（中心到中心的间距）可以在从1µm直到10µm的范围中，例如在从2µm直到5µm的范围中。栅极结构150的竖直伸展可以在从300nm直到3µm的范围中，例如在从500nm直到1µm的范围中。
栅极结构150的侧壁可以垂直于第一表面101地对准，或者可以相对于竖直方向略微倾斜，其中相对置的侧壁可以彼此平行地或者相叠地伸展。根据一个实施形式，栅极结构150的宽度随着距第一表面101的距离的增加而减小。例如，所述一个侧壁与垂直面偏差了大约偏轴角α，而另一侧壁与垂直面偏差了偏轴角-α。
根据一个实施形式，台面部段190具有两个相对置的纵向的台面侧壁191、192，所述台面侧壁直接邻接两个相邻的栅极结构150。至少一个第一台面侧壁191位于具有高载流子移动性的主晶体平面中，例如位于{11-20}晶体平面中。与第一台面侧壁191相对置的第二台面侧壁192可以关于有关的主晶体平面倾斜了偏轴角α的两倍，例如倾斜了大约8度。
在栅极结构150中的导电的栅电极155可以具有高掺杂的多晶硅层、一体的或者分成多部分的（mehrteilige）金属结构，或者这两者。栅电极155可以与栅极金属化部330电连接，所述栅极金属化部330构造栅极端子G，或者与这种栅极端子G电连接或者耦合。
沿着栅极结构150的至少一侧，栅极电介质151将栅电极155与SiC半导体主体100分离。栅极电介质151可以具有半导体电介质、例如热生长的或者沉积的半导体氧化物（例如氧化硅），可以具有半导体氮化物、例如沉积的或者热生长的氮化硅，可以具有半导体氮氧化物、例如氮氧化硅，可以具有其他沉积的介电材料或者由前面所提到的材料构成的任意组合。栅极电介质151的层厚度可以选择为使得：晶体管单元TC的阈值电压在从1V直到8V的范围中，或者在3V到6V之间的范围中。
栅极结构150可以仅仅具有栅电极155和栅极电介质151，或者除了栅电极155和栅极电介质151之外可以具有其他导电结构和/或介电结构，例如具有补偿结构、场板或者隔离电介质（Trenndielektrika）。
在台面部段190中，朝向SiC半导体主体100的正面构造源极区110，所述源极区110可以直接邻接第一表面101和在相应的台面部段190的纵向侧处的两个台面侧壁191、192。在此，每个台面部段190都可以具有源极区110，该源极区110具有在SiC半导体主体100中彼此连接的部段，或者在台面部段190的彼此对置的侧上具有至少两个在SiC半导体主体100中彼此分离的部段，所述彼此分离的部段经由与台面部段190邻接的接触部或者沟道接触部彼此低欧姆地连接。
此外，台面部段190包括体区120，该体区120至少将源极区110的部段与漂移结构130分离，并且与漂移结构130形成第一pn结pn1，而与源极区110形成第二pn结pn2。体区120直接邻接至少第一台面侧壁191。体区120的竖直伸展对应于晶体管单元TC的通道长度，并且可以在从200nm直到2500nm的范围中，或者在从400nm直到1000nm的范围中。不仅源极区110而且体区120都与在SiC半导体主体100的正面上的第一负载电极310电连接。
第一负载电极310可以形成第一负载端子L1，该第一负载端子L1可以是MCD的阳极端子、功率MOSFET的源极端子、其他IGFET的源极端子或者IGBT的发射极端子，或者第一负载电极310可以与第一负载端子L1电连接或者耦合。在背面上的第二负载电极320可以构造第二负载端子L2，该第二负载端子L2可以是MCD的阴极端子、功率MOSFET的漏极端子、其他IGFET的漏极端子或者IGBT的集电极端子，或者第二负载电极320可以与第二负载端子L2电连接或者耦合。
在体区120与第二台面侧壁192之间可以构造二极管区160，其中在二极管区160中的沿着第二台面侧壁192的最大掺杂材料浓度与在体区120中的沿着第一台面侧壁191的掺杂材料浓度相比更高，例如是在体区120中的沿着第一台面侧壁191的掺杂材料浓度的至少两倍，或者甚至也为在体区120中的沿着第一台面侧壁191的掺杂材料浓度的十倍。
根据一个实施形式，晶体管单元TC是n通道FET单元，所述n通道FET单元具有p掺杂的体区120、n掺杂的源极区110和n掺杂的漂移区域131。根据另一实施形式，晶体管单元TC是p通道FET 单元，所述p通道FET 单元具有n掺杂的体区120、p掺杂的源极区110和p掺杂的漂移区域131。
如下负载电流作为载流子流在沿着栅极电介质151感生的反型通道（Inversionskanaelen）中经过体区120：所述负载电流在半导体器件500的接通状态下在第一负载电极310与第二负载电极320之间流经SiC半导体主体100。与体区120中的掺杂材料浓度相比更高的在二极管区160中的掺杂材料浓度可以阻止沿着第二台面侧壁192构造反型通道，保护在栅极结构150的底部处的栅极电介质151免于退化和/或使二极管区160低欧姆地连接到第一负载电极310上。
二极管区160例如延伸直至在第一表面101处构造的接触部，或者直至从第一表面101出发延伸到相应的台面部段190中的沟道接触部，并且与第一负载电极310电连接或者耦合。二极管区160可以与栅极结构150竖直地重叠，其中在栅极结构150的竖直投影中构造二极管区160的部段。在二极管区160中的最大浓度高于在体区120中的最大浓度。
在体区120中，最大掺杂材料浓度可以紧靠在第一表面101之下。在二极管区160中，除了在第一表面101附近的绝对的（也就是相对于相应的二极管区160为全局的）最大值以外，掺杂材料浓度也可以在关于第一表面101处于最深的区中和在栅极结构150的下棱边之下具有局部最大值。在半导体器件500的阻断状态下，二极管区160在栅极结构150之下的部段可以使栅极电介质151的临界区域对在第一pn结pn1处的高电场屏蔽。在相邻的二极管区160的相对置的边缘之间的距离可以在从300nm直到5 µm的范围中，例如在从500nm直到2µm的范围中。
二极管区160与漂移结构130形成第三pn结pn3。第一pn结pn1和第三pn结pn3形成本征体二极管的部段。
在二极管区160与漂移区域131之间构造为漂移区域131的导电类型的区域133，所述区域133在所示出的实施例中分别直接邻接二极管区160，但是根据其他实施形式也可以与二极管区160略微间隔开，例如间隔开小于1μm。区域133的水平伸展可以小于、等于或者大于二极管区160的水平伸展。区域133的竖直伸展Δx可以为至少大约50nm，并且最大大约1μm。区域133在该实施例中与通道的在漏极侧的端部既横向地又竖直地间隔开，并且减小本征体二极管在第三pn结pn3的区域中的阳极发射极效率。
图3A示出了半导体器件500，该半导体器件500在SiC半导体主体100的正面上具有平面的栅极结构150，其中给单个栅极结构150分配有两个相对于栅极结构150对称地构造的晶体管单元TC。
栅极结构150分别包括导电的栅电极155和栅极电介质151，该栅极电介质151直接构造在第一表面101上并且将栅电极155与SiC半导体主体100分离。给从第一表面101出发延伸到SiC半导体主体100中的体区120分配有两个相邻的栅极结构150的两个相邻的晶体管单元TC。这两个晶体管单元TC的源极区110从第一表面101出发延伸到体区120中，该体区120具有接触区128。接触区128可以具有与体区120的在接触区128之外的主要部分相比更高的掺杂材料浓度。此外可能的是，接触区128在源极区110之间与第一表面101邻接。
具有漂移区域131和接触层139的漂移结构130将晶体管单元TC与SiC半导体主体100的第二表面102分离，其中漂移区域131在相邻的体区120之间可以伸到第一表面101。第二负载电极320直接邻接第二表面102。
在接通状态下，晶体管单元TC在体区120的通道区域中沿着第一表面101在源极区110与漂移区域131的邻接第一表面101的部段之间形成横向的反型通道。
层间电介质（Zwischenlagendielektrikum）210将栅电极155与在SiC半导体主体100的正面上的第一负载电极310分离。在层间电介质210的开口中的接触部315将第一负载电极310与接触区128和源极区110连接。
在体区120与漂移区域131之间构造区域133，所述区域133与栅极结构150并且尤其是与晶体管单元TC的通道端部至少竖直地间隔开。区域133可以直接邻接体区120，或者与体区120在竖直方向上间隔开最大1μm。区域133的竖直伸展Δx为至少大约50nm，并且最大大约1μm。
区域133的水平伸展可以大致对应于体区120的水平伸展，或者更大或者更小。根据一个实施形式，不是多个彼此分离的区域133，而是可以构造唯一的连续区域133，所述连续区域133在横向方向上连续地延伸经过单元阵列区的多个晶体管单元TC或者所有晶体管单元TC。
在图3B中，栅极结构150以沟道来构造，所述沟道具有V形的竖直横截面积。栅电极155以近似均匀的层厚度沿着沟道的侧壁和底部延伸。SiC半导体主体100的在相邻的栅极结构150之间的台面部段190包括沿着第一表面101构造的源极区110以及在源极区110与漂移结构130之间的体区120。
在体区120与漂移区域131之间构造为源极区110的导电类型的区域133，所述区域133与晶体管单元TC的栅极结构150和通道端部横向地间隔开。
图3C的半导体器件500具有从第一表面101延伸到SiC半导体主体100中的栅极结构150，其中栅极结构150的侧壁垂直于第一表面101伸展。在SiC半导体主体100的在相邻的栅极结构150之间的台面部段190中构造体区120，所述体区120与漂移结构130形成第一pn结pn1，而与沿着第一表面101构造的源极区110形成第二pn结pn2。
层间电介质210将栅极结构150的栅电极155与第一负载电极310分离。在相邻的栅极结构150之间，沟道接触部316从第一负载电极310出发延伸到台面部段190中，侧向接触SiC半导体主体100，并且将源极区110与第一负载电极310连接。沟道接触部的在SiC半导体主体100中的部段的竖直伸展可以大致对应于栅极结构150的竖直伸展。
在沟道接触部316之下构造二极管区160，该二极管区160横向地可以毗连体区120，并且经由更高掺杂的二极管接触区169而连接到沟道接触部316上。二极管区160的横向伸展可以大于沟道接触部316的相对应的横向伸展。二极管区160形成为体区120的导电类型的经掺杂的半导体区，可以沿着沟道接触部316的侧壁延伸直至源极区110，并且与漂移结构130形成第三pn结pn3。
在二极管区160与漂移区域131之间构造为漂移区域131的导电类型的区域133，并且该区域133具有如下掺杂材料浓度：所述掺杂材料浓度为在漂移区域131中的平均掺杂材料浓度的至少两倍。所述区域133既竖直地又横向地与晶体管单元TC的栅极结构150和通道端部间隔开。
在图4中，半导体器件500是如在图2A至图2B中所描述的那样基于具有以沟道来构造的栅极结构150的SiC半导体主体100的MOSFET，其中第一负载电极310与源极端子S连接，而第二负载电极320与漏极端子D连接。
由在栅极结构150之上的一个或者多个层构成的层间电介质210覆盖栅电极155。层间电介质210例如可以包括由热氧化硅构成的层、由所沉积的氧化硅、氮化硅、氮氧化硅或者玻璃构成的层或者由这样的层构成，所述玻璃例如是BSG（硼硅酸盐玻璃（boronsilicate glass））、PSG（磷硅酸盐玻璃（phosphorus silicate glass））、PBSG（硼磷硅酸盐玻璃（boron phosphorus silicate glass））、FSG（氟硅酸盐玻璃（flourine silicateglass））或者旋涂玻璃（spin-on glass）。接触部315延伸穿过层间电介质210中的开口，并且将覆（aufliegend）在层间电介质210上的第一负载电极310与源极区110和体区120连接。在部件背面上，第二负载电极320将第二表面102与接触层139接触。
沿着栅极结构150的活性（active）侧壁，源极区110可以分别直接毗连栅极结构150，并且仅仅构造在体区120与第一表面101之间。根据所示的实施形式，除了沿着活性侧壁的第一部段111之外，源极区110还包括一个或者多个第二部段112，所述第二部段112邻接栅极结构150的无活性的侧壁，并且分别构造在二极管区160与第一表面101之间。在半导体主体100中，第二部段112可以例如通过二极管区160和/或体区120与第一部段111分离，或者经由其他相同导电类型的部段与第一部段111连接。
第一负载电极310、第二负载电极320和/或接触部315可以具有铝（Al）、铜（Cu）或者铝和/或铜的合金、如比方说AlSi、AlCu或者AlSiCu作为主要组成部分。根据其他实施形式，两个负载电极310、320中的至少一个负载电极可以包含镍（Ni）、钛（Ti）、钨（W）、钽（Ta）、钒（V）、银（Ag）、金（Au）、锡（Sn）、铂（Pt）和/或钯（Pd）作为（多个）主要组成部分。这两个负载电极310、320中的至少一个负载电极可以包括两个或更多部分层（Teilschicht），其中每个部分层都可以包含Ni、Ti、V、Ag、Au、W、Sn、Pt和/或Pd作为（多个）主要组成部分，例如硅化物、氮化物和/或合金。例如，接触部315可以具有界面层311和主层312，该界面层311由例如金属氮化物构成，该主层312由第一负载电极310的材料构成，其中界面层311与SiC半导体主体100邻接，并且将主层312与SiC半导体主体100分离。
漂移结构130在体区120与漂移区域131之间具有为漂移区域131的导电类型的电流分布区域137。在电流分布区域137中的平均掺杂材料浓度为在漂移区域131中的平均掺杂材料浓度的至少两倍、例如至少十倍。在电流分布区域137中的减小的横向欧姆电阻使载流子流沿着水平方向展开穿过体区120，使得对于漂移区域131中的比较低的掺杂材料浓度在漂移区域131中也建立尽可能地均匀的电流分布。电流分布区域137直接与晶体管单元TC的通道端部邻接。
区域133与栅极结构150间隔开，并且由此也与晶体管单元TC的通道端部间隔开。区域133的竖直伸展Δx为至少50nm和最高1000nm，例如至少100nm和最高500nm。区域133中的平均净掺杂材料浓度n2高于电流分布区域137中的平均净掺杂材料浓度n1，并且高于漂移区域131中的平均净掺杂材料浓度n-。区域133可以直接与二极管区160邻接，或者与二极管区160在竖直方向上间隔开，使得漂移区域131的第一竖直部段将区域133与二极管区160分离。
区域133在横向方向上连续地延伸经过多个相邻的晶体管单元TC，例如经过被没有晶体管单元的边缘端接区（Randabschlussbereich）围住的单元阵列区的所有晶体管单元TC。
在图5中，二极管区160分别包括第一分区161以及第二分区162，所述第一分区161在第一表面101附近具有掺杂材料浓度的最大值，所述第二分区162在栅极结构150之下的区中具有掺杂材料浓度的局部最大值，其中第一分区161将第二分区162与第一表面101分离。可能的是，二极管区160的掺杂材料浓度总体上在第二分区162中具有局部最大值，和/或在第一分区161中并且在局部最大值与第一表面101之间具有（相对于相应的二极管区160的）全局最大值。
第一分区161横向上邻接在相同台面部段190中的源极区110和体区120，以及邻接相邻的栅极结构150的无活性的侧壁。此外，第一分区161也可以沿着栅极结构的底部的部分扩展。第二分区162将第一分区161横向地和竖直地与漂移结构130分离。
在二极管区160的第二分区162中的最大掺杂材料浓度p2低于在第一分区161中的最大掺杂材料浓度p+，并且可以高于在体区120中的掺杂材料浓度。在第一分区161中的最大掺杂材料浓度p+可以为在第二分区162中的最大掺杂材料浓度p2的至少两倍、例如至少十倍。
区域133可以直接邻接二极管区160的第二分区162的下棱边，并且在此在横向方向上延伸经过单元阵列区的多个晶体管单元TC，例如经过单元阵列区的所有晶体管单元TC。在区域133与漂移区域131之间，漂移结构130可以具有电流分布层1371，该电流分布层1371具有如下掺杂材料浓度：所述掺杂材料浓度可以大约与在电流分布区域137中的掺杂材料浓度一样高。
图6A和图6B示出了穿过分别在第一水平平面中和在第二水平平面中的两个半导体器件500的SiC半导体主体100的水平横截面，所述第一水平平面与栅极结构150相交，所述第二水平平面与（多个）区域133相交。
半导体器件500分别具有单元阵列区610和边缘端接区690，所述边缘端接区690部分地或者完全包围单元阵列区610，并且将单元阵列区610与SiC半导体主体100的侧面103分离，所述侧面103将第一表面101和第二表面102连接。半导体器件500的所有功能性晶体管单元TC分别构造在单元阵列区610之内。在边缘端接区690中，没有功能性晶体管单元TC。在边缘端接区690中，可以构造边缘端接结构，所述边缘端接结构横向上减少电场。
图6A示出了区域133，所述区域133至少延伸经过单元阵列区610的大部分。区域133可以在单元阵列区610的所有四侧上延伸进入边缘端接区690的内部的分区中，或者在边缘端接区690中可以完全不存在区域133。由此，可能地归因于区域133的在单元阵列区610中的一维阻断能力的损失可以小于由边缘端接引起的阻断能力的损失。
图6B示出了带有条状的晶体管单元TC的半导体器件500，所述晶体管单元TC沿着条状的以沟道来布置的栅极结构150来构造。半导体器件500包括多个相互分离的区域133，所述区域133基本上彼此平行地和部分地与栅极结构150重叠地构造，其中区域133根据晶体管单元TC的图案来结构化。
在图7中，特性曲线703针对根据图5的具有连续区域133和具有二极管区160的半导体器件示出了正向电压UFD随着温度上升而升高，其中在区域133中的掺杂材料包括在带隙中具有深能级的掺杂材料，例如磷光体、铬和/或铱。在相邻的二极管区160之间，具有深能级的掺杂材料在温度上升时降低发射极效率，使得正向电压UFD随温度的升高与在假设的、要不然相同的没有区域的参考器件的情况下相比更扁平，针对所述参考器件，特性曲线702示出了正向电压UFD随着温度上升而更陡峭地升高。
在图8A和图8B的半导体器件500中，二极管区160具有掺杂材料浓度大小不同的部段1611、1612，所述部段1611、1612沿着栅极结构150的纵向方向交替地布置。在所示出的实施例中，二极管区160的第一分区161具有高掺杂的第一部段1611，所述第一部段1611具有连续的下部分部段和多个上部分部段，所述多个上部子部段沿着台面部段190的纵向轴线与弱掺杂的第二部段1612交变。由此，二极管区160的至少第一分区161仅具有比较窄的区，所述比较窄的区具有比较高的p型掺杂，所述比较窄的区由于其小的横向伸展仅在冲击电流的情况下被激活，并且改善本征体二极管的耐冲击电流性。弱掺杂的第二部段1612可以延伸直至二极管区160的第一分区161的底部。替选地，第二分区162中的掺杂材料浓度可以沿着栅极结构150的纵向方向变化。
高掺杂的第一部段1611沿着栅极结构150的纵向方向的纵向伸展l1可以为大约100nm直到1000nm，或者为大约200nm直到500nm。弱掺杂的第二部段1612沿着栅极结构150的纵向方向的纵向伸展l2为至少500nm且最高5000nm。
图9A示出了具有复合区域135的半导体器件500，所述复合区域135构造在SiC半导体主体100的第二表面102与区域133之间。在复合区域135中，复合中心的密度大于在SiC半导体主体100的处于复合区域135之外的部段中的密度。例如，在复合区域135之内，复合率为在复合区域135之外的至少两倍。根据一个实施形式，在复合区域135中的复合率为在漂移区域131的处于复合区域135之外的部段中的复合率的至少十倍。复合中心包括晶体晶格缺陷、重金属原子、或者这两者。复合区域135可以构造为使得：在半导体器件500运行中在绝对最大额定参数（英语： absolute maximum ratings）之内构造的空间电荷区域与复合区域135不接触或者重叠。例如，朝向第一表面101可以在复合区域135的上游设置场停止/缓冲层138的至少一个部段。
例如，复合区域138源于氢、氦和/或较重的离子、例如氩、锗、硅和/或碳的植入，其中该植入在SiC半导体主体100的晶体中产生晶格缺陷，所述晶格缺陷在后续的热处理中没有完全退火（ausgeheilt）。
根据另一实施形式，复合区域135中的复合中心包括近似位置固定的重金属离子，所述重金属离子极端缓慢地扩散到碳化硅中。复合中心可以根据唯一的重金属来设置或者根据至少两种不同的重金属来设置。合适的重金属例如是钼、钨、铂、钒和金。
复合区域135可以形成连续的水平层，或者可以被结构化。例如，在边缘端接区中可以不存在复合区域135，或者仅仅或者主要在边缘端接区中构造复合区域135。
复合区域135的竖直伸展为至少10nm，例如至少50nm，和最高1μm，例如最大500nm。只要载流子在复合区域135的区中复合，就在点状的复合中心处进行复合。通过将复合事件的至少大部分转移离开晶体堆垛层错和朝向点状的复合中心转移，晶体堆垛层错在单元阵列区中的增长明显减小。
复合区域135构造在区域133与第二表面102之间，例如构造在漂移区域131之内。复合区域135可以至少部分地与场停止/缓冲层138重叠，或者也完全实施在场停止/缓冲层138之内，其中场停止/缓冲层138构造在漂移区域131与接触层139之间。场停止/缓冲层138可以为漂移区域131的导电类型。在场停止/缓冲层138中的平均掺杂材料浓度高于在漂移区域131中的掺杂材料浓度，并且低于在接触层139中的掺杂材料浓度。
图9B涉及具有附加的其他复合区域132的半导体器件500，所述附加的其他复合区域132构造在体区120与复合区域135之间，并且与复合区域135间隔开。其他复合区域132可以构造在区域133附近，邻接区域133或者与区域133重叠。在其他复合区域132中，复合中心的密度大于在SiC半导体主体100的处于复合区域135、132之外的部段中的密度。例如，在其他复合区域132之内，复合率为在复合区域135、132之外的至少两倍。根据一个实施形式，在其他复合区域132中的复合率为在漂移区域131的处于复合区域132、135之外的部段中的复合率的至少十倍。复合中心包括晶体晶格缺陷、重金属原子、或者这两者。
复合区域135、132可以构造为使得：在半导体器件500运行中在绝对最大额定参数之内构造的空间电荷区域不接触或者重叠复合区域135、132中的任何一个。
根据所述器件的所期望的阻断能力，漂移区域131的竖直伸展为至少3µm或者至少8µm，并且在漂移区域131中的掺杂材料浓度为最大5 x 1016 cm-3。在复合区域135与其他复合区域132之间的间距Δv可以为漂移区域131的竖直伸展Δw的至少一半或者甚至80%。
图9C的半导体器件500与图9B的半导体器件的区别在于没有区域133。
在图10A和图10B中所示出的半导体器件500分别具有pn二极管结构，所述pn二极管结构构造在SiC半导体主体100中。半导体器件500例如是pn二极管，或者是如下这种半导体器件：所述半导体器件除了pn二极管之外还具有其他半导体元件、例如晶体管。
SiC半导体主体100分别具有漂移结构130，该漂移结构130具有第一导电类型的漂移区域131，其中在漂移区域131中的平均掺杂材料浓度为至少5x1014 cm-3和最大5x1016cm-3。根据所述器件的所期望的阻断能力，漂移区域131的竖直伸展为至少3µm或者至少8µm。
在漂移结构130与第一表面101之间，在SiC半导体主体100中构造第二导电类型的注入区125，该注入区125与SiC半导体主体100的第一表面101邻接。在第一表面101处的接触结构340电接触注入区125。接触结构340形成阳极端子A，或者与阳极端子A电连接。
在SiC半导体主体100的第二表面102与漂移区域131之间，漂移结构130具有高掺杂的接触层139，该第二表面102与第一表面101相对置。背面接触结构350与接触层139形成欧姆接触。背面接触结构350可以形成半导体器件500的阴极端子K，或者与阴极端子K电连接。
在SiC半导体主体100的第二表面102与注入区125之间构造第一导电类型的区域133，该区域133与接触结构340电隔离，所述第二表面与第一表面101相对置。
在图10A的半导体器件500中，区域133直接与第二导电类型的注入区125邻接，并且在水平方向上结构化。
对此，图10B示出了具有连续区域133的半导体器件500，所述连续区域133与注入区125间隔开，其中在注入区125与区域133之间的间距Δz为最大2µm、例如最大1µm。
对于SiC半导体主体100和区域133的其他细节和实施形式，参阅上面所描述的半导体器件500。例如，按照图10A和图10B的半导体器件500可以在区域133与第二表面102之间具有至少一个复合区域135。
图11A和图11B的半导体器件500分别具有MPS（合并后的pin肖特基）二极管结构，所述MPS二极管结构主要构造在SiC半导体主体100中。
SiC半导体主体100分别具有漂移结构130，该漂移结构130具有第一导电类型的漂移区域131，其中在漂移区域131中的平均掺杂材料浓度为至少1015cm-3。根据所述半导体器件500的所期望的阻断能力，漂移区域131的竖直伸展为至少1µm，或者至少3µm，或者至少8µm。可能的是，漂移区域131的竖直伸展为最高40μm或者最高20μm。
在漂移结构130与第一表面101之间，在SiC半导体主体100中分别构造多个为第二导电类型的注入区125，所述注入区125与SiC半导体主体100的第一表面101邻接。在第一表面101处的接触结构340既电接触注入区125又电接触漂移区域131的如下部段，所述部段在注入区125之间与第一表面101邻接，其中接触结构340与漂移区域131构造肖特基接触部SD。接触结构340形成半导体器件500的阳极端子A，或者与阳极端子A电连接。
在SiC半导体主体100的第二表面102与漂移区域131之间，漂移结构130具有高掺杂的接触层139，所述第二表面102与第一表面101相对置。背面接触结构350与接触层139形成欧姆接触。背面接触结构350可以形成半导体器件500的阴极端子K，或者与阴极端子K电连接。
在SiC半导体主体100的第二表面102与注入区125之间构造第一导电类型的至少一个区域133，所述至少一个区域133与接触结构340电隔离，所述第二表面102与第一表面101相对置。
图11A的半导体器件500具有多个区域133，所述区域133分别直接与注入区125中的一个邻接，其中区域133的横向伸展可以大致对应于注入区125的横向伸展。
对此，图11B示出了具有连续区域133的半导体器件500，所述连续区域133与注入区125间隔开，其中在注入区125与区域133之间的竖直间距Δz分别为最大1µm。
图12A涉及一种用于制造如例如在图2A和2B中所示出的半导体器件500的方法，所述半导体器件500具有场效应晶体管结构，所述场效应晶体管结构具有晶体管单元TC。
掩模层被施加到半导体衬底上，所述半导体衬底包括如例如在图2A和图2B中所示出的半导体主体100的前驱体（Vorstufe），并且通过光刻方法对掩模层进行结构化，其中具有掩模开口的植入掩模源于掩模层。“半导体衬底”在这种情况下和在下文中可以包括晶片和/或外延生长的碳化硅半导体主体。
通过掩模开口，借助离子植入来引入限定经掺杂的半导体区的掺杂材料，（902）。附加地，通过掩模开口，借助离子植入来引入限定区域的掺杂材料，（904）。限定区域的掺杂材料可以在限定半导体区的掺杂材料之前和/或之后被引入。
图12B涉及一种用于制造如在图11A中所示出的半导体器件500的方法，所述半导体器件500具有MPS二极管结构。
掩模层被施加到包括如在图11A中所示出的半导体器件500的前驱体的半导体衬底上，并且通过光刻方法来结构化，其中具有掩模开口的植入掩模源于掩模层。
通过掩模开口，借助离子植入来引入限定注入区的掺杂材料，（912）。之前或者之后，借助离子植入来引入限定区域的掺杂材料，（914）。

Claims (28)

1.一种半导体器件，其具有：
在SiC半导体主体（100）中的场效应晶体管结构，所述场效应晶体管结构具有在所述SiC半导体主体（100）的第一表面（101）处的栅极结构（150）并且具有第一导电类型的漂移区域（131），
第二导电类型的半导体区（120，160）；
第一导电类型的区域（133），所述区域（133）在竖直方向上构造在所述半导体区（120，160）与所述漂移区域（131）之间，其中
所述区域（133）与所述栅极结构间隔开，并且在所述竖直方向上远离所述半导体区（120，160）最大1µm。
2.根据权利要求1所述的半导体器件，其中，所述第二导电类型的半导体区（120，160）延伸直至在所述第一表面（101）处的接触部（315，316）。
3.根据上述权利要求中任一项所述的半导体器件，其中，所述栅极结构（150）是平面的栅极结构。
4.根据权利要求1和2中任一项所述的半导体器件，其中，所述栅极结构（150）以沟道来布置。
5.根据上述权利要求中任一项所述的半导体器件，其中，所述第二导电类型的半导体区（120，160）是体区（120）。
6.根据权利要求4所述的半导体器件，其中，所述第二导电类型的半导体区（120；160）延伸直到所述沟道的底部之下，并且与所述沟道的第二侧壁邻接，所述第二侧壁与第一侧壁相对置，体区（120）与所述第一侧壁邻接。
7.根据权利要求4或6所述的半导体器件，其中，所述第二导电类型的半导体区（120，160）的掺杂材料浓度在所述栅极结构（150）之下的区中具有局部最大值，而在所述第一表面（101）与所述局部最大值之间具有最大值。
8.根据权利要求6所述的半导体器件，其中，所述第二导电类型的半导体区（120，160）具有掺杂材料浓度大小不同的部段（1611，1612），所述部段（1611，1612）沿着所述沟道的纵向方向交替布置。
9.根据权利要求6所述半导体器件，其进一步具有：布置在所述漂移区域（131）与所述体区（120）之间的电流分布区域（137），所述电流分布区域（137）比所述漂移区域（131）更高地掺杂，并且与所述栅极结构（150）邻接。
10.根据上述权利要求中任一项所述的半导体器件，其中，所述半导体器件（500）是竖直半导体器件，所述竖直半导体器件具有构造在所述SiC半导体主体（100）的相对置的表面（101，102）处的负载端子，所述场效应晶体管结构具有单元阵列区（610）和边缘端接区（690），所述单元阵列区（610）具有多个晶体管单元（TC），所述边缘端接区（690）至少部分围绕所述单元阵列区（610），并且在所述单元阵列区（610）中连续地构造所述区域（133），或者根据所述晶体管单元（TC）的布局的图案来结构化所述区域（133）。
11.根据权利要求10所述的半导体器件，其中，所述区域（133）在所述边缘端接区（690）中不存在或者结构化地来构造。
12.一种半导体器件，其具有：
在SiC半导体主体（100）中的合并后的PiN肖特基MPS二极管结构，所述SiC半导体主体（100）具有第一导电类型的漂移区域（131）；
第二导电类型的注入区（125），所述注入区（125）与所述SiC半导体主体（100）的第一表面（101）邻接；
在所述第一表面（101）处的接触结构（340），其中所述接触结构（340）与所述漂移区域（131）形成肖特基接触部（SD）并且电接触所述注入区（125）；以及
第一导电类型的区域（133），所述区域（133）构造在所述SiC半导体主体（100）的第二表面（102）与所述注入区（125）之间，所述第二表面（102）与所述第一表面（101）相对置，其中所述区域（133）远离所述第二导电类型的注入区（125）最大1µm。
13.一种半导体器件，其具有：
在SiC半导体主体（100）中的pn二极管结构，所述SiC半导体主体（100）具有第一导电类型的漂移区域（131）；
第二导电类型的注入区（125），所述注入区（125）与所述SiC半导体主体（100）的第一表面（101）邻接；
在所述第一表面（101）处的接触结构（340），其中所述接触结构（340）电接触所述注入区（125）；
第一导电类型的区域（133），所述区域（133）构造在所述SiC半导体主体（100）的第二表面（102）与所述注入区（125）之间构成，所述第二表面（102）与所述第一表面（101）相对置，其中所述区域（133）与在所述第一表面（101）处的所述接触结构（340）电隔离，并且远离所述第二导电类型的注入区（125）最大1µm。
14.根据上述权利要求中任一项所述的半导体器件，其中，所述区域（133）比所述漂移区域（131）更高地掺杂，并且在所述区域（133）中的最大掺杂材料浓度为在所述漂移区域中的最小掺杂材料浓度的至少两倍。
15.根据上述权利要求中任一项所述的半导体器件，其中，所述区域（133）的竖直伸展（Δx）在从50nm直到1000nm的范围中。
16.根据上述权利要求中任一项所述的半导体器件，其中，所述区域（133）的掺杂材料剂量在SiC的击穿电荷的5%直到20%的范围中。
17.根据上述权利要求中任一项所述的半导体器件，其中，所述区域（133）在最大掺杂材料浓度的位置处部分地利用第二导电类型的掺杂材料来补偿。
18.根据上述权利要求中任一项所述的半导体器件，其中，所述区域（133）至少部分地以如下掺杂材料来掺杂：所述掺杂材料具有距最近的带边沿有至少150meV的间距的深能级。
19.根据权利要求18所述的半导体器件，其中，所述掺杂材料对应于如下掺杂材料中的至少一种：磷光体、铬和铱。
20.根据上述权利要求中任一项所述的半导体器件，其此外还具有：至少一个复合区域（135），所述至少一个复合区域（135）具有由晶格缺陷和/或重金属原子构成的复合中心，所述至少一个复合区域（135）构造在所述区域（133）与第二表面（102）之间，所述第二表面（102）与所述第一表面（101）相对置。
21.根据权利要求20所述的半导体器件，其此外还具有：其他复合区域（132），所述其他复合区域（132）具有由晶格缺陷和/或重金属原子构成的复合中心，所述其他复合区域（132）构造在所述第一表面（101）与所述复合区域（135）之间，并且与所述复合区域（135）间隔开。
22.一种用于制造根据权利要求6所述的半导体器件的方法，其中，半导体区（120，160）和区域（133）分别通过离子植入来制造，并且所述离子植入经由共同的植入掩模进行。
23.一种用于制造根据权利要求12所述的半导体器件的方法，其中，注入区（125）和区域（133）分别通过离子植入来制造，并且所述离子植入经由共同的植入掩模进行。
24.一种半导体器件，其具有：
具有第一导电类型的漂移区域（131）的SiC半导体主体（100）；
第二导电类型的经掺杂的区（120，125），所述经掺杂的区（120，125）在所述SiC半导体主体（100）的第一表面（101）与所述漂移区域（131）之间；
复合区域（135），所述复合区域（135）构造在所述经掺杂的区（120，125）与第二表面（102）之间，所述第二表面（102）与所述第一表面（101）相对置，所述复合区域（135）具有由晶格缺陷和/或重金属原子构成的复合中心；和
与所述复合区域（135）间隔开的其他复合区域（132），所述其他复合区域（132）具有由晶格缺陷和/或重金属原子构成的复合中心，所述其他复合区域（132）构造在所述经掺杂的区（120，125）与所述复合区域（135）之间，或者构造在所述经掺杂的区（120，125）中，而且以距所述漂移区域（131）为最大1μm的间距的方式来构造。
25.根据权利要求24所述的半导体器件，其中，所述SiC半导体主体（100）具有场效应晶体管结构，并且所述经掺杂的区（120，125）是所述场效应晶体管结构的晶体管单元（TC）的体区（120）。
26.根据权利要求24所述的半导体器件，其中，所述SiC半导体主体（100）具有pn二极管结构或者合并后的PIN肖特基二极管结构，并且所述经掺杂的区（120，125）是所述二极管结构的注入区（125）。
27.根据权利要求24至26中任一项所述的半导体器件，其中，所述漂移区域（131）的竖直伸展为至少3µm，并且在所述漂移区域（131）中的掺杂材料浓度为最大5 x 1016 cm-3。
28.根据权利要求24至27中任一项所述的半导体器件，其中，在所述复合区域（135）与所述其他复合区域（132）之间的间距（Δv）为所述漂移区域（131）的竖直伸展的至少一半。
CN201910131927.1A 2018-02-22 2019-02-22 碳化硅半导体器件 Pending CN110190125A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018103973.5A DE102018103973B4 (de) 2018-02-22 2018-02-22 Siliziumcarbid-halbleiterbauelement
DE102018103973.5 2018-02-22

Publications (1)

Publication Number Publication Date
CN110190125A true CN110190125A (zh) 2019-08-30

Family

ID=67481617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910131927.1A Pending CN110190125A (zh) 2018-02-22 2019-02-22 碳化硅半导体器件

Country Status (4)

Country Link
US (2) US10950696B2 (zh)
JP (1) JP7454911B2 (zh)
CN (1) CN110190125A (zh)
DE (1) DE102018103973B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459540A (zh) * 2019-07-30 2019-11-15 创能动力科技有限公司 集成mosfet和二极管的半导体装置及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
CN109686663A (zh) * 2018-12-27 2019-04-26 上海华力微电子有限公司 一种半导体结构及其制造方法
US11171248B2 (en) * 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
JP7279394B2 (ja) * 2019-02-15 2023-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102019008556A1 (de) * 2019-03-14 2020-09-17 Semiconductor Components Industries, Llc Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
US10784373B1 (en) * 2019-03-14 2020-09-22 Semiconductor Components Industries, Llc Insulated gated field effect transistor structure having shielded source and method
JP2021136423A (ja) * 2020-02-28 2021-09-13 富士電機株式会社 半導体装置
KR102399239B1 (ko) * 2022-01-24 2022-05-18 (주) 트리노테크놀로지 실리콘 카바이드 전력 반도체 장치

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JP3260001B2 (ja) * 1992-06-12 2002-02-25 株式会社東芝 半導体素子
JPH07240409A (ja) 1994-02-28 1995-09-12 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
US6008520A (en) 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US6204533B1 (en) 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JPH09260650A (ja) 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JP2007129259A (ja) 1996-08-01 2007-05-24 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP3485491B2 (ja) 1999-03-29 2004-01-13 シャープ株式会社 絶縁ゲート型半導体装置及びその製造方法
US7084456B2 (en) 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
US6998678B2 (en) 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
DE102004029297A1 (de) 2004-04-20 2005-11-17 Infineon Technologies Ag Vertikaler Feldeffekt-Leistungstransistor und Verfahren zur Herstellung
JP2008505480A (ja) 2004-06-30 2008-02-21 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 深い位置にクランプダイオードを備えたトレンチ型ｍｏｓｆｅｔ
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP2006324488A (ja) 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
JP5017823B2 (ja) 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5055786B2 (ja) 2006-02-20 2012-10-24 富士電機株式会社 Ｍｏｓ型半導体装置とその製造方法
JP2008108824A (ja) 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその製造方法
JP2008159916A (ja) 2006-12-25 2008-07-10 Sanyo Electric Co Ltd 半導体装置
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
US20080246082A1 (en) 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
JP5261980B2 (ja) 2007-05-17 2013-08-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
US8686493B2 (en) 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5444608B2 (ja) * 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
US7582922B2 (en) 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP5196980B2 (ja) 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP2009187966A (ja) 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8653589B2 (en) 2009-04-15 2014-02-18 Force Mos Technology Co., Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
JP5013436B2 (ja) 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP5300658B2 (ja) * 2009-08-26 2013-09-25 三菱電機株式会社 半導体装置及びその製造方法
JP5452718B2 (ja) * 2010-06-02 2014-03-26 株式会社日立製作所 半導体装置
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5858933B2 (ja) 2011-02-02 2016-02-10 ローム株式会社 半導体装置
US8431470B2 (en) 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
JP5673393B2 (ja) 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
WO2013042333A1 (ja) 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP5920970B2 (ja) 2011-11-30 2016-05-24 ローム株式会社 半導体装置
US8785278B2 (en) 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
JP5776610B2 (ja) 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014003191A (ja) 2012-06-20 2014-01-09 Hitachi Ltd 半導体装置
US8637922B1 (en) 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
JP2014075582A (ja) 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
TW201421683A (zh) 2012-11-23 2014-06-01 Anpec Electronics Corp 具有低米勒電容之金氧半場效電晶體元件及其製作方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
TW201423993A (zh) 2012-12-07 2014-06-16 Ind Tech Res Inst 具有分段式電場屏蔽區之碳化矽溝槽式閘極電晶體及其製造方法
TWI520337B (zh) 2012-12-19 2016-02-01 財團法人工業技術研究院 階梯溝渠式金氧半場效電晶體及其製造方法
JP2014150113A (ja) 2013-01-31 2014-08-21 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP6062269B2 (ja) 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5955246B2 (ja) 2013-02-26 2016-07-20 三菱電機株式会社 半導体装置の製造方法
US9029974B2 (en) 2013-09-11 2015-05-12 Infineon Technologies Ag Semiconductor device, junction field effect transistor and vertical field effect transistor
US9093522B1 (en) 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
US9577073B2 (en) 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US9583482B2 (en) 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
DE102015103072B4 (de) 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102016102493B3 (de) 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
US20180358449A1 (en) 2017-06-12 2018-12-13 Maxpower Semiconductor Inc. Fabrication of Trench-Gated Wide-Bandgap Devices
CN109729743B (zh) 2016-11-11 2021-12-28 新电元工业株式会社 Mosfet以及电力转换电路
WO2018092788A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
DE102018104581B4 (de) 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
US9929265B1 (en) 2017-04-21 2018-03-27 Sanken Electric Co., Ltd. Semiconductor device
DE102017108738B4 (de) 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
JP6926869B2 (ja) 2017-09-13 2021-08-25 富士電機株式会社 半導体装置
JP7059555B2 (ja) 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124737A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459540A (zh) * 2019-07-30 2019-11-15 创能动力科技有限公司 集成mosfet和二极管的半导体装置及其制造方法
CN110459540B (zh) * 2019-07-30 2021-10-26 创能动力科技有限公司 集成mosfet和二极管的半导体装置及其制造方法

Also Published As

Publication number Publication date
DE102018103973B4 (de) 2020-12-03
US11742391B2 (en) 2023-08-29
US10950696B2 (en) 2021-03-16
US20190259842A1 (en) 2019-08-22
DE102018103973A1 (de) 2019-08-22
US20210159316A1 (en) 2021-05-27
JP2019153784A (ja) 2019-09-12
JP7454911B2 (ja) 2024-03-25

Similar Documents

Publication Publication Date Title
CN110190125A (zh) 碳化硅半导体器件
US10211306B2 (en) Semiconductor device with diode region and trench gate structure
US10714609B2 (en) Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
DE102015107456B4 (de) Halbleitervorrichtung mit Felddielektrikum in einem Randgebiet, Halbleitervorrichtung mit Zwischenschicht-Dielektrikumstruktur in einem Randgebiet und Halbbrückenschaltung
DE112004003046B4 (de) Leistungshalbleitervorrichtungen
US10217837B2 (en) Method of manufacturing a semiconductor device having electrode trenches, isolated source zones and separation structures
CN104867925B (zh) 半导体器件及有与背面电极直接邻接区的rc‑igbt
US9954056B2 (en) Semiconductor device with superjunction structure and transistor cells in a transition region along a transistor cell region
CN104299997B (zh) 电荷补偿半导体器件
JP3502371B2 (ja) 半導体素子
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN110459590A (zh) 碳化硅半导体器件
DE112013002538T5 (de) Halbleiterbauelement
CN104134686B (zh) 基于补偿结构的超结结构半导体器件
CN109841665A (zh) 具有边缘终止结构的碳化硅半导体器件
CN106783851A (zh) 集成肖特基二极管的SiCJFET器件及其制作方法
CN103996623B (zh) 具有过补偿区的超级结半导体器件
DE112019000291T5 (de) Halbleiterbauteil und Leistungsmodul
KR19990037016A (ko) 트렌치-게이트 제어된 파워 mosfet
US9123770B2 (en) Charge reservoir IGBT top structure
US20200006544A1 (en) Semiconductor device including silicon carbide body and transistor cells
DE102014116773A1 (de) Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
US20110169080A1 (en) Charge balance power device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination