CN109841665A - 具有边缘终止结构的碳化硅半导体器件 - Google Patents

具有边缘终止结构的碳化硅半导体器件 Download PDF

Info

Publication number
CN109841665A
CN109841665A CN201811407108.7A CN201811407108A CN109841665A CN 109841665 A CN109841665 A CN 109841665A CN 201811407108 A CN201811407108 A CN 201811407108A CN 109841665 A CN109841665 A CN 109841665A
Authority
CN
China
Prior art keywords
doped region
semiconductor devices
dopant
region
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811407108.7A
Other languages
English (en)
Inventor
L.韦尔汉-基利安
R.埃尔佩尔特
R.鲁普
R.西米尼克
B.齐佩留斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109841665A publication Critical patent/CN109841665A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件（500），其具有拥有有源区（610）和至少部分围绕有源区（610）的边缘终止结构（190）的SiC半导体本体（100）。在SiC半导体本体（100）中构造有第一导电类型的漂移区（131）。边缘终止结构（190）具有在SiC半导体本体（100）的第一表面（101）和漂移区（131）之间的第二导电类型的第一掺杂区（191）。第一掺杂区（191）至少部分围绕有源区（610）并且与第一表面（101）间隔开。边缘终止结构（190）还具有在第一表面（101）和第一掺杂区（191）之间的第二导电类型的第二掺杂区（192）和在第二掺杂区（192）之间的第一导电类型的第三掺杂区（193）。

Description

具有边缘终止结构的碳化硅半导体器件
背景技术
在垂直功率半导体器件中，负载电流在半导体器件的正面的第一负载电极和背面的第二负载电极之间流动。在截止状态下，反向电压在垂直方向上落在第一和第二负载电极之间并且在横向方向上落在半导体器件的中央有源区和沿着半导体本体的横向侧面构造的具有第二负载电极的电位的结构之间的边缘终止区上。对于横向场减小，功率半导体器件例如具有JTE（结终端扩展）区，其掺杂物浓度可以随着到侧面减小的距离而减小，或者功率半导体器件具有靠近表面的、悬浮的并彼此分离的相反掺杂的区域（所谓的保护环）。在由掺杂物的扩散系数小的半导体材料构成的半导体器件中，边缘终止结构如其从常规硅技术已知的那样由于较陡的pn结而没那么有效或更耗费地来制造。
技术领域
本申请涉及具有改进的边缘终止的碳化硅半导体器件。
发明内容
本公开内容涉及一种具有SiC半导体本体的半导体器件，所述SiC半导体本体具有有源区以及至少部分地围绕所述有源区的边缘终止结构。在SiC半导体本体中，构造有第一导电类型的漂移区。边缘终止结构具有在SiC半导体本体的第一表面和漂移区之间的第二导电类型的第一掺杂区。第一掺杂区至少部分地围绕有源区并与第一表面间隔开。边缘终止结构还具有在第一表面和第一掺杂区之间的第二导电类型的多个第二掺杂区以及在第二掺杂区之间的第一导电类型的第三掺杂区。
本公开内容还涉及一种具有SiC半导体本体的半导体器件，所述SiC半导体本体具有有源区以及至少部分地围绕所述有源区的边缘终止结构，其中在SiC半导体本体中构造有第一导电类型的漂移区。边缘终止结构具有在SiC半导体本体的第一表面和漂移区之间的第二导电类型的第一掺杂区。第一掺杂区至少部分地围绕有源区并与第一表面间隔开。边缘终止结构还具有在第一表面和第一掺杂区之间的第二导电类型的多个第二掺杂区以及在第二掺杂区之间的第三掺杂区。
通过阅读以下详细描述并观察附图，所公开的主题的其他特征和优点对于本领域技术人员来说显而易见。
附图说明
附图促进了对本发明的更深入的理解，其包含在公开内容内并构成公开内容的一部分。附图示出了本发明的实施方式，并且结合说明书来阐述本发明的原理。本发明的其他实施方式和有意的优点从下面的详细描述的理解中得出。
图1A是根据一种实施方式的具有边缘终止结构的半导体器件的SiC半导体本体的示意性俯视图，该边缘终止结构具有掩埋的第一掺杂区以及在第一表面和第一掺杂区之间的多个彼此间隔开的第二掺杂区，该实施方式具有在环状构造的第二掺杂区之间的相反导电类型的第三掺杂区。
图1B是图1的半导体器件沿着线B-B的示意性横截面。
图1C是用于根据边缘终止结构中的掺杂物剂量来示出根据图1A和1B的半导体器件的击穿电压的相关性的示意图。
图1D是根据一种实施方式的具有边缘终止结构的半导体器件的SiC半导体本体的示意性俯视图，该边缘终止结构具有掩埋的第一掺杂区以及在第一表面和第一掺杂区之间的多个彼此间隔开的第二掺杂区，该实施方式具有柱状构造的第二掺杂区，所述第二掺杂区与相反导电类型的第三区域是分开的。
图2A是根据一种实施方式的具有边缘终止结构的半导体器件的SiC半导体本体的示意性俯视图，该边缘终止结构具有掩埋的第一掺杂区以及在第一表面和第一掺杂区之间的多个彼此间隔开的第二掺杂区，该实施方式具有在第二掺杂区之间的导电类型相同的可与第二区域区分的第三区域。
图2B是图2A的半导体器件沿线B-B的示意性横截面。
图3是根据一种实施方式的具有边缘终止结构的半导体器件的一部分的示意性垂直横截面，该实施方式涉及具有拥有平面栅极结构的晶体管单元的半导体器件。
图4是根据一种实施方式的具有边缘终止结构的半导体器件的一部分的示意性垂直横截面，该实施方式涉及具有拥有浅的沟槽栅极结构和两侧的晶体管沟道的晶体管单元的半导体器件。
图5是根据一种实施方式的具有边缘终止结构的半导体器件的一部分的示意性垂直横截面，该实施方式涉及具有拥有深的沟槽栅极结构和在沟槽栅极结构的两侧上的晶体管沟道的晶体管单元的半导体器件。
图6是根据一种实施方式的具有边缘终止结构的半导体器件的一部分的示意性垂直横截面，该实施方式涉及具有拥有深的沟槽栅极结构和一侧的晶体管沟道的晶体管单元的半导体器件。
图7是根据涉及pn二极管的实施方式的具有边缘终止结构的半导体器件的一部分的示意性垂直横截面。
图8是根据涉及MPS（合并引脚肖特基）二极管的实施方式的具有边缘终止结构的半导体器件的一部分的示意性垂直横截面。
图9A是具有边缘终止结构的半导体器件的一部分的示意性垂直横截面，该边缘终止结构在第二和第三掺杂区之间具有浅的横向pn结。
图9B是用于示出图9A的边缘终止结构的第二和第三掺杂区中的沿着线B-B的横向掺杂物分布的示意图，该示意图针对第二掺杂区的相反导电类型的第三掺杂区。
图9C是用于示出图9A的边缘终止结构的第二和第三掺杂区中的沿着线B-B的横向掺杂物分布的示意图，该示意图针对与第二掺杂区相同的导电类型的第三掺杂区。
图10是根据另一实施方式的具有边缘终止结构的半导体器件的一部分的示意性垂直横截面，该边缘终止结构具有第一掺杂区和在第一表面和第一掺杂区之间的第二掺杂区。
图11A-11F示出根据另外的实施方式的具有图10的边缘终止结构的半导体器件的部分的垂直横截面，该边缘终止结构具有针对边缘终止结构不同的掺杂物剂量。
图12A-12F示出根据图11A - 11F的半导体器件中的雪崩事件的分布。
图13A-13F示出根据图11A - 11F的半导体器件中的电场分布。
图14是根据另一实施方式的用于制造具有边缘终止结构的半导体器件的方法的简化流程图。
图15A是在用于构造边缘终止结构的第一掺杂区的注入期间的根据一种实施方式的用于示出用于制造具有边缘终止结构的半导体器件的方法的SiC半导体衬底的一部分的示意性垂直横截面。
图15B是在用于构造边缘终止结构的第二掺杂区的注入期间的根据图15A的SiC半导体衬底的部分的示意性垂直横截面。
图16A是在用于构造边缘终止结构的第一掺杂区的注入期间的根据另一实施方式的用于示出用于制造具有边缘终止结构的半导体器件的方法的SiC半导体衬底的一部分的示意性垂直横截面。
图16B是在用于构造边缘终止结构的第二掺杂区的注入期间的根据图16A的SiC半导体衬底的部分的示意性垂直横截面。
图17A是在用于构造边缘终止结构的第一掺杂区的注入期间的根据下一实施方式的用于示出用于制造具有边缘终止结构的半导体器件的方法的SiC半导体衬底的一部分的示意性垂直横截面。
图17B是在用于构造边缘终止结构的第三掺杂区的注入期间的根据图17A的SiC半导体衬底的部分的示意性垂直横截面。
图18是根据另一实施方式的用于示出用于制造具有平坦横向pn掺杂物浓度过渡的边缘终止结构的第二掺杂区的方法的SiC半导体衬底的一部分的示意性横截面。
具体实施方式
在以下详细描述中参考附图，所述附图构成公开内容的一部分，并且在所述附图中为了说明目的而示出特定实施例。不言而喻，存在另外的实施例，并且可以对实施例进行结构或逻辑上的改变，而在此不脱离由专利权利要求限定的范围。在这方面，实施例的描述不是限制性的。特别地，除非上下文另有说明，否则下面描述的实施例的元件可以与其他描述的实施例的元件组合。
术语“有”、“包含”、“包括”、“具有”等在下文中是开放式的术语，其一方面指示所述元素或特征的存在，另一方面不排除其他元素或特征的存在。除非上下文另有明确说明，否则不定冠词和定冠词均包括复数和单数。
一些附图通过除了掺杂类型之外的说明“ - ”或“+”来表示相对掺杂物浓度。例如“n-”表示小于“n”掺杂区的掺杂物浓度的掺杂物浓度，而“n +”掺杂区具有比“n”掺杂区更高的掺杂物浓度。除非另有说明，否则相对掺杂物浓度的说明并不意味着具有相同相对掺杂物浓度说明的掺杂区必须具有相同的绝对掺杂物浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂物浓度。
术语“电连接”描述了电连接元件之间的低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体的连接。术语“电耦合”包括：在“电耦合”的元件之间可以存在一个或多个位于其间的和适合于信号传输的元件，例如以下元件，所述元件可控制成，使得所述元件在第一状态下可以建立低电阻连接并且在第二状态下可以产生高电阻去耦。
图1A至1C示出具有中央有源区610和在所有侧上包围有源区610的边缘终止区690的半导体器件500。在有源区610中构造有确定半导体器件500的功能的元件结构601。元件结构601例如可以具有多个晶体管单元TC、pn二极管的pn结或MPS结构。半导体器件500可以是pn二极管、MPS二极管、IGBT（绝缘栅双极型晶体管）或IGFET（绝缘栅场效应晶体管）、例如MOSFET（金属氧化物半导体FET），其中，缩写MOSFET除了具有金属栅电极的FET之外还包括具有由半导体材料构成的栅电极的FET。半导体器件500也可以是MGD（MOS受控二极管）或除了晶体管单元TC之外还具有其他电子元件的半导体器件。
半导体器件500基于由单晶碳化硅（SiC）、例如2H-SiC（2H多型体的碳化硅）、6H-SiC或15R-SiC构成的SiC半导体本体100。根据一种实施方式，SiC半导体本体100的材料是4H-SiC。 SiC半导体本体100的正面上的第一表面101是平面的或肋状的。平面第一表面101上或肋状第一表面101的中间平面上的法线104限定垂直方向。平行于平面第一表面101或肋状第一表面101的中间平面的方向是水平方向或横向方向。
在背面，SiC半导体本体100具有平行于第一表面101的第二表面102。第一和第二表面101,102之间的SiC半导体本体100的总厚度可以在几百纳米到几百微米的范围内。侧面103构成SiC半导体本体100的横向外表面并将第一表面101与第二表面102连接。侧面103可以与第一表面101正交定向。
在SiC半导体本体100中构造有漂移结构130，其具有沿第二表面102的至少一个重掺杂的接触部分139和在第一表面101和重掺杂的接触部139之间的第一导电类型的轻掺杂的漂移区131。除了漂移区131和接触部分139之外，漂移结构130还可以具有漂移区131的导电类型的或相反导电类型的其他掺杂区。
边缘终止区690连接到SiC半导体本体100的侧面103，并且不具有确定半导体器件的功能的半导体元件、例如晶体管单元。代替于此，在边缘终止区690中构造有用于横向场减小的边缘终止结构190。除了用于横向场减小的边缘终止结构190之外，边缘终止区690还可以具有拥有掺杂区的其他边缘结构、例如漂移区131的导电类型的沟道截断区，该沟道截断区比漂移区131更高地掺杂并且可以在边缘终止结构190和侧面103之间从第一表面101延伸到SiC半导体本体100中。
边缘终止结构190具有与漂移区131的第一导电类型互补的第二导电类型的第一掺杂区191。第一掺杂区191构造在第一表面101和漂移区131之间并且与漂移结构130、例如与漂移区131一起构成pn结，该pn结主要或完全平行于第一表面101伸展。第一掺杂区191的垂直伸展可以在500nm至2.5μm的范围内，例如在0.8μm至1.2μm的范围内。第一掺杂区191到第一表面101的距离可以在100nm和1μm之间。在横向方向上并且平行于有源区610的外边缘，掺杂物浓度至少在直线部分中尽可能恒定。在横向方向上并且垂直于有源区610的外边缘，第二掺杂区192中的掺杂物浓度可以在宽的范围上、例如在第二掺杂区192的横向宽度w1的至少90％上近似恒定。
第一掺杂区191在数据页中对于半导体器件500特定的条件下在最大极限数据内的运行和环境条件内在截止运行中可以完全清除移动载流子。例如，第一掺杂区191的掺杂物剂量在2 x 1012 cm-2至2 x 1013 cm-2的范围内，例如在6 x 1012 cm-2至1013 cm-2的范围内。
边缘终止结构190还具有横向彼此间隔开并且分别至少部分地包围有源区610的第二掺杂区192。根据一种实施方式，第二掺杂区192中的至少一个形成完全包围有源区610的封闭结构。可以沿着横向围绕有源区610的线构造其他第二掺杂区192，其中第二掺杂区192沿着线彼此间隔开。根据图1A的实施方式，所有第二掺杂区192形成分别完全包围有源区610的封闭结构。
第二掺杂区192构造在第一表面101和第一掺杂区191之间，并且例如可以邻接于第一表面101，邻接于第一掺杂区191，或邻接于两者。根据一种实施方式，第二掺杂区192从第一表面101延伸到第一掺杂区191。第二掺杂区192的掺杂物剂量比第一掺杂区191的掺杂物剂量更高，例如至少为四倍。根据一种实施方式，第二掺杂区192的掺杂物浓度至少为1 x1017 cm-3。
具有第一掺杂区191和第二掺杂区的边缘终止结构190的总的掺杂物剂量可以在2x 1013 cm-2至6 x 1013 cm-2 的范围内，例如在3 x 1015 cm-2 至5 x 1013 cm-2的范围内。
第一导电类型的第三掺杂区193分开在横向方向上彼此相邻的第二掺杂区192。
第一掺杂区191和最内的面向有源区610的第二掺杂区192可以直接连接到在有源区610内构造的相同导电类型的掺杂区。边缘终止结构690的垂直伸展可以是第一表面101和有源区610内第二导电类型的最低的掺杂区的下边缘之间的距离的至少80％。
第二掺杂区192在截止情况下有助于减小横向方向上的电场。相对轻掺杂的第一掺杂区191向下屏蔽碳化硅中还相对陡的在第二掺杂区192和第三掺杂区193之间的横向pn结，并通过这种方式减小边缘终止结构190中在横向pn结处最大出现的场强。因此，掩埋的第一掺杂区191特别是能够实现第二掺杂区192中的更高的掺杂物剂量，使得减小以下载流子的影响，所述载流子可以占据沿着SiC半导体本体100和第一表面101上施加的钝化结构之间的界面的表面状态。因此，边缘终止结构190的耐压强度保持与运行环境无关并且在较长的运行时长上是恒定的。
钝化结构在此可以由介电材料构成的层组成，或者可以具有由不同的介电材料构成的多个层，例如从碳化硅的氧化得到的氧化硅、沉积的氧化硅、含氮的氧化硅，玻璃、例如USG（未掺杂的硅酸盐玻璃）、BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅酸盐玻璃），或聚酰亚胺。
与仅仅具有第二导电类型的轻掺杂的环结构的边缘终止结构（对于其制造，仅仅使用一个光刻掩模层）相比，所述边缘终止结构190对于光刻波动明显更不敏感，即关于第二掺杂区192之间的距离的变化明显更不敏感。此外，由于第一掺杂区191的屏蔽效果，在横向pn结上出现明显更小的场强，这对半导体器件的稳定性和可靠性产生积极的影响，并改进对更高电压等级的半导体器件的可扩展性。
相对于以下边缘终止结构，所述边缘终止结构基于具有第二导电类型的连续的接近表面的边缘终止区的多区注入并且在所述边缘终止结构中区域中的掺杂物剂量随着该区域到有源区的增加的距离而减小，所述边缘终止结构190可以用较少的掩膜层制造，例如当第一和第二掺杂区191,192的制造可以与相同导电类型的掺杂区在有源区610内的构造连接时如此。
图1C示出边缘终止结构190的击穿电压VBD与具有针对650V的反向电压定义的边缘终止区610的半导体器件的第一掺杂区191的掺杂物剂量Dos的相关性。
线401描绘击穿电压VBD与第一掺杂区的掺杂物剂量Dos的相关性。线402说明有源区610内的击穿电压。横坐标的尺度涉及第一掺杂区191中的掺杂物剂量与4 x 1012 cm-2的恒定参考剂量的以百分比为单位的比率。
该图表明，边缘终止结构190允许第二掺杂区192的掺杂物剂量的非常宽的工艺窗口并且边缘终止结构190的击穿电压因此在很大程度上与关于边缘终止结构190的工艺波动无关。因此半导体器件500的雪崩击穿可靠地关联于有源区610，这明显改进半导体器件500的稳定性和其雪崩鲁棒性。于是，在有源区610中，雪崩击穿例如可以固定在那里构造的第二导电类型的掺杂区的弯曲部处。
图1D示出了沿着围绕有源区610的直框架线构造的柱状构造的第二掺杂区192。位于相同框架线上的第二掺杂区192通过另外的第三掺杂区193彼此分开。
根据图2A和2B的实施方式，边缘终止结构190的第三掺杂区193具有与第二掺杂区192和第一掺杂区191相同的导电类型，其中在第二掺杂区192中的掺杂物剂量大于在第三掺杂区193中的掺杂物剂量。根据一种实施方式，第二掺杂区192中的掺杂物剂量是第一掺杂区191中的掺杂物剂量的至少四倍。根据另一种实施方式，第三掺杂区193中的掺杂物浓度可大致对应于第一掺杂区191中的掺杂物浓度，即与其偏差不大于第一掺杂区191中的掺杂物浓度值的最大10％。
相对于具有交替更重和更轻掺杂的环并且其中更重掺杂的环的宽度随着到有源区610的距离增加而减小并且更轻掺杂的环的宽度以相同的程度增加的JTE结构，根据图2A至2B的边缘终止结构190被证明为相对于光刻波动更鲁棒，例如在例如650V或1200V的较小的电压等级下如此。
图3示出具有拥有边缘终止区690的SiC半导体本体100的半导体器件500，该边缘终止区690包围具有晶体管单元TC的中央有源区610。在SiC半导体本体100的正面上构造有晶体管单元TC的平面栅极结构150，其中至少在有源区610的内部中，单独的栅极结构150分别分配给两个对称于栅极结构150构造的晶体管单元TC。
栅极结构150包括导电的栅电极155和直接构造在第一表面101上并且将栅电极155与SiC半导体本体100分开的栅极电介质151。从第一表面101延伸到SiC半导体本体100中的体区120分别分配给两个相邻的晶体管单元TC，所述两个相邻的晶体管单元在其方面分配给两个相邻的栅极结构150。在第一表面101和体区120之间构造有两个相邻晶体管单元TC的源极区110。体区120可以具有接触区域149，其中掺杂物浓度高于在接触区域149之外的体区120的主区域121中的掺杂物浓度。接触区域149在两个源极区110之间邻接于第一表面101。
具有漂移区131和接触部分139的漂移结构130将晶体管单元TC与SiC半导体本体100的第二表面102分开，其中漂移结构130、例如漂移区131或具有与漂移区131相同的导电类型、但比漂移区131更高的掺杂物浓度的电流扩散区可以在相邻的体区120之间并且在栅电极155下方达到第一表面101。
在接通状态下，晶体管单元TC在体区120的沟道区域中沿着栅极电介质151形成横向的反型沟道，所述反型沟道将源极区110与漂移结构130的邻接于第一表面101的部分，例如与漂移区131或电流扩散区连接。
层间电介质210将栅电极155与SiC半导体本体100的正面上的第一负载电极310分开。通过层间电介质210中的开口延伸的接触结构315将第一负载电极310与接触区域149和源极区110电连接。第二负载电极320可以邻接于漂移结构130的重掺杂的接触部分139。栅电极155与半导体器件的栅极端子电连接或耦合。
在所示实施例中，半导体器件500是n沟道SiC-MOSFET。第一导电类型是n型，并且第二导电类型是p型。第一负载电极310可以形成源极端子S或者与源极端子S电连接。第二负载电极320可以形成漏极端子D或与这样的漏极端子D电连接。根据其他实施方式，第一导电类型是p型，并且第二导电类型是n型。
在边缘终止区690中，如上所述那样构造有边缘终止结构190。第一掺杂区191可以达到最外侧的栅极结构150下方或者与其横向间隔开。随着到有源区610的距离增加，第二掺杂区192的横向宽度可以减小。附加或替代于此，第三掺杂区193的横向宽度可以随着到有源区610的距离增加而增加。
直接在边缘终止区690中的第一表面101的至少一部分690上可以施加介电钝化结构、例如聚酰亚胺结构400，该钝化结构可以覆盖第一负载电极310的或最外面的栅极结构150的外边缘。根据另一种实施方式，在边缘终止区690的至少一个连接到有源区610的内部子区域中，层间电介质210可以将聚酰亚胺结构400与SiC半导体本体100分开。至少在所述部分中，在聚酰亚胺结构400和SiC半导体本体100之间可以构造有至少一个另外的介电层，例如氧化硅层和/或由硅酸盐玻璃构成的层。
在SiC半导体本体100和钝化结构、例如聚酰亚胺结构400之间的界面处的以及在SiC半导体本体100和层间电介质210之间的界面处的表面状态可以在半导体器件500运行中在不同程度上被载流子占据，所述载流子可以影响边缘终止区610中的电场分布和边缘终止结构190的击穿电压。根据一种实施方式，第二掺杂区192中的掺杂物浓度为至少1 x1017 cm-3，例如至少2 x 1017 cm-3，使得至少暂时占据在聚酰亚胺结构400和SiC半导体本体100之间的分界层处的表面状态的载流子仅仅对边缘终止区690的耐压强度具有小的影响。
根据一种实施方式，第二掺杂区192中的掺杂物剂量大致等于接触区域149中的掺杂物剂量和近似等于在接触区域149和体区120中的掺杂物浓度之间的差，使得第二掺杂区192和接触区域149可以在相同的注入步骤和相同的掩模层中定义。
选择第一掺杂区191的掺杂，使得在半导体器件500运行中可以完全清除第一掺杂区191。因为体区120的掺杂被选择成使得无法清除体区120，所以体区120的形成通常包括至少一个与第一掺杂区191的形成无关的方法步骤。
边缘终止区690中的第一掺杂区191的垂直伸展v1可以对应于体区120的下边缘到第一表面101的距离v3或为该距离v3的至少80％、例如至少85%，该距离v3在本实施例中对应于包括接触区域149的体区120的垂直伸展，由此可以避免在体区120和边缘终止结构190之间的过渡处的截止能力的下降。
图4的半导体器件500是具有栅极结构150的SiC-TMOSFET（SiC沟槽MOSFET），所述栅极结构被构造成具有近似v形的垂直横截面面积的浅沟槽。栅电极155可以沿着栅极结构150的侧壁并沿着栅极结构150的底部以大致均匀的层厚度延伸。在相邻栅极结构150之间的SiC半导体本体100的台面部分180包括沿第一表面101构造的源极区110以及体区120，所述体区将源极区110与漂移结构130分开。体区120可以具有更重掺杂的接触区域149，其中掺杂物浓度高于在接触区域149之外的体区120的主区域121中的掺杂物浓度。台面部分180的侧壁例如可以是（0-33-8）晶格面。
SiC-TMOSFET具有如上所述的漂移结构130和边缘终止结构190。边缘终止结构190的垂直伸展v1可以为体区120的下边缘到第一表面101的距离v3的至少80%或例如大约等于距离v3，其中在图4的实施例中，距离v3对应于包括接触区域149的体区120的垂直伸展。
图5的半导体器件500是具有从第一表面101延伸到SiC半导体本体100中的栅极结构150的SiC-TMOSFET，其中栅极结构150的侧壁垂直于第一表面101延伸。在相邻栅极结构150之间的SiC半导体本体100的台面部分 180 中构造有体区120，所述体区在台面部分180中与漂移结构130形成第一pn结pn1并且与沿着第一表面101构造的源极区110形成第二pn结pn2。台面部分180的侧面是碳化硅晶体的主晶格面。
在相邻的栅极结构150之间，沟槽接触部316从第一负载电极310延伸经过层间电介质210并进入台面部分180中。沟槽接触部316侧面邻接于源极区110并将所述源极区110与第一负载电极310连接。
晶体管单元TC还具有体区120的导电类型的屏蔽区160，其中屏蔽区160的下边缘到第一表面101的距离v4大于栅极结构150的垂直伸展v2。屏蔽区160可以具有高于体区120的掺杂物浓度并且与栅极结构150横向间隔开。栅极结构150通过分别两个相邻的屏蔽区160相对于漏极电位屏蔽，所述两个相邻的屏蔽区160比栅极结构150明显更靠近第二表面102。在有源区610内，雪崩击穿可以固定在屏蔽区160的范围内，例如沿着屏蔽区160的下边缘。屏蔽区160可以具有直接在沟槽接触部316下方构造的重掺杂的接触区域149。
半导体器件500的边缘终止区690具有如上所述的边缘终止结构190。在此，边缘终止结构190的垂直伸展v1可以大致对应于屏蔽区160的下边缘到第一表面101的距离v4，例如为该距离v4的至少80％。如果在构造沟槽接触部316之前通过接触沟槽的底部引入接触区域149，则第二掺杂区192可以由与重掺杂的接触区域149相同的注入和在相同的掩模层192中构造，其中第二掺杂区192中的第二导电类型的绝对掺杂物浓度可以大致对应于接触区域149和屏蔽区160的掺杂物浓度之间的差。
在图6中，半导体器件500是基于具有条带状的晶体管单元TC及拥有单侧晶体管沟道的深沟槽栅极结构150的SiC半导体本体100的n沟道的SiC-TMOSFET。对于边缘终止结构190的下面未描述的细节，参考对图 1A和1B的描述。
在正面上，SiC半导体本体100具有第一表面101，其可以包括共面的表面部分。第一表面101可以与主晶格面重合或者以倾斜于主晶格面、例如倾斜于（0001）晶格面的角度偏差α伸展，其中角度偏差最高可以为12°，例如大约4°。
在所示实施方式中，<0001>晶向与法线104倾斜角度偏差α。<11-20>晶向与水平面倾斜相同的角度偏差α，并且此外在横截面平面中伸展。 <1-100>晶向与横截面平面正交。
在背面，SiC半导体本体100具有平行于第一表面101的第二表面102。第一表面101和第二表面102之间的SiC半导体本体100的总厚度可以为几百纳米至几百微米。
在SiC半导体本体100中构造的漂移结构130包括至少一个重掺杂的接触部分139，其邻接于第二表面102，以及所述漂移结构130包括在第一表面101和重掺杂的接触部分139之间的第一导电类型的轻掺杂的漂移区131。
重掺杂的接触部分139是与漂移区131相同的导电类型，并且可以是从晶体锯成的或从晶体分离的衬底部分或具有这样的从晶体锯成的或从晶体分离的衬底部分，或者可以完全由外延方法获得。接触部分139与第二负载电极320形成欧姆接触，该第二负载电极320可以直接邻接于第二表面102。沿着第二表面102，接触部分139中的掺杂物浓度足够高，以便与第二负载电极320形成低电阻接触。
漂移区131可以在通过外延生长在接触部分139上的层中构造。漂移区131中的平均掺杂物浓度例如在5 x 1014 cm-3 至5 x 1016 cm-3的范围内。除了漂移区131和接触部分139之外，漂移结构130可以具有其他掺杂区，例如漂移区131的导电类型的场阻挡区、截止区或势垒区和/或电流扩散区和/或互补的导电类型的岛形区。
SiC半导体本体100的正面上的晶体管单元TC沿着从第一表面101延伸到SiC半导体本体100中的栅极结构150来构造，其中SiC半导体本体100的台面部分180将相邻的栅极结构150彼此分开。
栅极结构150沿第一水平方向的纵向伸展大于栅极结构150沿正交于第一水平方向并横向于纵向伸展的第二水平方向的宽度。栅极结构150可以是从具有晶体管单元TC的有源区610的一侧延伸直至相对侧的长沟槽，其中栅极结构150的长度可以高达几百微米或高达若干毫米。
根据其他实施方式，栅极结构150可以沿着平行线构造，所述平行线分别从单元场区的一侧延伸至相对侧，并且其中分别沿着相同的线构造多个彼此分离的栅极结构150。栅极结构150也可以在晶格的网格中形成具有台面部分180的晶格。
栅极结构150可以彼此均匀地间隔开，可以具有相同的宽度，并且可以形成规则图案，其中栅极结构150的中心距可以在1μm至10μm、例如2μm至5μm的范围内。栅极结构150的垂直伸展可以为300nm至5μm，例如在500nm至2μm的范围内。
栅极结构150的侧壁相对于垂直方向略微倾斜，其中彼此相对的侧壁可以彼此平行或彼此平行地伸展。根据一种实施方式，栅极结构150的宽度随着到第一表面101的距离增加而减小。例如，一个侧壁与垂直方向偏离角度偏差α，并且另一个侧壁与垂直方向偏离-α。
台面部分180具有两个相对的纵向台面侧面181,182，其直接邻接于两个相邻的栅极结构150。第一台面侧面181位于（11-20）晶面中，其中载流子迁移率高。与第一台面侧面181相对的第二台面侧面182可以与有关的晶面倾斜角度偏差α的两倍，例如大约8度。
栅极结构150具有导电的栅电极155，该栅电极可以具有重掺杂的多晶硅层，单部分或多部分的金属结构或两者。栅电极155与部件正面上的栅极金属化部电连接，该栅极金属化部形成栅极端子或与这样的栅极端子电连接或耦合。
沿着栅极结构150的至少一侧，栅极电介质151将栅电极155与SiC半导体本体100分开。栅极电介质151可以具有半导体电介质，例如热生长或沉积的半导体氧化物、例如氧化硅，半导体氮化物、例如沉积或热生长的氮化硅，半导体氮氧化物、例如氮氧化硅，其他沉积的介电材料，或所述材料的任意组合。栅极电介质151的层厚度可以为几十纳米并且被选择成，使得晶体管单元TC的阈值电压在1V至8V的范围内。
栅极结构150可以仅具有栅电极155和栅极电介质151或者可以除了栅电极155和栅极电介质151之外还具有其他导电的和/或介电的结构，例如分离电介质。
在台面部分180中，朝向SiC半导体本体100的正面构造源极区110，所述源极区可以直接邻接于第一表面101并且邻接于相应台面部分180的第一台面侧面181。在此，每个台面部分180可以具有源极区110，该源极区具有在SiC半导体本体100中相互连接的部分或至少两个在SiC半导体本体100中彼此分离的部分，所述至少两个彼此分离的部分经由邻接于台面部分180的接触部或沟槽接触部来相互低阻抗地连接。
台面部分180还具有体区120，其将源极区110与漂移结构130分开并邻接于第一台面侧面181。体区120与漂移结构130形成第一pn结pn1并且与源极区110形成第二pn结pn2。在晶体管单元TC的接通状态下，在体区120中沿着栅极结构150形成将源极区110与漂移结构130连接的反型沟道。体区120沿第一台面侧面181的伸展对应于晶体管单元TC的沟道长度并且可以是200nm至1500nm。
台面部分180还具有体区120的导电类型的屏蔽区160的至少部分区域，其中屏蔽区 160邻接于第二台面侧面182，并且可以与第一负载电极310形成欧姆接触。屏蔽区 160或屏蔽区 160的至少部分区域可以比体区120更高地掺杂。例如，屏蔽区160中沿着第二台面侧面182的掺杂物浓度p2可以至少是体区120中沿着第一台面侧面181的掺杂物浓度p1的五倍。
屏蔽区160构造在体区120和第二台面侧面182之间，并且可以直接邻接于体区120。屏蔽区 160的竖直伸展可以大于体区120的垂直伸展，例如大于栅极结构150的垂直伸展。在屏蔽区160中可以构造有更重掺杂的接触区域149，所述接触区域可以邻接于用于第一负载电极310的接触结构315。屏蔽区160的部分区域可以直接构造在栅极结构150的底部与第二表面102之间，并且相对于第二负载电极320的电位来屏蔽栅极结构150。
在SiC半导体本体100的接通状态下在第一和第二负载电极310,320之间经过SiC半导体本体100流动的负载电流在沿着栅极电介质151引起的反型沟道中作为少数载流子流来通过体区120。屏蔽区160中的相比于体区120中的掺杂物浓度更高的掺杂物浓度在最大极限数据内运行时抑制反型沟道沿着第二台面侧面182的形成。
图6还示出了电流扩散区137作为漂移结构130的组成部分，其中电流扩散区137与体区120形成第一pn结pn1并且直接邻接于漂移区131，并且其中电流扩散区137中的掺杂物浓度高于漂移区131中的掺杂物浓度，例如是漂移区131中的掺杂物浓度的至少两倍高。
边缘终止区190的垂直伸展v1可以是或大于等于屏蔽区160的垂直伸展v4的至少80％，例如至少85％，其中该屏蔽区160包括接触区域149。
图7的半导体器件500是pn二极管，在其有源区610中，p掺杂的阳极区125可以构造为连续层。边缘终止结构190可以横向上直接连接到阳极区125上。边缘终止结构190的垂直伸展v1是阳极区125的垂直伸展v7的至少80％。根据一种实施方式，边缘终止结构190的垂直伸展v1等于阳极区125的垂直伸展v7，使得可以避免在边缘终止结构190和阳极区125之间的过渡处的截止能力的下降。
图8的半导体器件500是MPS二极管，其中在有源区610中漂移结构130的沟道部分136达到第一表面101并且与第一负载电极310形成肖特基接触SC。沟道部分136中的掺杂物浓度可以等于或大于漂移区131中的掺杂物浓度。从第一表面101延伸到SiC半导体本体100中的第二导电类型的阳极区125同样邻接于第一负载电极310。对于低负载范围，MPS二极管使用肖特基接触SC的较低正向电压，而双极性电流可以通过pn结增加地对较高的负载电流做出贡献。在截止情况下，从阳极区125横向延伸到沟道部分136中的空间电荷区夹断通过沟道部分136的漏电流路径。
图9A至图9B涉及如在前面的附图中所描述的边缘终止结构190的第二和第三掺杂区192、193中的横向掺杂物分布，其中第三掺杂区193中的第一导电类型的掺杂物的掺杂物浓度对应于漂移区131中的相同掺杂物的掺杂物浓度ND0。
第二掺杂区192和第三掺杂区193具有漂移区131的导电类型的恒定的本底掺杂761，该本底掺杂具有漂移区131中的掺杂物浓度NDO。至少在第二掺杂区192的边缘部分中，与漂移区131的导电类型相反的导电类型的掺杂物的浓度762连续地减小，使得沿相同的方向，净掺杂物浓度763在至少200nm、例如至少500nm的横向距离Δx内从最大值Nmax下降到值Nmax / e，其中e代表欧拉数。下降到1 / e大约相当于从100％下降到37％。在第二掺杂区192的中心部分中，净掺杂物浓度763可以近似恒定。
图9C描绘在第三掺杂区193完全反掺杂的情况下沿着线B-B的净掺杂物浓度763的横向走向。
在图9A至9C中描述的横向掺杂物分布在用于通过离子注入构造第二掺杂区192的离子束的相应横向调制中得出。例如，离子束可以借助布置在离子束的光路中的能量过滤器或借助合适的灰度掩模来横向调制，所述灰度掩模例如通过短暂加热阶梯掩膜来构造，其中通过加热，掩模材料轻易流动。当离子束以不同角度被引导通过足够高度的阶梯掩模的开口时，也得出离子束的横向调制。
图10示出了在半导体器件500的有源区610和SiC半导体本体100的一个侧面103之间的边缘终止区690的垂直横截面。边缘终止结构190的第一掺杂区191和最内的第二掺杂区192直接连接到相同导电类型的掺杂区、例如有源区610中的体区或阳极区125上。第二掺杂区192中的掺杂物剂量例如是第一掺杂区191中的掺杂物剂量的四倍。
通过一次或多次、例如三次不同能量的经过注入掩模中的开口的注入引入第二掺杂区192。分别由第二掺杂区192和第三区域193构成的子结构195的宽度ws保持恒定，该第三区域193在背向有源区610的侧上邻接于第二掺杂区192，其中第二掺杂区192的横向宽度w2随着到有源区610的距离增加而减小并且第三掺杂区193的横向宽度w3随着到有源区610的距离增加而增加。横向宽度w2的减小和横向宽度w3的增加可以是线性的，即以均匀的等级来设置。
下图11A至13F示出了根据图10的结构的掺杂物分布、雪崩速率和电场分布，其中边缘终止结构190的掺杂物剂量分别改变。
相对于参考剂量1 x 1013 cm-2，图11A，12A和13A涉及40％的掺杂物剂量；图11B，12B和13B涉及120％的掺杂物剂量；图11C，12C和13C涉及200％的掺杂物剂量；图11D，12D和13D涉及400％的掺杂物剂量；图11E，12E和13E涉及680％的掺杂物剂量；并且最后，图11F，12F和13F涉及800％的掺杂物剂量。
在图11A至11F中，线403分别描绘在雪崩击穿时刻的空间电荷区的边界。对于120％及以上的注入剂量，不管注入剂量如何，击穿位置都固定在有源区域610内。
图12A至12F分别说明碰撞电离密度K的分布，并且表明对于120％和800％之间的注入剂量，最大碰撞电离密度的位置保持不变。
图13A至13F分别说明电场强度E的分布，并且示出了在120％至800％的注入剂量的宽范围上的随着注入剂量从内向外增加的均匀场分布。
根据图14，用于制造器件的方法包括：在SiC半导体衬底的初始层中构造（902）反掺杂区，其中初始层是第一导电类型的并且反掺杂区部分或完全包围器件区域的有源区。该方法还包括构造（904）第二导电类型的第二掺杂区，所述第二掺杂区从SiC半导体衬底的第一主面延伸直至第一掺杂区，横向彼此间隔开并且分别至少部分地或完全包围有源区。第一掺杂区由反掺杂区的至少一部分构造。第一掺杂区，第二掺杂区以及在第二掺杂区之间的第三掺杂区构成边缘终止结构。
可以以比第一掺杂区更高的掺杂物剂量构造第二掺杂区。可以距第一主面一定的距离来构造反掺杂区，其中第二掺杂区从第一主面延伸直至反掺杂区，并且第一掺杂区通过反掺杂区来构造。替代于此，反掺杂区可以从第一主面延伸地来构造，其中第二掺杂区的垂直伸展小于反掺杂区的垂直伸展，并且其中第一掺杂区通过反掺杂区的在垂直方向上连接到第二掺杂区上的部分来构造。第二掺杂区的构造可以包括将第二导电类型的掺杂物引入到初始层的横向彼此间隔开的子区域中。第二掺杂区的构造可以包括第二导电类型的从第一主面延伸到初始层中的第二掺杂区的构造和第二掺杂区的部分通过第一导电类型的掺杂物的至少部分的反掺杂。第二或第三掺杂区的构造可以包括离子注入，其中离子束被横向调制，使得在第二或第三掺杂区中在横向方向上的净掺杂物分布在至少200nm内、例如在至少500nm内从最大的净掺杂物浓度Nmax连续地下降到浓度Nmax / e，其中e代表欧拉数。
图15A和15B涉及一种方法，其中第一掺杂区191独立于第二掺杂区192地构造。
提供SiC半导体衬底700，其具有重掺杂的衬底部分790和初始层730，该初始层例如是通过外延方法在衬底部分790上生长的。
在所示实施例中，衬底部分790和初始层730都是被n掺杂的。初始层730可以是均匀掺杂的，具有在5 x 1014 cm-3至5 x 1016 cm-3的范围内的平均掺杂物浓度。距第一主面701一定的距离来构造反掺杂区791。
图15A示出了借助第一掺杂区481经由第一注入掩膜480中的开口485的注入来构造反掺杂区791。用于构造反掺杂区791的注入可以包括在不同的注入能量下的单次注入或多次注入。在离子束的光路中，可以布置用于注入物的垂直扩散的能量过滤器。
反掺杂层791到第一主面701的距离可以是几百纳米，例如至少500纳米并且最大2μm。屏蔽区、体区或阳极区的至少一个子层725可以通过另外的掩模开口485在部件区域的有源区610中构造。
图15B示出了通过第二掺杂物491经由第二注入掩膜490中的开口495的离子注入来构造第二掺杂区192。代替第二注入掩模490可以在离子束的光路中布置相应结构化的能量过滤器。第二掺杂区192可以构造成，使得其从图15a的第一主面701延伸直至反掺杂区791。
反掺杂区791构成边缘终止结构190的第一掺杂区191。在第二掺杂区192之间的由第二注入掩膜490的掩模部分遮盖的区域中，保留了初始层730的初始掺杂。有关区域构成边缘终止结构190的第三掺杂区193。通过第二注入掩膜490的另外的开口495，在有源区610中例如可以构造体区的接触区域、屏蔽区的接触区域或阳极区125的接触区域149。
根据在图16A至16B中所示的实施方式，利用第一注入掩模480产生的反掺杂区791从第一主面701延伸到初始层730中。
图16A示出了反掺杂区791的构造，其可以包括在不同注入能量下的多次注入。与反掺杂区791同时，通过另外的掩模开口可以在有源区610中构造连接到第一主面701上的体区、屏蔽区或阳极区125。
图16B示出了第二掺杂区192的构造，所述第二掺杂区例如可以借助如在图15B中描述的第二注入掩模490来定义。在反掺杂区791的被第二注入掩模490遮盖的区域中，保留了反掺杂区791的原始掺杂。有关区域构成边缘终止结构190的第三掺杂区193，其中在这种情况下，第三掺杂区193具有与第二掺杂区192相同的导电类型并且可以仅由较低的掺杂物浓度而与所述第二掺杂区区分。例如，第三掺杂区193中的掺杂物浓度仅仅是第二掺杂区192中的掺杂物浓度的25％。例如，第三掺杂区193中的掺杂物浓度与第一掺杂区191中的掺杂物浓度一样高。
图17A示出反掺杂区791的构造，该反掺杂区从第一主面701延伸到SiC半导体衬底700中，其中反掺杂区791的在第一主面701和下部之间的上部以比下部更高的掺杂物浓度来构造。
图17B示出了具有掩模开口475的第三注入掩模470，所述掩膜开口露出用于形成第三掺杂区193的区域并且遮盖以下区域，在所述区域中由反掺杂区791的上部的部分形成第二掺杂区192。利用初始层730的导电类型的掺杂物471的注入通过反掺杂区791的上部的子区域的重新反掺杂来形成第三掺杂区193。
图18示出了用于图15B的第二掺杂物491的离子束的光路中的离子束调制装置450。离子束调制装置450横向调制离子束，使得在第二掺杂区192中在横向方向上的净掺杂物分布在至少200nm内、例如在至少500nm内从最大的净掺杂物浓度Nmax连续地下降到浓度Nmax / e，其中e是欧拉数。
离子束调制装置450例如可以具有横向结构化的能量过滤器，该能量过滤器具有几乎不可透射的第一部分451和透射的第二部分452。在第二部分452中，离子的能量和出射角度根据发生位置进行调制，使得离子束被分割成子束，所述子束在能量过滤器和SiC半导体衬底700之间扩展，其中每个子束中的离子密度向外连续减小。
根据另一种实施方式，离子束调制装置450具有灰度掩模，所述灰度掩模例如通过短暂加热阶梯掩膜来构造，其中通过加热，掩模材料轻易流动。当离子束以不同角度被引导通过足够高度的阶梯掩模的开口时，也得出离子束的横向调制。

Claims (30)

1.一种半导体器件，其具有：
SiC半导体本体（100），其具有有源区（610）和至少部分地围绕所述有源区（610）的边缘终止结构（190），其中在所述SiC半导体本体（100）中构造有第一导电类型的漂移区（131）并且所述边缘终止结构（190）具有：
在SiC半导体本体（100）的第一表面（101）和所述漂移区（131）之间的第二导电类型的第一掺杂区（191），其中所述第一掺杂区（191）至少部分地围绕所述有源区（610）并且与所述第一表面（101）间隔开;
在第一表面（101）和第一掺杂区（191）之间的第二导电类型的多个第二掺杂区（192）;和
在第二掺杂区（192）之间的第一导电类型的第三掺杂区（193）。
2.根据权利要求1所述的半导体器件，其中
第三掺杂区（193）被第一掺杂区（191）和第二掺杂区（192）完全包围。
3.根据权利要求1和2之一所述的半导体器件，其中
第一和第二掺杂区（191,192）分别完全包围所述有源区（610）。
4.根据权利要求1至3中任一项所述的半导体器件，其中
第二掺杂区（192）的掺杂物剂量高于第一掺杂区（191）的掺杂物剂量。
5.根据权利要求4所述的半导体器件，其中
第二掺杂区（192）的掺杂物剂量至少是第一掺杂区（191）的掺杂物剂量的两倍。
6.根据权利要求1至5中任一项所述的半导体器件，其中
所述有源区（610）具有第二导电类型的另外的掺杂区（120，160）并且所述边缘终止结构（190）的垂直伸展（v1）为有源区（610）中的所述另外的掺杂区（120，160）的最深的下边缘与表面（101）的距离的至少80％。
7.根据权利要求6所述的半导体器件，其中
所述有源区（610）具有晶体管单元（TC），并且所述晶体管单元（TC）具有第二导电类型的体区（120）。
8.根据权利要求7所述的半导体器件，还具有：
在第一表面（101）上构造的栅电极（155）。
9.根据权利要求7或8中任一项所述的半导体器件，其中
所述边缘终止结构（190）的垂直伸展（v1）为第一表面（101）和所述体区（120）的下边缘之间的距离（v3）的至少80％。
10.根据权利要求7所述的半导体器件，还具有：
栅极结构（150），所述栅极结构具有栅电极（155）并且从第一表面（101）延伸到SiC半导体本体（100）中。
11.根据权利要求10所述的半导体器件，其中
所述体区（120）分别在两个相邻的栅极结构（150）之间延伸，并且其中所述边缘终止结构（190）的垂直伸展（v1）为第一表面（101）和所述体区（120）的下边缘之间的距离（v3）的至少80％。
12.根据权利要求10所述的半导体器件，其中
所述晶体管单元（TC）具有第二导电型的屏蔽区（160），并且其中屏蔽区（160）的下边缘到第一表面（101）的距离（v4）大于所述栅极结构（150）的垂直伸展（v2）。
13.根据权利要求12所述的半导体器件，其中
所述边缘终止结构（190）的垂直伸展（v1）为第一表面（101）与屏蔽区域（160）的下边缘之间的距离（v4）的至少80％。
14.根据权利要求12所述的半导体器件，其中
所述屏蔽区（160）与所述栅极结构（150）垂直重叠。
15.根据权利要求12所述的半导体器件，其中
所述屏蔽区（160）与所述栅极结构（150）横向间隔开。
16.根据权利要求6所述的半导体器件，其中
所述有源区（610）具有邻接于第一表面（101）的第二导电类型的连续的阳极区（170）。
17.根据权利要求6所述的半导体器件，其中
所述有源区（610）具有多个阳极区（125）并且在所述阳极区之间（125）具有所述漂移结构（130）的沟道部分（136），所述沟道部分邻接于第一表面（101）并且与第一负载电极（310）形成肖特基接触（SC）。
18.根据权利要求1至17中任一项所述的半导体器件，其中
第三掺杂区（193）的掺杂物浓度等于所述漂移区（131）的掺杂物浓度。
19.根据权利要求1至17中任一项所述的半导体器件，其中
第三掺杂区（193）具有第二导电类型的掺杂物，并且第二导电类型的掺杂物浓度等于第一掺杂区（191）中的掺杂物浓度。
20.根据权利要求1至19中任一项所述的半导体器件，其中
第一掺杂区（191）的掺杂物剂量在2 x 1012 cm-2至2 x 1013 cm-2的范围内。
21.根据权利要求1至20中任一项所述的半导体器件，其中
在第二掺杂区（192）内，掺杂物浓度在横向方向上是恒定的。
22.根据权利要求1至21中任一项所述的半导体器件，其中
第二掺杂区（192）的掺杂物浓度至少为1 x 1017 cm-3。
23.根据权利要求1至22中任一项所述的半导体器件，其中
所述另外的掺杂区（120，160）或所述阳极区（170）具有重掺杂的子区域（149）并且所述重掺杂的子区域（149）的掺杂物浓度等于第二掺杂区（192）中的掺杂物浓度。
24.根据权利要求1至23中任一项所述的半导体器件，其中
第二掺杂区（192）的横向宽度（w2）随着到所述有源区（610）的距离增加而减小。
25.根据权利要求1至24中任一项所述的半导体器件，其中
分别由第二掺杂区（192）和第三区域（193）构成的子结构的宽度（ws）是恒定的，所述第三区域在背离所述有源区（610）的侧上邻接于第二掺杂区（192）。
26.根据权利要求1至25中任一项所述的半导体器件，其中
第二掺杂区（192）中的横向的净掺杂物浓度在至少200nm内从最大的净掺杂物浓度Nmax下降到浓度Nmax / e，其中e是欧拉数。
27.一种半导体器件，其具有：
SiC半导体本体（100），其具有有源区（610）和至少部分地围绕所述有源区（610）的边缘终止结构（190），其中在所述SiC半导体本体（100）中构造有第一导电类型的漂移区（131）并且所述边缘终止结构（190）具有：
在SiC半导体本体（100）的第一表面（101）和所述漂移区（131）之间的第二导电类型的第一掺杂区（191），其中所述第一掺杂区（191）至少部分地围绕所述有源区（610）并且与所述第一表面（101）间隔开;
在第一表面（101）和第一掺杂区（191）之间的第二导电类型的多个第二掺杂区（192）;和
在第二掺杂区（192）之间的第三掺杂区（193）。
28.根据权利要求27所述的半导体器件，其中
第三掺杂区（193）是第一导电类型的。
29.根据权利要求27所述的半导体器件，其中
第三掺杂区（193）是第二导电类型的，并且第三掺杂区（193）中的掺杂物浓度为第二掺杂区（192）中的掺杂物浓度的至多50％。
30.根据权利要求27所述的半导体器件，其中
第三掺杂区（193）是第二导电类型的，并且第三掺杂区（193）中的掺杂物浓度等于第一掺杂区（191）中的掺杂物浓度。
CN201811407108.7A 2017-11-24 2018-11-23 具有边缘终止结构的碳化硅半导体器件 Pending CN109841665A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017127848.6A DE102017127848A1 (de) 2017-11-24 2017-11-24 Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE102017127848.6 2017-11-24

Publications (1)

Publication Number Publication Date
CN109841665A true CN109841665A (zh) 2019-06-04

Family

ID=66442095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811407108.7A Pending CN109841665A (zh) 2017-11-24 2018-11-23 具有边缘终止结构的碳化硅半导体器件

Country Status (4)

Country Link
US (1) US11145755B2 (zh)
JP (1) JP2019096878A (zh)
CN (1) CN109841665A (zh)
DE (1) DE102017127848A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017114681A1 (de) * 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
DE102019119522A1 (de) * 2019-07-18 2021-01-21 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung und Verfahren
DE102019132527A1 (de) * 2019-11-29 2021-06-02 Infineon Technologies Austria Ag Vertikale leistungs-halbleitervorrichtung, halbleiter-wafer oder anordnung nackter dies, träger und verfahren zum herstellen einer vertikalen leistungs-halbleitervorrichtung
EP3971987A1 (en) * 2020-09-21 2022-03-23 Infineon Technologies AG Silicon carbide device with stripe-shaped gate electrode and source metallization
EP3975265A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device
DE102020214398A1 (de) 2020-11-17 2022-05-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales halbleiterbauelement und verfahren zum herstellen desselben
KR102564714B1 (ko) * 2021-12-16 2023-08-09 파워큐브세미 (주) P 베이스에 전기적으로 연결된 쉴드를 갖는 트렌치 게이트 모스펫 및 그 제조 방법
EP4358149A1 (en) * 2022-10-18 2024-04-24 Nexperia B.V. Semiconductor power device with improved junction termination extension

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP4683075B2 (ja) * 2008-06-10 2011-05-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN103703565B (zh) * 2011-09-28 2017-09-01 三菱电机株式会社 半导体装置
JP5800095B2 (ja) * 2012-09-21 2015-10-28 三菱電機株式会社 半導体装置
JP6224454B2 (ja) * 2013-12-27 2017-11-01 株式会社豊田中央研究所 縦型半導体装置
JP6275282B2 (ja) * 2015-01-13 2018-02-07 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
JP2016201448A (ja) * 2015-04-09 2016-12-01 トヨタ自動車株式会社 ダイオード及びダイオードの製造方法
JP6561759B2 (ja) * 2015-10-19 2019-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6855700B2 (ja) * 2016-08-05 2021-04-07 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190165159A1 (en) 2019-05-30
US11145755B2 (en) 2021-10-12
DE102017127848A1 (de) 2019-05-29
JP2019096878A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
CN109841665A (zh) 具有边缘终止结构的碳化硅半导体器件
US20220028980A1 (en) Method of Manufacturing Silicon Carbide Semiconductor Devices
CN107452803B (zh) 具有沟槽栅极结构的宽带隙半导体器件
US10062749B2 (en) High voltage semiconductor devices and methods of making the devices
KR101735230B1 (ko) 게이트 산화물 층에 감소된 전기장을 갖는 반도체 디바이스들
CN110190125A (zh) 碳化硅半导体器件
US6462377B2 (en) Insulated gate field effect device
US7723783B2 (en) Semiconductor device
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
CN108735817A (zh) 具有沟槽底部中的偏移的SiC半导体器件
US7462909B2 (en) Semiconductor device and method of fabricating the same
US6700141B2 (en) Semiconductor device
DE112004003046B4 (de) Leistungshalbleitervorrichtungen
US7479678B2 (en) Semiconductor element and method of manufacturing the same
CN109873030A (zh) 具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件
US20080246084A1 (en) Power semiconductor device and method for producing the same
US20170221989A1 (en) Semiconductor Device with Superjunction Structure and Transistor Cells in a Transition Region Along a Transistor Cell Region
US20090273031A1 (en) Semiconductor device
US20230094032A1 (en) Method of producing a silicon carbide device with a trench gate
JP7150633B2 (ja) 炭化ケイ素から成る半導体ボディを備えた半導体装置
US10199457B2 (en) Silicon carbide semiconductor device
WO2019142706A1 (ja) 半導体装置
CN102347364B (zh) 具有漂移区域和补偿区域的半导体器件
US20220246754A1 (en) Semiconductor device and method for manufacturing a semiconductor device
CN115380387A (zh) 用于超结器件的工艺和结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination