JP2019096878A - エッジ終端構造を有するシリコンカーバイド半導体部品 - Google Patents

エッジ終端構造を有するシリコンカーバイド半導体部品 Download PDF

Info

Publication number
JP2019096878A
JP2019096878A JP2018216989A JP2018216989A JP2019096878A JP 2019096878 A JP2019096878 A JP 2019096878A JP 2018216989 A JP2018216989 A JP 2018216989A JP 2018216989 A JP2018216989 A JP 2018216989A JP 2019096878 A JP2019096878 A JP 2019096878A
Authority
JP
Japan
Prior art keywords
region
doped region
doped
semiconductor component
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018216989A
Other languages
English (en)
Inventor
ラリッサ ヴェーアハーン−キリアン，
Wehrhahn-Kilian Larissa
ラリッサ ヴェーアハーン−キリアン，
ルドルフ エルペルト，
Elpelt Rudolf
ルドルフ エルペルト，
ローラント ラップ，
Rupp Roland
ローラント ラップ，
ラルフ シーミーニエック，
Siemieniec Ralf
ラルフ シーミーニエック，
ベルント ジッペリウス，
Zippelius Bernd
ベルント ジッペリウス，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2019096878A publication Critical patent/JP2019096878A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 エッジ終端構造を有するシリコンカーバイド半導体部品を提供する。【解決手段】 半導体部品（５００）が、アクティブ領域（６１０）とアクティブ領域（６１０）を少なくとも部分的に取り囲むエッジ終端構造（１９０）とを有するＳｉＣ半導体ボディ（１００）を含む。ＳｉＣ半導体ボディ（１００）内に第１の導電型のドリフトゾーン（１３１）が形成されている。エッジ終端構造（１９０）は、第２の導電型の第１のドープ領域（１９１）を、ＳｉＣ半導体ボディ（１００）の第１の表面（１０１）とドリフトゾーン（１３１）との間に含む。第１のドープ領域（１９１）は、アクティブ領域（６１０）を少なくとも部分的に取り囲み、第１の表面（１０１）から間隔を空けて配置されている。エッジ終端構造（１９０）は更に、第１の表面（１０１）と第１のドープ領域（１９１）との間にある第２の導電型の第２のドープ領域（１９２）と、第２のドープ領域（１９２）同士の間にある第１の導電型の第３のドープ領域（１９３）と、を含む。【選択図】 図３

Description

本出願は、改良されたエッジ終端を有するシリコンカーバイド半導体部品に関する。
縦型電力半導体部品では、半導体部品のフロント側の第１の負荷電極とリア側の第２の負荷電極との間を負荷電流が流れる。オフ状態では、逆電圧は、縦方向には、第１の負荷電極と第２の負荷電極との間で降下し、横方向には、半導体部品の中央のアクティブ領域と、第２の負荷電極の電位を有する、半導体ボディの側面表面に沿って形成された構造との間のエッジ終端領域の両端で降下する。横方向電界の低減に関しては、電力半導体部品は、例えば、ＪＴＥ（接合終端拡張）領域を含み、そのドーパント濃度は、互いに切り離されている、側面表面、又は表面近くの、浮遊していて互いに反対にドープされている領域（いわゆるガードリング）からの距離が小さくなるほど、小さくなってよい。ドーパントの拡散係数が小さい半導体材料からなる半導体部品では、従来のシリコン技術において既知であるようなエッジ終端構造は、ｐｎ接合が急峻な為に、あまり効果的ではなく、或いは製造が複雑になる。
本開示は、アクティブ領域とアクティブ領域を少なくとも部分的に取り囲むエッジ終端構造とを有するＳｉＣ半導体ボディを含む半導体部品に関する。ＳｉＣ半導体ボディ内に第１の導電型のドリフトゾーンが形成されている。エッジ終端構造は、第２の導電型の第１のドープ領域を、ＳｉＣ半導体ボディの第１の表面とドリフトゾーンとの間に含む。第１のドープ領域は、アクティブ領域を少なくとも部分的に取り囲み、第１の表面から間隔を空けて配置されている。エッジ終端構造は更に、第１の表面と第１のドープ領域との間にある第２の導電型の第２のドープ領域と、第２のドープ領域同士の間にある第１の導電型の第３のドープ領域と、を複数含む。
本開示は更に、アクティブ領域とアクティブ領域を少なくとも部分的に取り囲むエッジ終端構造とを有するＳｉＣ半導体ボディを含む半導体部品であって、ＳｉＣ半導体ボディ内に第１の導電型のドリフトゾーンが形成されている半導体部品に関する。エッジ終端構造は、第２の導電型の第１のドープ領域を、ＳｉＣ半導体ボディの第１の表面とドリフトゾーンとの間に含む。第１のドープ領域は、アクティブ領域を少なくとも部分的に取り囲み、第１の表面から間隔を空けて配置されている。エッジ終端構造は更に、第１の表面と第１のドープ領域との間にある第２の導電型の第２のドープ領域と、第２のドープ領域同士の間にある第３のドープ領域と、を複数含む。
当業者であれば、以下の詳細説明を読み、図面を検討することにより、本開示対象の更なる特徴及び利点が明らかになるであろう。
添付図面は、本発明のより深い理解をもたらすものであり、本開示に含まれ、本開示の一部を成す。図面は、本発明の実施形態を示し、本明細書とともに本発明の原理を説明する。以下の詳細説明を理解することにより、本発明の更なる実施形態、並びに意図された利点が明らかになる。
逆導電型の第３の領域が第２のドープ領域同士の間にリング状に形成されている一実施形態による、半導体部品のＳｉＣ半導体ボディの概略平面図を示し、半導体部品は、埋め込まれた第１のドープ領域と、第１の表面と第１のドープ領域との間に互いに間隔を空けて配置された複数の第２のドープ領域とを有するエッジ終端構造を含む。 図１Ａの半導体部品の線Ｂ−Ｂにおける概略断面図を示す。 図１Ａ及び１Ｂによる半導体部品のブレークダウン電圧の、エッジ終端構造のドーパント量の関数としての依存性を示す概略図を示す。 第２のドープ領域が柱状に形成されており、これらが互いに、逆導電型の第３の領域で隔てられている一実施形態による、半導体部品のＳｉＣ半導体ボディの概略平面図を示し、半導体部品は、埋め込まれた第１のドープ領域と、第１の表面と第１のドープ領域との間に互いに間隔を空けて配置された複数の第２のドープ領域とを有するエッジ終端構造を含む。 同じ導電型の第３の領域（第２の領域と区別可能）が第２のドープ領域同士の間に形成されている一実施形態による、半導体部品のＳｉＣ半導体ボディの概略平面図を示し、半導体部品は埋め込まれた第１のドープ領域と、第１の表面と第１のドープ領域との間に互いに間隔を空けて配置された複数の第２のドープ領域とを有するエッジ終端構造を含む。 図２Ａの半導体部品の線Ｂ−Ｂにおける概略断面図を示す。 プレーナゲート構造を有するトランジスタセルを含む半導体部品に関する一実施形態によるエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 浅いトレンチゲート構造及びトランジスタチャネルを両側に有するトランジスタセルを含む半導体部品に関する一実施形態によるエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 深いトレンチゲート構造及びトランジスタチャネルをトレンチゲート構造の両側に有するトランジスタセルを含む半導体部品に関する一実施形態によるエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 深いトレンチゲート構造及びトランジスタチャネルを一方の側に有するトランジスタセルを含む半導体部品に関する一実施形態によるエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 ｐｎダイオードに関する一実施形態によるエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 ＭＰＳ（マージドピンショットキー（ｍｅｒｇｅｄ ｐｉｎ Ｓｃｈｏｔｔｋｙ））ダイオードに関する一実施形態によるエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 第２のドープ領域と第３のドープ領域との間に浅い横方向ｐｎ接合を有するエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 図９Ａのエッジ終端構造の、第２のドープ領域と第３のドープ領域の導電型が逆の場合の、線Ｂ−Ｂにおける第２及び第３のドープ領域の横方向ドーパント分布を示す概略図を示す。 図９Ａのエッジ終端構造の、第２のドープ領域と第３のドープ領域の導電型が同じ場合の、線Ｂ−Ｂにおける第２及び第３のドープ領域の横方向ドーパント分布を示す概略図を示す。 更なる実施形態による、第１のドープ領域と、第１の表面と第１のドープ領域との間の第２のドープ領域とを含むエッジ終端構造を有する半導体部品の一部の概略垂直断面図を示す。 更なる実施形態によるエッジ終端構造の様々なドーパント量を有する、図１０のエッジ終端構造を有する半導体部品の一部の垂直断面図を示す。 更なる実施形態によるエッジ終端構造の様々なドーパント量を有する、図１０のエッジ終端構造を有する半導体部品の一部の垂直断面図を示す。 更なる実施形態によるエッジ終端構造の様々なドーパント量を有する、図１０のエッジ終端構造を有する半導体部品の一部の垂直断面図を示す。 更なる実施形態によるエッジ終端構造の様々なドーパント量を有する、図１０のエッジ終端構造を有する半導体部品の一部の垂直断面図を示す。 更なる実施形態によるエッジ終端構造の様々なドーパント量を有する、図１０のエッジ終端構造を有する半導体部品の一部の垂直断面図を示す。 更なる実施形態によるエッジ終端構造の様々なドーパント量を有する、図１０のエッジ終端構造を有する半導体部品の一部の垂直断面図を示す。 図１１Ａによる半導体部品におけるアバランシェ事象の分布を示す。 図１１Ｂによる半導体部品におけるアバランシェ事象の分布を示す。 図１１Ｃによる半導体部品におけるアバランシェ事象の分布を示す。 図１１Ｄによる半導体部品におけるアバランシェ事象の分布を示す。 図１１Ｅによる半導体部品におけるアバランシェ事象の分布を示す。 図１１Ｆによる半導体部品におけるアバランシェ事象の分布を示す。 図１１Ａによる半導体部品における電界分布を示す。 図１１Ｂによる半導体部品における電界分布を示す。 図１１Ｃによる半導体部品における電界分布を示す。 図１１Ｄによる半導体部品における電界分布を示す。 図１１Ｅによる半導体部品における電界分布を示す。 図１１Ｆによる半導体部品における電界分布を示す。 更なる実施形態によるエッジ終端構造を含む半導体部品の製造方法の簡略化されたフロー図を示す。 一実施形態によるエッジ終端構造を有する半導体部品の製造方法を示す、ＳｉＣ半導体基板の一部の概略垂直断面図であって、エッジ終端構造の第１のドープ領域を形成するステップを実施中の図を示す。 図１５ＡによるＳｉＣ半導体基板の一部の概略垂直断面図であって、エッジ終端構造の第２のドープ領域を形成するステップを実施中の図を示す。 更なる実施形態によるエッジ終端構造を有する半導体部品の製造方法を示す、ＳｉＣ半導体基板の一部の概略垂直断面図であって、エッジ終端構造の第１のドープ領域を形成するステップを実施中の図を示す。 図１６ＡによるＳｉＣ半導体基板の一部の概略垂直断面図であって、エッジ終端構造の第２のドープ領域を形成するステップを実施中の図を示す。 次の実施形態によるエッジ終端構造を有する半導体部品の製造方法を示す、ＳｉＣ半導体基板の一部の概略垂直断面図であって、エッジ終端構造の第１のドープ領域を形成するステップを実施中の図を示す。 図１７ＡによるＳｉＣ半導体基板の一部の概略垂直断面図であって、エッジ終端構造の第３のドープ領域を形成するステップを実施中の図を示す。 更なる実施形態による、浅い横方向ｐｎドーパント濃度接合を有するエッジ終端構造の第２のドープ領域を形成する方法を示す、ＳｉＣ半導体基板の一部の概略断面図を示す。
以下の詳細説明では添付図面を参照する。添付図面は、本開示の一部を成し、説明を目的として特定の例示的実施形態を示す。言うまでもなく、更なる例示的実施形態が存在し、本特許請求項によって定義されるものから逸脱しない限り、例示的実施形態に対する構造的又は論理的な変更が行われてよい。この点において、例示的実施形態の説明は非限定的である。具体的には、文脈上明らかに逆の意味であるものがない限り、以下に述べる例示的実施形態の要素を、以下に述べる別の例示的実施形態の要素と組み合わせてよい。
以下における「有する（ｈａｖｅ）」、「含む（ｃｏｎｔａｉｎ）」、「包含する（ｅｎｃｏｍｐａｓｓ）」、「含む（ｃｏｍｐｒｉｓｅ）」などの語句は、述べられた要素又は特徴の存在を示すとともに、別の要素又は特徴の存在を排除しないオープンタームである。不定冠詞及び定冠詞は、文脈上明らかに逆の意味であるものがない限り、複数形及び単数形の両方を包含する。
幾つかの図面では、ドープ型の横に「−」又は「＋」を表示することにより、相対的なドーパント濃度を表す。例えば、「ｎ−」は、「ｎ」ドープ領域のドーパント濃度より低いドーパント濃度を表し、「ｎ＋」ドープ領域は、「ｎ」ドープ領域より高いドーパント濃度を有する。相対ドーパント濃度の表示は、特に断らない限り、同じ相対ドーパント濃度が表示されているドープ領域の絶対ドーパント濃度が同じであることを必ずしも意味しない。例えば、異なる２つの「ｎ」ドープ領域は、絶対ドーパント濃度が同じであっても異なってもよい。
「電気的に接続されている」という語句は、その電気的に接続されている要素間の低インピーダンス接続を表し、例えば、当該要素間の直接接続、或いは、金属及び／又は高ドープ半導体を介する接続を表す。「電気的に結合されている」という表現は、その「電気的に結合されている」要素間に、信号伝達に適する１つ以上の介在要素が存在してよいという事実を包含し、そのような介在要素は、例えば、第１の状態では低インピーダンスの接続を生成し、第２の状態では高インピーダンスの減結合を生成することが可能であるように制御可能な要素である。
図１Ａ〜１Ｃは半導体部品５００を示しており、これは、中央アクティブ領域６１０を含み、アクティブ領域６１０の全ての側を囲むエッジ終端領域６９０を含む。半導体部品５００の機能性を決定する要素構造６０１がアクティブ領域６１０に形成される。要素構造６０１は、例えば、多様なトランジスタセルＴＣ、ｐｎダイオードのｐｎ接合、又はＭＰＳ構造を含んでよい。半導体部品５００は、ｐｎダイオード、ＭＰＳダイオード、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、又はＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）、例えば、ＭＯＳＦＥＴ（酸化金属半導体ＦＥＴ）であってよく、略語のＭＯＳＦＥＴは、金属ゲート電極を有するＦＥＴだけでなく、半導体材料からなるゲート電極を有するＦＥＴも包含する。半導体部品５００は、ＭＧＤ（ＭＯＳゲーテッドダイオード）であってもよく、或いは、トランジスタセルＴＣに加えて更なる電子要素も含む半導体部品であってもよい。
半導体部品５００は、単結晶シリコンカーバイド（ＳｉＣ）、例えば、２Ｈ ＳｉＣ（２ＨポリタイプのＳｉＣ）、６Ｈ ＳｉＣ、又は１５Ｒ ＳｉＣからなるＳｉＣ半導体ボディ１００をベースとしてよい。一実施形態によれば、ＳｉＣ半導体ボディ１００の材料は４Ｈ ＳｉＣである。ＳｉＣ半導体ボディ１００のフロント側の第１の表面１０１が、平坦又はリブ付きである。平坦な第１の表面１０１、又はリブ付きの第１の表面１０１の中央平面に対する垂線１０４が垂直方向を定義する。平坦な第１の表面１０１、又はリブ付きの第１の表面１０１の中央平面に平行な方向が水平方向又は横方向である。
ＳｉＣ半導体ボディ１００は、リア側では、第１の表面１０１に平行な第２の表面１０２を有する。ＳｉＣ半導体ボディ１００の、第１の表面１０１と第２の表面１０２との間の全厚は、数百ナノメートルから数百マイクロメートルの範囲であってよい。側面１０３が、ＳｉＣ半導体ボディ１００の横方向外側表面を形成し、第１の表面１０１と第２の表面１０２とをつなぐ。側面１０３は、第１の表面１０１に垂直な方向を向いてよい。
ＳｉＣ半導体ボディ１００にはドリフト構造１３０が形成され、このドリフト構造は、第２の表面１０２に沿って少なくとも１つの高ドープ接点区画１３９を含み、第１の表面１０１と高ドープ接点区画１３９との間に第１の導電型の低ドープドリフトゾーン１３１を含む。ドリフト構造１３０は、ドリフトゾーン１３１及び接点区画１３９に加えて、ドリフトゾーン１３１の導電型、又はその反対の導電型の、より更なるドープ領域を含んでよい。
エッジ終端領域６９０は、ＳｉＣ半導体ボディ１００の側面１０３に隣接し、この半導体部品の機能性を決定する半導体要素（例えば、トランジスタセル）を全く含まない。代わりに、エッジ終端領域６９０には、横方向電界を低減する為のエッジ終端構造１９０が形成される。エッジ終端領域６９０は、横方向電界低減の為のエッジ終端構造１９０に加えて、ドープ領域を有する更なるエッジ構造を含んでよく、例えば、ドリフトゾーン１３１の導電型のチャネルストッパ領域を含んでよく、これは、ドリフトゾーン１３１より高ドープであり、エッジ終端構造１９０と側面１０３との間を、第１の表面１０１からＳｉＣ半導体ボディ１００内へと延びてよい。
エッジ終端構造１９０は、第２の導電型の第１のドープ領域１９１を含み、これは、ドリフトゾーン１３１の第１の導電型に対して相補的である。第１のドープ領域１９１は、第１の表面１０１とドリフトゾーン１３１との間に、ドリフト構造１３０、例えば、ドリフトゾーン１３１と一緒に形成され、大部分又は全体が第１の表面１０１に対して平行に延びるｐｎ接合を形成する。第１のドープ領域１９１の縦方向の広がりは、５００ｎｍ〜２．５μｍの範囲であってよく、例えば、０．８μｍから１．２μｍの範囲であってよい。第１のドープ領域１９１と第１の表面１０１との間の距離は、１００ｎｍから１μｍであってよい。アクティブ領域６１０の外側エッジに平行な横方向においては、ドーパント濃度は、少なくともまっすぐな区画では、ほぼ一定である。アクティブ領域６１０の外側エッジに垂直な横方向においては、第２のドープ領域１９２のドーパント濃度は、広い領域にわたってほぼ一定であってよく、例えば、第２のドープ領域１９２の横方向の幅ｗ１の少なくとも９０％にわたってほぼ一定であってよい。
第１のドープ領域１９１は、半導体部品５００のデータシートにおいて、オフ状態動作時の最大制限データにおける動作条件及び周囲条件の範囲内で指定されている条件の下で移動電荷キャリアを完全に枯渇させることが可能である。例えば、第１のドープ領域１９１のドーパント量は、２×１０１２ｃｍ−２から２×１０１３ｃｍ−２の範囲であり、例えば、６×１０１２ｃｍ−２から１０１３ｃｍ−２の範囲である。
エッジ終端構造１９０は更に、第２のドープ領域１９２を含み、これらは、互いに対して横方向に間隔を空けて配置され、いずれの場合にもアクティブ領域６１０を少なくとも部分的に取り囲む。一実施形態によれば、第２のドープ領域１９２のうちの少なくとも１つが、アクティブ領域６１０を完全に取り囲む閉鎖構造を形成する。他の第２のドープ領域１９２が、アクティブ領域６１０を横方向に枠で囲む線に沿って形成されてよく、これらの第２のドープ領域１９２は、それらの線に沿って、互いに対して間隔を空けて配置される。図１Ａの実施形態によれば、全ての第２のドープ領域１９２が、いずれの場合にもアクティブ領域６１０を完全に取り囲む閉鎖構造を形成する。
第２のドープ領域１９２は、第１の表面１０１と第１のドープ領域１９１との間に形成され、例えば、第１の表面１０１、第１のドープ領域１９１、又はこの両方に隣接してよい。一実施形態によれば、第２のドープ領域１９２は、第１の表面１０１から第１のドープ領域１９１の範囲まで延びる。第２のドープ領域１９２のドーパント量は、第１のドープ領域１９１のドーパント量より高く、例えば、少なくとも４倍高い。一実施形態によれば、第２のドープ領域１９２のドーパント濃度は、少なくとも１×１０１７ｃｍ−３である。
第１のドープ領域１９１及び第２のドープ領域１９２を含むエッジ終端構造１９０の全ドーパント量は、２×１０１３ｃｍ−２から６×１０１３ｃｍ−２の範囲であり、例えば、３×１０１５ｃｍ−２から５×１０１３ｃｍ−２の範囲であってよい。
第１の導電型の第３のドープ領域１９３が、隣り合う第２のドープ領域１９２同士を、互いに対して横方向に隔てる。
アクティブ領域６１０と向き合う第１のドープ領域１９１及び最も内側の第２のドープ領域１９２は、アクティブ領域６１０内に形成された、同じ導電型のドープ領域に直接隣接してよい。エッジ終端構造１９０の縦方向の広がりは、第１の表面１０１と、アクティブ領域６１０内の第２の導電型の最も深いドープ領域の下端との間の距離の少なくとも８０％でありうる。
オフ状態の場合には、第２のドープ領域１９２は、横方向の電界の低減に寄与する。比較的低ドープの第１のドープ領域１９１は、第２のドープ領域１９２と第３のドープ領域１９３との間のシリコンカーバイド中のやはり比較的急峻な横方向のｐｎ接合を底部に対してシールドし、このようにして、エッジ終端構造１９０内の横方向ｐｎ接合において発生する最大電界強度を低減する。従って、埋め込まれている第１のドープ領域１９１は、とりわけ、第２のドープ領域１９２のドーパント量が高くなることを可能にし、これによって、ＳｉＣ半導体ボディ１００と、第１の表面１０１に載っているパッシベーション構造との間の界面に沿って表面状態を占有しうる電荷キャリアの影響が低減される。従って、エッジ終端構造１９０の誘電強度は、動作期間が長くなっても動作環境に無関係に一定であり続ける。
この場合には、パッシベーション構造は、誘電材料からなる層で構成されてよく、或いは、様々な誘電材料からなる複数の層を含んでよく、そのような誘電材料として、例えば、シリコンカーバイドの酸化によって生成されたシリコン酸化物、堆積されたシリコン酸化物、窒素を含むシリコン酸化物、ガラス（例えば、ＵＳＧ（非ドープケイ酸塩ガラス）、ＢＳＧ（ボロケイ酸塩ガラス）、ＰＳＧ（ホスホケイ酸塩ガラス）、又はＢＰＳＧ（ボロホスホケイ酸塩ガラス））、又はポリイミドがある。
リソグラフィマスクプレーンを１つだけ使用して製造される、第２の導電型の低ドープリング構造を含むだけのエッジ終端構造と比較すると、エッジ終端構造１９０は、リソグラフィ変動、即ち、第２のドープ領域１９２同士の間の距離の変動に対して著しく鈍感である。更に、第１のドープ領域１９１のシールド効果により、横方向のｐｎ接合における電界強度が著しく低くなり、これは、半導体部品の安定性及び信頼性に対して有利な効果があり、より高い電圧クラスに対する半導体部品のスケーラビリティを向上させる。
第２の導電型の、連続的な、表面近くのエッジ終端領域によるマルチゾーンインプランテーションに基づくエッジ終端構造であって、ゾーンとアクティブ領域との間の距離が長くなるにつれてゾーン内のドーパント濃度が減少するエッジ終端構造と比較すると、エッジ終端構造１９０は、より少ないマスクプレーンにより製造可能であり、例えば、第１及び第２のドープ領域１９１、１９２の製造を、アクティブ領域６１０内での同じ導電型のドープ領域の形成とリンクさせることが可能であれば、より少ないマスクプレーンにより製造可能である。
図１Ｃは、逆電圧６５０Ｖに対して定義される、エッジ終端領域６１０を含む半導体部品の第１のドープ領域１９１の場合の、エッジ終端構造１９０のブレークダウン電圧ＶＢＤの、ドーパント量Ｄｏｓへの依存性を示す。
線４０１は、ブレークダウン電圧ＶＢＤの、第１のドープ領域のドーパント量Ｄｏｓへの依存性を表す。線４０２は、アクティブ領域６１０内でのブレークダウン電圧を示す。横軸のスケーリングは、一定基準量４×１０１２ｃｍ−２に対する、第１のドープ領域１９１におけるドーパント量のパーセント比に関連する。
この図が示すところによれば、エッジ終端構造１９０は、第２のドープ領域１９２のドーパント量に対する非常に広いプロセスウィンドウを可能にしており、従って、エッジ終端構造１９０のブレークダウン電圧は、エッジ終端構造１９０に対するプロセス変動にほぼ無関係である。従って、半導体部品５００のアバランシェブレークダウンはアクティブ領域６１０に確実にバインドされ、これによって、半導体部品５００の安定性及びアバランシェロバスト性が著しく向上する。そして、アクティブ領域６１０では、アバランシェブレークダウンは、例えば、そこに形成される、第２の導電型のドープ領域の曲率にピン留めされてよい。
図１Ｄは、柱状に形成され、アクティブ領域６１０を枠で囲むまっすぐな枠線に沿って形成された第２のドープ領域１９２を示す。同じ枠線上にある第２のドープ領域１９２同士は、別の第３のドープ領域１９３によって互いに対して隔てられている。
図２Ａ及び２Ｂの実施形態によれば、エッジ終端構造１９０の第３のドープ領域１９３は、第２のドープ領域１９２及び第１のドープ領域１９１と同じ導電型であり、第２のドープ領域１９２のドーパント量は、第３のドープ領域１９３のドーパント量より多い。一実施形態によれば、第２のドープ領域１９２のドーパント量は、第１のドープ領域１９１のドーパント量の少なくとも４倍である。別の一実施形態によれば、第３のドープ領域１９３のドーパント濃度は、第１のドープ領域１９１のドーパント濃度にほぼ一致してよく、即ち、第１のドープ領域１９１のドーパント濃度からのずれが、そのドーパント濃度の値の最大で１０％であってよい。
高ドープリングと低ドープリングとを交互に含むＪＴＥ構造であって、アクティブ領域６１０から遠ざかるにつれて高ドープリングの幅が減少し、これと同程度、低ドープリングの幅が増加するＪＴＥ構造と比較すると、図２Ａ〜２Ｂによるエッジ終端構造１９０は、リソグラフィ変動に対して、よりロバストであることが分かっており、例えば、（例えば、６５０Ｖ又は１２００Ｖの）比較的低い電圧クラスの場合にはそうであることが分かっている。
図３は、トランジスタセルＴＣを有する中央アクティブ領域６１０を取り囲むエッジ終端領域６９０を有するＳｉＣ半導体ボディ１００を含む半導体部品５００を示す。ＳｉＣ半導体ボディ１００のフロント側にトランジスタセルＴＣのプレーナゲート構造１５０が形成され、アクティブ領域６１０の少なくとも内部では、いずれの場合にも、個々のゲート構造１５０に関して対称に形成された２つのトランジスタセルＴＣに、そのゲート構造１５０が割り当てられる。
ゲート構造１５０は、導電性ゲート電極１５５及びゲート誘電体１５１を含み、ゲート誘電体１５１は第１の表面１０１上に直接形成されて、ゲート電極１５５をＳｉＣ半導体ボディ１００から隔てる。第１の表面１０１からＳｉＣ半導体ボディ１００内へ延びるボディ領域１２０が、いずれの場合にも、隣り合う２つのトランジスタセルＴＣに割り当てられ、トランジスタセルＴＣは、それらの一部が、隣り合う２つのゲート構造１５０に割り当てられる。その隣り合う２つのトランジスタセルＴＣのソース領域１１０が、第１の表面１０１とボディ領域１２０との間に形成される。ボディ領域１２０は接点領域１４９を含んでよく、接点領域１４９内のドーパント濃度は、ボディ領域１２０のうちの、接点領域１４９の外側のメイン領域１２１より高い。接点領域１４９は、２つのソース領域１１０の間で第１の表面１０１に隣接する。
ドリフトゾーン１３１及び接点区画１３９を有するドリフト構造１３０が、トランジスタセルＴＣをＳｉＣ半導体ボディ１００の第２の表面１０２から隔てており、ドリフト構造１３０、例えば、ドリフトゾーン１３１、又は導電型がドリフトゾーン１３１と同じであるがドーパント濃度がドリフトゾーン１３１より高い電流拡散ゾーンが、隣り合うボディ領域１２０の間、並びにゲート電極１５５の下を通って第１の表面１０１まで延びてよい。
スイッチオン状態では、トランジスタセルＴＣは、ボディ領域１２０のうちの、ゲート誘電体１５１に沿うチャネル領域に横方向の反転チャネルを形成し、この反転チャネルは、ソース領域１１０を、ドリフト構造１３０のうちの、第１の表面１０１に隣接する区画、例えば、ドリフトゾーン１３１又は電流拡散ゾーンに接続している。
層間誘電体２１０が、ゲート電極１５５を、ＳｉＣ半導体ボディ１００のフロント側の第１の負荷電極３１０から隔てる。層間誘電体２１０の開口を通り抜けて延びる接点構造３１５が、第１の負荷電極３１０を、接点領域１４９及びソース領域１１０に電気的に接続する。第２の負荷電極３２０が、ドリフト構造１３０の高ドープ接点区画１３９に隣接してよい。ゲート電極１５５は、半導体部品のゲート端子に電気的に接続又は結合されている。
図示された例示的実施形態では、半導体部品５００は、ｎチャネルＳｉＣ ＭＯＳＦＥＴである。第１の導電型はｎ型であり、第２の導電型はｐ型である。第１の負荷電極３１０は、ソース端子Ｓを形成してよく、或いは、ソース端子Ｓに電気的に接続されてよい。第２の負荷電極３２０は、ドレイン端子Ｄを形成してよく、或いは、そのような端子に電気的に接続されてよい。別の実施形態によれば、第１の導電型はｐ型であり、第２の導電型はｎ型である。
エッジ終端領域６９０に、上述のエッジ終端構造１９０が形成される。第１のドープ領域１９１が、最も外側のゲート構造１５０の下方に延びてよく、或いは、ゲート構造１５０から横方向に間隔を空けて配置されてよい。第２のドープ領域１９２の横幅は、アクティブ領域６１０から遠ざかるにつれて減少しうる。これに対する追加又は代替として、第３のドープ領域１９３の横幅は、アクティブ領域６１０から遠ざかるにつれて増加しうる。
誘電体パッシベーション構造、例えば、ポリイミド構造４００が、エッジ終端領域６９０の第１の表面１０１の少なくとも１つの区画に直接載ってよく、この構造は、第１の負荷電極３１０又は最も外側のゲート構造１５０の外側エッジを覆ってよい。別の実施形態によれば、エッジ終端領域６９０のうちの、アクティブ領域６１０に隣接する少なくとも１つの内側部分領域において、層間誘電体２１０は、ポリイミド構造４００を、ＳｉＣ半導体ボディ１００から隔てることが可能である。少なくとも１つの別の誘電体層、例えば、シリコン酸化物層、及び／又はシリケートガラスからなる層が、少なくとも、ポリイミド構造４００とＳｉＣ半導体ボディ１００との間の区画に形成されてよい。
ＳｉＣ半導体ボディ１００とパッシベーション構造（例えば、ポリイミド構造４００）との間の界面における表面状態、並びにＳｉＣ半導体ボディ１００と層間誘電体２１０との間の界面における表面状態は、半導体部品５００の動作中に様々な程度まで電荷キャリアによって占有される可能性があり、電荷キャリアは、エッジ終端領域６１０における電界分布、並びにエッジ終端構造１９０のブレークダウン電圧に影響しうる。一実施形態によれば、第２のドープ領域１９２のドーパント濃度は少なくとも１×１０１７ｃｍ−３、例えば、少なくとも２×１０１７ｃｍ−３であり、これによって、ポリイミド構造４００とＳｉＣ半導体ボディ１００との間の境界層における表面状態を少なくとも一時的に占有する電荷キャリアの、エッジ終端領域６９０の誘電強度への影響はごくわずかである。
一実施形態によれば、第２のドープ領域１９２のドーパント量は、接点領域１４９のドーパント量にほぼ等しいか、接点領域１４９のドーパント濃度とボディ領域１２０のドーパント濃度との差にほぼ等しく、これによって、第２のドープ領域１９２及び接点領域１４９は、同じインプランテーションステップで同じマスクプレーンに画定されることが可能である。
第１のドープ領域１９１のドープは、半導体部品５００の動作中に第１のドープ領域１９１を完全に枯渇させることが可能であるように選択される。ボディ領域１２０のドープはボディ領域１２０が枯渇しないように選択される為、ボディ領域１２０の形成は、通常、第１のドープ領域１９１の形成と無関係な方法ステップを少なくとも１つ含む。
エッジ終端領域６９０の第１のドープ領域１９１の縦方向の広がりｖ１は、ボディ領域１２０の下端と第１の表面１０１との間の距離ｖ３に一致してよく、或いは、距離ｖ３の少なくとも８０％、例えば、少なくとも８５％であってよく、これは、この例示的実施形態では、接点領域１４９を含むボディ領域１２０の縦方向の広がりに一致し、その結果として、ボディ領域１２０とエッジ終端構造１９０との接合部における阻止能力の局所的低下を防ぐことが可能である。
図４の半導体部品５００はＳｉＣ ＴＭＯＳＦＥＴ（ＳｉＣトレンチＭＯＳＦＥＴ）であり、これは、ほぼｖ字形の縦方向断面領域を有する浅いトレンチに形成されたゲート構造１５０を含む。ゲート構造１５５は、ゲート構造１５０の側壁及び底部に沿ってほぼ均一な層厚で延びてよい。ＳｉＣ半導体ボディ１００の、隣り合うゲート構造１５０の間のメサ部分１８０は、第１の表面１０１に沿って形成されたソース領域１１０と、ソース領域１１０をドリフト構造１３０から隔てるボディ領域１２０とを含む。ボディ領域１２０は、高ドープ接点領域１４９を含んでよく、そこでのドーパント濃度は、接点領域１４９の外側のボディ領域１２０のメイン領域１２１のドーパント濃度より高い。メサ部分１８０の側壁は、例えば、（０−３３−８）格子プレーンであってよい。
ＳｉＣ ＴＭＯＳＦＥＴは、上述のように、ドリフト構造１３０及びエッジ終端構造１９０を含む。エッジ終端構造１９０の縦方向の広がりｖ１は、ボディ領域１２０の下端と第１の表面１０１との間の距離ｖ３の少なくとも８０％であってよく、或いは、例えば、距離ｖ３にほぼ等しくてよく、図４の例示的実施形態では、距離ｖ３は、接点領域１４９を含むボディ領域１２０の縦方向の広がりに一致する。
図５の半導体部品５００はＳｉＣ ＴＭＯＳＦＥＴであり、これは、第１の表面１０１からＳｉＣ半導体ボディ１００内へ延びるゲート構造１５０を含み、ゲート構造１５０の側壁は縦方向に第１の表面１０１へと延びる。ボディ領域１２０は、ＳｉＣ半導体ボディ１００の、隣り合うゲート構造１５０の間のメサ部分１８０に形成され、このボディ領域は、メサ部分１８０において、ドリフト構造１３０とともに第１のｐｎ接合ｐｎ１を形成し、第１の表面１０１に沿って形成されたソース領域１１０とともに第２のｐｎ接合ｐｎ２を形成する。メサ部分１８０の側面は、シリコンカーバイド結晶のメイン格子プレーンである。
隣り合うゲート構造１５０の間を、トレンチ接点３１６が、第１の負荷電極３１０から層間誘電体２１０を通り抜けてメサ部分１８０内へと延びる。トレンチ接点３１６は、横方向にはソース領域１１０に隣接して、ソース領域１１０を第１の負荷電極３１０につなぐ。
トランジスタセルＴＣは更に、ボディ領域１２０の導電型のシールド領域１６０を含み、シールド領域１６０の下端と第１の表面１０１との間の距離ｖ４が、ゲート構造１５０の縦方向のｖ２より大きい。シールド領域１６０は、ドーパント濃度がボディ領域１２０より高くてよく、ゲート構造１５０から横方向に間隔を空けて配置される。ゲート構造１５０は、いずれの場合にも隣り合う２つのシールド領域１６０によってドレイン電位に対してシールドされ、シールド領域１６０は、ゲート構造１５０よりも第２の表面１０２にかなり近い。アクティブ領域６１０内では、シールド領域１６０のうちの、例えば、シールド領域１６０の下端に沿う領域にアバランシェブレークダウンをピン留めすることが可能である。シールド領域１６０は、トレンチ接点３１６の直下に形成された高ドープ接点領域１４９を含んでよい。
半導体部品５００のエッジ終端領域６９０が、上述のように、エッジ終端構造１９０を含む。この場合には、エッジ終端構造１９０の縦方向の広がりｖ１が、シールド領域１６０の下端と第１の表面１０１との間の距離ｖ４にほぼ一致してよく、例えば、距離ｖ４の少なくとも８０％であってよい。接点領域１４９が、トレンチ接点３１６の形成前に接点トレンチの底部を通り抜けて導入される場合には、高ドープ接点領域１４９と同じインプランテーションから、高ドープ接点領域１４９と同じマスクプレーンで、第２のドープ領域１９２が形成されてよく、第２のドープ領域１９２における第２の導電型の絶対ドーパント濃度が、接点領域１４９のドーパント濃度とシールド領域１６０のドーパント濃度との差にほぼ一致してよい。
図６では、半導体部品５００は、ストリップ状トランジスタセルＴＣと、一方の側にトランジスタチャネルを有する深いトレンチゲート構造１５０と、を有するＳｉＣ半導体ボディ１００をベースとするｎチャネルＳｉＣ ＴＭＯＳＦＥＴである。以下で説明されないエッジ終端構造１９０の詳細については、図１Ａ及び１Ｂに関する説明を参照されたい。
ＳｉＣ半導体ボディ１００は、フロント側に第１の表面１０１を有し、これは同じ平面にある表面部分を含んでよい。第１の表面１０１は、メイン格子プレーンと一致してよく、或いは、メイン格子プレーンに対して、例えば、（０００１）格子プレーンに対して角度偏差αで斜めに延びてよく、この角度偏差は、多くとも１２°でありえ、例えば、ほぼ４°でありうる。
図示した実施形態では、＜０００１＞結晶方向は、垂線１０４に対して角度偏差αだけ傾いている。＜１１−２０＞結晶方向は、水平プレーンに対して同じ角度偏差αだけ傾いており、そうでなければ断面プレーン内を延びている。＜１−１００＞結晶方向は、断面プレーンに直交している。
ＳｉＣ半導体ボディ１００は、リア側には、第１の表面１０１と平行な第２の表面１０２を有する。第１の表面１０１と第２の表面１０２との間のＳｉＣ半導体ボディ１００の総厚は、数百ナノメートルから数百マイクロメートルであってよい。
ＳｉＣ半導体ボディ１００内に形成されたドリフト構造１３０が、第２の表面１０２に隣接する少なくとも１つの高ドープ接点区画１３９を含み、第１の表面１０１と高ドープ接点区画１３９との間に第１の導電型の低ドープドリフトゾーン１３１を含む。
高ドープ接点区画１３９は、ドリフトゾーン１３１と同じ導電型であり、結晶からのこぎりで切り出されたか、結晶からスライスされた基板部分であってよいか、そのような基板部分を含んでよく、或いは、完全にエピタキシ法によって作られたものであってよい。接点区画１３９は、第２の負荷電極３２０との間にオーム接触を形成し、第２の負荷電極３２０は第２の表面１０２に直接隣接してよい。第２の表面１０２に沿って、接点区画１３９のドーパント濃度は、第２の負荷電極３２０との間で低インピーダンス接触を形成する為の十分な高さを有する。
ドリフトゾーン１３１は、エピタキシによって接点区画１３９上に成長した層に形成されてよい。ドリフトゾーン１３１の平均ドーパント濃度は、例えば、５×１０１４ｃｍ−３から５×１０１６ｃｍ−３の範囲である。ドリフト構造１３０は、ドリフトゾーン１３１及び接点区画１３９に加えて、更なるドープ領域を含んでよく、例えば、ドリフトゾーン１３１の導電型のフィールドストップゾーン、阻止又は障壁ゾーン、及び／又は電流拡散ゾーン、及び／又は、相補導電型の島状領域を含んでよい。
ＳｉＣ半導体ボディ１００のフロント側のトランジスタセルＴＣは、第１の表面１０１からＳｉＣ半導体ボディ１００内に延びるゲート構造１５０に沿って形成され、ＳｉＣ半導体ボディ１００のメサ部分１８０が、隣り合うゲート構造１５０同士を引き離す。
ゲート構造１５０の、第１の水平方向に沿う長手方向の広がりは、第１の水平方向に直交する第２の水平方向に沿い、上記長手方向の広がりを横切るゲート構造１５０の幅より大きい。ゲート構造１５０は、トランジスタセルＴＣを有するアクティブ領域６１０の一方の側から反対側まで延びる長いトレンチであってよく、ゲート構造１５０の長さは、最大数百マイクロメートル又は最大数ミリメートルであってよい。
別の実施形態によれば、ゲート構造１５０は、いずれの場合にもセルアレイ領域の一方の側から反対側に延びる平行線に沿って形成されてよく、いずれの場合にも、互いに引き離された多数のゲート構造１５０が同じ線に沿って形成される。ゲート構造１５０は、格子のメッシュ内にメサ部分１８０を有する格子を形成してもよい。
ゲート構造１５０は、互いに一定の間隔を空けて配置されてよく、同じ幅を有してよく、規則的なパターンを形成してよく、ゲート構造１５０同士の中心間距離は、１μｍから１０μｍの範囲であってよく、例えば、２μｍから５μｍの範囲であってよい。ゲート構造１５０の縦方向の広がりは、３００ｎｍから５μｍであってよく、例えば、５００ｎｍから２μｍの範囲であってよい。
ゲート構造１５０の側壁は、垂直方向に対してわずかに傾いており、対向する側壁同士が互いに平行に延びてよく、或いは、互いに向かって延びてよい。一実施形態によれば、ゲート構造１５０の幅は、第１の表面１０１から遠ざかるにつれて減少する。例えば、一方の側壁が垂直方向から角度偏差αだけそれ、他方の側壁が垂直方向から−αだけそれる。
メサ部分１８０には、対向する２つの長手方向メサ側面１８１、１８２があり、これらは、隣り合う２つのゲート構造１５０に直接隣接する。第１のメサ側面１８１は、電荷キャリア移動度が高い（１１−２０）格子プレーン内に位置する。第１のメサ側面１８１に対向して位置する第２のメサ側面１８２は、当該格子プレーンに対して角度偏差αの倍だけ傾いてよく、例えば、約８度傾いてよい。
ゲート構造１５０は導電性ゲート電極１５５を含み、これは、高ドープ多結晶シリコン層、一体型又は分節型の金属構造、又はこの両方を含んでよい。ゲート電極１５５は、部品のフロント側のゲートメタライゼーションに電気的に接続され、これは、ゲート端子を形成するか、そのような端子に電気的に接続又は結合される。
ゲート構造１５０の少なくとも一方の側に沿って、ゲート誘電体１５１がゲート電極１５５をＳｉＣ半導体ボディ１００から隔てる。ゲート誘電体１５１は、半導体誘電体（例えば、熱的に成長又は堆積した半導体酸化物（例えば、シリコン酸化物））、半導体窒化物（例えば、堆積又は熱的に成長したシリコン窒化物）、半導体オキシ窒化物、例えば、シリコンオキシ窒化物、他の何らかの堆積した誘電体材料、又はこれらの材料の任意の組み合わせを含んでよい。ゲート誘電体１５１の層厚は、数十ナノメートルであってよく、トランジスタセルＴＣの閾値電圧が１Ｖから８Ｖの範囲であるように選択されてよい。
ゲート構造１５０は、ゲート電極１５５及びゲート誘電体１５１だけを含んでよく、或いは、ゲート電極１５５及びゲート誘電体１５１に加えて別の導電性及び／又は誘電性の構造（例えば、絶縁誘電体）を含んでよい。
メサ部分１８０では、ＳｉＣ半導体ボディ１００のフロント側に向かってソース領域１１０が形成され、ソース領域は、それぞれのメサ部分１８０の第１の表面１０１及び第１のメサ側面１８１に直接隣接してよい。この場合には、各メサ部分１８０に含まれうるソース領域１１０は、ＳｉＣ半導体ボディ１００内で互いに接続された複数の部分を有するか、ＳｉＣ半導体ボディ１００内で互いに離れていて、メサ部分１８０に隣接する接点又はトレンチ接点によって低インピーダンスで互いに接続されている少なくとも２つの部分を有する。
メサ部分１８０は更に、ソース領域１１０をドリフト構造１３０から切り離し、第１のメサ側面１８１に隣接するボディ領域１２０を含む。ボディ領域１２０は、ドリフト構造１３０とともに第１のｐｎ接合ｐｎ１を形成し、ソース領域１１０とともに第２のｐｎ接合ｐｎ２を形成する。トランジスタセルＴＣのスイッチオン状態では、ソース領域１１０とドリフト構造１３０とをつなぐ反転チャネルが、ゲート構造１５０に沿ってボディ領域１２０内に形成される。第１のメサ側面１８１に沿うボディ領域１２０の広がりは、トランジスタセルＴＣのチャネル長さと一致し、２００ｎｍから１５００ｎｍであってよい。
メサ部分１８０は更に、ボディ領域１２０の導電型のシールド領域１６０の少なくとも部分領域を含み、シールド領域１６０は、第２のメサ側面１８２に隣接して、第１の負荷電極３１０とのオーム接点を形成してよい。シールド領域１６０、又はシールド領域１６０の少なくとも部分領域は、ボディ領域１２０より高ドープであってよい。例えば、第２のメサ側面１８２に沿うシールド領域１６０のドーパント濃度ｐ２は、第１のメサ側面１８１に沿うボディ領域１２０のドーパント濃度ｐ１の少なくとも５倍の高さであってよい。
シールド領域１６０は、ボディ領域１２０と第２のメサ側面１８２との間に形成され、ボディ領域１２０に直接隣接してよい。シールド領域１６０の縦方向の広がりは、ボディ領域１２０の縦方向の広がりより大きくてよく、例えば、ゲート構造１５０の縦方向の広がりより大きくてよい。シールド領域１６０には高ドープ接点領域１４９が形成されてよく、この接点領域は、接点構造３１５を第１の負荷電極３１０につなぐことが可能である。シールド領域１６０の部分領域が、ゲート構造１５０の底部と第２の表面１０２との間に直接形成されてよく、第２の負荷電極３２０の電位に対してゲート構造１５０をシールドすることが可能である。
半導体部品５００のスイッチオン状態においてＳｉＣ半導体ボディ１００を通って第１の負荷電極３１０と第２の負荷電極３２０との間を流れる負荷電流は、ゲート誘電体１５１に沿って誘起された反転チャネルに少数電荷キャリアが流れる際に、ボディ領域１２０を通過する。シールド領域１６０のドーパント濃度は、ボディ領域１２０のドーパント濃度より高く、このことにより、最大制限データの範囲での動作時に、第２のメサ側面１８２に沿う反転チャネルの形成が抑えられる。
図６は更に、ドリフト構造１３０の一部である電流拡散ゾーン１３７を示し、電流拡散ゾーン１３７は、ボディ領域１２０とともに第１のｐｎ接合ｐｎ１を形成し、ドリフトゾーン１３１に直接隣接し、電流拡散ゾーン１３７のドーパント濃度は、ドリフトゾーン１３１のドーパント濃度より高く、例えば、ドリフトゾーン１３１のドーパント濃度の少なくとも２倍である。
エッジ終端領域１９０の縦方向の広がりｖ１は、接点領域１４９を含むシールド領域１６０の縦方向の広がりｖ４の少なくとも８０％であってよく、例えば、少なくとも８５％であってよく、或いは同じ大きさであってよい。
図７の半導体部品５００はｐｎダイオードであり、そのアクティブ領域６１０には、ｐドープアノード領域１２５が連続層として形成されてよい。エッジ終端構造１９０は、アノード領域１２５に横方向に直接隣接してよい。エッジ終端構造１９０の縦方向の広がりｖ１は、アノード領域１２５の縦方向の広がりｖ７の少なくとも８０％である。一実施形態によれば、エッジ終端構造１９０の縦方向の広がりｖ１は、アノード領域１２５の縦方向ｖ７に等しく、これによって、エッジ終端構造１９０とアノード領域１２５との接合部における阻止能力の局所的低下を防ぐことが可能である。
図８の半導体部品５００はＭＰＳダイオードであり、そのアクティブ領域６１０では、ドリフト構造１３０のチャネル部分１３６が第１の表面１０１まで延びて、第１の負荷電極３１０に対するショットキー接点ＳＣを形成する。チャネル部分１３６のドーパント濃度は、ドリフトゾーン１３１のドーパント濃度以上であってよい。第１の表面１０１からＳｉＣ半導体ボディ１００内へと延びる第２の導電型のアノード領域１２５も同様に、第１の負荷電流３１０に隣接する。低負荷範囲では、ＭＰＳダイオードは、ショットキー接点ＳＣのより低い順方向電圧を用い、ｐｎ接合を介するバイポーラ電流は、より高い負荷電流への寄与が次第に大きくなる可能性がある。オフ状態の場合には、アノード領域１２５から横方向にチャネル部分１３６内へと延びる空間電荷ゾーンが、チャネル部分１３６を通る漏れ電流経路をピンチオフする。
図９Ａ〜９Ｂは、これまでの図面で説明されたエッジ終端構造１９０の第２及び第３のドープ領域１９２、１９３の横方向のドーパント分布に関し、第３のドープ領域１９３の第１の導電型のドーパントのドーパント濃度が、ドリフトゾーン１３１の同じドーパントのドーパント濃度ＮＤ０に一致する。
第２のドープ領域１９２及び第３のドープ領域１９３は、ドリフトゾーン１３１のドーパント濃度ＮＤ０による、ドリフトゾーン１３１の導電型の一定のバックグラウンドドーピング７６１を有する。第２のドープ領域１９２の少なくともエッジ部分において、ドリフトゾーン１３１の導電型と逆の導電型のドーパントの濃度７６２は連続的に低下し、これにより、同じ方向に沿って、正味ドーパント濃度７６３は、少なくとも２００ｎｍ（例えば、少なくとも５００ｎｍ）の横方向距離Δｘ以内に、最大値Ｎｍａｘから値Ｎｍａｘ／ｅまで低下する（ｅはオイラー数を表す）。１／ｅまで低下することは、１００％から３７％まで低下することにほぼ相当する。第２のドープ領域１９２の中央部分では、正味ドーパント濃度７６３はほぼ一定でありうる。
図９Ｃは、第３のドープ領域１９３が完全に逆にドープされている場合の、線Ｂ−Ｂに沿う正味ドーパント濃度７６３の横方向分布を表す。
図９Ａ〜９Ｃに示された横方向ドーパント分布は、イオンインプランテーションによる第２のドープ領域１９２の形成に使用されるイオンビームがそのように横方向変調された場合に結果として生じる。例えば、イオンビームは、イオンビームのビーム経路に配置されたエネルギフィルタを利用して、又は適切な中性段階的マスクを利用して横方向変調されてよく、これは、例えば、段階的マスクを一時的に加熱することによって形成され、このマスクの材料は、加熱の結果として少し垂れる。イオンビームが、段階的マスクにある十分な高さの開口を通って様々な角度に誘導される場合にも、結果としてイオンビームの横方向変調が行われる。
図１０は、半導体部品５００のＳｉＣ半導体ボディ１００のアクティブ領域６１０と側面１０３との間のエッジ終端領域６９０を通る縦方向断面を示す。エッジ終端構造１９０の第１のドープ領域１９１及び最も内側の第２のドープ領域１９２は、アクティブ領域６１０内の同じ導電型のドープ領域、例えば、ボディ領域、又はアノード領域１２５に直接隣接する。第２のドープ領域１９２のドーパント量は、例えば、第１のドープ領域１９１のドーパント量の４倍である。
第２のドープ領域１９２は、インプランテーションマスクの開口を通しての、エネルギが変動する１つ以上（例えば、３つ）のインプランテーションによって導入される。いずれの場合にも、第２のドープ領域１９２と、第２のドープ領域１９２の、アクティブ領域６１０と離れて向き合う側に隣接する第３のドープ領域１９３と、から形成されるサブ構造１９５の幅ｗｓは、一定のままであり、第２のドープ領域１９２の横幅ｗ２は、アクティブ領域６１０から遠ざかるにつれて減少し、第３のドープ領域１９３の横幅ｗ３は、アクティブ領域６１０から遠ざかるにつれて相応に増加する。横幅ｗ２の減少、並びに横幅ｗ３の増加は、直線的に、即ち、均一なステップで与えられてよい。
以下の図１１Ａ〜１３Ｆは、図１０による構造のドーパント分布、アバランシェレート、及び電界分布を示しており、エッジ終端構造１９０のドーパント量は、いずれの場合にも変化する。
基準ドーパント量１×１０１３ｃｍ−２に対し、図１１Ａ、１２Ａ、及び１３Ａは４０％のドーパント量に関し、図１１Ｂ、１２Ｂ、及び１３Ｂは１２０％のドーパント量に関し、図１１Ｃ、１２Ｃ、及び１３Ｃは２００％のドーパント量に関し、図１１Ｄ、１２Ｄ、及び１３Ｄは４００％のドーパント量に関し、図１１Ｅ、１２Ｅ、及び１３Ｅは６８０％のドーパント量に関し、最後に図１１Ｆ、１２Ｆ、及び１３Ｆは８００％のドーパント量に関する。
図１１Ａ〜１１Ｆでは、線４０３は、いずれの場合にも、アバランシェブレークダウンの瞬間における空間電荷ゾーンの境界を表す。インプランテーション量が１２０％以上の場合、ブレークダウン箇所は、アクティブ領域６１０内のインプランテーション量とは無関係にピン留めされる。
図１２Ａ〜１２Ｆは、いずれの場合にも衝撃イオン化密度Ｋの分布を示しており、インプランテーション量が１２０％から８００％の場合には衝撃イオン化密度が最大である場所が不変のままであることを示している。
図１３Ａ〜１３Ｆは、いずれの場合にも電界強度Ｅの分布を示しており、１２０％から８００％という、インプランテーション量の広い範囲にわたって、内側領域から外側に向かってインプランテーション量とともに均質な電位分布が増加することを示している。
図１４によれば、部品の製造方法が、ＳｉＣ半導体基板の初期層に逆ドープゾーンを形成するステップ（９０２）を含み、初期層は第１の導電型であり、逆ドープゾーンは部品領域のアクティブ領域を部分的に、又は完全に取り囲む。の方法は更に、第２の導電型の第２のドープ領域を形成するステップ（９０４）を含み、第２のドープ領域は、ＳｉＣ半導体基板の第１のメイン表面から第１のドープ領域まで延び、互いに横方向に間隔を置いて配置され、いずれの場合にもアクティブ領域を少なくとも部分的に、又は完全に取り囲む。第１のドープ領域は、逆ドープゾーンの少なくとも１つの部分から形成される。第１のドープ領域と、第２のドープ領域と、第２のドープ領域同士の間の第３のドープ領域とが、エッジ終端構造を形成する。
第２のドープ領域は、第１のドープ領域より多いドーパント量で形成されてよい。逆ドープゾーンは、第１のメイン表面から距離を置いて形成されてよく、第２のドープ領域は、第１のメイン表面から逆ドープゾーンまで延び、第１のドープ領域は逆ドープゾーンによって形成される。これに対する代替として、逆ドープゾーンは、第１のメイン表面から延びるように形成されてよく、第２のドープ領域の縦方向の広がりは、逆ドープゾーンの縦方向の広がりより小さく、第１のドープ領域は、逆ドープゾーンのうちの、第２のドープ領域に縦方向に隣接する部分によって形成される。第２のドープ領域を形成するステップは、初期層のうちの、互いに横方向に間隔を空けて配置されているサブ領域に第２の導電型のドーパントを導入するステップを含んでよい。第２のドープ領域を形成するステップは、第１のメイン表面から初期層内へと延びる、第２の導電型の第２のドープゾーンを形成するステップと、第２のドープゾーンの一部を、第１の導電型のドーパントにより少なくとも部分的に逆ドープするステップと、を含んでよい。第２又は第３のドープ領域を形成するステップは、イオンビームが横方向変調されるイオンインプランテーションを含んでよく、これによって、第２又は第３のドープ領域では、横方向の正味ドーパント分布が、少なくとも２００ｎｍ（例えば、少なくとも５００ｎｍ）以内に、最大正味ドーパント濃度Ｎｍａｘから濃度Ｎｍａｘ／ｅまで連続的に低下する（ｅはオイラーである）。
図１５Ａ及び１５Ｂは、第１のドープ領域１９１が第２のドープ領域１９２と無関係に形成される方法に関する。
ＳｉＣ半導体基板７００が与えられ、これは、高ドープ基板部分７９０と、基板部分７９０上に（例えば、エピタキシ法によって）成長した初期層７３０とを含む。
図示された例示的実施形態では、基板部分７９０及び初期層７３０の両方がｎドープされている。初期層７３０は均一にドープされてよく、平均ドーパント濃度は５×１０１４ｃｍ−３から５×１０１６ｃｍ−３の範囲である。第１のメイン表面７０１から距離を置いて、逆ドープゾーン７９１が形成される。
図１５Ａは、第１のインプランテーションマスク４８０の開口４８５を介して第１のドーパント４８１のインプランテーションを行うことによって逆ドープゾーン７９１が形成される様子を示す。逆ドープゾーン７９１を形成するインプランテーションは、単一のインプランテーション、又は様々なインプランテーションエネルギでの複数のインプランテーションを含んでよい。インプラントを縦方向に拡散する為のエネルギフィルタが、イオンビームのビーム経路に配置されてよい。
逆ドープ層７９１と第１のメイン表面７０１との間の距離は、数百ナノメートルであってよく、例えば、少なくとも５００ｎｍ、最大２μｍであってよい。ボディ領域又はアノード領域のシールド領域の少なくとも１つの部分層７２５が、部品領域のアクティブ領域６１０の更なるマスク開口４８５を介して形成されてよい。
図１５Ｂは、第２のインプランテーションマスク４９０の開口４９５を介して第２のドーパント４９１のイオンインプランテーションを行うことによって第２のドープ領域１９２が形成される様子を示す。第２のインプランテーションマスク４９０の代わりに、相応に構造化されたエネルギフィルタが、イオンビームのビーム経路に配置されてよい。第２のドープ領域１９２は、第１のメイン表面７０１から図１５Ａの逆ドープゾーン７９１まで延びるように形成されてよい。
逆ドープゾーン７９１は、エッジ終端構造１９０の第１のドープ領域１９１を形成する。初期層７３０の初期ドープは、第２のドープ領域１９２同士の間の、第２のインプランテーションマスク４９０のマスク部分で覆われた領域において維持される。当該領域は、エッジ終端構造１９０の第３のドープ領域１９３を形成する。例えば、アクティブ領域６１０の第２のインプランテーションマスク４９０の更なる開口４９５を介して、ボディ領域の接点領域、シールド領域の接点領域、又はアノード領域１２５の接点領域１４９が形成されてよい。
図１６Ａ〜１６Ｂに示した実施形態によれば、第１のインプランテーションマスク４８０を使用して生成される逆ドープゾーン７９１は、第１のメイン表面７０１から初期層７３０内へと延びる。
図１６Ａは、逆ドープゾーン７９１が形成されている様子を示しており、これは、様々なインプランテーションエネルギでの複数のインプランテーションを含んでよい。逆ドープゾーン７９１と同時に、第１のメイン表面７０１に隣接するボディ領域、シールド領域、又はアノード領域１２５が、アクティブ領域６１０の更なるマスク開口を介して形成されてよい。
図１６Ｂは、第２のドープ領域１９２が形成されている様子を示しており、これは、例えば、図１５Ｂに示したような第２のインプランテーションマスク４９０を利用して画定されてよい。逆ドープゾーン７９１の最初のドープは、逆ドープゾーン７９１のうちの、第２のインプランテーションマスク４９０で覆われた領域において維持される。当該領域は、エッジ終端構造１９０の第３のドープ領域１９３を形成し、この場合には、第３のドープ領域１９３は、第２のドープ領域１９２と同じ導電型を有し、ドーパント濃度がより低いことによってのみ、第２のドープ領域１９２と区別可能である。例えば、第３のドープ領域１９３のドーパント濃度は、第２のドープ領域１９２のドーパント濃度のわずか２５％である。例えば、第３のドープ領域１９３のドーパント濃度は、第１のドープ領域１９１の場合と同量である。
図１７Ａは、第１のメイン表面７０１からＳｉＣ半導体基板７００内へと延びる逆ドープゾーン７９１が形成されている様子を示しており、第１のメイン表面７０１と逆ドープゾーン７９１の下部部分との間の、逆ドープゾーン７９１の上部部分が、下部部分より高いドーパント濃度で形成されている。
図１７Ｂは、マスク開口４７５を有する第３のインプランテーションマスク４７０を示しており、マスク開口４７５は、第３のドープ領域１９３が形成されている領域を露出させており、第３のインプランテーションマスク４７０が覆う領域では、逆ドープゾーン７９１の上部部分のサブ部分から第２のドープ領域１９２が形成されている。初期層７３０の導電型のドーパント４７１によるインプランテーションによって、第３のドープ領域１９３が、逆ドープゾーン７９１の上部部分のサブ領域の逆ドープの更新によって形成される。
図１８は、図１５Ｂの第２のドーパント４９１の為のイオンビームのビーム経路にあるイオンビーム変調装置４５０を示す。イオンビーム変調装置４５０は、イオンビームを横方向変調し、これによって、第２のドープ領域１９２では、横方向の正味ドーパント分布が、少なくとも２００ｎｍ（例えば、少なくとも５００ｎｍ）以内に、最大正味ドーパント濃度Ｎｍａｘから濃度Ｎｍａｘ／ｅまで連続的に低下する（ｅはオイラー数である）。
イオンビーム変調装置４５０は、例えば、ほぼ非透過型の第１の部分４５１と透過型の第２の部分４５２とを有する、横方向に構造化されたエネルギフィルタを含んでよい。第２の部分４５２では、イオンのエネルギ及び発生角度は、イオンビームが、エネルギフィルタとＳｉＣ半導体基板７００との間に広がる部分ビームに分割されるように、衝突場所に応じて変調され、各部分ビームのイオン密度は外側に向かって連続的に減少する。
別の実施形態によれば、イオンビーム変調装置４５０は中性段階的マスクを含み、これは、例えば、段階的マスクを一時的に加熱することによって形成され、このマスクの材料は、加熱の結果として少し垂れる。イオンビームが、段階的マスクにある十分な高さの開口を通って様々な角度に誘導される場合にも、結果としてイオンビームの横方向変調が行われる。
以下では、半導体部品の更なる実施形態について詳細に説明する。当然のことながら、上述の特徴、並びに以下で説明する特徴は、示されたそれぞれの組み合わせで使用されてよいだけでなく、本発明の範囲から逸脱しない限り、別の組み合わせで使用されてもよく、単独で使用されてもよい。
幾つかの実施形態では、第３のドープ領域は、第１のドープ領域及び第２のドープ領域のそれぞれによって完全に囲まれてよく、例えば、第１のドープ領域及び第２のドープ領域のそれぞれによって完全に囲まれてよい。追加又は代替として、第１の及び第２のドープ領域のそれぞれは、アクティブ領域を完全に囲んでもよい。
少なくとも１つの実施形態によれば、第２のドープ領域のドーパント量は、第１のドープ領域のドーパント量より多い。例えば、第２のドープ領域のドーパント量は、第１のドープ領域のドーパント量の少なくとも２倍の量である。
幾つかの実施形態では、エッジ終端構造の縦方向の広がりは、アクティブ領域内の第２の導電型の最も深いドープ領域の下端との間の距離の少なくとも８０％であり、多くとも１００％である。
幾つかの実施形態では、アクティブ領域は、第２の導電型の更なるドープ領域を含み、エッジ終端構造の縦方向の広がりは、アクティブ領域内のその別のドープ領域の最も深い下端と表面との間の距離の少なくとも８０％である。アクティブ領域は更に、第１の表面上に形成された第２の導電型のゲート電極のトランジスタセルのうちの少なくとも１つを含んでよい。
幾つかの実施形態では、エッジ終端構造の縦方向の広がりは、第１の表面とボディ領域の下端との間の距離の少なくとも８０％である。
少なくとも１つの実施形態によれば、半導体部品は、ゲート電極を含んで第１の表面からＳｉＣ半導体ボディ内へと延びるゲート構造を含む。それぞれのボディ領域が、隣り合う２つのゲート構造の間を延びることが可能な場合がある。
追加又は代替として、トランジスタセルは、第２の導電型のシールド領域を含んでよい。シールド領域の下端と第１の表面との間の距離は、ゲート構造の縦方向の広がりより大きくてよい。エッジ終端構造の縦方向の広がりは、第１の表面とシールド領域の下端との間の距離の少なくとも８０％であってよい。
幾つかの実施形態では、シールド領域は、ゲート構造と縦方向に部分的に重なり合う。代替実施形態では、シールド領域は、ゲート構造と横方向に間隔を空けて配置されてよい。
少なくとも１つの実施形態によれば、アクティブ領域は、第１の表面に隣接する、第２の導電型の連続的なアノード領域を含む。代替として、アクティブ領域は、アノード領域、及びドリフト領域のチャネル部分を多数含み、これらのチャネル部分はアノード領域同士の間に位置する。チャネル部分は、第１の表面に隣接して、第１の負荷電極に対するショットキー接点を形成してよい。
幾つかの実施形態では、第３のドープ領域のドーパント濃度は、ドリフトゾーンのドーパント濃度に等しい。これとは別に、又はこれとの組み合わせで、第３のドープ領域は第２の導電型のドーパントを含み、第２の導電型のドーパント濃度は、第１のドープ領域のドーパント濃度に等しい。これとは別に、又はこれとの組み合わせで、第１のドープ領域のドーパント量は、２×１０１２ｃｍ−２から２×１０１３ｃｍ−２の範囲である。
幾つかの実施形態では、第２のドープ領域のドーパント濃度は、横方向に一定である。これとは別に、又はこれとの組み合わせで、第２のドープ領域のドーパント濃度は、少なくとも１×１０１７ｃｍ−３である。
半導体部品の少なくとも１つの実施形態によれば、更なるドープ領域及び／又はアノード領域が高ドープサブ領域を含む。高ドープサブ領域のドーパント濃度は、第２のドープ領域のドーパント濃度に等しくてよい。
半導体部品の少なくとも１つの実施形態によれば、第２のドープ領域の横幅は、アクティブ領域から遠ざかるにつれて減少する。
幾つかの実施形態では、半導体部品はサブ構造を含んでよい。サブ構造のそれぞれは、第２のドープ領域と、第２のドープ領域に隣接する第３の領域とから形成されてよい。第３の領域は、第２の領域の、アクティブ領域と離れて向き合う側に隣接してよい。各サブ構造の幅は一定であってよい。
これとは別に、又はこれとの組み合わせで、第２のドープ領域の横方向の正味ドーパント濃度は、少なくとも２００ｎｍ（例えば、少なくとも２００ｎｍの横方向距離）以内に、最大正味ドーパント濃度Ｎｍａｘから濃度Ｎｍａｘ／ｅまで低下する（ｅはオイラー数である）。例えば、横方向の正味ドーパント濃度は、２００ｎｍの横方向距離以内でＮｍａｘからＮｍａｘ／ｅまで連続的且つ／又は単調に減少する。
第３のドープ領域は、第１の導電型であってよい。或いは、第３のドープ領域は、第２の導電型であってよい。後者の場合には、第３のドープ領域のドーパント濃度は、第２のドープ領域のドーパント濃度の多くとも５０％であってよく、且つ／又は、第３のドープ領域のドーパント濃度は、第１のドープ領域のドーパント濃度に等しくてよい。
１００ ＳｉＣ半導体ボディ
１０１ 第１の表面
１０２ 第２の表面
１０３ 側面
１０４ 垂線
１１０ ソース領域
１２０ ボディ領域
１２１ メイン領域
１２５ アノード領域
１３０ ドリフト構造
１３１ ドリフトゾーン
１３６ チャネル部分
１３７ 電流拡散ゾーン
１３９ 接点区画
１４９ 接点領域
１５０ プレーナゲート構造
１５１ ゲート誘電体
１５５ 導電性ゲート電極
１６０ シールド領域
１８０ メサ部分
１８１ 第１のメサ側面
１８２ 第２のメサ側面
１９０ エッジ終端構造
１９１ 第１のドープ領域
１９２ 第２のドープ領域
１９３ 第３のドープ領域
１９５ サブ構造
２１０ 層間誘電体
３１０ 第１の負荷電極
３１６ トレンチ接点
３２０ 第２の負荷電極
４００ ポリイミド構造
４０１ 線
４０２ 線
４５０ イオンビーム変調装置
４５１ 第１の部分
４５２ 第２の部分
４８０ 第１のインプランテーションマスク
４８１ 第１のドーパント
４８５ 開口
４９０ 第２のインプランテーションマスク
４９１ 第２のドーパント
４９５ 開口
５００ 半導体部品
６０１ 要素構造
６１０ 中央アクティブ領域
６９０ エッジ終端領域
７０１ 第１のメイン表面
７２５ 部分層
７３０ 初期層
７６１ バックグラウンドドーピング
７６２ ドーパント濃度
７６３ 正味ドーパント濃度
７９１ 逆ドープゾーン
９０２ ＳｉＣ半導体基板の初期層に逆にドープされたゾーンを形成するステップ
９０４ 第２の導電型の第２のドープ領域を形成するステップ

Claims (20)

  1. 半導体部品であって、
    アクティブ領域（６１０）と前記アクティブ領域（６１０）を少なくとも部分的に取り囲むエッジ終端構造（１９０）とを有するＳｉＣ半導体ボディ（１００）を含み、前記ＳｉＣ半導体ボディ（１００）内に第１の導電型のドリフトゾーン（１３１）が形成され、前記エッジ終端構造（１９０）は、
    前記ＳｉＣ半導体ボディ（１００）の第１の表面（１０１）と前記ドリフトゾーン（１３１）との間にある第２の導電型の第１のドープ領域（１９１）であって、前記アクティブ領域（６１０）を少なくとも部分的に取り囲み、前記第１の表面（１０１）から間隔を空けて配置されている第１のドープ領域（１９１）と、
    前記第１の表面（１０１）と前記第１のドープ領域（１９１）との間にある前記第２の導電型の複数の第２のドープ領域（１９２）と、
    前記第２のドープ領域（１９２）同士の間にある前記第１の導電型の第３のドープ領域（１９３）と、
    を含む、
    半導体部品。
  2. 前記第３のドープ領域（１９３）のそれぞれは、前記第１のドープ領域（１９１）及び前記第２のドープ領域（１９２）によって完全に取り囲まれている、
    請求項１に記載の半導体部品。
  3. 前記エッジ終端構造（１９０）の縦方向の広がり（ｖ１）が、前記アクティブ領域（６１０）内の前記第２の導電型の最も深いドープ領域の下端との間の距離の少なくとも８０％であり、多くとも１００％である、
    請求項１又は２に記載の半導体部品。
  4. 前記第２のドープ領域（１９２）のドーパント量が前記第１のドープ領域（１９１）のドーパント量より多い、
    請求項１から３のいずれか一項に記載の半導体部品。
  5. 前記アクティブ領域（６１０）は前記第２の導電型の更なるドープ領域（１２０、１６０）を更に含み、前記エッジ終端構造（１９０）の縦方向の広がり（ｖ１）は、前記アクティブ領域（６１０）の前記更なるドープ領域（１２０、１６０）の最も深い下端と前記表面（１０１）との間の距離の少なくとも８０％である、
    請求項１から４のいずれか一項に記載の半導体部品。
  6. 前記アクティブ領域（６１０）は、前記第２の導電型のボディ領域（１２０）を含むトランジスタセル（ＴＣ）を含み、
    前記エッジ終端構造（１９０）の前記縦方向の広がり（ｖ１）は、前記第１の表面（１０１）と前記ボディ領域（１２０）の下端との間の距離（ｖ３）の少なくとも８０％である、
    請求項５に記載の半導体部品。
  7. 前記アクティブ領域（６１０）は、前記第２の導電型のボディ領域（１２０）を含むトランジスタセル（ＴＣ）を含み、
    前記トランジスタセル（ＴＣ）は前記第２の導電型のシールド領域（１６０）を含み、前記シールド領域（１６０）の下端と前記第１の表面（１０１）との間の距離（ｖ４）がゲート構造（１５０）の縦方向の広がり（ｖ２）より大きい、
    請求項１から６のいずれか一項に記載の半導体部品。
  8. 前記エッジ終端構造（１９０）の前記縦方向の広がり（ｖ１）は、前記第１の表面（１０１）と前記シールド領域（１６０）の下端との間の距離（ｖ４）の少なくとも８０％である、
    請求項７に記載の半導体部品。
  9. 前記アクティブ領域（６１０）は、アノード領域（１２５）と、前記アノード領域（１２５）同士の間にあるドリフト構造（１３０）のチャネル部分（１３６）とを多数含み、
    前記チャネル部分（１３６）は、前記第１の表面（１０１）に隣接して、第１の負荷電極（３１０）に対するショットキー接点（ＳＣ）を形成する、
    請求項１から８のいずれか一項に記載の半導体部品。
  10. 前記第３のドープ領域（１９３）のドーパント濃度が前記ドリフトゾーン（１３１）のドーパント濃度に等しい、
    請求項１から９のいずれか一項に記載の半導体部品。
  11. 前記第３のドープ領域（１９３）は前記第２の導電型のドーパントを含み、前記第２の導電型のドーパント濃度が前記第１のドープ領域（１９１）のドーパント濃度に等しい、
    請求項１から１０のいずれか一項に記載の半導体部品。
  12. 前記第１のドープ領域（１９１）のドーパント量が２×１０１２ｃｍ−２から２×１０１３ｃｍ−２の範囲であり、且つ／又は、前記第２のドープ領域（１９２）のドーパント濃度が少なくとも１×１０１７ｃｍ−３である、
    請求項１から１１のいずれか一項に記載の半導体部品。
  13. 前記第２のドープ領域（１９２）内ではドーパント濃度が横方向に一定である、
    請求項１から１２のいずれか一項に記載の半導体部品。
  14. 前記更なるドープ領域（１２０、１６０）又は前記アノード領域（１７０）は高ドープサブ領域（１４９）を含み、前記高ドープサブ領域（１４９）のドーパント濃度は前記第２のドープ領域（１９２）のドーパント濃度に等しい、
    請求項１から１３のいずれか一項に記載の半導体部品。
  15. 前記第２のドープ領域（１９２）の横幅（ｗ２）が、前記アクティブ領域（６１０）からの距離が増加するにつれて減少する、
    請求項１から１４のいずれか一項に記載の半導体部品。
  16. 半導体部品であって、
    複数のサブ構造を含み、前記サブ構造のそれぞれは、第２のドープ領域（１９２）及び第３の領域（１９３）から形成され、前記第３の領域（１９３）は、前記アクティブ領域（６１０）と離れて向き合う側で前記第２のドープ領域（１９２）に隣接し、
    前記サブ構造の幅（ｗｓ）が一定である、
    請求項１から１５のいずれか一項に記載の半導体部品。
  17. アクティブ領域（６１０）と、前記アクティブ領域（６１０）を少なくとも部分的に取り囲むエッジ終端構造（１９０）とを有するＳｉＣ半導体ボディ（１００）を含み、前記ＳｉＣ半導体ボディ（１００）内で第１の導電型のドリフトゾーン（１３１）が形成され、前記エッジ終端構造（１９０）は、
    前記ＳｉＣ半導体ボディ（１００）の第１の表面（１０１）と前記ドリフトゾーン（１３１）との間にある第２の導電型の第１のドープ領域（１９１）であって、前記アクティブ領域（６１０）を少なくとも部分的に取り囲み、前記第１の表面（１０１）から間隔を空けて配置されている第１のドープ領域（１９１）と、
    前記第１の表面（１０１）と前記第１のドープ領域（１９１）との間にある前記第２の導電型の複数の第２のドープ領域（１９２）と、
    前記第２のドープ領域（１９２）同士の間にある第３のドープ領域（１９３）と、
    を含む、
    半導体部品。
  18. 前記第２のドープ領域の横方向の正味ドーパント濃度が、少なくとも２００ｎｍの横方向距離以内に、最大正味ドーパント濃度Ｎｍａｘから濃度Ｎｍａｘ／ｅまで連続的に減少し、ｅはオイラー数である、
    請求項１７に記載の半導体部品。
  19. 前記第３のドープ領域（１９３）は前記第２の導電型であり、前記第３のドープ領域（１９３）のドーパント濃度が、前記第２のドープ領域（１９２）のドーパント濃度の多くとも５０％である、
    請求項１７又は１８に記載の半導体部品。
  20. 前記第３のドープ領域（１９３）は前記第２の導電型であり、前記第３のドープ領域（１９３）のドーパント濃度が、前記第１のドープ領域（１９１）のドーパント濃度に等しい、
    請求項１７又は１８に記載の半導体部品。
JP2018216989A 2017-11-24 2018-11-20 エッジ終端構造を有するシリコンカーバイド半導体部品 Pending JP2019096878A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017127848.6A DE102017127848A1 (de) 2017-11-24 2017-11-24 Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE102017127848.6 2017-11-24

Publications (1)

Publication Number Publication Date
JP2019096878A true JP2019096878A (ja) 2019-06-20

Family

ID=66442095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018216989A Pending JP2019096878A (ja) 2017-11-24 2018-11-20 エッジ終端構造を有するシリコンカーバイド半導体部品

Country Status (4)

Country Link
US (1) US11145755B2 (ja)
JP (1) JP2019096878A (ja)
CN (1) CN109841665A (ja)
DE (1) DE102017127848A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230092061A (ko) * 2021-12-16 2023-06-26 파워큐브세미 (주) P 베이스에 전기적으로 연결된 쉴드를 갖는 트렌치 게이트 모스펫 및 그 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017114681A1 (de) * 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
DE102019119522A1 (de) * 2019-07-18 2021-01-21 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung und Verfahren
DE102019132527A1 (de) * 2019-11-29 2021-06-02 Infineon Technologies Austria Ag Vertikale leistungs-halbleitervorrichtung, halbleiter-wafer oder anordnung nackter dies, träger und verfahren zum herstellen einer vertikalen leistungs-halbleitervorrichtung
EP3971987A1 (en) * 2020-09-21 2022-03-23 Infineon Technologies AG Silicon carbide device with stripe-shaped gate electrode and source metallization
EP3975265A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device
DE102020214398A1 (de) 2020-11-17 2022-05-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales halbleiterbauelement und verfahren zum herstellen desselben
EP4358149A1 (en) * 2022-10-18 2024-04-24 Nexperia B.V. Semiconductor power device with improved junction termination extension

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
WO2013046908A1 (ja) * 2011-09-28 2013-04-04 三菱電機株式会社 半導体装置
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2015126192A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
JP2018022851A (ja) * 2016-08-05 2018-02-08 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP4683075B2 (ja) * 2008-06-10 2011-05-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP6275282B2 (ja) * 2015-01-13 2018-02-07 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
JP2016201448A (ja) * 2015-04-09 2016-12-01 トヨタ自動車株式会社 ダイオード及びダイオードの製造方法
JP6561759B2 (ja) * 2015-10-19 2019-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
WO2013046908A1 (ja) * 2011-09-28 2013-04-04 三菱電機株式会社 半導体装置
WO2014045480A1 (ja) * 2012-09-21 2014-03-27 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2015126192A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
JP2018022851A (ja) * 2016-08-05 2018-02-08 富士電機株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230092061A (ko) * 2021-12-16 2023-06-26 파워큐브세미 (주) P 베이스에 전기적으로 연결된 쉴드를 갖는 트렌치 게이트 모스펫 및 그 제조 방법
KR102564714B1 (ko) * 2021-12-16 2023-08-09 파워큐브세미 (주) P 베이스에 전기적으로 연결된 쉴드를 갖는 트렌치 게이트 모스펫 및 그 제조 방법

Also Published As

Publication number Publication date
US20190165159A1 (en) 2019-05-30
US11145755B2 (en) 2021-10-12
CN109841665A (zh) 2019-06-04
DE102017127848A1 (de) 2019-05-29

Similar Documents

Publication Publication Date Title
JP6622343B2 (ja) 炭化ケイ素半導体デバイス及びその製造方法
JP2019096878A (ja) エッジ終端構造を有するシリコンカーバイド半導体部品
US10062749B2 (en) High voltage semiconductor devices and methods of making the devices
US7723783B2 (en) Semiconductor device
US7622771B2 (en) Semiconductor apparatus
JP4744958B2 (ja) 半導体素子及びその製造方法
KR101735230B1 (ko) 게이트 산화물 층에 감소된 전기장을 갖는 반도체 디바이스들
JP3506676B2 (ja) 半導体装置
JP2006278826A (ja) 半導体素子及びその製造方法
JP2008258443A (ja) 電力用半導体素子及びその製造方法
JP2013258327A (ja) 半導体装置及びその製造方法
US11251299B2 (en) Silicon carbide semiconductor device and manufacturing method of same
US10199457B2 (en) Silicon carbide semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
US20220130996A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US9123770B2 (en) Charge reservoir IGBT top structure
US20170263698A1 (en) Power metal-oxide-semiconductor device
JP4997715B2 (ja) 半導体装置およびその製造方法
US10186573B2 (en) Lateral power MOSFET with non-horizontal RESURF structure
WO2023183215A1 (en) Support shield structures for trenched semiconductor devices
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
CN111697061B (zh) 具有由碳化硅构成的半导体本体的半导体装置
CN110176497B (zh) 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
US8039906B2 (en) High-voltage metal oxide semiconductor device and fabrication method thereof
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230724

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230908