JP5800095B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5800095B2
JP5800095B2 JP2014536549A JP2014536549A JP5800095B2 JP 5800095 B2 JP5800095 B2 JP 5800095B2 JP 2014536549 A JP2014536549 A JP 2014536549A JP 2014536549 A JP2014536549 A JP 2014536549A JP 5800095 B2 JP5800095 B2 JP 5800095B2
Authority
JP
Japan
Prior art keywords
region
electric field
implantation
impurity concentration
field relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014536549A
Other languages
English (en)
Other versions
JPWO2014045480A1 (ja
Inventor
洪平 海老原
洪平 海老原
憲治 濱田
憲治 濱田
川上　剛史
剛史 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014536549A priority Critical patent/JP5800095B2/ja
Application granted granted Critical
Publication of JP5800095B2 publication Critical patent/JP5800095B2/ja
Publication of JPWO2014045480A1 publication Critical patent/JPWO2014045480A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関するものである。
半導体装置において、電圧が印加された場合、半導体素子として能動的に機能する活性領域に空乏層が形成され、その空乏層の境界で電界集中が発生することから半導体装置の耐圧が低下する。そのため、半導体層の導電型と逆の導電型となる終端領域を活性領域の外周側に設けることで、半導体層と終端領域との間のｐｎ接合によって空乏層が広がり、電界集中が緩和され、半導体装置の耐圧を高めることができる。従来の半導体装置では、半導体装置の耐圧を高める終端領域の構造として、異なる濃度の不純物濃度からなる複数の注入領域を有するＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｔｉｏｎ）構造を用いることで、半導体装置の外周側に向かうにつれて不純物濃度が段階的に低くなるため、単一の注入領域を有するＪＴＥ構造を用いる場合と比較して、高い耐圧が得られる半導体装置が存在した。（例えば、特許文献１参照。）
特表２０００−５１６７６７号公報
しかしながら、このような半導体装置にあっては、複数の注入領域同士の境界や最外周に形成された注入領域の外周端部においては依然として電界集中が生じる場合があった。特に、半導体装置の外周側に向かうにつれて不純物濃度が段階的に低くなるように注入領域が形成されていることから、最外周の注入領域の不純物濃度は比較的低い濃度となっているため、最外周の注入領域の外周端側では空乏層が十分に広がらず、その結果、最外周の注入領域の外周端部における電界集中を十分に緩和することができず半導体装置の耐圧が十分に得られないという問題があった。
本発明は、上述のような問題を解決するためになされたもので、電界集中を効果的に緩和することができる終端領域を備えた半導体装置を提供することを目的とする。
本発明に係る半導体装置は、第一導電型の半導体層と、半導体層の表面の一部に形成され、かつ、第二導電型で第一の不純物濃度である第一の小領域と第二導電型で第一の不純物濃度よりも低い第二の不純物濃度である第二の小領域とがそれぞれ交互に設けられた第一の電界緩和領域と、第一の電界緩和領域の外周側に向かって第一の電界緩和領域を囲むように形成され、かつ、第二導電型で第一の不純物濃度以上の第三の不純物濃度である複数の第三の小領域と第二導電型で第二の不純物濃度よりも低い第四の不純物濃度である複数の第四の小領域とがそれぞれ交互に設けられた第二の電界緩和領域とを備えたものである。
本発明に係る半導体装置によれば、第一の電界緩和領域の実効的な不純物濃度は第一の電界緩和領域よりも外周側に設けられた第二の電界緩和領域の実効的な不純物濃度よりも高くなることから、半導体装置の外周側に向かうにつれて実効的な不純物濃度が段階的に低くなり各領域の境界での電界集中を緩和することができる。さらに、外周側の第二の電界緩和領域に設けられた第三の小領域の不純物濃度は第一の電界緩和領域に設けられた第一の小領域以上の不純物濃度であることから、第二の電界緩和領域の外周端側において空乏層が十分に広がるため、電界緩和領域の外周端側の電界集中をより効果的に緩和することができる。
本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に関する半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に関する半導体装置のドーズ量分布を示す図である。 本発明の実施の形態１に関する半導体装置のシミュレーション結果を示す図である。 本発明に関する半導体装置のシミュレーション結果を示す図である。 本発明の実施の形態１に関する半導体装置の製造工程を示す要部断面図である。 本発明に関する半導体装置のシミュレーション結果を示す図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置のドーズ量分布を示す図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態１に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態２に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態２に関する半導体装置のドーズ量分布を示す図である。 本発明の実施の形態２に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態２に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態２に関する半導体装置の構成を示す要部断面図である。 本発明の実施の形態２に関する半導体装置の構成を示す要部断面図である。
実施の形態１．
まず、本発明の実施の形態１にかかる半導体装置であるショットキーダイオード１００の構成を説明する。以下において、第１導電型の半導体をｎ型の半導体とし、第２導電型の半導体をｐ型の半導体として説明するが、これに限定されるものではなく、第１導電型の半導体をｐ型の半導体とし第２導電型の半導体をｎ型の半導体としてもよい。また、以下において、半導体装置である炭化珪素（ＳｉＣ）からなる縦型構造のショットキーダイオードに本発明を適用する場合について説明するが、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の他の半導体装置に用いることもできる。さらに、以下の説明において、内側とは半導体装置の中央部側である活性領域側を指すものとし、外側とは半導体装置の外周側である終端領域側を指すものとする。
図１は、本発明の実施の形態１に関する半導体装置であるショットキーダイオード１００の構成を示す要部断面図であり、ショットキーダイオード１００の外周側に設けられた終端領域６０の周辺における断面を示している。
図１において、図示しない４Ｈ−ＳｉＣの半導体基板上にｎ型の半導体層１が設けられており、半導体層１の表面上には金属電極３が設置されている。また、半導体層１は能動素子として機能する活性領域５０と活性領域５０の外周側に設けられ半導体装置の耐圧を保持するための終端領域６０から構成され、終端領域６０は活性領域５０を取り囲むように形成される。また、終端領域６０の領域上には図示しない絶縁性の表面保護膜が形成される。さらに、終端領域６０においては、活性領域５０側から、ｐ型ガードリング２、第一の電界緩和領域４、接続領域１０、及び第二の電界緩和領域５が形成されており、各電界緩和領域における実効的な不純物濃度が段階的に変化するように不純物が注入されている。なお、電界緩和領域の実効的な不純物濃度とは、電界緩和領域内に設けられた各小領域の不純物濃度を各小領域の面積に応じて平均化して求めた電界緩和領域の不純物濃度とする。また、各領域における不純物濃度とは、その領域内における不純物の総量を各領域の体積で除算したものとする。
第一の電界緩和領域４においては、ｐ型の不純物であるＡｌイオンが注入された第一の小領域６と同じくＡｌイオンが注入された第二の小領域７がそれぞれ交互に複数設けられている。そして、第一の小領域６における不純物濃度を第一の不純物濃度とし第二の小領域７における不純物濃度を第二の不純物濃度とすると、第一の不純物濃度が第二の不純物濃度よりも高くなるように形成されている。ここで、第一の小領域６と第二の小領域７は、第一の電界緩和領域４において一定の領域を占めており、第一の電界緩和領域４よりも小さい領域となっている。以下、他の小領域についても同様である。
一方、第二の電界緩和領域５においては、第一の電界緩和領域４と同様にＡｌイオンが注入された第三の小領域８とＡｌイオンが注入された第四の小領域９がそれぞれ交互に複数設けられている。そして、第三の小領域８における不純物濃度を第三の不純物濃度とし第四の小領域９における不純物濃度を第四の不純物濃度とすると、第三の不純物濃度は第一の不純物濃度と等しく、第四の不純物濃度は第一の不純物濃度及び第二の不純物濃度よりも低くなるように形成されている。さらに、第一の不純物濃度および第三の不純物濃度が、第二の不純物濃度と第四の不純物濃度の和となるように各領域の不純物濃度は調整されている。なお、本実施の形態では、ｐ型の不純物としてＡｌイオンを用いることとしているが、ホウ素等の他のｐ型の不純物を用いることとしてもよい。
また、第一の電界緩和領域４の内側に設けられたｐ型ガードリング２は、既に説明した第一の小領域６の不純物濃度と等しい第一の不純物濃度の単一のｐ型領域から形成され、その表面の一部には金属電極３が設けられている。さらに、第一の電界緩和領域４と第二の電界緩和領域５との間に設けられた接続領域１０も、第一の不純物濃度からなる単一のｐ型領域から形成された領域となっている。なお、接続領域１０については省略し、第一の電界緩和領域４と第二の電界緩和領域５とが接するように構成することとしてもよい。
次に、本発明の実施の形態１にかかる半導体装置であるショットキーダイオード１００の製造方法について説明する。図２及び図３は、本発明の実施の形態１に関する半導体装置の製造工程を示す断面図である。また、図４は本発明の実施の形態１に関する半導体装置であるショットキーダイオード１００の終端領域６０における各領域の不純物のドーズ量と、第一の注入領域１２及び第二の注入領域１３との関係を示す図である。ショットキーダイオード１００を製造するにあたっては、図示しない半導体基板上に半導体層１を形成し、半導体層１の表面上にはショットキー接合となる金属電極３を設置することとなるが、金属電極３を設置する前に終端領域６０を形成する必要がある。そして、半導体層１の終端領域６０上には、図示しない絶縁性の表面保護膜が形成される。以下においては、特にショットキーダイオード１００の終端領域６０を形成する方法について、図２、図３及び図４を用いて説明する。なお、以下において、ドーズ量とは、単位面積当たりのドーズされた不純物の個数を示すものとする。
本実施の形態にかかる半導体装置の製造方法では、２回の注入工程によって終端領域６０を形成する。以下では、一回目の注入工程である第一の注入工程で不純物が注入される領域を第一の注入領域１２と呼び、二回目の注入工程である第二の注入工程で不純物が注入される領域を第二の注入領域１３と呼び、第一の注入領域１２と第二の注入領域１３が組み合わさることによって終端領域６０が形成される。なお、第一の注入領域１２と第二の注入領域１３は一部の領域が重なっている。
まず、図２において、半導体層１の形成後に第一の注入領域１２においてｐ型の不純物であるＡｌイオンを注入する第一の注入工程を行う。第一の注入工程は、半導体層１の表面上に第一注入マスク１１ａを設置した状態で行われる。第一注入マスク１１ａのマスクパターンは、ｐ型ガードリング２、第一の電界緩和領域４、及び第三の小領域８の領域上に相当する第一の注入領域１２上が開口し、他の領域上を覆う形状となっている。また、第一の注入工程において注入される不純物のドーズ量は、第一の注入領域１２の第二の小領域７における不純物濃度が第二の不純物濃度となるドーズ量とする。なお、第一の注入工程及び後述する他の注入工程において、深さ方向の濃度分布は、ボックスプロファイルでも良いし、レトログレードプロファイルでも良いし、他のプロファイルあっても構わない。
続いて、図３において、第二の注入領域１３においてｐ型不純物であるＡｌイオンを注入する第二の注入工程を行う。第二の注入工程は、半導体層１の表面上に第二注入マスク１１ｂを設置した状態で行われる。第二注入マスク１１ｂのマスクパターンは、ｐ型ガードリング２、第１の小領域６、及び第二の電界緩和領域５の領域上に相当する第二の注入領域１３上が開口し、他の領域上を覆う形状となっている。また、第二の注入工程において注入される不純物のドーズ量は、第一の注入工程において注入されるドーズ量よりも少ないものとする。なお、第一の注入工程と第二の注入工程は、先に第二の工程を行い、その後第一の注入工程を行うことしてもよい。
以上の工程により、図４に示す内側の領域において、第一の注入領域１２と第二の注入領域１３が重なった領域、すなわち第一の注入工程及び第二の注入工程の双方によってＡｌイオンが注入された領域が第一の不純物濃度のｐ型ガードリング２となる。また、ｐ型ガードリング２の外側の領域において、第一の注入工程及び第二の注入工程の双方によってＡｌイオンが注入された領域が第一の不純物濃度の第一の小領域６となり、第一の注入工程のみによってＡｌイオンが注入された領域が第二の不純物濃度の第二の小領域７となり、第一の電界緩和領域４が形成される。
さらに、第一の電界緩和領域４の外側の領域において、第一の注入工程及び第二の注入工程の双方によってＡｌイオンが注入された領域が第三の不純物濃度（第一の不純物濃度）の第三の小領域８となり、第二の注入工程のみによってＡｌイオンが注入された領域が第四の不純物濃度の第四の小領域９となり、第二の電界緩和領域５が形成される。そして、第一の電界緩和領域４と第二の電界緩和領域５の間の領域において、第一の注入工程及び第二の注入工程の双方によってＡｌイオンが注入された領域が第一の不純物濃度の接合領域１０として形成される。
なお、第一の不純物濃度および第三の不純物濃度は第一の注入工程及び第二の注入工程で注入されるＡｌイオンのドーズ量の和を変化させることで調整することができ、第二の不純物濃度は第一の注入工程で注入されるＡｌイオンのドーズ量を変化させることで調整することができ、第四の不純物濃度は第二の注入工程で注入されるＡｌイオンのドーズ量を変化させることで調整することができる。
また、第一の電界緩和領域４と第二の電界緩和領域５の境界に、接続領域１０が形成されているが、マスクの位置合わせ精度が十分に保証される場合は、接続領域１０を小面積にするか、接続領域１０を省略して第一の電界緩和領域４と第二の電界緩和領域５を直接接続してもよい。
このように、第一の不純物濃度および第三の不純物濃度を第二の不純物濃度と第四の不純物濃度の和とすれば、二回の注入工程によって、ｐ型ガードリング２、第一の電界緩和領域４、接続領域１０、及び第二の電界緩和領域５からなる終端領域６０を形成することができる。
次に、本発明の実施の形態１にかかる半導体装置及びその製造方法の作用、効果について説明する。図５は、本発明の実施の形態１にかかる半導体装置であるショットキーダイオード１００に逆方向電圧を段階的に変化させて印加した場合の電位分布の変化に関するシミュレーション結果を示す図である。図５における各線はショットキーダイオード１００の半導体層１内の等電位線を示しており、上側から順に、低電圧、中電圧、高電圧をショットキーダイオード１００の逆方向電圧として印加した場合のシミュレーション結果をそれぞれ示している。
本実施の形態にかかる半導体装置では、第一の電界緩和領域４において第一の不純物濃度の第一の小領域６と第二の不純物濃度の第二の小領域７が交互に形成されており、第一の電界緩和領域４の外側に形成される第二の電界緩和領域５において第一の不純物濃度と等しい第三の不純物濃度の第三の小領域８と第二の不純物濃度よりも低い第四の不純物濃度の第四の小領域９が交互に形成されていることから、第一の電界緩和領域４における実効的な不純物濃度は第二の電界緩和領域５における実効的な不純物濃度よりも高くなり、終端領域６０の外側に向かうにつれ不純物濃度が低くなるように終端領域６０が形成されている。そのため、図５に示すように、印加される逆方向電圧が高くなるにつれて、注入領域内部において第二の電界緩和領域５から第一の電界緩和領域４へと空乏層が段階的に広がり第二の電界緩和領域５から第一の電界緩和領域４へと段階的に電位分担が行われていることがわかる。
また、終端領域６０の外側に設けられた第二の電界緩和領域５の実効的な不純物濃度は第一の電界緩和領域４の実効的な不純物濃度よりも低い濃度となっているが、第二の電界緩和領域５内に設けられた第三の小領域８の不純物濃度は第一の電界緩和領域４内に設けられた第一の小領域６の不純物濃度と同じ第一の不純物濃度となっているため、第二の電界緩和領域５の外側においても空乏層が十分に広がっていることがわかる。よって、本実施の形態によれば、各領域の境界面や不純物が注入された最外周の領域の外周端部における電界集中をより効果的に緩和することができる。
さらに、本実施の形態にかかる半導体装置の製造方法では、上述したように、二回の注入工程によってｐ型ガードリング２、第一の電界緩和領域４、及び第二の電界緩和領域５を形成しており、少ない製造工程で不純物濃度が異なる複数の領域を備えた終端領域６０を形成することができる。さらに、新たな注入工程を増やすことなく、後述する第三の電界緩和領域１７や第四の電界緩和領域１９、さらには第二の不純物濃度又は第四の不純物濃度からなる単一の領域を追加することも可能であり、各領域を組み合わせることにより終端領域６０における不純物濃度の階調数を増加させ半導体装置の高耐圧化を図ることができる。
また、本実施の形態にかかる半導体装置は、各注入工程で注入される不純物のドーズ量によって耐圧が大きく変化する。図６に、各注入工程で注入される不純物のドーズ量を変化させた場合のショットキーダイオード１００の耐圧についてのシミュレーション結果を示す。図６において、縦軸は半導体装置の耐圧を示しており、各棒グラフは第一の注入工程において第一の注入領域１２に注入されるドーズ量と第二の注入工程において第二の注入領域１３に注入されるドーズ量を特定のドーズ量にした場合の耐圧を示している。これより、第一の注入領域１２又は第二の注入領域１３のいずれか一方のドーズ量が０．０ｃｍ−２、つまり、第一の注入工程又は第二の注入工程のいずれか一方しか行わず終端領域６０を形成した場合においてもある程度の耐圧が得られているが、第一の注入領域１２と第二の注入領域１３のドーズ量がそれぞれ１．４Ｅ＋１３ｃｍ−２以下で、第一の注入領域１２と第二の注入領域１３のドーズ量の合計が１．２Ｅ＋１３〜２．４Ｅ＋１３ｃｍ−２の場合に高耐圧の半導体装置が得られることがわかる。さらに、第一の注入領域１２のドーズ量が１．０Ｅ＋１３ｃｍ−２以上であり、第二の注入領域１３のドーズ量が１．０Ｅ＋１３ｃｍ−２以下の場合に、１７００ｋＶを超える耐圧を有する半導体装置が数多く得られることがわかる。
ただし、現実には、不純物の活性化率が１００％でなはなく、またプロセス中にトラップされる固定電荷による影響を受け、シミュレーションどおりの耐圧が得られることは少ない。以上のような影響を考慮すると、実際に注入するドーズ量は、シミュレーション等に基づくドーズ量の設計値よりも大きくする必要があり、４Ｈ−ＳｉＣの場合には設計値よりも６Ｅ＋１２ｃｍ−２程度大きいドーズ量で注入することが望ましい。そのため、本発明の終端構造では、活性化率や固定電荷の影響を考慮して、第一の注入領域１２と第二の注入領域１３のドーズ量がそれぞれ２．０Ｅ＋１３ｃｍ−２以下で、第一の注入領域１２と第二の注入領域１３のドーズ量の合計が１．２Ｅ＋１３〜３．０Ｅ＋１３ｃｍ−２の範囲で不純物の注入を行うことが望ましい。
なお、本実施の形態においては、第二の小領域７の不純物濃度である第二の不純物濃度を第四の小領域の不純物濃度である第四の不純物濃度よりも大きくすることで、外周側に向かうにつれて実効的な不純物濃度が小さくなるように構成し、耐圧の向上を図っているが、第二の不純物濃度を第四の不純物濃度よりも小さくすることしてもよい。図６に示すように、第二の不純物濃度が第三の不純物濃度よりも小さくした場合、すなわち第一の注入工程で注入される不純物が第二の注入工程で注入される不純物よりも少ない場合においても、実効的な不純物濃度が低い第一の電界緩和領域４から実効的な不純物濃度が高い第二の電界緩和領域５へと段階的に電位分担するため、比較的高耐圧の半導体装置を得られることがある。
また、本実施の形態においては、第一の小領域６と第三の小領域８の不純物濃度が同じになるように構成しているが、新たな注入工程を行うなどして第三の小領域８の不純物濃度である第三の不純物濃度を第一の小領域６の不純物濃度である第一の不純物濃度よりも高くすることとしてもよい。このような場合、第二の小領域７と第四の小領域９の不純物濃度に変化はないため、図５に示すように、印加される逆方向電圧が高くなるにつれて、注入領域内部において第二の電界緩和領域５から第一の電界緩和領域４へと空乏層が段階的に広がり第二の電界緩和領域５から第一の電界緩和領域４へと段階的に電位分担が行われる。また、第二の電界緩和領域５内に設けられた第三の小領域８の不純物濃度がさらに高くなるため、第二の電界緩和領域５の外側において空乏層がより大きく広がる。よって、注入領域を外周側に広げることなく、各領域の境界面や不純物が注入された最外周の領域の外周端部における電界集中をより効果的に緩和することができる。
また、高耐圧化のためには離間した第一の注入領域１２および第二の注入領域１３の最内周の間隔をどれだけ狭められるかが重要になる。ここで、各注入工程によって不純物が注入されたｐ型領域の間隔の最小寸法が余りに小さいときには、注入マスク１１ａとなるレジストが過度に露光された際等に、レジストが倒れて狙いどおりのパターンが得られない可能性がある。レジストが倒れるのを抑制しつつｐ型領域の間隔を狭めるには、図７のように注入マスク１１として側面にテーパー形状の付いたレジストを用いて注入することが有効である。例えばレジストが１μｍの幅よりも小さく仕上がると倒れてしまうとして、通常は過度の露光によりレジスト幅がシュリンクする可能性も踏まえて１μｍよりもやや太く仕上がるように設計を行なう。ただし、図７のように側面にテーパーがある場合は１μｍの幅の仕上がりでもレジストが倒れることなく注入工程を行なうことができる。
また、半導体基板が４Ｈ−ＳｉＣからなる場合には、レジスト直下のｎ型領域においては隣り合うｐ型領域の双方からの不純物拡散が起こり、耐圧が得られる現実的な不純物注入量では０．２〜０．８μｍ程度の間隔の縮小が可能である。図８は、１μｍ間隔のマスクを用いて、不純物濃度が１Ｅ＋１６ｃｍ−３のｎ−ドリフト層にドーズ量１Ｅ＋１３ｃｍ−２のＡｌイオンを５００ｋｅＶで注入した場合の、ｐ型領域の形状をシミュレーションした結果である。図８に示すように、かかる場合では、ｐ型領域の間隔が約０．４μｍ狭くなり、高耐圧化に向けて有利な設計が可能になる。さらに、テーパー形状の付いたレジストを用いる場合、テーパー形状の直下ではレジスト越しに注入される不純物も存在し、テーパーがない場合と比べてより高濃度なｐ型領域が得られ、高耐圧化に有利になる。
また、本実施の形態では、ｐ型ガードリング２と第一の電界緩和領域４が直接接続し、接続領域１０を挟んで第一の電界緩和領域４と第二の電界緩和領域５が直接接続するか、接続領域１０を挟まずに第一の電界緩和領域４と第二の電界緩和領域５が直接接続する場合について述べたが、図９に示すように、ガードリング２と第一の電界緩和領域４が離間し、第一の電界緩和領域４と第二の電界緩和領域５が離間して形成されている場合においても、印加電圧の増加とともに、第一の電界緩和領域４と第二の電界緩和領域５に段階的に電位分担が進み、効果的な電界緩和効果が得られる。
また、以上の説明では第一の電界緩和領域４および第二の電界緩和領域５において、それぞれの各小領域の幅は一定のものとしているが、図１０に示すように、第一の電界緩和領域４および第二の電界緩和領域５において、不純物濃度の高い第一の小領域６及び第三の小領域８の幅を終端領域６０の外側に向かって徐々に小さくし、不純物濃度の低い第二の小領域７及び第四の小領域９の幅を終端領域６０の外周に向かって徐々に大きくすることで、外周側に向かうにつれて不純物濃度がよりなだらかに小さくなるため、より効果的に電界集中を緩和することができ、より高いオフ耐圧を実現する半導体装置が得られる。
かかる場合、第一の注入工程で不純物を注入する際に、複数の離間した第一の小領域６は、互いの間隔を外周側に向かうにつれて変化させるように注入を行うことで形成できる。また、第二の注入工程で不純物を注入する際に、複数の離間した第二の小領域７は、互いの間隔を外周側に向かうにつれて変化させるように注入を行うことで形成できる。この点は、第三の小領域８及び第四の小領域９についても同様で、すなわち、各注入工程で不純物を注入する各注入領域は、各注入領域における複数の離間した領域の間隔を変化させるように注入を行うことで形成することができる。
また、本実施の形態では、第一の注入領域１２と第二の注入領域１３の注入深さは一定としているが、図１１および図１２で示すように、第一の注入領域１２と第二の注入領域１３の注入深さが異なるように形成してもよい。図１１では第一の注入領域１２の注入深さをより深くした場合、図１２では第二の注入領域１３の注入深さをより深くした場合を示している。例えば、４Ｈ−ＳｉＣからなる半導体基板にＡｌイオンを注入する場合、第一の注入領域１２を２００〜５００ｋｅＶ、第二の注入領域１３を３００〜７００ｋｅＶなどの注入エネルギーで注入することで、図１２に示すように第二の注入領域１３の注入深さをより深くすることができる。このような場合、より深く注入された第二の注入領域１３では半導体層１へ空乏層がより広がりやすくなり、高耐圧化に有利となる。
ただし、イオン注入を行う場合、通常は深さ方向に濃度ピークを持つように不純物が分布し、不純物が注入された各領域の表面における不純物濃度はやや小さくなる。しかし、金属電極３の端部での破壊を防ぐためには、金属電極３の端部直下においてある程度の不純物濃度を確保しておくことが必要であり、図１１および図１２で示すように、第一の注入領域１２と第二の注入領域１３のどちらかの注入深さは浅くしておくと良い。
また、図１３および図１４で示すように、第一の注入領域１２と第二の注入領域１３のどちらかの表面の位置がｎ型半導体となっても良い。
また、本実施の形態では、縦型構造のショットキーダイオード１００を例として挙げて説明したが、他の例として、図１５に示すようなｐ＋コンタクト領域２３、ｎソース領域２４、ゲート絶縁膜２５、ゲート電極２６、フィールド絶縁膜２７、層間絶縁膜２８などを備えた縦型構造のＭＯＳＦＥＴ１０１としてもよい。このようなｐベース領域１５を活性領域５０に持つ半導体装置の場合には、終端領域６０の全領域において表面がｎ型半導体となっても良い。
また、ショットキーダイオードの順方向導通時の抵抗を下げるため、活性領域５０にイオン注入や高濃度エピタキシャル成長を行うなどして、半導体層１よりも濃いｎ型の不純物領域であるｎ＋領域７０を設けることがあるが、図１６で示すように、ショットキーダイオード１００においては注入マスク等を用いずに、半導体層１の表面の全面にｎ＋領域７０を形成してもよい。この場合においても、第一の小領域６および第三の小領域８の不純物濃度が高くなっているため、注入領域の外側において空乏層を十分に広げることができ、各領域の境界面や不純物が注入された最外周の領域の外周端部における電界集中を効果的に緩和することができる。
また、このようなｎ＋領域７０をショットキーダイオードに形成した場合、順方向導通時の抵抗の低減が可能であるが、半導体層１の表面付近での電界集中により耐圧が低下する場合がある。低抵抗と高耐圧を両立するには活性領域をＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）とすることが効果的で、図１７に示すように第一の注入工程および第二の注入工程のいずれかまたは両方において、ＪＢＳ領域２９を同時に形成しておくとよい。図１７においては、第一の注入領域１２を形成する際に同時にＪＢＳ領域２９を形成した場合のＪＢＳを示している。この場合においては、活性領域５０ではｎ＋領域７０の効果により低抵抗となり、かつＪＢＳ領域２９で耐圧を保持し、また終端領域６０では第一の小領域６および第三の小領域８の不純物濃度が高くなっているため、注入領域の外側において空乏層を十分に広げることができ、各領域の境界面や不純物が注入された最外周の領域の外周端部における電界集中を効果的に緩和することができる。
また、ＭＯＳＦＥＴのオン動作時の抵抗を下げるため、活性領域５０にイオン注入を行い、ｐベース領域１５と同じ程度の深さに半導体層１よりも濃いｎ型の不純物領域であるｎ＋領域８０を設けることがあるが、図１８で示すように、ＭＯＳＦＥＴ１０１などにおいては注入マスクを用いずに、半導体層１の表面の全面にｎ＋領域８０を形成してもよい。この場合においても、第一の小領域６および第三の小領域８の不純物濃度が高くなっているため、注入領域の外側において空乏層を十分に広げることができ、各領域の境界面や不純物が注入された最外周の領域の外周端部における電界集中を効果的に緩和することができる。
また、図１９に示すように、第二の電界緩和領域５の外側に第二の不純物濃度の第五の小領域１６を複数離間して備えることにより、第三の電界緩和領域１７を形成することとしてもよい。かかる場合、電界集中がさらに緩和されることとなり、より高耐圧の半導体装置を得ることができる。図１９に示した終端領域６０は、図２０に示すように、第一の注入領域１２を外周側に広げて第一の注入工程を行うことで形成する。そのため、第三の電界緩和領域１７を形成するために新たな注入工程を追加する必要はない。このとき、第二の電界緩和領域５と第三の電界緩和領域１７の境界に、新たに第一の注入領域１２と第二の注入領域１３が重なった接続領域１０が形成されているが、マスクの位置合わせ精度が十分に保証される場合は、接続領域１０を小面積にするか、接続領域１０を省略して第二の電界緩和領域５と第三の電界緩和領域１７を直接接続してもよい。
なお、第三の電界緩和領域１７を備える場合において、図２１又は図２２に示すように、第五の小領域１６における不純物濃度は第一の不純物濃度や第四の不純物濃度とすることとしてもよい。図２１において、第五の小領域１６の不純物濃度を第四の不純物濃度とする場合には、第二の注入領域１３を外周側に広げて第二の注入工程を行うことで第五の小領域１６を形成する。一方、図２２において、第五の小領域１６の不純物濃度を第一の不純物濃度とする場合には、第一の注入領域１２と第二の注入領域１３を広げ、第三の電界緩和領域１７において第一の注入領域１２と第二の注入領域１３を重ねるように各注入工程を行うことで第五の小領域１６を形成する。
特に、図２１に示すような終端領域６０の場合には、隣接する第二の電界緩和領域５と第三の電界緩和領域１７とがともに第二の注入領域から形成され、すなわち第二注入マスク１１ｂによって形成されるため、注入マスクの位置合わせの精度を考慮する必要がなくなる。その結果、接続領域１０を省略することができる。
また、図２２に示すような終端領域６０とした場合には、第五の小領域１６の不純物濃度は第一の不純物濃度となり、終端領域６０の最外周にあたる第五の小領域１６の不純物濃度が他の場合と比較して大きいため、空乏層が終端領域６０の外周側により広がっていくこととなり電界集中の緩和を効果的に行うことができる。このような場合、隣接する第二の電界緩和領域５と第三の電界緩和領域１７はそれぞれ第一の注入領域１２と第二の注入領域１３から形成され、すなわち第一注入マスク１１ａと第二注入マスク１１ｂからそれぞれ形成される異なるため、注入マスクの位置合わせの精度が問題となるため、接続領域１０を設けることが効果的とである。ただし、注入マスクの位置合わせの精度が十分に確保されるときは、接続領域１０を小面積にするか、省略することとしてもよい。
さらに、第一の注入領域１２と第二の注入領域１３とを重ねることで形成される第一の不純物濃度の各領域の形成において、第一注入マスク１１ａと第二注入マスク１１ｂとの重ね合わせの精度の問題が存在する。マスクの重ね合わせ精度の問題を克服するため、例えば、図２３に示すように、第五の小領域１６を形成する部分の第一の注入領域１２と第二の注入領域１３のどちらか一方の幅を、もう一方よりも広くとると良い。図２３では、第二の注入領域１３の幅が第一の注入領域１２の幅よりも広い場合を示している。
また、図２４に示すように、第五の小領域１６の不純物濃度が第二の不純物濃度の場合には（第一の不純物濃度の場合においても同様）、第三の電界緩和領域１７の外周に第四の不純物濃度の第六の小領域１８を形成することで、第四の電界緩和領域１９が形成され、電界集中がより一層緩和されることとなり、高耐圧な半導体装置を得ることができる。さらに、図２５に示すように、第四の電界緩和領域１９の外周に、第七の小領域２０を複数離間して形成し、第五の電界緩和領域２１を形成することとしてもよい。このような場合であっても、第六の小領域１８や第七の小領域２０は第一の注入領域１２や第二の注入領域１３を外周側に広げることで形成することができるため、新たな注入工程を追加する必要はない。
また、本発明は半導体基板がＳｉＣからなる場合について説明を行ったが、珪素（Ｓｉ）等の他の半導体基板においても適用することができる。ここで、本発明においては、各電界緩和領域の不純物濃度は二つの小領域における不純物濃度の実効的な濃度となることから、各小領域の幅を細かくしてより微細な構造とすることで、各領域の境界面における電界集中をより効果的に緩和することができる。微細な構造を形成するに際しては、不純物の熱拡散が問題となるが、ＳｉＣはＳｉ等の他の半導体と比較して不純物の熱拡散が少ないため、ＳｉＣからなる半導体装置においてはより微細な構造を有する電界緩和領域を形成することが可能となり、電界集中の緩和において顕著な効果が得られる。
実施の形態２．
実施の形態１においては、２回の注入工程によって形成することができる終端領域６０を備えた半導体装置について説明したが、これに限定されることなく、３回の注入工程によって形成された終端領域を備えることとしてもよい。以下、実施の形態２にかかる半導体装置として、３回の注入工程で形成される終端領域６０を備えたショットキーダイオード１０２について説明する。なお、実施の形態２にかかる半導体装置において、実施の形態１にかかる半導体装置と同一または対応する部分についての説明は省略し、相違する部分について説明を行う。
図２６は、実施の形態２にかかる半導体装置であるショットキーダイオード１０２を示す要部断面図であり、図２７は、実施の形態２にかかる半導体装置の終端領域のドーズ量と各注入工程における注入領域を示す図である。図２６に示されたショットキーダイオード１０２は、図示しない半導体基板上に形成されたｎ−型の半導体層１の活性領域５０に対応する表面上に、ショットキー接合となる金属電極３が形成されている。また、金属電極３を形成する前には、あらかじめ電界緩和のための終端領域６０を形成しておく必要がある。
図２６に示されたショットキーダイオード１０２の終端領域６０において、不純物濃度の異なるｐ型の電界緩和領域は、ドーズ量の異なる三回の注入工程によって形成されている。３回の注入工程を行う場合には、第一の注入工程で不純物が注入される第一の注入領域１２、第二の注入工程で不純物が注入される第二の注入領域１３、及び第三の注入工程で不純物が注入される第三の注入領域２２の組み合わせによって、異なる不純物濃度の電界緩和領域は数多く形成することができる。そこで、３回の注入工程から形成することができる異なる種類の電界緩和領域を以下に示す。
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域からなる電界緩和領域（電界緩和領域３０Ａ）
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第一の注入領域１２のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域からなる電界緩和領域（電界緩和領域３０B）
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域からなる電界緩和領域
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第一の注入領域１２のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第二の注入領域１３のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第三の注入領域２２のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第一の注入領域１２のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域（電界緩和領域３０C）
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第二の注入領域１３のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域（電界緩和領域３０D）
・第一の注入領域１２のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第一の注入領域１２のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域
・第一の注入領域１２のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第三の注入領域２２のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域
・第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第二の注入領域１３のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域
・第二の注入領域１３のドーズ量と第三の注入領域１２のドーズ量とを合わせたドーズ量で定まる不純物濃度の小領域と、第三の注入領域２２のドーズ量で定まる不純物濃度の小領域からなる電界緩和領域（電界緩和領域３０E）
・第一の注入領域１２のドーズ量で定まる不純物濃度の電界緩和領域
・第二の注入領域１３のドーズ量で定まる不純物濃度の電界緩和領域
・第三の注入領域２２のドーズ量で定まる不純物濃度の電界緩和領域（電界緩和領域３０F）
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量とを合わせたドーズ量で定まる不純物濃度の電界緩和領域
・第一の注入領域１２のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の電界緩和領域
・第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の電界緩和領域
・第一の注入領域１２のドーズ量と第二の注入領域１３のドーズ量と第三の注入領域２２のドーズ量とを合わせたドーズ量で定まる不純物濃度の電界緩和領域
以上の異なる１９種類の電界緩和領域のうちから適宜２種類以上の電界緩和領域を選択し終端領域を形成することで、印加電圧の増加につれて不純物濃度の小さな領域から順に電界緩和領域が電位を分担する。これにより、終端領域の外周に向かって効果的に電界集中を緩和されるため、高耐圧の半導体装置を得ることができる。
図２７において、第一の注入領域１２、第二の注入領域１３、及び第三の注入領域２２と各電界緩和領域におけるドーズ量との関係を示す。実施の形態２にかかる半導体装置であるショットキーダイオード１０２は、図２７に示すように、第一の注入領域１２、第二の注入領域１３、及び第三の注入領域２２の組み合わせによって、上記１９種類の電界緩和領域から選択された６つの電界緩和領域３０Ａ〜Ｆを備える終端領域６０から形成されている。このような構成によって、終端領域６０の外周側に向かうにつれて不純物濃度が小さくなるように電界緩和領域が形成されているため、印加電圧が増加するにつれて外側の電界緩和領域から順に電位分担が段階的に進み、電界集中を緩和することができる。その結果、高耐圧の半導体装置が得られる。また、実施の形態２では、３回の注入工程から６種類の電界緩和領域を形成することができ、製造工程の増加を抑制しつつ電界緩和領域の階調数を増加させることが可能であり、高耐圧の半導体装置を製造することが可能となる。
また、各電界緩和領域において、それぞれの注入領域の幅は同一としているが、図２８に示すように、異なる各電界緩和領域における小領域の幅を終端領域の外周側に向かって徐々に変化させることで、より効果的に電界集中を緩和することができ、高耐圧の半導体装置が得られる。
また、上述の説明では第一の注入領域１２、第二の注入領域１３、及び第三の注入領域２２の注入深さは同一の深さとしているが、図２９に示すように、各注入領域の注入深さが異なるように形成してもよい。この場合、深く注入された領域では半導体層１へ空乏層がより広がりやすくなり、高耐圧化に有利となる。ただし、イオン注入を行う場合、通常は深さ方向に濃度ピークを持つように不純物が分布し、注入領域表面の不純物濃度はやや薄くなる。金属電極３の端部での破壊を防ぐためには、金属電極３の端部直下においてある程度の表面不純物濃度を確保しておくことが得策であり、図２９に示すように、各注入領域のいずれかの注入深さは浅くしておくと良い。なお、図２９においては、第一の注入領域が最も深く、続いて第二の注入領域１３が深く、第三の注入領域２２が最も浅く図示している。
また、図３０に示すように、第一の注入領域１２、第二の注入領域１３、及び第三の注入領域２２のいずれかの表面はｎ型半導体となっても良い。図３０においては、第二の注入領域の表面がｎ型半導体となるように図示している。
また、以上の説明では縦型構造のショットキーダイオードを例として挙げていたが、図３１のように、縦型構造のＭＯＳＦＥＴなどのｐベース領域１５を活性領域に持つ半導体装置においては、終端領域の全てにおいて表面がｎ型半導体となっても良い。
また、以上では３種類の注入領域、すなわち３回の注入工程から形成される異なる不純物濃度の電界緩和領域について説明したが、４回の注入工程から形成する場合には異なる不純物濃度の電界緩和領域は６５種類存在し、注入工程の数が多くなるほど異なる不純物濃度の電界緩和領域の種類は急激に増やすことができる。
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体層、２ ｐ型ガードリング、３ 金属電極、４ 第一の電界緩和領域、５ 第二の電界緩和領域、６ 第一の小領域、７ 第二の小領域、８ 第三の小領域、９ 第四の小領域、１０ 接続領域、１１、１１ａ、１１ｂ 注入マスク、１２ 第一の注入領域、１３ 第二の注入領域、１４ 表面保護膜、１５ ｐベース領域、１６ 第五の小領域、１７ 第三の電界緩和領域、１８ 第六の小領域、１９ 第四の電界緩和領域、２０ 第七の小領域、２１ 第五の電界緩和領域、２２ 第三の注入領域、２３ ｐ＋コンタクト領域、２４ ｎソース領域、２５ ゲート絶縁膜、２６ ゲート電極、２７ フィールド絶縁膜、２８ 層間絶縁膜、２９ ＪＢＳ領域、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ 電界緩和領域、５０ 活性領域、６０ 終端領域、７０、８０ ｎ＋領域、１００、１０２ ショットキーダイオード、１０１ ＭＯＳＦＥＴ。

Claims (12)

  1. 第一導電型の半導体層と、
    前記半導体層の表面の一部に形成され、かつ、第二導電型で第一の不純物濃度である第一の小領域と第二導電型で前記第一の不純物濃度よりも低い第二の不純物濃度である第二の小領域とがそれぞれ交互に設けられた第一の電界緩和領域と、
    前記第一の電界緩和領域の外周側に向かって前記第一の電界緩和領域を囲むように形成され、かつ、第二導電型で前記第一の不純物濃度以上の第三の不純物濃度である複数の第三の小領域と第二導電型で前記第二の不純物濃度よりも低い第四の不純物濃度である複数の第四の小領域とがそれぞれ交互に設けられた第二の電界緩和領域と、
    を備えたことを特徴とする半導体装置。
  2. 前記第三の不純物濃度は、前記第一の不純物濃度であり、
    前記第一の不純物濃度は、前記第二の不純物濃度と前記第四の不純物濃度の和である、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記複数の第一の小領域の幅は外周側に向かうにつれて小さくなる、
    ことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記複数の第二の小領域の幅は外周側に向かうにつれて大きくなる、
    ことを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
  5. 前記複数の第三の小領域の幅は外周側に向かうにつれて小さくなる、
    ことを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
  6. 前記複数の第四の小領域の幅は外周側に向かうにつれて大きくなる、
    ことを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
  7. 前記半導体層は炭化珪素半導体である、
    ことを特徴とする請求項１ないし６のいずれか１項に記載の半導体装置。
  8. 第二導電型の不純物を前記半導体層にイオン注入することにより形成される第一の注入領域及び第二の注入領域を備え、
    前記第一の注入領域は、前記第一の小領域と前記第二の小領域と前記第三の小領域とを含み、
    前記第二の注入領域は、前記第一の小領域と前記第三の小領域と前記第四の小領域とを含み、
    前記第一の注入領域は、前記第二の注入領域と前記イオン注入の深さが異なる、
    ことを特徴とする請求項１ないし７のいずれか１項に記載の半導体装置。
  9. 前記半導体層内において、前記第一の電界緩和領域の内側に設けられ、前記第一の注入領域及び前記第二の注入領域に含まれる、第二導電型のガードリングと、
    をさらに備えた請求項８に記載の半導体装置。
  10. 前記ガードリング、前記第一の電界緩和領域及び前記第二の電界緩和領域が形成された前記半導体層の表面にエピタキシャル成長された、前記半導体層よりも高い不純物濃度を有する第一導電型の領域をさらに備えた、
    ことを特徴とする請求項９に記載の半導体装置。
  11. 前記ガードリング、前記第一の電界緩和領域及び前記第二の電界緩和領域が形成された前記半導体層の表面に第一導電型の不純物イオンを注入することにより形成された、前記半導体層よりも高い不純物濃度を有する第一導電型の領域をさらに備えた、
    ことを特徴とする請求項９に記載の半導体装置。
  12. 前記半導体装置は、ＭＯＳＦＥＴである、
    ことを特徴とする請求項１ないし１１のいずれか１項に記載の半導体装置。
JP2014536549A 2012-09-21 2013-03-28 半導体装置 Active JP5800095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014536549A JP5800095B2 (ja) 2012-09-21 2013-03-28 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012208221 2012-09-21
JP2012208221 2012-09-21
PCT/JP2013/002110 WO2014045480A1 (ja) 2012-09-21 2013-03-28 半導体装置及び半導体装置の製造方法
JP2014536549A JP5800095B2 (ja) 2012-09-21 2013-03-28 半導体装置

Publications (2)

Publication Number Publication Date
JP5800095B2 true JP5800095B2 (ja) 2015-10-28
JPWO2014045480A1 JPWO2014045480A1 (ja) 2016-08-18

Family

ID=50340823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014536549A Active JP5800095B2 (ja) 2012-09-21 2013-03-28 半導体装置

Country Status (2)

Country Link
JP (1) JP5800095B2 (ja)
WO (1) WO2014045480A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711600B2 (en) 2013-09-09 2017-07-18 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
WO2016002058A1 (ja) * 2014-07-03 2016-01-07 株式会社日立製作所 半導体装置およびその製造方法、パワーモジュール、並びに電力変換装置
JP6672764B2 (ja) * 2015-12-16 2020-03-25 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018012159A1 (ja) * 2016-07-15 2018-01-18 富士電機株式会社 炭化珪素半導体装置
CN109478559B (zh) * 2016-07-20 2022-02-11 三菱电机株式会社 碳化硅半导体装置及其制造方法
JP6903942B2 (ja) * 2017-02-23 2021-07-14 富士電機株式会社 半導体装置の製造方法
JP6733605B2 (ja) * 2017-05-25 2020-08-05 三菱電機株式会社 半導体装置の製造方法
DE102017127848A1 (de) * 2017-11-24 2019-05-29 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
JP2020119922A (ja) * 2019-01-18 2020-08-06 トヨタ自動車株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193018A (ja) * 1993-12-27 1995-07-28 Takaoka Electric Mfg Co Ltd 高耐圧半導体素子の製造方法
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP2009140963A (ja) * 2007-12-03 2009-06-25 Panasonic Corp ショットキーバリアダイオードおよびその製造方法
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049872A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2014045480A1 (ja) 2014-03-27
JPWO2014045480A1 (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
JP5800095B2 (ja) 半導体装置
JP5601849B2 (ja) 炭化珪素半導体装置の製造方法
JP5784242B2 (ja) 半導体装置およびその製造方法
WO2014054319A1 (ja) 半導体装置およびその製造方法
JP2013084905A (ja) 縦型半導体素子を備えた半導体装置
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP2008294214A (ja) 半導体装置
JP2014038937A (ja) 半導体装置
JP2015126086A (ja) 半導体装置及び半導体装置の製造方法
JP6064547B2 (ja) 半導体装置
JP2006165145A (ja) 横型半導体デバイスおよびその製造方法
JP6091395B2 (ja) 半導体装置およびその製造方法
US9406745B2 (en) Method of manufacturing super junction for semiconductor device
JP6381067B2 (ja) 半導体装置および半導体装置の製造方法
JP4998524B2 (ja) 半導体装置
US20170263698A1 (en) Power metal-oxide-semiconductor device
JP6488204B2 (ja) 半導体装置の製造方法
JP2013089677A (ja) 半導体装置
JP6129117B2 (ja) 半導体装置及びその製造方法
US20200091282A1 (en) Semiconductor device
JP2008251925A (ja) ダイオード
JP2019102761A (ja) 半導体装置および半導体装置の製造方法
JP2019021788A (ja) 半導体装置および半導体装置の製造方法
JP2015070185A (ja) 半導体装置及びその製造方法
JP6336165B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150810

R151 Written notification of patent or utility model registration

Ref document number: 5800095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250