JP4998524B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4998524B2
JP4998524B2 JP2009173268A JP2009173268A JP4998524B2 JP 4998524 B2 JP4998524 B2 JP 4998524B2 JP 2009173268 A JP2009173268 A JP 2009173268A JP 2009173268 A JP2009173268 A JP 2009173268A JP 4998524 B2 JP4998524 B2 JP 4998524B2
Authority
JP
Japan
Prior art keywords
region
type
columnar
electric field
field relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009173268A
Other languages
English (en)
Other versions
JP2011029393A (ja
Inventor
寛将 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009173268A priority Critical patent/JP4998524B2/ja
Priority to US12/836,911 priority patent/US8330233B2/en
Priority to CN201010236329XA priority patent/CN101964343B/zh
Publication of JP2011029393A publication Critical patent/JP2011029393A/ja
Application granted granted Critical
Publication of JP4998524B2 publication Critical patent/JP4998524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の厚み方向に延びる柱状領域を含むスーパージャンクション構造の半導体装置に関する。
従来、スーパージャンクション構造を有する半導体装置が知られている。
特許文献１には、複数の半導体素子が形成されたセル領域と、耐圧向上のための外周領域とを備えたスーパージャンクション構造の半導体装置が開示されている。この半導体装置のセル領域では、複数の第１ｐ型柱状領域と複数の第１ｎ型柱状領域とが交互に形成されている。外周領域では、複数の複数の第２ｐ型柱状領域と複数の第２ｎ型柱状領域とが交互に形成されている。更に、外周領域では、上述のｐ型柱状領域とｎ型柱状領域の上層に、第３ｐ型柱状領域と高抵抗ｎ型層とが形成されている。
ここで、第１ｐ型及び第１ｎ型柱状領域の深さは、第２ｐ型及び第２ｎ型柱状領域の深さよりも深い。また、第２ｐ型柱状領域の幅は、第３柱状領域の幅と異なる。
特許文献１の半導体装置では、第３ｐ型柱状領域によって、各柱状領域の不純物の量のばらつきを低減している。これにより、ｐ型柱状領域の電荷とｎ型柱状領域の電荷との比（チャージ比）を一定として、耐圧を向上させている。
特開２００６−５２７５号公報
しかしながら、特許文献１の技術では、柱状領域の深さや幅などが異なるため、製造工程が複雑になるといった課題がある。特に、柱状領域の深さが異なると、各柱状領域の不純物の量を等しくするためには、イオンの注入量の調整等が極めて困難である。
本発明は、上述した課題を解決するために創案されたものであり、耐圧を向上させつつ、製造工程を簡略化できる半導体装置を提供することを目的としている。
上記目的を達成するために、請求項１に記載の発明は、半導体素子が形成されるセル領域と、前記セル領域の外周に形成された外周領域とを有する半導体装置において、前記セル領域及び前記外周領域に形成された第１導電型の第１導電型領域と、前記セル領域の第１導電型領域に形成された第２導電型の複数の第１柱状領域と、前記外周領域の第１導電型領域に形成された第２導電型の複数の第２柱状領域と、前記第２柱状領域の上部に形成された第２導電型の複数の電界緩和領域とを備え、外周領域における内側の電界緩和領域と隣接する電界緩和領域との間隔は、外周領域における外側の電界緩和領域と隣接する電界緩和領域との間隔よりも小さく、前記第１柱状領域と隣接する第１柱状領域との距離、前記第２柱状領域と隣接する第２柱状領域との距離、及び互いに隣接する前記第１柱状領域と前記第２柱状領域間の距離がすべて等しく、且つ、隣接する第１柱状領域の中心間距離、隣接する第２柱状領域の中心間距離、互いに隣接する第１柱状領域と第２柱状領域の中心間距離、及び隣接する電界緩和領域の中心間距離がすべて等しいことを特徴とする。
また、請求項２に記載の発明は、前記電界緩和領域と隣接する電界緩和領域との間隔は、前記外周領域における外側に近づくに連れて徐々に大きくなることを特徴とする。
また、請求項３に記載の発明は、前記電界緩和領域の幅は、前記外周領域における外側に近づくに連れて徐々に小さくなることを特徴とする。
また、請求項４に記載の発明は、前記電界緩和領域の深さは、前記外周領域における外側に近づくに連れて徐々に浅くなることを特徴とする。
本発明は、内側の電界緩和領域の幅と外側の電界緩和領域の幅とを異ならせることによって、空乏層を広げて、電界を緩和している。これにより、本発明は、耐圧を向上させることができる。このため、本発明は、第１柱状領域と第２柱状領域とを同様の形状に形成することができる。この結果、本発明は、第１柱状領域及び第２柱状領域の不純物の量を容易に調整することができるので、製造工程を簡略化することができる。
第１実施形態による半導体装置の断面図である。 半導体装置の平面概略図である。 第１実施形態による半導体装置の製造工程を説明する図である。 第１実施形態による半導体装置の製造工程を説明する図である。 第１実施形態による半導体装置の製造工程を説明する図である。 第１実施形態による半導体装置の製造工程を説明する図である。 第１実施形態による半導体装置の製造工程を説明する図である。 第１実施形態による半導体装置の製造工程を説明する図である。 第１実施例の電位分布シミュレーションの結果である。 第１比較例の電位分布シミュレーションの結果である。 第２比較例の電位分布シミュレーションの結果である。 第１実施例、第１比較例及び第２比較例の逆方向の電圧とリーク電流の関係を示すグラフである。
（第１実施形態）
以下、図面を参照して、ＦＥＴ（電界効果トランジスタ）を複数有する半導体装置に本発明を適用した第１実施形態について説明する。図１は、第１実施形態による半導体装置の断面図である。図２は、半導体装置の平面概略図である。尚、図１は、図２のＩ−Ｉ線に沿った断面図である。以下の説明において、図１の矢印で示す外内を、外側及び内側とする。図２は、ｐ型ベース領域及び電界緩和領域の平面形状を説明するためのものであり、不要な構成を省略している。
図１及び図２に示すように、第１実施形態による半導体装置１は、セル領域２と、外周領域３と、等電位リング領域４とを有する。
セル領域２は、スーパージャンクション構造を有する複数の半導体素子（ＦＥＴ）６が形成された領域である。
図１及び図２に示すように、セル領域２は、基板１１と、ｎ−型ドリフト領域（請求項の第１導電型領域に相当）１２と、複数のｐ−型柱状領域（請求項の第１柱状領域に相当）１３と、ｐ型ベース領域１４と、ｎ型ソース領域１５と、ゲート電極１６と、ゲート絶縁膜１７と、ソース電極１８と、ドレイン電極１９とを備えている。尚、以下の説明において、構成１１〜１５を半導体基体７とする。
基板１１は、シリコン（Ｓｉ）等の半導体にｎ型の不純物であるリン（Ｐ）等がドープされたｎ＋型半導体からなる。基板１１は、ドレイン領域として機能する。
ｎ−型ドリフト領域１２は、基板１１の一方の主面１１ａに形成されている。ｎ−型ドリフト領域１２は、基板１１よりも低い不純物濃度を有する。
ｐ−型柱状領域１３は、シリコン（Ｓｉ）等の半導体にｐ型の不純物であるボロン（Ｂ）等がドープされたｐ−型半導体からなる。ｐ−型柱状領域１３は、ｎ−型ドリフト領域１２の内部に形成されている。ｐ−型柱状領域１３は、上下方向に延びるように形成されている。図２に示すように、ｐ−型柱状領域１３は、平面視にて、ドット状に形成されている。
ｐ−型柱状領域１３と隣接するｐ−型柱状領域１３との距離（ピッチ）Ｄは、全て等しくなるように配置されている。尚、ここでいう距離とは、平面視において、隣接するｐ−型柱状領域１３の中心間距離のことである。各ｐ−型柱状領域１３の深さ、不純物濃度及び幅（平面積）は、全て等しくなるように構成されている。
ｐ型ベース領域１４は、ｐ型半導体からなる。ｐ型ベース領域１４の不純物濃度は、ｐ−型柱状領域１３の不純物濃度よりも高い。ｐ型ベース領域１４は、ｐ−型柱状領域１３の上部に形成されている。ｐ型ベース領域１４の上面は、半導体基体７の一方の主面７ａに露出している。ｐ型ベース領域１４は、図２に示すように、平面視にて、ドット状に形成されている。ｐ型ベース領域１４と隣接するｐ型ベース領域１４との距離（ピッチ）は、全て等しくなるように配置されている。各ｐ型ベース領域１４の深さ、不純物濃度及び幅は、全て等しくなるように構成されている。
ｎ型ソース領域１５は、各ｐ型ベース領域１４の内側に島状に形成されている。ｎ型ソース領域１５は、半導体基体７の一方の主面７ａに露出している。
ゲート電極１６は、多結晶シリコンからなる。ゲート電極１６は、平面視にて、網目状に形成されている。ゲート電極１６の端部は、ゲート端子（図示略）に接続されている。ゲート電極１６は、ｎ−型ドリフト領域１２とｎ型ソース領域１５とを跨ぐように配置されている。これによりゲート電極１６と対向する領域のｐ型ベース領域１４には、チャネルが形成される。
ゲート絶縁膜１７は、半導体基体７とゲート電極１６と絶縁するものである。ゲート絶縁膜１７は、シリコン酸化膜からなる。ゲート絶縁膜１７は、半導体基体７とゲート電極１６との間に形成されている。
ソース電極１８は、ｎ型ソース領域１５に電子を注入するものである。ソース電極１８は、ｐ型ベース領域１４及びｎ型ソース領域１５とオーミック接続されている。
ドレイン電極１９は、基板１１の他方の主面１１ｂとオーミック接続されている。
外周領域３は、セル領域２の外周を囲むように形成され、耐圧を向上させるためのものである。図１及び図２に示すように、外周領域３は、基板１１と、ｎ−型ドリフト領域１２と、複数のｐ−型柱状耐圧向上領域２３ｎ（ｎ＝１、２・・）と、ｐ型電界緩和領域２４ｎ（ｎ＝１、２・・）と、絶縁膜２７とを備えている。ｐ−型柱状耐圧向上領域２３ｎが、請求項の第２柱状領域に相当する。尚、外周領域３の構成のうち、セル領域２と同じ構成には、同じ符号を付けて説明を省略する。
外周領域３のｐ−型柱状耐圧向上領域（以下、ｐ−型柱状領域という）２３ｎは、セル領域２のｐ−型柱状領域１３と同じ構成を有する。即ち、ｐ−型柱状領域２３ｎと隣接するｐ−型柱状領域２３ｎ±１との距離Ｄは、ｐ−型柱状領域１３と全て等しくなるように配置されている。各ｐ−型柱状領域２３ｎの深さ、不純物濃度及び幅は、ｐ−型柱状領域１３と全て等しくなるように構成されている。
このような構造により、外周領域３におけるｎ−型ドリフト領域１２の電荷とｐ−型柱状領域２３ｎの電荷との比（以下、チャージ比）が、セル領域２におけるｎ−型ドリフト領域１２とｐ−型柱状領域１３とのチャージ比と等しくなる。
ｐ型電界緩和領域２４ｎは、ｐ型半導体からなる。ｐ型電界緩和領域２４ｎの不純物濃度は、ｐ型ベース領域１４の不純物濃度と略等しい。ｐ型電界緩和領域２４ｎは、ｐ−型柱状領域２３ｎの上部に形成されている。ｐ型電界緩和領域２４ｎの上面は、半導体基体７の一方の主面７ａに露出している。ｐ型電界緩和領域２４ｎは、図２に示すように、平面視にて、ドット状に形成されている。
ｐ型電界緩和領域２４ｎと隣接するｐ型電界緩和領域２４ｎ±１との距離Ｄは、全て等しくなるように配置されている。尚、ここでいう距離とは、平面視において、隣接するｐ型電界緩和領域２４ｎの中心間距離のことである。
図１に示すように、ｐ型電界緩和領域２４ｎの幅Ｗｎは、外周領域３の内側から外側に近づくに連れて徐々に小さくなるように形成されている。即ち、
Ｗ１＞Ｗ２＞Ｗ３
となる。尚、ここでいう幅Ｗｎとは、外内方向上の幅のことである。一例として、「Ｄ１×０．９＝Ｄ２」、「Ｄ２×０．９＝Ｄ３」と、０．１ずつ幅Ｗｎが小さくなるように設定してもよい。これにより、ｐ型電界緩和領域２４ｎと隣接するｐ型電界緩和領域２４ｎ＋１との間隔Ｓｎは、外側に近づくに連れて徐々に大きくなる。即ち、
Ｓ１＜Ｓ２
となる。
ｐ型電界緩和領域２４ｎの深さは、外側にいくに連れて、徐々に浅くなるように形成されている。各ｐ型電界緩和領域２４ｎの不純物濃度は、全て略等しくなるように形成されている。
絶縁膜２７は、シリコン酸化膜からなる。絶縁膜２７は、外周領域３の半導体基体７の主面７ａを覆うように形成されている。
等電位リング領域４は、外周領域３の外周を囲むように構成されている。図１に示すように、等電位リング領域４は、外周領域３を囲むリング電極３１を有する。リング電極３１は、ドリフト領域１２と接続される。これにより、等電位リング領域４は、空乏層が半導体基体７の側面に延びることを抑制する機能とともに、絶縁膜２７の表面の電荷を安定させる機能とを有する。
（半導体装置の動作）
次に、上述した第１実施形態による半導体装置１の動作について説明する。
まず、ＦＥＴである半導体素子６がオン状態になる場合について説明する。
ドレイン電極１９とソース電極１８との間に、ドレイン電極１９の電位がソース電極１８の電位よりも高くなるような電圧を印加する。この状態で、ゲート電極１６に閾値以上の電圧が印加されると、ゲート電極１６と対向する領域のｐ型ベース領域１４にキャリア（電子）が、蓄積される。これにより、チャネルが、ｐ型ベース領域１４の上面部の当該領域に形成される。この結果、ソース電極１８から注入されたキャリア（電子）が、ｎ型ソース領域１５、ｐ型ベース領域１４のチャネル、ｎ−型ドリフト領域１２、基板１１を流れて、ドレイン電極１９に達する。尚、電流は、ドレイン電極１９からソース電極１８へと流れる。
次に、ＦＥＴである半導体素子６がオフ状態の場合について説明する。
オフ状態では、空乏層が、セル領域２のｐ−型柱状領域１３間のみならず外周領域３のｐ−型柱状領域２３ｎ間にも広がる。これにより、セル領域２の外周での電界集中が抑制される。更に、外周領域３では、電界緩和領域２４ｎの幅Ｗｎが、外側に近づくに連れて、小さくなるように構成されている。このため、空乏層は、外周領域３の最も外側のｐ−型柱状領域２３３の外側まで広がり、且つ、空乏層の厚みは、外周領域３の外側に近づくに連れて、緩やかに小さくなる。これにより、外周領域３の外側においても電界が緩和されて、電界集中が抑制される。この結果、外周領域３の外側においてもリーク電流が抑制されて、耐圧が向上する。
（半導体装置の製造方法）
次に、上述した第１実施形態による半導体装置１の製造方法について説明する。図３〜図８は、第１実施形態による半導体装置の各製造工程を説明する図である。
まず、図３に示すように、第１層目のｎ−型ドリフト領域層３５ａを基板１１の主面１１ａにエピタキシャル成長させる。
次に、図４に示すように、所望のパターンの開口部３６ａが形成されたレジスト膜３６をｎ−型ドリフト領域層３５ａの上面に形成する。ここでレジスト膜３６の開口部３６ａは、ｐ型柱状領域１３、２３ｎを形成する領域と対応している。全ての開口部３６ａは、同じ形状に形成されている。また、開口部３６ａと隣接する開口部３６ａとの距離（ピッチ）は、全て等しく形成されている。この状態で、ｐ型不純物をｎ−型ドリフト領域層３５ａにイオン注入して、ｐ型不純物領域３７ａを形成する。ここで、イオン注入されるイオンの注入量は、面上において、均一である。これにより、全てのｐ型不純物領域３７ａに注入されるｐ型不純物の量が均一化される。この後、レジスト膜３６を除去する。
次に、図５に示すように、第２層目のｎ−型ドリフト領域層３５ｂを第１層目のｎ−型ドリフト領域層３５ａの上面にエピタキシャル成長させる。この後、所望のパターンの開口部３８ａが形成されたレジスト膜３８が、ｎ−型ドリフト領域層３５ｂの上面に形成される。この状態で、ｐ型不純物が、ｎ−型ドリフト領域層３５ｂにイオン注入されて、ｐ型不純物領域３７ｂが形成される。この後、レジスト膜３８を除去する。
その後、図６に示すように、同様の工程を所望の回数（例えば、４回）繰り返す。これにより、ｐ型不純物領域３７ｃ〜ｐ型不純物領域３７ｆを形成しつつ、ｎ−型ドリフト領域層３５ｃ〜ｎ−型ドリフト領域層３５ｆをエピタキシャル成長させる。最後に、最上層のｎ−型ドリフト領域層３５ｇをエピタキシャル成長させる。尚、この最上層のｎ−型ドリフト領域層３５ｇには、ｐ型不純物領域を形成しない。これにより、ｎ−型ドリフト領域１２が形成される。
次に、熱処理を行うことにより、図７に示すように、各ｐ型不純物領域３７ａ〜３７ｆのｐ型不純物を拡散させる。これにより、ｐ型柱状領域１３、２３ｎが、ｎ−型ドリフト領域１２に形成される。ここで、上述したように全てのｐ型不純物領域３７ａ〜３７ｆを同じ様に形成したので、ｐ型柱状領域１３、２３ｎは、セル領域２及び外周領域３の何れにおいても、同じ深さ、同じ幅（平面積）、同じｐ型不純物の量に構成される。また、ｐ型柱状領域１３、２３ｎと隣接するｐ型柱状領域１３、２３ｎとの距離（ピッチ）は、セル領域２及び外周領域３の何れにおいても、同じ距離Ｄに形成される。
次に、図８に示すように、所望のパターンの開口部３９ａが形成されたレジスト膜３９を形成する。ここで、開口部３９ａと隣接する開口部３９ａとの距離（ピッチ）は、セル領域２及び外周領域３に関わらず、全て等しい。しかし、外周領域３に形成された開口部３９ａの幅は、外側に近づくに連れて、小さくなるように形成されている。これにより、外周領域３に形成された開口部３９ａ間の間隔は、外側に近づくに連れて、大きくなる。尚、セル領域２に形成された開口部３９ａの幅は、全て等しい。
この状態で、ｐ型不純物が、ｎ−型ドリフト領域１２の上面にイオン注入される。その後ｐ型不純物を拡散させることにより、図８に示すように、ｐ型ベース領域１４及びｐ型電界緩和領域２４ｎが形成される。ここで、当然に、ｐ型ベース領域１４及びｐ型電界緩和領域２４ｎは、レジスト膜３９の開口部３９ａに対応した形状に形成される。
具体的には、セル領域２において、全てのｐ型ベース領域１４は、同じ幅に形成される。また、ｐ型ベース領域１４と隣接するｐ型ベース領域１４との距離Ｄは、全て等しい。
一方、外周領域３においては、ｐ型電界緩和領域２４ｎの幅Ｗｎは、外側に近づくに連れて、小さくなるように形成される。また、ｐ型電界緩和領域２４ｎと隣接するｐ型電界緩和領域２４ｎ±１との距離Ｄは、全て等しい。これにより、ｐ型電界緩和領域２４ｎと隣接するｐ型電界緩和領域２４ｎ＋１との間隔Ｓｎは、外側に近づくに連れて、大きくなる。
この後、蒸着法、フォトリソグラフィー法、エッチング法、リフトオフ法等の既知の工程によって、半導体基体７の上層及びドレイン電極１９の各構成を形成する。これにより、図１に示す第１実施形態による半導体装置１が完成する。
（半導体装置の効果）
次に上述した第１実施形態による半導体装置１の効果について説明する。
上述したように第１実施形態による半導体装置１では、外周領域３における電界緩和領域２４ｎの幅Ｗｎが、外側に近づくに連れて、小さくなるように構成されている。これにより、逆方向の電圧が印加された場合に、空乏層は、外周領域３の最も外側のｐ−型柱状領域２３３の外側まで広がり、且つ、空乏層の厚みは、外周領域３の外側に近づくに連れて、緩やかに小さくなる。このため、半導体装置１は、電界を緩和して、電界集中を抑制できるので、逆方向の電圧が印加されても、セル領域２及び外周領域３において、リーク電流を抑制することができる。この結果、半導体装置１は、耐圧を向上させることができる。
また、半導体装置１は、電界緩和領域２４ｎの幅Ｗｎを外側に近づくに連れて小さくすることにより、耐圧を向上させている。これにより、電界緩和領域２４ｎと隣接する電界緩和領域２４ｎ±１との距離Ｄを全て等しくすることができる。これに伴って、ｐ−型柱状領域１３、２３ｎと隣接するｐ−型柱状領域１３、２３ｎとの距離Ｄを全て等しくすることができる。これにより、セル領域２及び外周領域３に関わらず、全てのｐ−型柱状領域１３、２３ｎの深さ及び幅（平面積）を等しくすることができる。そして、同じイオン注入量によりｐ−型柱状領域１３、２３ｎを同時に形成することによって、全てのｐ−型柱状領域１３、２３ｎのｐ型不純物の量を容易に等しくすることができる。この結果、セル領域２におけるｎ−型ドリフト領域１２とｐ−型柱状領域１３とのチャージ比と、外周領域３におけるｎ−型ドリフト領域１２とｐ−型柱状領域２３ｎとのチャージ比とを等しくして、耐圧を向上させることができる。即ち、半導体装置１は、製造工程を簡略しつつ、耐圧を向上させることができる。
また、半導体装置１では、電界緩和領域２４ｎを外側に近づくに連れて徐々に浅く形成している。これにより、空乏層の厚みがより緩やかに小さくなるので、電界緩和を向上させることができる。この結果、半導体装置１は、耐圧を更に向上させることができる。
（電位分布シミュレーションによる実証）
次に、上述した効果を実証するために実施した電位分布シミュレーションについて説明する。
上述した第１実施形態による半導体装置１に対応する第１実施例と、第１実施例と比較するための第１比較例及び第２比較例とについて電位分布シミュレーションを行った。
第１実施例は、第１実施形態に基づいて、外周領域３のｐ型柱状領域２３ｎと電界緩和領域２４ｎの数を増加させたものである。尚、第１実施例は、８００Ｖ耐圧用の半導体装置である。
第１比較例は、全ての電界緩和領域２４ｎを第１実施例の最も大きい電界緩和領域２４ｎと略同じ大きさに構成した。尚、第１比較例の外周領域のｐ型柱状領域と電界緩和領域の数は、第１実施例と同じ数である。
第２比較例は、全ての電界緩和領域２４ｎを第１実施例の最も小さい電界緩和領域２４ｎと略同じ大きさに構成した。即ち、ｐ型柱状領域２３ｎの幅と電界緩和領域２４ｎの幅とが略同じとなる。尚、第２比較例の外周領域のｐ型柱状領域と電界緩和領域の数は、第１実施例と同じ数である。
第１実施例、第１比較例及び第２比較例の電位分布シミュレーションの結果をそれぞれ図９、図１０及び図１１に示す。図１２は、第１実施例、第１比較例及び第２比較例の逆方向の電圧とリーク電流の関係を示すグラフである。尚、図９〜図１１における波線は、等電位線を示す。図９〜図１１は、外周領域３のｐ型柱状領域２３ｎ及び電界緩和領域２４ｎを示している。
図９に示すように、第１実施例では、等電位線が、最も外側のｐ型柱状領域２３ｎ及び電界緩和領域２４ｎよりも外側まで延びている。そして、最も外側では、等電位線の間隔が第１比較例と比べて広く、電界の集中が緩和されていることがわかる。また、これにより、最も外側において、空乏層の厚みが緩やかに小さくなることがわかる。この結果、図１２に示すように、第１実施例では、第１比較例及び第２比較例に比べて耐圧が向上することがわかる。
一方、図１０に示すように、第１比較例では、等電位線が、最も外側のｐ型柱状領域２３ｎ及び電界緩和領域２４ｎよりも外側まで延びている。しかしながら、最も外側では、等電位線の間隔が小さいことがわかる。これは、電界が集中していることを意味する。この結果、第１比較例は、最も外側の領域でリーク電流が流れ易く、図１２に示すように、第１実施例に比べて、耐圧が低いことがわかる。
また、図１１に示すように、第２比較例では、等電位線が、最も外側のｐ型柱状領域２３ｎ及び電界緩和領域２４ｎまで延びていない。これにより、第２比較例では、セル領域の近傍でリーク電流が流れ、図１２に示すように、第１実施例に比べて、耐圧が低いことがわかる。
これにより、第１実施例は、従来の第１比較例及び第２比較例に比べて、耐圧が向上することが実証された。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、上述した実施形態の各構成の形状、数値、材料等は適宜変更可能である。
上述した実施形態では、外周領域のｐ−型柱状領域及び電界緩和領域を３個配列する構成を示したが、電界緩和領域の個数は適宜変更可能である。
上述した実施形態では、電界緩和領域の幅を、外側に近づくに連れて徐々に小さくしたが、幅の変化の仕方は変更可能である。例えば、最も内側の電界緩和領域の幅と最も外側の電界緩和領域の幅とを異ならせて、電界緩和領域の幅が等しくする領域を途中に設けてもよい。換言すれば、最も内側の電界緩和領域間の間隔と最も外側の電界緩和領域の間隔とを異ならせて、電界緩和領域間の間隔が等しくする領域を途中に設けてもよい。
上述した実施形態では、電界緩和領域の深さを、外側に近づくに連れて徐々に浅くしたが、深さの変化の仕方は変更可能である。例えば、電界緩和領域の深さを全て等しくしてもよい。また、電界緩和領域の深さが等しくする領域を途中に設けてもよい。更に、電界緩和領域の深さをベース領域よりも深くしてもよい。
上述した実施形態では、ｐ−型柱状領域を複数回積層することによって形成するスタック型について説明したが、ドレイン層にトレンチを形成した後、埋め込みによってｐ型柱状領域を形成するトレンチ型に本発明を適用しても、上述した実施形態と同様の効果が得られる。
上述した実施形態では、平面視にて、電界緩和領域をドット状に形成したが、セル領域を囲むようにリング状に形成してもよい。尚、電界緩和領域をリング状にする場合でも、セル領域及び外周領域において、ｐ型柱状領域は、平面視にて、ドット状が好ましい。
上述した実施形態におけるｐ型及びｎ型は、一例であり、反転させてもよい。
１ 半導体装置
２ セル領域
３ 外周領域
４ 等電位リング領域
６ 半導体素子
７ 半導体基体
７ａ 主面
１１ 基板
１１ａ 主面
１１ｂ 主面
１２ ｎ−型ドリフト領域
１３ ｐ−型柱状領域
１４ ｐ型ベース領域
１５ ｎ型ソース領域
１６ ゲート電極
１７ ゲート絶縁膜
１８ ソース電極
１９ ドレイン電極
２３ｎ ｐ−型柱状耐圧向上領域
２４ｎ ｐ型電界緩和領域
２７ 絶縁膜
３１ リング電極
３５ａ〜３５ｇ ｎ型ドリフト領域層
３６、３８、３９ レジスト膜
３６ａ、３８ａ、３９ａ 開口部
３７ａ〜３７ｆ ｐ型不純物領域
Ｄ 距離
Ｓｎ 間隔
Ｗｎ 幅

Claims (4)

  1. 半導体素子が形成されるセル領域と、前記セル領域の外周に形成された外周領域とを有する半導体装置において、
    前記セル領域及び前記外周領域に形成された第１導電型の第１導電型領域と、
    前記セル領域の第１導電型領域に形成された第２導電型の複数の第１柱状領域と、
    前記外周領域の第１導電型領域に形成された第２導電型の複数の第２柱状領域と、
    前記第２柱状領域の上部に形成された第２導電型の複数の電界緩和領域とを備え、
    前記外周領域における内側の前記電界緩和領域と隣接する電界緩和領域との間隔は、前記外周領域における外側の前記電界緩和領域と隣接する電界緩和領域との間隔よりも小さく、前記第１柱状領域と隣接する第１柱状領域との距離、前記第２柱状領域と隣接する第２柱状領域との距離、及び互いに隣接する前記第１柱状領域と前記第２柱状領域間の距離がすべて等しく、且つ、隣接する前記第１柱状領域の中心間距離、隣接する前記第２柱状領域の中心間距離、互いに隣接する前記第１柱状領域と前記第２柱状領域の中心間距離、及び隣接する前記電界緩和領域の中心間距離がすべて等しいことを特徴とするスーパージャンクション構造を有する半導体装置。
  2. 前記電界緩和領域と隣接する電界緩和領域との間隔は、前記外周領域における外側に近づくに連れて徐々に大きくなることを特徴とする請求項１に記載のスーパージャンクション構造を有する半導体装置。
  3. 前記電界緩和領域の幅は、前記外周領域における外側に近づくに連れて徐々に小さくなることを特徴とする請求項１または請求項２に記載のスーパージャンクション構造を有する半導体装置。
  4. 前記電界緩和領域の深さは、前記外周領域における外側に近づくに連れて徐々に浅くなることを特徴とする請求項１乃至請求項３のいずれか１項に記載のスーパージャンクション構造を有する半導体装置。
JP2009173268A 2009-07-24 2009-07-24 半導体装置 Active JP4998524B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009173268A JP4998524B2 (ja) 2009-07-24 2009-07-24 半導体装置
US12/836,911 US8330233B2 (en) 2009-07-24 2010-07-15 Semiconductor device
CN201010236329XA CN101964343B (zh) 2009-07-24 2010-07-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009173268A JP4998524B2 (ja) 2009-07-24 2009-07-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2011029393A JP2011029393A (ja) 2011-02-10
JP4998524B2 true JP4998524B2 (ja) 2012-08-15

Family

ID=43496537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009173268A Active JP4998524B2 (ja) 2009-07-24 2009-07-24 半導体装置

Country Status (3)

Country Link
US (1) US8330233B2 (ja)
JP (1) JP4998524B2 (ja)
CN (1) CN101964343B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504235B2 (ja) * 2011-09-29 2014-05-28 株式会社東芝 半導体装置
US8975136B2 (en) * 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
CN104638004B (zh) * 2013-11-15 2018-04-17 上海华虹宏力半导体制造有限公司 超级结mosfet器件的结构
US10411116B2 (en) * 2015-04-30 2019-09-10 Suzhou Oriental Semiconductor Co., Ltd. Semiconductor super-junction power device and manufacturing method therefor
WO2017094144A1 (ja) * 2015-12-02 2017-06-08 サンケン電気株式会社 半導体装置
TWI699887B (zh) * 2017-04-20 2020-07-21 聚積科技股份有限公司 具有分段式濃度的功率半導體裝置
CN115362560A (zh) 2020-03-30 2022-11-18 罗姆股份有限公司 半导体装置
CN111430466A (zh) * 2020-05-06 2020-07-17 厦门芯达茂微电子有限公司 TE-cooler MOSFET结构及其制备、调节方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0310556U (ja) * 1989-06-19 1991-01-31
DE69833743T2 (de) * 1998-12-09 2006-11-09 Stmicroelectronics S.R.L., Agrate Brianza Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2006005275A (ja) 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8330233B2 (en) 2012-12-11
US20110018101A1 (en) 2011-01-27
CN101964343B (zh) 2012-05-09
CN101964343A (zh) 2011-02-02
JP2011029393A (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
JP4998524B2 (ja) 半導体装置
US8748982B2 (en) High breakdown voltage semiconductor device
US7553731B2 (en) Method of manufacturing semiconductor device
JP4980663B2 (ja) 半導体装置および製造方法
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
CN102412260B (zh) 超级结半导体器件的终端保护结构及制作方法
US20150179764A1 (en) Semiconductor device and method for manufacturing same
JP5537996B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
CN102867842B (zh) 超级结器件及制造方法
JP2007266505A (ja) 電力用半導体素子
JP2006196518A (ja) 半導体装置およびその製造方法
CN106165101B (zh) 半导体装置
WO2015118721A1 (ja) 半導体装置及び半導体装置の製造方法
JP2009088005A (ja) 半導体装置およびその製造方法
JP2011204796A (ja) 半導体装置およびその製造方法
WO2014087499A1 (ja) 半導体装置
JP5559232B2 (ja) 電力用半導体素子
JP5641995B2 (ja) 半導体素子
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
JP5691550B2 (ja) 半導体装置
EP3896744A1 (en) Termination for trench field plate power mosfet
JP2006261562A (ja) 半導体装置
EP3174104B1 (en) Power semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Ref document number: 4998524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250