JP2007266505A - 電力用半導体素子 - Google Patents
電力用半導体素子 Download PDFInfo
- Publication number
- JP2007266505A JP2007266505A JP2006092406A JP2006092406A JP2007266505A JP 2007266505 A JP2007266505 A JP 2007266505A JP 2006092406 A JP2006092406 A JP 2006092406A JP 2006092406 A JP2006092406 A JP 2006092406A JP 2007266505 A JP2007266505 A JP 2007266505A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- conductivity type
- layer
- pillar layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 239000012535 impurity Substances 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 abstract description 28
- 230000015556 catabolic process Effects 0.000 description 44
- 230000005684 electric field Effects 0.000 description 17
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】セル部及び終端部からなる縦型MOSFETにおいて、セル部にnピラー層3及びpピラー層4を横方向に交互に設け、スーパージャンクション構造を形成する。このとき、1本のnピラー層3と、このnピラー層3の両脇に配置され、それぞれの不純物量がこのnピラー層3の不純物量の半分である2本のpピラー層とを基本単位として、スーパージャンクション構造を形成する。なお、終端部には高抵抗層12を形成する。これにより、横方向に沿ったpピラー層4の不純物濃度プロファイルは、その両端部を除く位置に極小値を有するような谷型のプロファイルとなる。
【選択図】図1
Description
図1は本発明の第1の実施形態に係るパワーMOSFETの構成を模式的に示す断面図である。なお、図1においては、ピラー層の不純物濃度のプロファイルを示すために、横軸に位置をとり縦軸に不純物濃度をとったグラフ図を併せて記載している。後述の同様な図においても同じである。
図2(a)乃至(g)は、第1の実施形態に係る縦型パワーMOSFETの製造方法を示す断面図である。
先ず、図2(a)に示すように、n+ドレイン層2となる基板上に高抵抗層12を成長させる。次に、図2(b)に示すように、この基板表面に、レジスト14をマスクとして、ボロン15を注入する。次に、図2(c)に示すように、nピラー層3を形成するレジストマスク14を形成した後、リン16を注入する。その後、図2(d)に示すように、高抵抗層12で不純物ドープ層を埋め込む。そして、図2(a)乃至(d)に示すプロセスを複数回繰り返すことにより、図2(e)に示すように、n+ドレイン層2上に不純物ドープ層を複数層積層する。その後、熱拡散を行うことにより、図2(f)に示すように、埋め込まれたドープ層がつながり、縦長のnピラー層3とpピラー層4が形成される。その後、図2(g)に示すように、MOS工程を行い、素子を完成させる。
nピラー層3とpピラー層4を形成するマスクパターンは図3のようにする。なお、図3においては、便宜上、nピラー層形成用のマスクとpピラー層形成用のマスクを重ねて示している。また、nピラー層3及びpピラー層4が形成される位置と、pベース層5が形成される位置との相対的な関係を明らかにするために、図中に最外部のpベース層5(図1参照)の外縁に相当する曲線も示している。後述する他のマスクパターン図についても同様である。
図8は本発明の第2の実施形態に係るパワーMOSFETの構成を模式的に示す断面図である。図1と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
図10は本発明の第3の実施形態に係るパワーMOSFETの構造を模式的に示す断面図である。前述の実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
図13は本発明の第4の実施形態に係るパワーMOSFETの構造を模式的に示す断面図である。前述の実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
図15は本発明の第5の実施形態に係るパワーMOSFETの構造を模式的に示す断面図である。前述の実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
図17は本発明の第6の実施形態に係るパワーMOSFETの構造を模式的に示す断面図である。前述の実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
図20は本発明の第7の実施形態に係るパワーMOSFETの構造を模式的に示す断面図である。前述の実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
図22は本発明の第8の実施形態に係るパワーMOSFETの形成するためのマスクパターンを模式的に示す平面図である。前述の実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
図25は本発明の第9の実施形態に係るパワーMOSFETの形成するためのマスクパターンを模式的に示す平面図である。前述の実施形態と同一部分の詳しい説明は省略し、ここでは異なる部分についてのみ説明する。
Claims (5)
- 電流を流すセル部及び前記セル部を囲む終端部からなる電力用半導体素子であって、
第1の第1導電型半導体層と、
前記セル部における前記第1の第1導電型半導体層上に形成され、前記第1の第1導電型半導体層の表面に平行な方向のうち少なくとも一の方向に沿って交互に配列された第2の第1導電型半導体層及び第3の第2導電型半導体層と、
前記第1の第1導電型半導体層に電気的に接続された第1の主電極と、
前記第2の第1導電型半導体層の表面及び前記第3の第2導電型半導体層の表面に選択的に形成された第4の第2導電型半導体層と、
前記第4の第2導電型半導体層の表面に選択的に形成された第5の第1導電型半導体層と、
前記第4の第2導電型半導体層及び前記第5の第1導電型半導体層に接続された第2の主電極と、
前記第4の第2導電型半導体層、前記第5の第1導電型半導体層及び前記第2の第1導電型半導体層上にゲート絶縁膜を介して形成された制御電極と、
を備え、
前記第2の第1導電型半導体層及び前記第3の第2導電型半導体層のうち少なくとも一方における前記一の方向に沿った不純物濃度プロファイルは、その両端部を除く位置に極小値を有することを特徴とする電力用半導体素子。 - 前記第2の第1導電型半導体層及び前記第3の第2導電型半導体層における前記第2の主電極から前記第1の主電極に向かう方向に沿った不純物濃度プロファイルは、波形であることを特徴とする請求項1記載の電力用半導体素子。
- 前記終端部における前記第1の第1導電型半導体層上に形成され、その不純物濃度が前記第2の第1導電型半導体層及び前記第3の第2導電型半導体層の不純物濃度よりも低い高抵抗層をさらに備えたことを特徴とする請求項1または2に記載の電力用半導体素子。
- 電流を流すセル部及び前記セル部を囲む終端部からなる電力用半導体素子であって、
第1の第1導電型半導体層と、
前記セル部における前記第1の第1導電型半導体層上に形成され、前記第1の第1導電型半導体層の表面に平行な方向のうち少なくとも一の方向に沿って交互に配列された第2の第1導電型半導体層及び第3の第2導電型半導体層と、
前記終端部における前記第1の第1導電型半導体層上に形成され、前記一の方向に沿って交互に配列された第7の第1導電型半導体層及び第8の第2導電型半導体層と、
前記第1の第1導電型半導体層に電気的に接続された第1の主電極と、
前記第2の第1導電型半導体層の表面及び前記第3の第2導電型半導体層の表面に選択的に形成された第4の第2導電型半導体層と、
前記第4の第2導電型半導体層の表面に選択的に形成された第5の第1導電型半導体層と、
前記第4の第2導電型半導体層及び前記第5の第1導電型半導体層に接続された第2の主電極と、
前記第4の第2導電型半導体層、前記第5の第1導電型半導体層及び前記第2の第1導電型半導体層上にゲート絶縁膜を介して形成された制御電極と、
を備え、
前記セル部と前記終端部との境界を含み、前記第2の第1導電型半導体層、前記第3の第2導電型半導体層、前記第7の第1導電型半導体層及び前記第8の第2導電型半導体層のうち連続して配列された3層以上の半導体層を含む領域において、前記各半導体層の不純物濃度は、前記終端部側に配置された前記半導体層ほど低いことを特徴とする電力用半導体素子。 - 上方から見て、前記セル部の外縁は前記セル部の角部において湾曲しており、前記第2の第1導電型半導体層及び前記第3の第2導電型半導体層の形状は、前記セル部の外縁に沿って整形されていることを特徴とする請求項1〜4のいずれか1つに記載の電力用半導体素子。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006092406A JP5052025B2 (ja) | 2006-03-29 | 2006-03-29 | 電力用半導体素子 |
US11/680,912 US7759732B2 (en) | 2006-03-29 | 2007-03-01 | Power semiconductor device |
US12/789,008 US8907420B2 (en) | 2006-03-29 | 2010-05-27 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006092406A JP5052025B2 (ja) | 2006-03-29 | 2006-03-29 | 電力用半導体素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012087886A Division JP5559232B2 (ja) | 2012-04-06 | 2012-04-06 | 電力用半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266505A true JP2007266505A (ja) | 2007-10-11 |
JP5052025B2 JP5052025B2 (ja) | 2012-10-17 |
Family
ID=38639162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006092406A Expired - Fee Related JP5052025B2 (ja) | 2006-03-29 | 2006-03-29 | 電力用半導体素子 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7759732B2 (ja) |
JP (1) | JP5052025B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056154A (ja) * | 2008-08-26 | 2010-03-11 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2010080963A (ja) * | 2008-09-18 | 2010-04-08 | Power Integrations Inc | 縦型高電圧電界効果トランジスタ |
JP2010177373A (ja) * | 2009-01-28 | 2010-08-12 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011003729A (ja) * | 2009-06-18 | 2011-01-06 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2011054884A (ja) * | 2009-09-04 | 2011-03-17 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011192823A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
JP2012104577A (ja) * | 2010-11-09 | 2012-05-31 | Fuji Electric Co Ltd | 半導体装置 |
JP2012156151A (ja) * | 2011-01-21 | 2012-08-16 | Sanken Electric Co Ltd | 半導体装置 |
JP2012204378A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体素子 |
WO2013008543A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士電機株式会社 | 高耐圧半導体装置 |
JP2013102087A (ja) * | 2011-11-09 | 2013-05-23 | Shindengen Electric Mfg Co Ltd | スーパージャンクション構造を有する半導体装置 |
JP2015220367A (ja) * | 2014-05-19 | 2015-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
JP2019110235A (ja) * | 2017-12-19 | 2019-07-04 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2022085765A1 (ja) * | 2020-10-23 | 2022-04-28 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
WO2024122145A1 (ja) * | 2022-12-07 | 2024-06-13 | 株式会社デンソー | 半導体装置とその製造方法 |
WO2024122146A1 (ja) * | 2022-12-07 | 2024-06-13 | 株式会社デンソー | 半導体装置の製造方法 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187125A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | 半導体装置 |
JP4620075B2 (ja) * | 2007-04-03 | 2011-01-26 | 株式会社東芝 | 電力用半導体素子 |
JP4621708B2 (ja) * | 2007-05-24 | 2011-01-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4564516B2 (ja) * | 2007-06-21 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
CN103762243B (zh) * | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
JP2009088345A (ja) * | 2007-10-01 | 2009-04-23 | Toshiba Corp | 半導体装置 |
US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
JP2010103337A (ja) * | 2008-10-24 | 2010-05-06 | Toshiba Corp | 電力用半導体装置 |
JP5462020B2 (ja) * | 2009-06-09 | 2014-04-02 | 株式会社東芝 | 電力用半導体素子 |
US8183666B2 (en) * | 2009-10-29 | 2012-05-22 | Infineon Technologies Ag | Semiconductor device including semiconductor zones and manufacturing method |
JP5543758B2 (ja) | 2009-11-19 | 2014-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8421196B2 (en) | 2009-11-25 | 2013-04-16 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
JP5537996B2 (ja) | 2010-03-03 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
JP2012074441A (ja) * | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
JP2013069775A (ja) | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置、及びその製造方法 |
US9478621B2 (en) | 2011-09-27 | 2016-10-25 | Denso Corporation | Semiconductor device |
JP5504235B2 (ja) | 2011-09-29 | 2014-05-28 | 株式会社東芝 | 半導体装置 |
US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
WO2014013888A1 (ja) * | 2012-07-19 | 2014-01-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9112022B2 (en) * | 2013-07-31 | 2015-08-18 | Infineon Technologies Austria Ag | Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area |
US9887259B2 (en) * | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
JP6301861B2 (ja) * | 2014-07-31 | 2018-03-28 | 株式会社東芝 | 半導体装置 |
KR20160016520A (ko) * | 2014-07-31 | 2016-02-15 | 가부시끼가이샤 도시바 | 반도체 장치 |
WO2016028944A1 (en) * | 2014-08-19 | 2016-02-25 | Vishay-Siliconix | Super-junction metal oxide semiconductor field effect transistor |
WO2016043247A1 (ja) * | 2014-09-17 | 2016-03-24 | 富士電機株式会社 | 半導体装置 |
DE102014119384A1 (de) * | 2014-12-22 | 2016-06-23 | Infineon Technologies Austria Ag | Ladungkompensationsvorrichtung |
JP6274154B2 (ja) * | 2015-05-27 | 2018-02-07 | トヨタ自動車株式会社 | 逆導通igbt |
DE102016205331A1 (de) * | 2016-03-31 | 2017-10-05 | Robert Bosch Gmbh | Vertikaler SiC-MOSFET |
US11222962B2 (en) * | 2016-05-23 | 2022-01-11 | HUNTECK SEMICONDUCTOR (SHANGHAI) CO. Ltd. | Edge termination designs for super junction device |
US10312710B1 (en) * | 2017-01-31 | 2019-06-04 | The United States Of America, As Represented By The Secretary Of The Navy | Energy recovery pulse forming network |
US10580868B2 (en) * | 2018-03-27 | 2020-03-03 | Alpha And Omega Semiconductor (Cayman) Ltd. | Super-junction corner and termination structure with improved breakdown and robustness |
DE102019119522A1 (de) * | 2019-07-18 | 2021-01-21 | Infineon Technologies Austria Ag | Leistungshalbleitervorrichtung und Verfahren |
KR102306123B1 (ko) * | 2020-03-19 | 2021-09-28 | 파워마스터반도체 주식회사 | 반도체 장치 |
JP7417497B2 (ja) | 2020-09-11 | 2024-01-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN111933691B (zh) * | 2020-10-12 | 2021-01-29 | 中芯集成电路制造(绍兴)有限公司 | 超结器件及其制造方法 |
CN115497934B (zh) * | 2022-10-09 | 2023-05-26 | 上海功成半导体科技有限公司 | 一种超结器件终端保护的版图结构 |
CN116544117A (zh) * | 2023-07-07 | 2023-08-04 | 广东可易亚半导体科技有限公司 | 一种高eas的vdmos器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000133801A (ja) * | 1998-10-27 | 2000-05-12 | Toshiba Corp | 高耐圧半導体素子 |
JP2000277726A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 高耐圧半導体素子 |
JP2001015752A (ja) * | 1998-11-11 | 2001-01-19 | Fuji Electric Co Ltd | 超接合半導体素子およびその製造方法 |
JP2001168327A (ja) * | 1999-12-09 | 2001-06-22 | Hitachi Ltd | 半導体装置とそれを用いたパワースイッチング駆動システム |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
SE9900358D0 (sv) * | 1999-02-03 | 1999-02-03 | Ind Mikroelektronikcentrum Ab | A lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor |
JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
US6475864B1 (en) * | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
JP4764974B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置 |
JP4843843B2 (ja) * | 2000-10-20 | 2011-12-21 | 富士電機株式会社 | 超接合半導体素子 |
DE10052170C2 (de) * | 2000-10-20 | 2002-10-31 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement |
DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
EP1261036A3 (en) * | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
EP1267415A3 (en) * | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
WO2003028108A1 (fr) * | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semi-conducteur et procede de fabrication |
US6995426B2 (en) * | 2001-12-27 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type |
JP3908572B2 (ja) * | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
JP4212288B2 (ja) * | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3993458B2 (ja) * | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
JP4524539B2 (ja) | 2002-08-13 | 2010-08-18 | 富士電機システムズ株式会社 | 半導体素子 |
JP3634830B2 (ja) * | 2002-09-25 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
JP2004342660A (ja) * | 2003-05-13 | 2004-12-02 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4904673B2 (ja) * | 2004-02-09 | 2012-03-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US6982193B2 (en) * | 2004-05-10 | 2006-01-03 | Semiconductor Components Industries, L.L.C. | Method of forming a super-junction semiconductor device |
JP4943639B2 (ja) * | 2004-08-31 | 2012-05-30 | 株式会社豊田中央研究所 | 半導体装置 |
JP4939760B2 (ja) * | 2005-03-01 | 2012-05-30 | 株式会社東芝 | 半導体装置 |
JP4923416B2 (ja) * | 2005-03-08 | 2012-04-25 | 富士電機株式会社 | 超接合半導体装置 |
-
2006
- 2006-03-29 JP JP2006092406A patent/JP5052025B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-01 US US11/680,912 patent/US7759732B2/en not_active Expired - Fee Related
-
2010
- 2010-05-27 US US12/789,008 patent/US8907420B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000133801A (ja) * | 1998-10-27 | 2000-05-12 | Toshiba Corp | 高耐圧半導体素子 |
JP2001015752A (ja) * | 1998-11-11 | 2001-01-19 | Fuji Electric Co Ltd | 超接合半導体素子およびその製造方法 |
JP2000277726A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 高耐圧半導体素子 |
JP2001168327A (ja) * | 1999-12-09 | 2001-06-22 | Hitachi Ltd | 半導体装置とそれを用いたパワースイッチング駆動システム |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056154A (ja) * | 2008-08-26 | 2010-03-11 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2010080963A (ja) * | 2008-09-18 | 2010-04-08 | Power Integrations Inc | 縦型高電圧電界効果トランジスタ |
US8507977B2 (en) | 2009-01-28 | 2013-08-13 | Sony Corporation | Semiconductor device and manufacturing method of the same |
JP2010177373A (ja) * | 2009-01-28 | 2010-08-12 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
US8115250B2 (en) | 2009-01-28 | 2012-02-14 | Sony Corporation | Semiconductor device and manufacturing method of the same |
US8212312B2 (en) | 2009-01-28 | 2012-07-03 | Sony Corporation | Semiconductor device and manufacturing method of the same |
JP2011003729A (ja) * | 2009-06-18 | 2011-01-06 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2011054884A (ja) * | 2009-09-04 | 2011-03-17 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011192823A (ja) * | 2010-03-15 | 2011-09-29 | Fuji Electric Co Ltd | 超接合半導体装置の製造方法 |
US8735982B2 (en) | 2010-11-09 | 2014-05-27 | Fuji Electric Co., Ltd. | Semiconductor device with superjunction structure |
JP2012104577A (ja) * | 2010-11-09 | 2012-05-31 | Fuji Electric Co Ltd | 半導体装置 |
JP2012156151A (ja) * | 2011-01-21 | 2012-08-16 | Sanken Electric Co Ltd | 半導体装置 |
JP2012204378A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体素子 |
WO2013008543A1 (ja) * | 2011-07-14 | 2013-01-17 | 富士電機株式会社 | 高耐圧半導体装置 |
US8748982B2 (en) | 2011-07-14 | 2014-06-10 | Fuji Electric Co., Ltd. | High breakdown voltage semiconductor device |
JP2013102087A (ja) * | 2011-11-09 | 2013-05-23 | Shindengen Electric Mfg Co Ltd | スーパージャンクション構造を有する半導体装置 |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
JP2015220367A (ja) * | 2014-05-19 | 2015-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9972713B2 (en) | 2014-05-19 | 2018-05-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing same |
JP2019110235A (ja) * | 2017-12-19 | 2019-07-04 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7081876B2 (ja) | 2017-12-19 | 2022-06-07 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
WO2022085765A1 (ja) * | 2020-10-23 | 2022-04-28 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
JPWO2022085765A1 (ja) * | 2020-10-23 | 2022-04-28 | ||
JP7179236B2 (ja) | 2020-10-23 | 2022-11-28 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
CN115956297A (zh) * | 2020-10-23 | 2023-04-11 | 新唐科技日本株式会社 | 半导体装置 |
US11735655B2 (en) | 2020-10-23 | 2023-08-22 | Nuvoton Technology Corporation Japan | Semiconductor device |
CN115956297B (zh) * | 2020-10-23 | 2023-09-08 | 新唐科技日本株式会社 | 半导体装置 |
WO2024122145A1 (ja) * | 2022-12-07 | 2024-06-13 | 株式会社デンソー | 半導体装置とその製造方法 |
WO2024122146A1 (ja) * | 2022-12-07 | 2024-06-13 | 株式会社デンソー | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7759732B2 (en) | 2010-07-20 |
JP5052025B2 (ja) | 2012-10-17 |
US20100230750A1 (en) | 2010-09-16 |
US8907420B2 (en) | 2014-12-09 |
US20070272977A1 (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052025B2 (ja) | 電力用半導体素子 | |
JP5188037B2 (ja) | 半導体装置 | |
JP3908572B2 (ja) | 半導体素子 | |
JP4564510B2 (ja) | 電力用半導体素子 | |
JP5606019B2 (ja) | 電力用半導体素子およびその製造方法 | |
JP5198030B2 (ja) | 半導体素子 | |
US7723783B2 (en) | Semiconductor device | |
JP4621708B2 (ja) | 半導体装置及びその製造方法 | |
US8058688B2 (en) | Semiconductor device | |
JP5342752B2 (ja) | 半導体装置 | |
JP5559232B2 (ja) | 電力用半導体素子 | |
JP2008182054A (ja) | 半導体装置 | |
JP2007116190A (ja) | 半導体素子およびその製造方法 | |
JP2008124346A (ja) | 電力用半導体素子 | |
JP2004119611A (ja) | 電力用半導体素子 | |
JP2006269720A (ja) | 半導体素子及びその製造方法 | |
JP2007173418A (ja) | 半導体装置 | |
JP2009272397A (ja) | 半導体装置 | |
JP4698767B2 (ja) | 半導体装置 | |
JP2007281034A (ja) | 電力用半導体素子 | |
JP2007036213A (ja) | 半導体素子 | |
JP4867131B2 (ja) | 半導体装置およびその製造方法 | |
JP2007019146A (ja) | 半導体素子 | |
JP4997715B2 (ja) | 半導体装置およびその製造方法 | |
US20070012998A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120702 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120724 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |