DE102014119384A1 - Ladungkompensationsvorrichtung - Google Patents

Ladungkompensationsvorrichtung Download PDF

Info

Publication number
DE102014119384A1
DE102014119384A1 DE102014119384.9A DE102014119384A DE102014119384A1 DE 102014119384 A1 DE102014119384 A1 DE 102014119384A1 DE 102014119384 A DE102014119384 A DE 102014119384A DE 102014119384 A1 DE102014119384 A1 DE 102014119384A1
Authority
DE
Germany
Prior art keywords
compensation
horizontal
semiconductor device
region
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014119384.9A
Other languages
English (en)
Inventor
Markus Schmitt
Andreas Voerckel
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102014119384.9A priority Critical patent/DE102014119384A1/de
Priority to US14/973,385 priority patent/US9825165B2/en
Publication of DE102014119384A1 publication Critical patent/DE102014119384A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Eine Ladungskompensationshalbleitervorrichtung enthält einen Halbleiterkörper mit einer ersten Oberfläche (101), einem seitlichen Rand (41), der den Halbleiterkörper (40) in einer horizontalen Richtung im Wesentlichen parallel zur ersten Oberfläche (101) begrenzt, einem aktiven Bereich (110), einem peripheren Bereich (120), der zwischen dem aktiven Bereich (110) und dem seitlichen Rand (41) angeordnet ist, einem Driftgebiet (1, 1’), ersten Kompensationsgebieten (6), die entsprechende erste pn-Übergänge (14) mit dem Driftgebiet (1’) bilden, und zweiten Kompensationsgebieten (6’), die sich von der ersten Oberfläche (101) in das Driftgebiet (1’) erstrecken und entsprechende zweite pn-Übergänge (14) mit dem Driftgebiet (1’) bilden. Die ersten Kompensationsgebiete (6) bilden im aktiven Bereich (110) ein Gitter, das einen ersten Basisvektor (e1, e2) mit einer ersten Länge (wp) aufweist. Die zweiten Kompensationsgebiete haben, in einer horizontalen Richtung parallel zur ersten Oberfläche (101), eine horizontale Breite (w2), die mit zunehmendem vertikalen Abstand (dz) von der ersten Oberfläche (101) und mit abnehmendem horizontalen Abstand vom Rand (41) abnimmt.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen Feldeffekthalbleitervorrichtungen mit einer Ladungskompensationsstruktur, insbesondere Leistungshalbleitervorrichtungen mit einer Ladungskompensationsstruktur in einem aktiven Bereich.
  • HINTERGRUND
  • Halbleitertransistoren, insbesondere Feldeffekt-gesteuerte Schaltvorrichtungen, wie ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein bipolarer Transistor mit isoliertem Gate (IGBT), werden für zahlreiche Anwendungen verwendet, einschließlich, ohne aber darauf beschränkt zu sein, als Schalter in Leistungsnetzteilen und Leistungswandlern, Elektroautos, Klimaanlagen und sogar Stereosystemen. Insbesondere in Bezug auf Leistungsvorrichtungen, die imstande sind, große Ströme zu schalten und/oder bei höheren Spannungen zu arbeiten, sind häufig ein geringer Durchlasswiderstand Ron, eine hohe Durchschlagspannungen Ubd, eine hohe Robustheit und/oder eine gute Schaltweichheit („softness“) erwünscht.
  • Zum Erreichen eines niedrigen Durchlasswiderstands Ron und hoher Durchschlagspannungen Ubd wurden Ladungskompensationshalbleitervorrichtungen entwickelt. Das Kompensationsprinzip beruht auf einer wechselseitigen Kompensation von Ladungen in n- und p-dotierten Gebieten, die häufig auch als n- und p-dotierte Säulengebiete, bezeichnet werden, in der Driftzone eines vertikalen MOSFET.
  • Typischerweise ist die Ladungskompensationsstruktur, die durch p-leitende und n-leitende Gebiete gebildet wird, unter der eigentlichen MOSFET-Struktur angeordnet, mit ihren Source-, Body-Gebieten und Gate Gebieten, und auch unter den zugehörigen MOS-Kanälen, die im Halbleitervolumen der Halbleitervorrichtung nebeneinander angeordnet oder miteinander derart verschachtelt sind, dass ihre Ladungen im ausgeschalteten Zustand wechselseitig verarmt werden können und dass im aktivierten Zustand oder Ein-Zustand ein ununterbrochener Niederimpedanzleitungspfad von einer Source Elektrode nahe der Oberfläche zu einer Drain Elektrode entsteht, die an der Rückseite angeordnet ist.
  • Aufgrund der Kompensation der p-leitenden und n-leitenden Dotierungen kann die Dotierung des stromführenden Gebiets im Fall von Kompensationskomponenten signifikant erhöht werden, was zu einer signifikanten Verringerung des Durchlasswiderstands Ron trotz des Verlusts eines stromführenden Bereichs führt. Die Verringerung des Durchlasswiderstands Ron solcher Halbleiterleistungsvorrichtungen ist mit einer Verringerung der Wärme verbunden, die durch den Strom im Ein-Zustand erzeugt wird, so dass die Halbleiterleistungsvorrichtungen mit Ladungskompensationsstruktur im Vergleich zu herkömmlichen Halbleiterleistungsvorrichtungen "kühl" bleiben.
  • Da viele andere Leistungshalbleitervorrichtungen einen aktiven Bereich (Zellbereich) haben, der von einem peripheren Bereich umgeben ist, sind Ladungskompensationsvorrichtungen üblicherweise als vertikal leitende Vorrichtungen gestaltet. Daher fließt der elektrische Strom im Durchlasszustand von der Source an der Vorderseite zum Drain an der Rückseite des Chips. Die Rückseite ist häufig als ein “gemeinsamer Drain” implementiert, d.h., als eine Äquipotentialfläche auf Drain-Potential. Wenn auch die Vorderseite als Äquipotentialfläche (auf Source-Potential) implementiert ist, ist dies tendenziell in Bezug auf einen Leckstrom und/oder ein Sperrverhalten wegen hoher elektrischer Felder an den seitlichen Chip-Grenzflächen (Kerf, Rand) während des Sperr- oder Blockierungsmodus ungünstig. Daher wird die laterale Chipgrenze an der Vorderseite während des Betriebs der Vorrichtung typischerweise auch bei oder nahe dem Drain-Potential gehalten. Benachbart zur Vorderseite wird ein ausreichender sanfter Spannungsabfall vom Source-Potential im aktiven Bereich auf das Drain-Potential nahe der lateralen Chip-Grenze typischerweise durch Randabschlussstrukturen an oder nahe der Vorderseite im peripheren Bereich erzielt. Es ist häufig erwünscht, dass die Sperr- bzw. Blockierungsfähigkeit des peripheren Bereichs, einschließlich des Randes, im Vergleich zum aktiven Bereich höher ist. Das Risiko eines Durchschlags im peripheren Bereich kann jedoch zum Beispiel aufgrund von Herstellungsvariationen für Ladungskompensationsvorrichtungen erhöht sein, die auch eine Ladungskompensationsstruktur im peripheren Bereich haben.
  • Daher besteht ein Bedarf, Halbleitervorrichtungen mit Ladungskompensationsstrukturen und die Herstellung dieser Halbleitervorrichtungen zu verbessern.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform einer Ladungskompensationshalbleitervorrichtung enthält die Ladungskompensationshalbleitervorrichtung einen Halbleiterkörper, aufweisend eine erste Oberfläche, einen seitlichen Rand, der den Halbleiterkörper in einer horizontalen Richtung im Wesentlichen parallel zur ersten Oberfläche begrenzt, einen aktiven Bereich, einen peripheren Bereich, der zwischen dem aktiven Bereich und dem seitlichen Rand angeordnet ist, ein Driftgebiet und Kompensationsgebiete, von welchen jedes einen entsprechenden pn-Übergang mit dem Driftgebiet bildet. Die Kompensationsgebiete bilden im aktiven Bereich ein Gitter mit einem ersten Basisvektor einer ersten Länge. In einem vertikalen Querschnitt im Wesentlichen senkrecht zur ersten Oberfläche nimmt eine horizontale Breite der Kompensationsgebiete im peripheren Bereich mit zunehmendem vertikalen Abstand zur ersten Oberfläche und mit abnehmendem horizontalem Abstand vom Rand ab. Eine Source-Metallisierung ist auf der ersten Oberfläche angeordnet und in ohmschem Kontakt mit den Kompensationsgebieten im aktiven Bereich. Eine Drain-Metallisierung ist in ohmschem Kontakt mit dem Driftgebiet und gegenüber der Source-Metallisierung angeordnet.
  • Gemäß einer Ausführungsform einer Ladungskompensationshalbleitervorrichtung umfasst die Ladungskompensationshalbleitervorrichtung einen Halbleiterkörper, der aus einem Halbleitermaterial besteht, und eine erste Oberfläche, einen seitlichen Rand, der den Halbleiterkörper in einer horizontalen Richtung im Wesentlichen parallel zur ersten Oberfläche begrenzt, einen aktiven Bereich, einen peripheren Bereich, der zwischen dem aktiven Bereich und dem seitlichen Rand angeordnet ist, und ein Driftgebiet, das mit ersten Dotierungsmitteln dotiert ist, die eine erste Anzahl von ersten Ladungsträgern pro Einheit im Halbleitermaterial bereitstellen, aufweist. Die Ladungskompensationshalbleitervorrichtung weist ferner eine Source-Metallisierung, die auf der ersten Oberfläche angeordnet ist, und eine Drain-Metallisierung, die gegenüber der Source-Metallisierung angeordnet und in ohmschem Kontakt mit dem Driftgebiet ist, auf. In einem vertikalen Querschnitt senkrecht zur ersten Oberfläche enthält der Halbleiterkörper ferner Kompensationsgebiete, die mit Abschnitten des Driftgebiets im aktiven Bereich und im peripheren Bereich abwechseln, die zumindest im aktiven Bereich ein erstes horizontales Raster aufweisen und die mit zweiten Dotierungsmitteln dotiert sind, die eine zweite Anzahl von zweiten Ladungsträgern pro Einheit im Halbleitermaterial bereitstellen, wobei sich die zweiten Ladungsträger von den ersten Ladungsträgern unterscheiden. Die Kompensationsgebiete des aktiven Bereichs sind in ohmschem Kontakt mit der Source-Metallisierung. Eine erste Dotierungslastigkeit als Funktion eines horizontalen Abstands vom aktiven Bereich ändert ihr Vorzeichen von eins zu minus eins. Die erste Dotierungslastigkeit ist als ein Integral definiert, das durch Integrieren einer ersten Funktion entlang einer horizontalen Linie erhältlich ist, die im peripheren Bereich in einem horizontalem Abstand vom aktiven Bereich angeordnet ist und eine Länge gleich dem ersten horizontalen Raster oder einem ganzzahligen Vielfachen davon hat. Die erste Funktion ist als eine Differenz zwischen einer Konzentration der zweiten Dotierungsmittel multipliziert mit der zweiten Anzahl und einer Konzentration der ersten Dotierungsmittel multipliziert mit der ersten Anzahl definiert.
  • Gemäß einer Ausführungsform einer Ladungskompensationshalbleitervorrichtung weist die Ladungskompensationshalbleitervorrichtung einen Halbleiterkörper auf, der eine erste Oberfläche, einen seitlichen Rand, der den Halbleiterkörper in einer horizontalen Richtung im Wesentlichen parallel zur ersten Oberfläche begrenzt, einen aktiven Bereich, einen peripheren Bereich, der zwischen dem aktiven Bereich und dem seitlichen Rand angeordnet ist, und ein Driftgebiet eines Halbleitermaterials, das mit ersten Dotierungsmitteln dotiert ist, die eine erste Anzahl von ersten Ladungsträgern pro Einheit im Halbleitermaterial bereitstellen, aufweist. Eine Source-Metallisierung ist auf der ersten Oberfläche angeordnet und eine Drain-Metallisierung ist gegenüber der Source-Metallisierung angeordnet und in ohmschem Kontakt mit dem Driftgebiet. In horizontalen Querschnitten parallel zur ersten Oberfläche enthält der Halbleiterkörper ferner Kompensationsgebiete des Halbleitermaterials, von welchen jedes einen pn-Übergang mit dem Driftgebiet bildet und mit zweiten Dotierungsmitteln dotiert ist, die eine zweite Anzahl von zweiten Ladungsträger pro Einheit im Halbleitermaterial bereitstellen. Die Kompensationsgebiete im aktiven Bereich sind in ohmschem Kontakt mit der Source-Metallisierung und bilden in jedem der horizontalen Querschnitte ein Gitter mit einer Einheitszelle, die einen gemeinsamen ersten Basisvektor mit einer ersten Länge hat. Eine erste Dotierungslastigkeit als Funktion eines horizontalen Abstands vom aktiven Bereich ändert ihr Vorzeichen von eins zu minus eins. Die erste Dotierungslastigkeit ist als ein Flächenintegral definiert, das durch Integrieren einer ersten Funktion über einen Bereich einer Zelle erhältlich ist, die im peripheren Bereich in einem Abstand von der ersten Oberfläche von weniger als etwa dem Zweifachen der ersten Länge angeordnet ist und dieselbe Form wie die Einheitszelle hat. Die erste Funktion ist als eine Differenz zwischen einer Konzentration der zweiten Dotierungsmittel multipliziert mit der zweiten Anzahl und einer Konzentration der ersten Dotierungsmittel multipliziert mit der ersten Anzahl definiert.
  • Fachleute in dem Gebiet werden beim Lesen der folgenden ausführlichen Beschreibung und bei Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt im Maßstab, sondern der Schwerpunkt liegt vielmehr auf der Darstellung der Prinzipien der Erfindung. Ferner bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen:
  • zeigt 1 einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • zeigt 2 eine erste Dotierungslastigkeit als Funktion eines horizontalen Abstands vom aktiven Bereich eines Halbleiterkörpers gemäß einer Ausführungsform;
  • zeigt 3 eine zweite Dotierungslastigkeit als Funktion eines vertikalen Abstands von einer ersten Oberfläche eines Halbleiterkörpers gemäß einer Ausführungsform;
  • zeigt 4 einen vertikalen Querschnitt durch einen Halbleiterkörper einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • zeigt 5 eine Durchschlagspannung einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • zeigt 6 ein Layout einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • zeigt 7 ein Layout einer Halbleitervorrichtung gemäß einer Ausführungsform;
  • zeigt 8A einen horizontalen Querschnitt durch einen Halbleiterkörper der Halbleitervorrichtung gemäß einer Ausführungsform;
  • zeigt 8B einen horizontalen Querschnitt durch einen Halbleiterkörper der Halbleitervorrichtung gemäß einer Ausführungsform;
  • zeigt 9 einen horizontalen Querschnitt durch den Halbleiterkörper der Halbleitervorrichtung gemäß einer Ausführungsform; und
  • zeigen 10A bis 10D vertikale Querschnitte durch einen Halbleiterkörper während Verfahrensschritten eines Verfahrens gemäß Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil derselben bilden und in welchen zur Veranschaulichung spezielle Ausführungsformen dargestellt sind, in welchen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine richtungsbezogene Terminologie, wie "oben", "unten", "vorne", "hinten", "führend", "nachlaufend" usw. in Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Reihe verschiedener Ausrichtungen angeordnet sein können, dient die richtungsbezogene Terminologie der Veranschaulichung und ist in keiner Weise einschränkend. Es ist klar, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht als Einschränkung zu verstehen und der Umfang der vorliegenden Erfindung ist durch die beiliegenden Ansprüche definiert.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von welchen ein oder mehrere Beispiel(e) in den Figuren dargestellt ist (sind). Jedes Beispiel dient der Erklärung und ist nicht als Einschränkung der Erfindung gedacht. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform dargestellt und beschrieben sind, bei oder in Verbindung mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu erhalten. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifizierungen und Variationen enthält. Die Beispiele sind in einer Fachsprache beschrieben, die nicht als Einschränkung des Umfangs der beiliegenden Ansprüche auszulegen ist. Die Zeichnungen sind nicht im Maßstab und dienen nur der Veranschaulichung. Der Deutlichkeit wegen sind dieselben Elemente oder Herstellungsschritte mit denselben Bezugszeichen in der verschiedenen Zeichnungen bezeichnet, falls nicht anderes angegeben ist.
  • Der Begriff "horizontal", wie in dieser Patentschrift verwendet, soll eine Ausrichtung im Wesentlichen parallel zu einer ersten oder horizontalen Hauptfläche einer Halbleiterträgerschicht oder eines Körpers beschreiben. Dies kann zum Beispiel die Oberfläche eines Wafers oder eines Dies sein.
  • Der Begriff "vertikal", wie in dieser Patentschrift verwendet, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zur ersten Oberfläche, d.h., parallel zur normalen Richtung der ersten Oberfläche der Halbleiterträgerschicht oder des Körpers angeordnet ist. Ebenso soll der Begriff "horizontal", wie in dieser Patentschrift verwendet, eine Ausrichtung beschreiben, die im Wesentlichen parallel zur ersten Oberfläche angeordnet ist.
  • In dieser Patentschrift wird eine zweite Oberfläche einer Halbleiterträgerschicht des Halbleiterkörpers als durch die untere oder hintere Fläche gebildet angesehen, während die erste Oberfläche als durch die obere, vordere oder Hauptfläche der Halbleiterträgerschicht gebildet angesehen wird. Die Begriffe "über" und "unter", wie in dieser Patentschrift verwendet, beschreiben daher eine relative Stelle eines Strukturmerkmals zu einem anderen Strukturmerkmal unter Berücksichtigung dieser Ausrichtung.
  • In dieser Patentschrift wird auf n-dotiert als eine erste Art von Leitfähigkeit Bezug genommen, während auf p-dotiert als eine zweite Art von Leitfähigkeit Bezug genommen wird. Alternativ können die Halbleitervorrichtungen (Halbleiterbauelemente) mit entgegengesetzten Dotierungsverhältnissen gebildet werden, so dass die erste Art von Leitfähigkeit p-dotiert sein kann und die zweite Art von Leitfähigkeit n-dotiert sein kann. Ferner zeigen einige Figuren relative Dotierungskonzentrationen mit einem "–" oder "+" neben der Art der Dotierung. Zum Beispiel bedeutet "n–" eine Dotierungskonzentration, die geringer ist als die Dotierungskonzentration eines "n"-Dotierungsgebiets, während ein "n+"-Dotierungsgebiet eine höhere Dotierungskonzentration als das "n"-Dotierungsgebiet hat. Eine Angabe der relativen Dotierungskonzentration bedeutet jedoch nicht, dass Dotierungsgebiete derselben relativen Dotierungskonzentration dieselbe absolute Dotierungskonzentration haben müssen, falls nicht anderes angegeben ist. Zum Beispiel können zwei verschiedene n+-Dotierungsgebiete verschiedene absolute Dotierungskonzentrationen haben. Dasselbe gilt zum Beispiel für eine n+-Dotierung und eine p+-Dotierungsgebiet.
  • Spezielle Ausführungsformen, die in dieser Patentschrift beschrieben sind, betreffen, ohne darauf beschränkt zu sein, Feldeffekthalbleitervorrichtungen, insbesondere Feldeffekt-Kompensationshalbleitervorrichtungen und Herstellungsverfahren für diese. Innerhalb dieser Patentschrift werden die Begriffe "Halbleitervorrichtung" und "Halbleiterkomponente" synonym verwendet. Die Feldeffekthalbleitervorrichtung ist typischerweise eine vertikale Halbleitervorrichtung wie ein vertikaler MOSFET mit einer Source-Metallisierung und einer isolierten Gate-Elektrode, die auf der ersten Oberfläche angeordnet ist, und einer Drain-Metallisierung, die auf einer zweiten Oberfläche angeordnet ist, die gegenüber der ersten Oberfläche angeordnet ist. Typischerweise ist die Feldeffekthalbleitervorrichtung eine Leistungshalbleitervorrichtung mit einem aktiven Bereich mit mehreren MOSFET-Zellen zum Führen und/oder Kontrollieren eines Laststroms. Ferner hat die Leistungshalbleitervorrichtung typischerweise einen peripheren Bereich mit zumindest einer Randabschlussstruktur, die zumindest teilweise den aktiven Bereich umgibt, wenn sie von oben betrachtet wird.
  • Der Begriff "Leistungshalbleitervorrichtung", wie in dieser Patentschrift verwendet, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit hoher Spannung und/oder hohen Stromumschaltfähigkeiten beschreiben. Mit anderen Worten, Leistungshalbleitervorrichtungen sind für einen hohen Strom, typischerweise im Amperebereich und/oder Spannungen von mehr als etwa 10 V oder sogar mehr als etwa 100 V oder etwa 500 V gedacht. In dieser Patentschrift werden die Begriffe "Leistungshalbleitervorrichtung" und "Leistungshalbleiterkomponente" synonym verwendet.
  • Der Begriff "Randabschlussstruktur”, wie in dieser Patentschrift verwendet, soll eine Struktur beschreiben, die ein Übergangsgebiet bereitstellt, in dem sich hohe elektrische Felder um einen aktiven Bereich der Halbleitervorrichtung allmählich auf das Potential an oder nahe dem Rand der Vorrichtung und/oder zwischen einem Referenzpotential wie Masse und einer hohen Spannung z.B. am Rand und/oder an der Rückseite der Halbleitervorrichtung ändern. Die Randabschlussstruktur kann zum Beispiel die Feldstärke um ein Abschlussgebiet eines Gleichrichterübergangs durch Ausbreiten der elektrischen Feldlinien über das Abschlussgebiet senken.
  • Der Begriff "Feldeffekt", wie in dieser Patentschrift verwendet, soll die durch eine elektrisches Feld vermittelte Bildung eines leitenden "Kanals" einer ersten Art von Leitfähigkeit und/oder eine Kontrolle der Leitfähigkeit und/oder Form des Kanals in einem Halbleitergebiet einer zweiten Art von Leitfähigkeit beschreiben, typischerweise eines Body-Gebiets der zweiten Art von Leitfähigkeit. Aufgrund des Feldeffekts wird ein unipolarer Strompfad durch das Kanalgebiet gebildet und/oder zwischen einem Source-Gebiet der ersten Art von Leitfähigkeit und einem Driftgebiet der ersten Art von Leitfähigkeit kontrolliert. Das Driftgebiet kann mit einem Drain Gebiet in Kontakt sein. Das Driftgebiet und das Drain-Gebiet stehen in niederohmigem Kontakt mit einer Drain-Elektrode (Drain-Metallisierung). Das Source-Gebiet steht in niederohmigem Kontakt mit einer Source-Elektrode (Source-Metallisierung). Im Zusammenhang mit der vorliegenden Patentschrift soll der Begriff "in ohmschem Kontakt" beschreiben, dass ein niederohmiger ohmscher Strompfad zwischen entsprechenden Elementen oder Abschnitten einer Halbleitervorrichtung vorhanden ist, wenn keine Spannungen oder nur geringe Sondenspannungen an und/oder über die Halbleitervorrichtung angelegt werden. Innerhalb dieser Patentschrift werden die Begriffe "in ohmschem Kontakt", "in widerstandsfähigem elektrischen Kontakt", "elektrisch gekoppelt" und "in widerstandsfähiger elektrischer Verbindung“ synonym verwendet.
  • Im Zusammenhang mit der vorliegenden Patentschrift sollte der Begriff "MOS" (Metalloxid-Halbleiter) so verstanden werden, dass er den allgemeineren Begriff "MIS" (Metallisolator-Halbleiter) enthält. Zum Beispiel sollte der Begriff MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) so verstanden werden, dass er FETs mit einem Gate-Isolator enthält, der kein Oxid ist, d.h., der Begriff MOSFET wird in der allgemeineren Bedeutung von IGFET (Feldeffekttransistor mit isoliertem Gate) bzw. MISFET (Metallisolator-Halbleiter-Feldeffekttransistor) verwendet. Der Begriff “Metall” für das Gate-Material des MOSFET sollte so verstanden werden, dass er elektrische leitende Materialien wie z.B. Metall, Legierungen, dotierte polykristalline Halbleiter und Metall-Halbleiterverbindungen wie Metallsilicide enthält.
  • Im Zusammenhang mit der vorliegenden Patentschrift soll der Begriff "Gate-Elektrode" eine Elektrode beschreiben, die sich neben und isoliert von dem Body-Gebiet befindet und zum Bilden und/oder Kontrollieren eines Kanalgebiets durch das Body-Gebiet konfiguriert ist.
  • Im Zusammenhang mit der vorliegenden Patentschrift soll der Begriff "Feldelektrode" eine Elektrode beschreiben, die neben einem Halbleitergebiet, typischerweise dem Driftgebiet, teilweise isoliert vom Halbleitergebiet angeordnet ist und zum Erweitern eines verarmten Abschnitts im Halbleitergebiet durch Laden auf eine geeignete Spannung, typischerweise eine negative Spannung, in Bezug auf das umgebende Halbleitergebiet für ein n-leitendes Halbleitergebiet konfiguriert ist.
  • Im Zusammenhang mit der vorliegenden Patentschrift soll der Begriff "verarmbares Gebiet" oder "verarmbare Zone" die Tatsache beschreiben, dass das entsprechende Halbleitergebiet oder die entsprechende Halbleiterzone während des Aus-Zustandes der Halbleiterkomponente mit einer angelegten Umkehrspannung, die über einem bestimmten Schwellenwert liegt, im Wesentlichen vollständig verarmt (im Wesentlichen frei von freien Ladungsträgern) ist. Für diesen Zweck wird die Dotierungsladung des verarmbaren Gebiets entsprechend eingestellt und in einer oder mehreren Ausführungsform(en) ist das verarmbare Gebiet ein schwach dotiertes Gebiet. Im Aus-Zustand bildet das (bilden die) verarmbare(n) Gebiet(e) ein verarmte(s) Gebiet(e), auch bezeichnet als Raumladungsgebiet(e), typischerweise eine zusammenhängende verarmte Zone, wobei der Stromfluss zwischen zwei Elektroden oder Metallisierungen, die an den Halbleiterkörper angeschlossen sind, verhindert werden kann.
  • Im Zusammenhang mit der vorliegenden Patentschrift soll der Begriff "Mesa" oder "Mesa-Gebiet" ein Halbleitergebiet zwischen zwei benachbarten Gräben beschreiben, die sich in die Halbleiterträgerschicht oder den Körper in einem vertikalen Querschnitt erstrecken.
  • Der Begriff "Umpolen", wie in dieser Patentschrift verwendet, soll das Umschalten des Stroms einer Halbleitervorrichtung aus einer Leitungsrichtung, in der ein pn-Lastübergang, zum Beispiel der pn-Übergang zwischen dem Body-Gebiet und dem Driftgebiet eines MOSFET, vorgespannt ist, in die entgegengesetzte Richtung oder Blockierungsrichtung, in welcher der pn-Lastübergang umgekehrt vorgespannt ist, beschreiben. Der Begriff "hartes Umpolen", wie in dieser Patentschrift verwendet, soll ein Umpolen mit einer Geschwindigkeit von zumindest etwa 109 V/s, noch typischer mit einer Geschwindigkeit von zumindest etwa 5·109 V/s beschreiben.
  • Der Begriff "pn-Übergang", wie in dieser Patentschrift verwendet, soll die Grenzfläche zwischen angrenzenden Halbleitergebieten oder Halbleiterabschnitten unterschiedlicher Art von Leitfähigkeit beschreiben.
  • In der Folge werden Ausführungsformen, die sich auf Halbleitervorrichtungen und Herstellungsverfahren zur Bildung von Halbleitervorrichtungen beziehen, vorwiegend unter Bezugnahme auf Silizium-(Si)Halbleitervorrichtungen beschrieben. Daher ist ein monokristallines Halbleitergebiet oder eine solche Schicht typischerweise ein monokristallines Si-Gebiet oder eine Si-Schicht. Es sollte jedoch klar sein, dass der Halbleiterkörper aus jedem Halbleitermaterial bestehen kann, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien enthalten, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie Silizium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV, wie Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V Halbleitermaterialien wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI Halbleitermaterialien wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die oben genannten Halbleitermaterialien werden auch als Homoübergang-Halbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergang-Halbleitermaterial gebildet. Beispiele für Heteroübergang-Halbleitermaterialien enthalten, ohne darauf beschränkt zu sein, Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe Heteroübergang-Halbleitermaterialien. Für Leistungshalbleiteranwendungen werden derzeit vorwiegend Si, SiC, GaAs und GaN Materialien verwendet. Wenn der Halbleiterkörper ein bandlückenreiches Material wie SiC oder GaN aufweist, das eine hohe Durchschlagfeldstärke und eine hohe kritische Lawinenfeldstärke hat, kann die Dotierung der entsprechenden Halbleitergebiete höher gewählt werden, wodurch der Durchlasswiderstand Ron erhöht wird, in der Folge auch als Ein-Widerstand Ron bezeichnet.
  • Unter Bezugnahme auf 1 wird eine erste Ausführungsform einer Ladungskompensationshalbleitervorrichtung 100 erklärt. 1 zeigt einen vertikalen Querschnitt durch einen Halbleiterkörper 40 der Halbleitervorrichtung 100. Der Halbleiterkörper 40 erstreckt sich zwischen einer ersten Oberfläche 101, die in eine vertikale Richtung z weist, und einer zweiten Oberfläche (Rückfläche) 102, die gegenüber der ersten Oberfläche 101 angeordnet ist. In einer horizontalen Richtung x, die im Wesentlichen parallel zur ersten Oberfläche 101 ist, ist der Halbleiterkörper 40 durch einen Rand oder Kerf 41 begrenzt, zum Beispiel einen Sägerand, der im Wesentlichen orthogonal zur ersten Oberfläche 101 ist. In der Folge wird der Rand 41 auch als seitlicher Rand 41 bezeichnet. Der Halbleiterkörper 40 hat einen aktiven Bereich 110 und einen peripheren Bereich 120, der zwischen dem aktiven Bereich 110 und dem Rand 41 angeordnet ist. Typischerweise umgibt der periphere Bereich 120 den aktiven Bereich 110 bei Betrachtung von oben.
  • Der Halbleiterkörper 40 enthält ein mono-kristallines Driftgebiet 1, 1’ eines Halbleitermaterials, wie Silizium, das mit ersten Dotierungsmitteln dotiert ist (Dotierungsmittel/Dotierstoffe/Dopanden eines ersten Leitungstyps), die eine erste Anzahl von ersten freien Ladungsträgern pro Einheit im Halbleitermaterial bereitstellen. In der beispielhaften Ausführungsform ist das Driftgebiet 1, 1’ n-leitend, d.h., mit n-leitenden Dotierungsmitteln (Dotierstoffen) dotiert. Zum Beispiel kann das Halbleitermaterial Silizium sein und die n-leitenden Dotierungsmittel können elektrisch aktive phosphorhaltige oder arsenhaltige Unreinheiten sein, die ein freies Elektron pro Einheit bereitstellen.
  • Der Halbleiterkörper 40 enthält typischerweise eine mono-kristalline Bulk-Trägerschicht (in 1 nicht dargestellt) des Halbleitermaterials und zumindest eine Schicht 1’, 1, typischerweise zumindest eine Epitaxialschicht 1’, 1 desselben Halbleitermaterials, die darauf gebildet ist und sich zur ersten Oberfläche 101 erstreckt. Mit der (den) Epitaxialschicht(en) 1’ wird mehr Freiheit bei der Anpassung der Hintergrunddotierung des Materials erreicht, da die Dotierungskonzentration während der Abscheidung der Epitaxialschicht oder -schichten eingestellt werden kann.
  • Eine Source-Metallisierung 10 ist auf der ersten Oberfläche 101 angeordnet. Eine Drain-Metallisierung 11 in ohmschem Kontakt mit dem Driftgebiet 1, 1’ ist auf der zweiten Oberfläche 102, d.h., gegenüber der Source-Metallisierung 10 angeordnet.
  • Ferner sind mehrere Gate-Elektroden 12 typischerweise auch auf der ersten Oberfläche 101 im aktiven Bereich 110 angeordnet und von der Source-Metallisierung 10 und dem Halbleiterkörper 40 durch ein dielektrisches Gebiet 13 isoliert. Die Gate-Elektroden 12 sind an eine Gate-Metallisierung bzw. ein Gate-Pad, das in 1 nicht dargestellt ist, angeschlossen. Daher kann die Halbleitervorrichtung 100 als eine Dreifach-Anschluss-Vorrichtung (MOSFET) betrieben werden.
  • In dem dargestellten vertikalen Querschnitt von 1 wechseln sich Kompensationsgebiete 6, 6’ mit Abschnitten 1 des Driftgebiets 1, 1’ sowohl im aktiven Bereich 110 wie auch im peripheren Bereich 120 ab. Die Kompensationsgebiete 6, 6’ bestehen typischerweise aus demselben Halbleitermaterial wie das Driftgebiet 1, 1’, sind aber mit zweiten Dotierungsmitteln (Dotierungsmitteln einer zweiten Art von Leitfähigkeit gegenüber der erste Art von Leitfähigkeit) dotiert, wodurch eine zweite Anzahl von freien zweiten Ladungsträgern pro Einheit im Halbleitermaterial bereitgestellt wird. In der beispielhaften Ausführungsform sind die Kompensationsgebiete 6, 6’ p-leitend, d.h., mit p-leitenden Dotierungsmitteln dotiert. Zum Beispiel kann das Halbleitermaterial Silizium sein und die p-leitenden Dotierungsmittel können elektrisch aktive Borunreinheiten sein, die ein freies Loch pro Einheit in Silizium bereitstellen.
  • Eine Dotierungskonzentration der Driftabschnitte 1 kann höher sein als eine Dotierungskonzentration einer benachbarten gemeinsamen Driftschicht des Driftgebiets 1, 1’, die unter den Driftabschnitten 1 angeordnet ist.
  • Typischerweise sind mehrere, z.B. mehr als zehn, abwechselnde n-leitende Driftabschnitte 1’ und p-leitende Kompensationsgebiete 6, 6’, die entsprechende pn-Übergänge 14 miteinander bilden, im aktiven Bereich 110 und im benachbarten peripheren Bereich 120 angeordnet.
  • In der beispielhaften Ausführungsform sind die p-leitenden Kompensationsgebiete 6, im vertikalen Querschnitt, als vertikal ausgerichtete Säulen gebildet. Alternativ sind die p-leitenden Kompensationsgebiete 6 als im Wesentlichen vertikal ausgerichtete, streifen-leitende Parallelepipede, Rechtecke oder Ellipsoide gebildet.
  • In der Folge werden die n-leitenden Driftabschnitte 1 auch als n-leitende Säulengebiete 1 bzw. erste Säulengebiete 1 (der ersten Art von Leitfähigkeit) bezeichnet und die p-leitenden Kompensationsgebiete 6, 6‘ werden auch als p-leitende Säulengebiete 6, 6’ bzw. zweite Säulengebiete 6, 6’ (der zweiten Art von Leitfähigkeit) bezeichnet.
  • Die p-leitenden Kompensationsgebiete 6 können durch selektive epitaktische Abscheidung in Gräben 50 gebildet werden, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 40 erstrecken.
  • In der beispielhaften Ausführungsform haben die Kompensationsgebiete 6, 6’ im aktiven Bereich 110 und im peripheren Bereich 120 daselbe horizontale Raster wp.
  • Der Begriff “Raster” (engl. „pitch)“, wie in dieser Patentschrift verwendet, soll einen Abstand zwischen wiederholten Elementen in einer Struktur beschreiben, die Translationssymmetrie aufweist und typischerweise einer Länge eines Basisvektors einer Elementarzelle der Struktur bzw. einer Länge eines Basisvektors eines regelmäßigen Gitters entspricht.
  • Ferner können sich die Kompensationsgebiete 6 im aktiven Bereich 110 und die Kompensationsgebiete 6’ im peripheren Bereich 120 zu derselben vertikalen Tiefe dz2 in das Driftgebiet 1, 1’ erstrecken. In der Folge entspricht die vertikale Richtung der z-Richtung eines kartesischen Koordinatensystems, während die horizontalen Richtungen in der x-y-Ebene liegen.
  • Die Kompensationsgebiete 6 des aktiven Bereichs 110 stehen in ohmschem Kontakt mit der Source-Metallisierung 10, typischerweise durch höher p-dotierte Body-Gebiete 5, die zwischen den Kompensationsgebieten 6 und der ersten Oberfläche 101 angeordnet sind. Die Kompensationsgebiete 6 des aktiven Bereichs 110 werden in der Folge als erste Kompensationsgebiete 6 bezeichnet.
  • Die ersten Kompensationsgebiete 6 sind typischerweise von der ersten Oberfläche 101 beabstandet bzw. mit einem vertikalen Abstand dz1 von der ersten Oberfläche 101 angeordnet.
  • Anders als dies, sind die Kompensationsgebiete 6’ des peripheren Bereichs 120 typischerweise floatend, d.h., nicht in ohmschem Kontakt mit einer externen Metallisierung bzw. den ersten Kompensationsgebieten 6. In der Folge werden die Kompensationsgebiete 6’ des peripheren Bereichs 120 auch als zweite Kompensationsgebiete 6’ bzw. floatende Kompensationsgebiete 6’ bezeichnet. Die zweiten Kompensationsgebiete 6’ können sich zur ersten Oberfläche 101 erstrecken.
  • Die zweiten Kompensationsgebiete 6’ können sich zumindest nahe zum seitlichen Rand 41 erstrecken. Ein Abstand zwischen einem äußersten der zweiten Kompensationsgebiete 6’ und dem seitlichen Rand 41 kann in einem Bereich von etwa 1 % bis etwa 5 % eines Abstands zwischen dem aktiven Bereich 110 und dem seitlichen Rand 41 (in derselben horizontalen Richtung) liegen. Zum Beispiel kann der Abstand zwischen einem äußersten der zweiten Kompensationsgebiete 6’ und dem seitlichen Rand 41 kleiner sein als das horizontale Raster wp der zweiten Kompensationsgebiete 6’ bzw. der ersten Kompensationsgebiete 6’.
  • Typischerweise werden zwei n+-leitende Source-Gebiete (in 1 nicht dargestellt) in jedem der p-leitenden Body-Gebiete 5 (mit Ausnahme des Body-Gebiets 5 an der Grenze zwischen dem aktiven Bereich 110 und dem peripheren Bereich 120, das ein eingebettetes Source-Gebiet im aktiven Bereich 110 haben kann) gebildet.
  • Ein unterer Abschnitt des dielektrischen Gebiets 13 ist, im aktiven Bereich 110, zwischen der ersten Oberfläche 101 und jeder der Gate-Elektroden 12 angeordnet und erstreckt sich in eine horizontale Richtung vom Driftabschnitt 1 entlang dem Body-Gebiet 5 zumindest zum Source-Gebiet, so dass ein Inversionskanal, der hier auch als MOS-Kanal bezeichnet wird, durch den Feldeffekt in einem Kanalgebiet des Body-Gebiets 5 entlang dem (den) unteren Abschnitt(en) des dielektrischen Gebiets 13 gebildet werden, kann, wodurch ein Gate-Dielektrikumgebiet gebildet wird. Daher kann die Halbleitervorrichtung 100 als n-Kanal MOSFET betrieben werden. In Ausführungsformen, die sich auf einen p-Kanal MOSFET beziehen, sind die Dotierungsverhältnisse umgekehrt.
  • Der verbleibende Abschnitt des dielektrischen Gebiets 13 bildet ein Zwischenschicht-Dielektrikum zwischen der Source-Metallisierung 10 und der Gate-Elektrode 12 bzw. zwischen der Source-Metallisierung 10 und der ersten Oberfläche 101.
  • In der beispielhaften Ausführungsform steht die Source-Metallisierung 10 durch Source-Kontakte 10b, die als flache Grabenkontakte 10b implementiert sein können, die durch das Zwischenschicht-Dielektrikum 13 und in den Halbleiterkörper 40 gebildet sind, in elektrischem Kontakt mit den Source-Gebieten und dem Body-Kontaktgebiet. In anderen Ausführungsformen steht die Source-Metallisierung 10 mit dem Source-Gebiet und dem Body-Kontaktgebiet im Wesentlichen an der ersten Oberfläche 101 in elektrischem Kontakt.
  • Gemäß einer anderen Ausführungsform sind die Gate-Elektrode(n) 12 und das (die) Gate-Dielektrikum(-Dielektrika) 13 in entsprechenden Gräben gebildet, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 40 erstrecken. Daher sind die Gate-Elektroden als Graben-Gate-Elektroden gebildet, die in vertikalen Gräben mit isolierten Wänden angeordnet sind. In dieser Ausführungsform grenzen das Body-Gebiet 5 und die Source-Gebiete an einen oberen Teil des entsprechenden Grabens, während die Driftabschnitte 1 an einen unteren Teil des entsprechenden Grabens angrenzen. In dieser Ausführungsform können sich die Driftabschnitte 1 nicht zur ersten Oberfläche 101 im aktiven Bereich 110 erstrecken.
  • Der aktive Bereich 110 kann in Gegenwart von Source-Gebieten und isolierten Gate-Elektroden 12 definiert sein, die zum Bilden und/oder Ändern eines Kanalgebiets neben dem Body-Gebiet 5 konfiguriert sind. Der aktive Bereich 110 kann auch durch das Vorhandensein von aktiven Zellen, typischerweise MOSFET-Zellen, definiert sein, die zum Führen eines Laststroms zwischen der Source-Metallisierung 10 und der Drain-Metallisierung 11 dienen.
  • Wie in 1 dargestellt, bedeckt das Zwischenschicht-Dielektrikum 13 typischerweise auch den Halbleiterkörper 40 im peripheren Bereich 120. Das Zwischenschicht-Dielektrikum 13 kann sich im Wesentlichen zum Rand 41 erstrecken.
  • Gemäß einer Ausführungsform werden die Dotierungskonzentrationen der p-leitenden ersten Kompensationsgebiete 6 und der Driftabschnitte 1 so gewählt, dass im Aus-Zustand ihre Ladungen wechselseitig verarmt werden können und dass im Ein-Zustand ein ununterbrochener Leitungspfad geringen Widerstands von der Source-Metallisierung 10 zur Drain-Metallisierung 11 gebildet wird.
  • Eine Gesamtanzahl freier Elektronen, die durch n-leitende Dotierungsmittel bereitgestellt wird, stimmt im Wesentlichen mit einer Gesamtanzahl von freien Löchern überein, die durch p-leitende Dotierungsmittel im aktiven Bereich 110 zwischen vertikalem Abstand dz1 und der vertikalen Tiefe dz2 bereitgestellt werden. Typischerweise variiert die Gesamtanzahl freier Elektronen, die durch die n-leitenden Dotierungsmittel bereitgestellt wird, um weniger als 5 %, noch typischer weniger als 1 % von der Gesamtanzahl freier Löcher, die durch die p-leitenden Dotierungsmittel im aktiven Bereich 110 zwischen dem vertikalen Abstand dz1 und der vertikalen Tiefe dz2 bereitgestellt werden. Daher bilden die Driftabschnitte 1 und die ersten Kompensationsgebiete 6 eine pn-Kompensationsstruktur 1, 6.
  • In Ausführungsformen, in welchen die p-leitenden Dotierungsmittel und die n-leitenden Dotierungsmittel dieselbe Anzahl freier Ladungsträger pro Dotierungsmittel bereitstellen, zum Beispiel einen freien Ladungsträger pro Dotierungsmittel wie Bor und Phosphor oder Arsen in Silizium oder Germanium, stimmt ein Integral, das durch (mathematisches) Integrieren einer Konzentration von n-Dotierungsmitteln in den Driftabschnitten 1 zwischen dem vertikalen Abstand dz1 und der vertikalen Tiefe dz2 erhalten wird, typischerweise im Wesentlichen mit einem Integral überein (unterscheidet sich höchstens um 5 %), das durch (mathematisches) Integrieren einer Konzentration von p-Dotierungsmitteln in den ersten Kompensationsgebieten 6 zwischen dem vertikalen Abstand dz1 und der vertikalen Tiefe dz2 erhalten wird.
  • Kompensation kann auch im Sinne einer ersten Funktion angegeben werden, die als eine Differenz zwischen einer Konzentration der zweiten Dotierungsmittel multipliziert mit der zweiten Anzahl und einer Konzentration der ersten Dotierungsmittel multipliziert mit der ersten Anzahl angegeben ist. Die erste Funktion kann alternativ auch als eine Differenz zwischen einer Konzentration freier Löcher und einer Konzentration freier Elektronen im Halbleitermaterial des Halbleiterkörpers (z.B. bei Raumtemperatur) angegeben werden.
  • Für eine ausreichende Kompensation sollte die Größe (der Absolutwert) eines Integrals, das durch Integrieren der ersten Funktion im aktiven Bereich 110 zwischen dem vertikalen Abstand dz1 und der vertikalen Tiefe dz2 erhalten wird, klein sein, typischerweise kleiner als 5 % oder sogar kleiner als 1 %, verglichen mit einer Anzahl freier Löcher des aktiven Bereichs 110 und einer Anzahl freier Elektronen des aktiven Bereichs 110 zwischen dem vertikalen Abstand dz1 und der vertikalen Tiefe dz2. Die Anzahl freier Löcher des aktiven Bereichs 110 kann durch Integrieren der Konzentration der zweiten Dotierungsmittel multipliziert mit der zweiten Anzahl im aktiven Bereich 110 zwischen dem vertikalen Abstand dz1 und der vertikalen Tiefe dz2 erhalten werden. Die Anzahl freier Elektronen des aktiven Bereichs 110 kann durch Integrieren der Konzentration der ersten Dotierungsmittel multipliziert mit der ersten Anzahl im aktiven Bereich 110 zwischen dem vertikalen Abstand dz1 und der vertikalen Tiefe dz2 erhalten werden.
  • In Ausführungsformen, in welchen die p-leitenden Dotierungsmittel und die n-leitenden Dotierungsmittel dieselbe Anzahl von freien Ladungsträgern pro Dotierungsmittel bereitstellen, kann die erste Funktion auch als eine Differenz zwischen einer Konzentration p-leitender Dotierungsmittel im Halbleiterkörper und einer Konzentration n-leitender Dotierungsmittel im Halbleiterkörper angegeben werden.
  • Gemäß einer Ausführungsform ändert eine Dotierungslastigkeit des peripheren Bereichs Lh, die als ein Integral definiert ist, das durch Integrieren der ersten Funktion entlang einer horizontalen Linie h2, die im peripheren Bereich 120 mit horizontalem Abstand dx vom aktiven Bereich 110 angeordnet ist, zumindest einen pn-Übergang 14 und hat eine Länge gleich dem ersten horizontalen Raster wp oder einem ganzzahligen Vielfachen davon, erhältlich ist, an der ersten Oberfläche 101 und neben der ersten Oberfläche 101 als Funktion des horizontalen Abstands dx ihr Vorzeichen von eins zu minus eins (typischerweise einmal). In der Folge wird die Dotierungslastigkeit des peripheren Bereichs Lh auch als erste Dotierungslastigkeit Lh bzw. horizontale Dotierungslastigkeit Lh, bezeichnet. Gemäß dieser Definition ist das Vorzeichen der Dotierungslastigkeit Lh eins, wenn die Anzahl aktiver p-Dotierungsmittel die Anzahl aktiver n-Dotierungsmittel an der horizontalen Linie h2 überwiegt, und minus eins, wenn die Anzahl aktiver n-Dotierungsmittel die Anzahl aktiver p-Dotierungsmittel an der horizontalen Linie h2 überwiegt.
  • Entlang einer Linie h, die der ersten Oberfläche 101 nahe ist, d.h., bei einem Abstand von der ersten Oberfläche 101 von weniger als etwa dem Zweifachen des ersten horizontalen Rasters wp, die auch als erste Länge wp eines Basisvektors eines entsprechenden Gitters bezeichnet wird, ändert sich die erste Dotierungslastigkeit Lh typischerweise von positiven Werten, die für n-Kanal Vorrichtungen einem Überschuss an freien Löchern neben dem aktiven Bereich 110 (p-dotierten Body-Gebieten 5) entsprechen, zu negativen Werten, die für n-Kanal Vorrichtungen einem Überschuss an freien Elektronen näher zu und neben dem Rand 41 entsprechen.
  • Gemäß numerischen Simulationen (nicht dargestellt) einer Halbleitervorrichtung 100 führt ein Übergang von positiven Werten der ersten Dotierungslastigkeit Lh (Überschuss an freien Löchern für n-Kanal Vorrichtungen) neben dem aktiven Bereich 110 zu negativen Werten neben dem Rand 41 im peripheren Bereich 120 und neben der ersten Oberfläche 101 zu einer Verringerung des Risikos eines unerwünschten Durchschlags während des Blockierungsmodus im peripheren Bereich 120.
  • In 1 zeigen gestrichelte Pfeile zu Gebiete mit höherem Durchschlagrisiko, das durch eine passende erste Dotierungslastigkeit Lh neben der ersten Oberfläche 101 mit positiven Werten neben dem aktiven Bereich 110 und negativen Werten neben dem Rand 41 verringert werden kann. Andere Verfahren, wie VLD Rand-Strukturen (Variation einer seitlichen Dotierung) zur Verringerung des Durchschlagrisikos neben Rändern von Feldplatten führen typischerweise zu einer höheren Herstellungskomplexität und/oder höheren Kosten im Vergleich zur Verwendung von zweiten Kompensationsgebieten 6’ mit Dotierungen, die zu der gewünschten ersten Dotierungslastigkeit Lh führen. Der Grund ist, dass das erste und zweite Kompensationsgebiet 6, 6’ in gemeinsamen Prozessen hergestellt werden können, während z.B. die VLD-Randstruktur zusätzliche Masken und Implantationen benötigt.
  • In der beispielhaften Ausführungsform ist eine Drain-Feldplatte 11a in ohmschem Kontakt mit der Drain-Metallisierung 11 auf der ersten Oberfläche 101 und neben dem Rand 41 im peripheren Bereich 120 als Äquipotentialgebiet (Randabschluss) angeordnet. Ferner kann eine Polysiliziumschicht 11b in ohmschem Kontakt mit der Drain-Feldplatte 11a und eingebettet in das dielektrische Gebiet 13 neben dem Rand 41 und zwischen der Drain-Feldplatte 11a und der ersten Oberfläche 101 angeordnet sein. Die Drain-Feldplatte 11a umgibt typischerweise den aktiven Bereich 110 bei Betrachtung von oben und wird daher auch als Drain-Ring 11a bzw. leitender Drain-Ring 11a bezeichnet.
  • Ferner ist eine Gate-Feldplatte 12a auf der ersten Oberfläche 101 im peripheren Bereich 120 angeordnet und steht mit der nicht dargestellten Gate-Metallisierung durch eine weitere Polysiliziumschicht 12b in Kontakt, die in das dielektrische Gebiet 13 eingebettet ist. Die Gate-Feldplatte 12a umgibt typischerweise den aktiven Bereich 110 bei Betrachtung von oben und wird daher als Gate-Ring 12a bzw. leitender Drain-Ring 12a bezeichnet. Die Gate-Feldplatte 12a ist typischerweise zwischen der Drain-Feldplatte 11a und der Source-Metallisierung 10 angeordnet.
  • Ferner kann ein äußerster Abschnitt 10a der Source-Metallisierung 10 als Source-Feldplatte, typischerweise als eine abgestufte Source-Feldplatte gebildet sein.
  • Die Drain-Feldplatte 11a und/oder die Gate-Feldplatte 12a können ebenso abgestuft sein, d.h., der vertikale (Minimal-)Abstand der Feldplatten 11a und/oder 12a von der ersten Oberfläche 101 kann sich im Wesentlichen stufenweise in horizontaler Richtung x ändern. In anderen Ausführungsformen ist nur eine oder sogar keine Feldplatte 11a, 12a auf der ersten Oberfläche 101 angeordnet.
  • In Ausführungsformen, die sich auf eine Ladungskompensationshalbleitervorrichtung mit einer Drain-Feldplatte 11a und einer Gate-Feldplatte 12a als die Halbleitervorrichtung 100 beziehen, die in 1 dargestellt ist, hat sich ein lineares oder zumindest im Wesentlichen lineares Profil der ersten Dotierungslastigkeit Lh im Halbleiterkörper 40 neben der ersten Oberfläche 101 und in horizontaler Richtung (x) zwischen der Gate-Feldplatte 12a und der Drain-Feldplatte 11a als besonders nützlich in Bezug auf das Durchschlagverhalten der Ladungskompensationshalbleitervorrichtung erwiesen. Ein solches Profil ist in 2 dargestellt (wobei Lh in willkürlichen Einheiten a.u. angegeben ist).
  • Typischerweise ist die erste Dotierungslastigkeit Lh im vertikalen Querschnitt zwischen einer maximalen horizontalen Koordinate dx1 (äußersten horizontalen Position) des leitenden Gate-Rings 12a und einer minimalen horizontalen Koordinate dx3 (innersten horizontalen Position) des leitenden Drain-Rings 11b im Wesentlichen linear angeordnet. Die erste Dotierungslastigkeit Lh kann im vertikalen Querschnitt zwischen der maximalen horizontalen Koordinate dx1 des leitenden Gate-Rings 12a und einer minimalen horizontalen Koordinate dx4 des leitenden Drain-Rings 11b sogar im Wesentlichen linear sein.
  • Dies kann auch im Sinne eines Abstands Dx = d5 – dx1 zum Rand 41, der bei einer horizontalen Koordinate dx5 in 1 angeordnet ist, angegeben werden. Daher ist die erste Dotierungslastigkeit Lh im vertikalen Querschnitt zwischen einem minimalen horizontalen Abstand (Dx1 = dx5 – dx1) des leitenden Gate-Rings 12a vom Rand 41 und einem maximalen horizontalen Abstand (Dx3 = dx5 – dx3) des leitenden Drain-Rings (11a) im Wesentlichen linear, zum Beispiel zwischen einem minimalen horizontalen Abstand (Dx1 = dx5 – dx1) und einem minimalen horizontalen Abstand (Dx4 = dx5 – dx4) vom (nächsten) Rand 41.
  • Der Begriff “im Wesentlichen linear”, wie in dieser Patentschrift verwendet, soll eine Abweichung von einem linearen Verhältnis von höchstens etwa 10 %, typischerweise weniger als etwa 5 % oder sogar weniger als etwa 1 % beschreiben.
  • Die Dotierungslastigkeit Lh im peripheren Bereich 120 kann eine monotone (oder zumindest eine im Wesentlichen monotone) Funktion der horizontalen Koordinate sein. In anderen Ausführungsformen kann die Dotierungslastigkeit Lh im peripheren Bereich 120 eine Spitze oder ein Maximum zwischen der Grenze zum aktiven Bereich 110 (dx = 0) und der maximalen horizontalen Koordinate dx1 des Gate-Rings 12a haben.
  • Wie durch die gestrichelten Kurven c1 bis c5 in 1 anzeigt, die typischen Kurven gleicher Dotierungslastigkeit (Iso-Dotierungslastigkeitskurven) entsprechen, ist die Dotierungslastigkeit Lh typischerweise mit einer Dotierungslastigkeit Lv des aktiven Bereichs 110 korreliert.
  • Die Dotierungslastigkeit Lh des aktiven Bereichs 110 kann als Funktion des vertikalen Abstands dz von der ersten Oberfläche 101 als ein Integral definiert sein, das durch Integrieren der ersten Funktion entlang einer weiteren (oder zweiten) horizontalem Linie h1 erhältlich ist, die zumindest eines der Kompensationsgebiete 6 (pn-Übergänge 14) des aktiven Bereichs 110 im vertikalem Abstand dz durchquert (kreuzt) und eine Länge gleich dem ersten horizontalen Raster wp oder einem ganzzahligen Vielfachen davon hat. Abgesehen vom Integrationsgebiets (Linie) des Linienintegrals kann dieselbe Definition für die Dotierungslastigkeit Lv des aktiven Bereichs 110 und die Dotierungslastigkeit Lh des peripheren Bereichs 120 verwendet werden. Insbesondere können die entsprechenden Linienintegrale für horizontale Linien h1, h2 derselben Breite (z.B. wp) erhalten werden.
  • Die Dotierungslastigkeit Lv des aktiven Bereichs 110 variiert nicht (oder zumindest im Wesentlichen nicht, d.h., um höchstens 10 %, typischerweise um höchstens 5 % und noch typischer um höchstens 1 %) in der horizontalen Richtung, um eine ausreichende Ladungskompensation in jedem horizontalen Abschnitt der Kompensationsstruktur 1, 6 bereitzustellen.
  • Gemäß numerischen Simulationen wird das Risiko eines unerwünschten Durchschlags im peripheren Bereich 120 der Kompensationsvorrichtung 100 besonders stark verringert, wenn sich die Dotierungslastigkeit Lv des aktiven Bereichs 110 als Funktion des vertikalen Abstands dz von der ersten Oberfläche 101 auf ähnliche Weise ändert wie die Dotierungslastigkeit Lh des peripheren Bereichs 120 als Funktion des Abstands vom aktiven Bereich 110. Der Grund ist, dass eine besonders gute Verteilung der elektrischen Feldlinien sowohl in der vertikalen wie auch horizontalen Richtung während des Blockierungsmodus erhalten wird.
  • In der Folge wird die Dotierungslastigkeit Lv des aktiven Bereichs 110 auch als zweite Dotierungslastigkeit Lv bzw. vertikale Dotierungslastigkeit Lv bezeichnet.
  • In einer Ausführungsform ändert die Dotierungslastigkeit Lv des aktiven Bereichs 110 als Funktion des vertikalen Abstands dz einmal ihr Vorzeichen von eins zu minus.
  • Wie in 3 dargestellt, ist die Dotierungslastigkeit Lv des aktiven Bereichs 110 typischerweise eine monotone Funktion des vertikalen Abstands dz, die noch typischer mit dem vertikalen Abstand dz entlang der Kompensationsgebiete 6 linear abnimmt, d.h., vom ersten vertikalen Abstand dz1 auf den zweiten vertikalen Abstand dz2.
  • Zum Erreichen einer höheren Durchschlagspannung im peripheren Bereich 120 im Vergleich zum aktiven Bereich 110 sollte eine Neigung der Dotierungslastigkeit Lv (dz) des aktiven Bereichs 110 als Funktion des vertikalen Abstands dz kleiner (höher im absoluten Sinn) sein als eine Neigung der Dotierungslastigkeit Lh (dx) des peripheren Bereichs 120 als Funktion des Abstands dx vom aktiven Bereich 110 in den entsprechenden linearen Abschnitten zwischen dz1 und dz2 bzw. zwischen dx1 und dx2.
  • Aus demselben Grund kann die Dotierungslastigkeit Lv (dz/(dz2 – dz1)) des aktiven Bereichs 110 zwischen dz1 und dz2 im Wesentlichen Lh (dx/(dx2 – dx1)) zwischen dx1 und dx2 mal einem Skalierungsfaktor entsprechen, der zumindest eins ist, typischerweise größer als 1.
  • 4 zeigt einen Schnitt eines vertikalen Querschnitts durch einen Halbleiterkörper 40 einer Ladungskompensationshalbleitervorrichtung 100’. Die Ladungskompensationshalbleitervorrichtung 100’ ist ähnlich der oben in Bezug auf 1 bis 4 erklärten Halbleitervorrichtung 100. Der Deutlichkeit wegen zeigt 4 eine vergrößerte Ansicht eines Schnitts mit zwei ersten Kompensationsgebieten 6 des aktiven Bereichs 110 und einem zweiten Kompensationsgebiet 6’ des peripheren Bereichs 120.
  • Wie oben erklärt, sind (n-leitende) Source-Gebiete 4 in ohmschem Kontakt mit der Source-Metallisierung 10 in den Body-Gebieten 5 des aktiven Bereichs 110 eingebettet.
  • Ferner können die Body-Gebiete 5 in ohmschem Kontakt mit der Source-Metallisierung 10 durch höher dotierte (p-dotierte in der beispielhaften Ausführungsform) Body-Kontaktgebiete 2 sein, die zwischen der Source-Metallisierung 10 und einem entsprechenden Body-Gebiet 5 angeordnet sind.
  • In der beispielhaften Ausführungsform sind die ersten Kompensationsgebiete 6 in (ersten) konisch verjüngten Gräben 50 angeordnet und die zweiten Kompensationsgebiete 6’ sind in (zweiten) konisch verjüngten Gräben 50’ angeordnet. Während alle ersten konisch verjüngten Gräben 50 im vertikalen Querschnitt dieselbe Geometrie haben können, kann eine Breite w2 bei einem bestimmten vertikalen Abstand dz der zweiten konisch verjüngten Gräben 50 in y-Richtung senkrecht zur Zeichnungsebene und/oder abhängig vom entsprechenden Abstand dx und Dx des Grabens 50’ in x-Richtung variieren.
  • Wie durch die strichpunktierten Linien in den Body-Gebieten 5 angezeigt, können die Body-Gebiete 5 teilweise in einem entsprechenden oberen Abschnitt der ersten konisch verjüngten Gräben 50 angeordnet sein, der sich zur ersten Oberfläche 101 erstreckt. Daher können die ersten konisch verjüngten Gräben 50 im vertikalen Querschnitt eine maximale horizontale Ausdehnung w1max an der ersten Oberfläche 101 und eine minimale horizontale Ausdehnung w1min bei der vertikalen Tiefe dz2 haben.
  • In den Gräben 50, 50’ sind Kompensationsgebiete 6, 6’ angeordnet. Die Kompensationsgebiete 6, 6’ werden typischerweise mit Epitaxialabscheidung gebildet und können dieselbe (p-leitende) Dotierung haben.
  • Die Body-Gebiete 5, Body-Kontaktgebiete 2 und Source-Gebiete 4 können durch maskiertes Implantieren von Dotierungsionen in die oberen Abschnitte der ersten konisch verjüngten Gräben 50 und anschließendes Tempern gebildet werden.
  • Aufgrund einer Verringerung der Breite w1 der ersten konisch verjüngten Gräben 50 und der Breite w2 des (der) zweiten konisch verjüngten Grabens (Gräben) 50’ mit zunehmendem vertikalen Abstand dz wird die Dotierungslastigkeit mit vertikalem Abstand dz sowohl im aktiven Bereich 110 wie auch im peripheren Bereich 120 linear verringert, wenn die Dotierung der Kompensationsgebiete 6, 6’ (im Wesentlichen) konstant ist und die Dotierung der Driftabschnitte 1 (im Wesentlichen) konstant ist.
  • Zum Erreichen einer weiteren gewünschten Verringerung der Dotierungslastigkeit im peripheren Bereich mit zunehmendem Abstand dx vom aktiven Bereich 110 (Verringerung des Abstands Dx vom Rand 41) kann die Breite w2 der zweiten konisch verjüngten Gräben 50’ (bei einem bestimmten vertikalen Abstand dz) linear mit dem Abstand dx bzw. der Anzahl der zweiten konisch verjüngten Gräben 50’ vom aktiven Bereich 110 verringert werden.
  • Da ein Grabenätzen mit geringen Variationen durchgeführt werden kann und die Dotierung während epitaktischer Prozesse gut kontrolliert werden kann, die zur Bildung der Kompensationsgebiete 6, 6’ und zur Bildung der Driftgebiet 1’ auf der höher dotierten Trägerschicht 3, die typischerweise ein Drain-Gebiet 3 bildet, verwendet werden, kann eine geringe Gesamtprozessvariation erhalten werden.
  • Ferner zeigt sich, dass jede Prozessvariation bei der epitaktischen Bildung der Kompensationsgebiete 6, 6’ dazu neigt, die Dotierungslastigkeit im aktiven Bereich 110 und peripheren Bereich 120 auf dieselbe Weise zu beeinflussen. Dies ist in 5 dargestellt.
  • Die Kurven a und b von 5 entsprechen einer Durchschlagspannung UBD im aktiven Bereich (Kurve a) und peripheren Bereich (Kurve b) als Funktion einer Verarbeitungsvariabilität var für Ladungskompensationshalbleitervorrichtungen, wie oben in Bezug auf 1 bis 4 erklärt. In der beispielhaften Ausführungsform und unter den Annahme einer idealen Herstellung ist die Durchschlagspannung des aktiven Bereichs bzw. der Halbleitervorrichtung mit 700 V angegeben und die Durchschlagspannung des peripheren Bereichs ist höher (etwa 800 V) angegeben. Wenn die Dotierung der Ladungskompensationsstrukturen (Grabenfüllungen) um z.B. 10 % während der Herstellung erhöht wird, sind die Durchschlagspannung des aktiven Bereichs und die Durchschlagspannung des peripheren Bereichs verringert, wie durch die gestrichelte Linie in 5 angezeigt. Dies führt zu einem Reskalieren der Dotierungslastigkeit des aktiven Bereichs als Funktion des vertikalen Abstands und der Dotierungslastigkeit des peripheren Bereichs als Funktion des horizontalen Abstands vom aktiven Bereich um denselben Faktor. Daher wird die Korrelation zwischen der Dotierungslastigkeit des aktiven Bereichs und der Dotierungslastigkeit des peripheren Bereichs beibehalten. Somit bleibt die Durchschlagspannung des peripheren Bereichs für jede Variation des Grabenfüllprozesses höher als die Durchschlagspannung des aktiven Bereichs.
  • In einer Ausführungsform hat die oben in Bezug auf 4 erklärte Ladungskompensationshalbleitervorrichtung 100’ einen Halbleiterkörper 40, der eine erste Oberfläche 101, einen seitlichen Rand 41, der den Halbleiterkörper 40 in einer horizontalen Richtung im Wesentlichen parallel zur ersten Oberfläche 101 begrenzt, einen aktiven Bereich 110, einen peripheren Bereich 120, der zwischen dem aktiven Bereich 110 und dem seitlichen Rand 41 angeordnet ist, ein Driftgebiet 1, 1’ und Kompensationsgebiete 6, 6’, die in entsprechenden konisch verjüngten Gräben 50, 50’ angeordnet sind und entsprechende pn-Übergänge 14 mit dem Driftgebiet 1’ bilden. Die Kompensationsgebiete 6 im aktiven Bereich 110 bilden ein Gitter mit einem ersten Basisvektor e1 einer ersten Länge wp. In einem vertikalen Querschnitt senkrecht zur ersten Oberfläche 101 (und parallel zum ersten Basisvektor e1) nimmt eine horizontale Breite w2 der Kompensationsgebiete 6’ in zumindest einem Abschnitt des peripheren Bereichs 120 mit einem zunehmenden vertikalen Abstand dz von der ersten Oberfläche 101 und mit einem abnehmenden horizontalen Abstand Dx vom Rand 41 (zunehmenden Abstand dx vom aktiven Bereich 110) ab. Ferner ist eine Source-Metallisierung 10 auf der ersten Oberfläche 101 in ohmschem Kontakt mit den Kompensationsgebieten 6 im aktiven Bereich 110 angeordnet und eine Drain-Metallisierung 11 ist gegenüber der Source-Metallisierung 10 und in ohmschem Kontakt mit dem Driftgebiet 1, 1’ angeordnet.
  • Typischerweise nimmt die horizontale Breite w2 der Kompensationsgebiete 6’ (Gräben 50’) im peripheren Bereich 120 mit zunehmendem vertikalen Abstand dz von der ersten Oberfläche 101 und mit zunehmendem Abstand vom aktiven Bereich 110 (abnehmendem horizontalen Abstand vom Rand 41) in zwei nicht parallelen horizontalen Richtungen ab, z.B. in zwei orthogonalen horizontalen Richtungen. Dies garantiert eine Korrelation der vertikalen Dotierungslastigkeit des aktiven Bereichs mit der horizontalen Dotierungslastigkeit des peripheren Bereichs in zwei Richtungen und somit Designs für Ladungskompensationshalbleitervorrichtungen, die in Hinblick auf eine Verschiebung der Durchschlagspannung aufgrund von Herstellungsvariationen besonders robust sind. Dies wird ausführlicher in Bezug auf 6 bis 9 erklärt.
  • 6 zeigt ein Layout einer Ladungskompensationshalbleitervorrichtung 200 gemäß einer Ausführungsform. Die Halbleitervorrichtung 200 ist ähnlich den oben in Bezug auf 1 bis 5 erklärten Halbleitervorrichtungen. Der Deutlichkeit wegen sind nur das Layout des leitenden Drain-Rings 11a, des leitenden Gate-Rings 12a und der konisch verjüngten Gräben 50’ bzw. der zweiten Kompensationsgebiete 6’ in einem Eckgebiet des peripheren Bereichs 120 der Halbleitervorrichtung 200 dargestellt. Der aktive Bereich der Halbleitervorrichtung 200 kann in einem vertikalen Querschnitt parallel zur x-Richtung dem aktiven Bereich, wie in 4 oder in 1 dargestellt, entsprechen, aber mit konisch verjüngten Gräben 50’, die eine horizontale Breite in x-Richtung haben, die sich mit zunehmendem vertikalen Abstand (dz) von der ersten Oberfläche (101) verringert. Das Layout der konisch verjüngten Gräben 50’ bzw. Kompensationsgebiete 6’ entspricht typischerweise den konisch verjüngten Gräben 50’ und Kompensationsgebieten 6’ an der ersten Oberfläche des Halbleiterkörpers 40, wo die konisch verjüngten Gräben 50’ und Kompensationsgebiete 6’ aufgrund der konisch verjüngten Form die größte Fläche (Größe) haben.
  • Wie durch den Pfeil e1 in 6 dargestellt, können die typischerweise floatenden Kompensationsgebiete 6’ in vertikalen Querschnitten parallel zur x-Richtung und unterhalb des leitenden Gate-Rings 12a ein eindimensionales Gitter (in der Folge auch als 1-d Gitter bezeichnet) mit einem Basisvektor e1 bilden, der einem Basisvektor der Kompensationsgebiete im aktiven Bereich (unterhalb der Source-Metallisierung) entsprechen kann.
  • In x-Richtung kann eine maximale Breite w2max der Kompensationsgebiete 6’, die zumindest teilweise unterhalb des leitenden Gate-Rings 12a angeordnet sind, einer maximalen Breite w1max in x-Richtung der Gräben im aktiven Bereich an der ersten Oberfläche entsprechen.
  • Zum Erreichen der gewünschten Variation der Dotierungslastigkeit des peripheren Bereichs 120 in horizontalen Richtungen wird die Breite w2, in x-Richtung, der Kompensationsgebiete 6’ bzw. der vertikalen Gräben 50’ zwischen dem leitenden Gate-Ring 12a und dem leitenden Drain-Ring 11a verringert.
  • In der beispielhaften Ausführungsform hat jedes der Kompensationsgebiete 6’ (jeder der vertikalen Gräben 50’), das in Draufsicht (Projektion auf die erste Oberfläche) die Innengrenze des leitenden Drain-Rings 11a quert (sind nur teilweise unterhalb des leitenden Drain-Rings 11a angeordnet) einen äußeren Abschnitt 6c’, der unterhalb des leitenden Drain-Rings 11a angeordnet ist, einen Hauptabschnitt 6a’ und einen horizontal konisch verjüngten Abschnitt 6b’, der zwischen dem äußeren Abschnitt 6c’ und dem Hauptabschnitt 6a’ gebildet ist. Während der äußere Abschnitt 6c’ und die Hauptabschnitte 6a’ in Draufsicht eine rechteckige Form haben, sind die horizontal konisch verjüngten Abschnitte 6b’ in Draufsicht wie ein regelmäßiges Trapezoid geformt, mit einer Breite w2 in x-Richtung, die von einem Maximalwert an den angrenzenden Hauptabschnitten 6a’ bis zu einem Minimalwert w20 am angrenzenden äußeren Abschnitt 6c’ variiert.
  • Der äußere Abschnitt 6c’ erstreckt sich typischerweise nahe zum Rand 41, zum Beispiel zu einer Oberfläche f0 neben dem Rand 41, wo das elektrische Potential im Halbleiterkörper 40 zumindest im Wesentlichen beim Drain-Potential während des Betriebs der Vorrichtung ist.
  • Aufgrund der linear verringerten Breite w2 des horizontal konisch verjüngten Abschnitts 6b’ in x-Richtung mit erhöhtem Abstand dy zum aktiven Bereich (verringertem Abstand Dy zum Rand 41) in y-Richtung variiert die Dotierungslastigkeit des peripheren Bereichs 120 zwischen dem leitenden Gate-Ring 12a und dem leitenden Drain-Ring 11a linear mit der horizontalen Koordinate y.
  • Ferner kann die Dotierungslastigkeit des peripheren Bereichs 120 zwischen dem leitenden Gate-Ring 12a und dem leitenden Drain-Ring 11a als Funktion der horizontalen Koordinate x auf dieselbe Weise variieren. Zu diesem Zweck kann die Breite w2 in x-Richtung der Hauptabschnitte 6a’, die in Draufsicht vollständig zwischen dem leitenden Gate-Ring 12a und dem leitenden Drain-Ring 11a angeordnet sind, abhängig von einem Abstand dxm1 in x-Richtung zwischen dem leitenden Gate-Ring 12a und den entsprechenden Hauptabschnitten 6a’ gewählt werden, insbesondere nach der Gleichung: w2 = w2mas – (w2max – w20)·dxm1/L, wobei L den (minimalen) Abstand zwischen dem leitenden Gate-Ring 12a und dem leitenden Drain-Ring 11 in x-Richtung darstellt.
  • Dabei können geschlossene Iso-Dotierungslastigkeitskurven c6 gebildet werden, die den leitenden Gate-Ring 12a bei im Wesentlichen demselben horizontalen Abstand d (an oder nahe der ersten Oberfläche) umgeben. Daher kann eine horizontal isotropische oder fast horizontal isotropische elektrische Feldver während des Blockierungsmodus erreicht werden.
  • Der Deutlichkeit wegen ist nur eines von typischerweise mehreren Kompensationsgebiete 6’ mit einem Hauptabschnitt 6a’, der in Draufsicht vollständig zwischen dem leitenden Gate-Ring 12a und dem leitenden Drain-Ring 11a angeordnet ist, in 6 dargestellt.
  • Zum Erreichen einer hohen Robustheit in Bezug auf eine Verschiebung der Durchschlagspannung aufgrund von Herstellungsvariationen kann der Minimalwert w20 (Ausdehnung des äußeren Abschnitts 6c’ in x-Richtung an der ersten Oberfläche) mit der minimalen horizontalen Ausdehnung (w1min) der konisch verjüngten Gräben im aktiven Bereich übereinstimmen, d.h., am Grabenboden bzw. bei der vertikalen Tiefe (dz2) der Gräben im aktiven Bereich.
  • Wie in 6 durch die Quadrate A2 dargestellt, kann die Dotierungslastigkeit des peripheren Bereichs 120 auch als ein Flächenintegral definiert sein, das durch Integrieren der ersten Funktion über einen Bereich einer Zelle A2 erhältlich ist, die im peripheren Bereich 120 angeordnet ist, parallel zu (horizontal ausgerichtet) einer Einheitszelle (A1 nicht dargestellt in 6) im aktiven Bereich ist und dieselbe Form wie diese hat. Diese Definition ist besser für Kompensationsstrukturen mit Kompensationsgebieten im aktiven Bereich geeignet, die in der Draufsicht ein zweidimensionales Gitter (in der Folge auch als 2-d Gitter bezeichnet) anstelle eines eindimensionalen Gitters bilden.
  • Daher kann die zweite Dotierungslastigkeit (Lv) auch als ein Flächenintegral definiert sein, das durch Integrieren der ersten Funktion über einen Bereich der Einheitszelle (A1) im aktiven Bereich (110) erhältlich ist, und die erste Dotierungslastigkeit (Lh) kann als ein Flächenintegral definiert sein, das durch Integrieren der ersten Funktion über einen Bereich einer Zelle A2 erhältlich ist, die im peripheren Bereich 120 angeordnet ist und dieselbe Form wie die Einheitszelle A1 hat. Diese Definition deckt auch alle Ausführungsformen ab, in welchen die ersten Kompensationsgebiete (6) im aktiven Bereich (110) und/oder die zweiten Kompensationsgebiete 6’ im peripheren Bereich 120 ein entsprechendes 2-d Gitter bilden (und darauf angeordnet sind) und ist somit allgemeiner als die oben angeführten Definitionen mit Linienintegralen, die für 1-d Gitter geeignet sind.
  • In Ausführungsformen, die sich auf 1-d Gitter beziehen, sind beide Definitionen typischerweise äquivalent bzw. entsprechen einem Reskalieren.
  • Zum Beispiel kann in Ausführungsformen, die sich auf Halbleitervorrichtungen mit einer Kompensationsstruktur beziehen, wobei die ersten Kompensationsgebiete ein eindimensionales Gitter im aktiven Bereich bilden, die Einheitszelle (A1) als ein Quadrat definiert sein, das eine Kantenlänge gleich der Länge des Basisvektors des eindimensionalen Gitters hat. Eine solche Definition entspricht einem Reskalieren im Vergleich zur Definition der Dotierungslastigkeit des peripheren Bereichs 120, basierend auf einem Integrieren der ersten Funktion entlang einer horizontalen Linie h2´ um einen konstanten Faktor (von z.B. der Länge des Basisvektors, wenn die horizontale Linie h2 dieselbe Länge wie der Basisvektor hat).
  • 7 zeigt ein Layout einer Ladungskompensationshalbleitervorrichtung 200’. Die Halbleitervorrichtung 200’ ist ähnlich der oben in Bezug auf 6 erklärten Halbleitervorrichtung 200. Die Ausdehnungsrichtung der Kompensationsgebiete 6’ der Halbleitervorrichtung 200’ bildet jedoch einen spitzen Winkel mit dem Rand (der Rändern) 41.
  • Der Deutlichkeit wegen sind nur drei von mehreren zweiten Kompensationsgebieten 6’, die typischerweise im peripheren Bereich 120 der Halbleitervorrichtung 200’ angeordnet sind, in 7 dargestellt.
  • Ferner kann (können) das (die) Kompensationsgebiet(e) 6’, das (die) sich in Draufsicht vom Drain-Ring 11a zum Drain-Ring 11 erstreckt (erstrecken), ohne den Gate-Ring 12a zu kreuzen, nur zwei konisch verjüngte Abschnitte 6b’ und zwei äußere Abschnitte 6c’ enthalten.
  • 8A zeigt einen horizontalen Querschnitt durch einen Halbleiterkörper 40 einer Ladungskompensationshalbleitervorrichtung 300 in einer Ebene, die die ersten Kompensationsgebiete 6 des aktiven Bereichs 110 und die zweiten Kompensationsgebiete 6’ des peripheren Bereichs 120 quert. Die Halbleitervorrichtung 300 ist ähnlich den oben in Bezug auf 2 bis 7 erklärten Halbleitervorrichtungen.
  • In der beispielhaften Ausführungsform bilden die ersten Kompensationsgebiete 6 ein 1-d Gitter mit dem einen Basisvektor e1 einer ersten Länge wp (Raster) und parallel zur y-Richtung und die zweiten Kompensationsgebiete 6’ sind auf einem 2-d Gitter mit zwei orthogonalen Basisvektoren e1, e2 derselben Länge wp angeordnet (quadratisches Gitter).
  • Die Breite w1 der ersten Kompensationsgebiete 6 in Richtung des Basisvektors e1 kann konstant sein oder, wie in 8A dargestellt, konstant mit Ausnahme eines schmalen Grenzgebiets am peripheren Bereich 120, das typischerweise eine Breite von weniger als etwa wp/2 hat. Im Gegensatz dazu nehmen die maximalen horizontalen Breiten w2 der zweiten Kompensationsgebiete 6’ in Richtung des zweiten Basisvektors e2 (x-Richtung) mit abnehmendem Abstand dx der zweiten Kompensationsgebiete 6’ von der Grenze zum aktiven Bereich 110 bzw. abnehmendem Abstand Dx zum Rand 41 ab.
  • Typischerweise nimmt der Bereichsprozentsatz der zweiten Kompensationsgebiete 6’ im peripheren Bereich 120, wenn ein Durchschnitt über eine Einheitszelle A2 des peripheren Bereichs 120 ermittelt wird, im Wesentlichen linear in Richtung des zweiten Basisvektors e2 (x-Richtung) mit dem Abstand dx der zweiten Kompensationsgebiete 6’ von der Grenze zum aktiven Bereich 110 bzw. abnehmendem Abstand Dx zum Rand 41 der Basisvektor ab.
  • 8B zeigt einen horizontalen Querschnitt durch einen Halbleiterkörper 40 einer Ladungskompensationshalbleitervorrichtung 400 in eine Ebene, die erste Kompensationsgebiete 6 des aktiven Bereichs 110 und zweite Kompensationsgebiete 6’ des peripheren Bereichs 110 quert.
  • Die Halbleitervorrichtung 400 ist ähnlich der oben in Bezug auf 8A erklärten Halbleitervorrichtung 300. Die zweiten Kompensationsgebiete 6’ der Halbleitervorrichtung 400 sind jedoch auf einem 1-d Gitter mit demselben Basisvektor e1 wie die ersten Kompensationsgebiete 6 angeordnet. Beide 1-d Gitter können in Richtung des gemeinsamen Basisvektors e1 verschoben werden.
  • In der beispielhaften Ausführungsform nimmt die horizontale Breite w2 jedes der zweiten Kompensationsgebiete 6’ linear mit zunehmendem Abstand dx, in Richtung senkrecht zum Basisvektor e1 (x-Richtung) von der Grenze zum aktiven Bereich 110 bzw. abnehmendem Abstand Dx zum Rand 41 ab.
  • 9 zeigt einen horizontalen Querschnitt durch einen Halbleiterkörper 40 einer Ladungskompensationshalbleitervorrichtung 500 in einer Ebene, die erste Kompensationsgebiete 6 des aktiven Bereichs 110 und zweite Kompensationsgebiete 6’ des peripheren Bereichs 110 quert.
  • Die Halbleitervorrichtung 500 ist der oben in Bezug auf 8A erklärten Halbleitervorrichtung 300 ähnlich. Die ersten und zweiten Kompensationsgebiete 6, 6’ der Halbleitervorrichtung 500 sind jedoch auf einem entsprechenden hexagonalen 2-d Gitter mit denselben Basisvektoren e1, e2 angeordnet (bilden dieses). Die ersten und zweiten Kompensationsgebiete 6, 6’ der Halbleitervorrichtung 500 können sogar ein gemeinsames 2-d Gitter bilden.
  • In der beispielhaften Ausführungsform, sind die zweidimensionalen Einheitszellen A1, A2 des aktiven Bereichs 110 bzw. des peripheren Bereichs 120, durch regelmäßige Sechsecke mit Ausdehnungen wpe1, wpe2 in Richtungen der Basisvektoren e1 bzw. e2 gebildet.
  • Die Breiten w1, w1’ der ersten hexagonalen Kompensationsgebiete 6 in Richtung der Basisvektoren e1 bzw. e2 sind konstant.
  • Im Gegensatz dazu verringern sich die Breiten w2, w2’ der zweiten hexagonal Kompensationsgebiete 6 in Richtungen der Basisvektoren e1 bzw. e2, mit zunehmendem Abstand de1 (in Richtung des Basisvektors e1), dx (in x-Richtung) vom aktiven Bereich 110 und abnehmendem Abstand Dx vom Rand 41, typischerweise linear in einem Großteil des peripheren Bereichs 120.
  • Daher ändert die erste Dotierungslastigkeit (Lh) als Funktion der horizontalen Abstände dx, de2 im Halbleiterkörper 40 und bei vertikalen Abständen von der ersten Oberfläche von weniger als etwa dem Zweifachen der Länge (wpe2) des größeren der zwei Basisvektoren e1, e2, ihr Vorzeichen von eins zu minus eins, wobei die erste Dotierungslastigkeit (Lh) als ein Flächenintegral definiert ist, das durch Integrieren der ersten Funktion über einen Bereich einer Zelle A2, die im peripheren Bereich 120 angeordnet ist und dieselbe Form wie die Einheitszelle A1 des aktiven Bereichs 110 bestimmt wird. Die Zelle A2 kann sogar eine Einheitszelle eines 2d-Gitters des peripheren Bereichs 120 bzw. ein Hauptabschnitt des peripheren Bereichs 120 sein.
  • Ladungskompensationshalbleitervorrichtungen können mit einem sogenannten ‘Mehrfachepitaxie-’Prozess erhalten werden. In diesem Fall wird zunächst eine n-dotierte Epitaxialschicht, die mehrere µm dick sein kann, auf einer hoch n-dotierten Trägerschicht gezüchtet und allgemein als ‘Puffer epi bezeichnet’. Zusätzlich zu einem Dotierungsniveau, das im Epitaxialschritt eingeführt wird, werden Dotierungsionen in die Puffer epi durch eine Maske unter Verwendung einer Implantation mit den Dotierungsionen in den ersten Ladungsstellen (zum Beispiel Bor für phosphorhaltige Dotierung) eingeführt. Es kann auch eine Gegendotierung mit Implantation (entweder durch eine Maske oder auf der gesamten Oberfläche) verwendet werden. Es ist jedoch auch möglich, die einzelnen Epitaxialschichten mit der erforderlichen Dotierung zu trennen. Danach wird der gesamte Prozess so oft wie notwendig wiederholt, bis eine n (multi-epitaktische) Schicht erzeugt ist, die eine ausreichende Dicke hat, die mit Ladungszentren ausgestattet ist. Die Ladungszentren sind wechselseitig aneinander angepasst und vertikal übereinander gestapelt. Diese Zentren werden dann mit nach aßen gerichteter thermischer Diffusion in einer welligen, vertikalen Säule verschmolzen, um benachbarte p-leitende Ladungskompensationsgebiete (Kompensationsgebiete) und n-leitende Ladungskompensationsgebiete (Driftabschnitte) zu bilden. Die Herstellung der eigentlichen Vorrichtungen kann dann an diesem Punkt ausgeführt werden.
  • Eine weitere Technik zur Herstellung von Ladungskompensationshalbleitervorrichtungen beinhalten ein Grabenätzen und eine Kompensation mit Grabenfüllung. Das Volumen, das die Spannung absorbiert, wird in einem einzigen Epitaxialschritt (n-dotierte epi) auf einer hoch n-dotierten Trägerschicht abgeschieden, so dass die Dicke der Gesamtdicke der mehrschichtigen epitaktischen Struktur entspricht. Danach werden tiefe Gräben geätzt, die die Form der p-Säulen (Kompensationsgebiete) definieren. Die tiefen Gräben werden dann mit p-dotierter epi gefüllt, die zumindest im Wesentlichen frei von Kristalldefekten ist.
  • Beide Techniken können zur Herstellung der Ladungskompensationshalbleitervorrichtungen, wie oben in Bezug auf 1 bis 9 erklärt verwendet werden.
  • In Bezug auf 10A bis 10D sind Verfahrensschritte eines Verfahrens, das die auf einem Graben beruhende Technik zur Herstellung einer Ladungskompensationshalbleitervorrichtung verwendet, in entsprechenden vertikalen Querschnitten erklärt.
  • In einem ersten Schritt wird ein Wafer 410 mit einer ersten Oberfläche 101 und einem n-leitenden Driftgebiet 1’, das sich zur ersten Oberfläche 101 erstreckt, bereitgestellt. In Ausführungsformen, die sich auf eine Herstellung von Siliziumhalbleitervorrichtungen beziehen, kann die erste Oberfläche 101 z.B. eine (1 0 0) Oberfläche oder eine (0 0 1) Oberfläche sein. Dies erleichtert die spätere epitaktische Abscheidung. Wie in 10A dargestellt, kann das Driftgebiet 1’ auf einem höher n-dotierten Drain-Gebiet 3 angeordnet sein, das z.B. durch eine oder mehrere Epitaxialschicht(en) 1’ gebildet ist, die auf einer hoch dotierten Trägerschicht 3 abgeschieden sind.
  • Danach werden aktive Vorrichtungsflächen 110, die von entsprechenden peripheren Vorrichtungsflächen 120 umgeben sind, definiert. 10A zeigt einen rechten Schnitt des aktiven Bereichs 110 und des peripheren Bereichs 120 einer Halbleitervorrichtung von mehreren Halbleitervorrichtungen, die parallel auf Wafer-Ebene hergestellt werden.
  • Danach können konisch verjüngte Gräben 50, 50’, d.h., Gräben mit Seitenwänden, die in Bezug auf die erste Oberfläche 101 geneigt sind, von der ersten Oberfläche 101 in das Driftgebiet 1’ unter Verwendung einer Maske 17 geätzt werden. Dies wird derart durchgeführt, dass die konisch verjüngten Gräben 50 im aktiven Bereich 110 eine erste horizontal Breite w1 haben, die mit zunehmendem vertikalen Abstand dz von der ersten Oberfläche 101 abnimmt, und dass die konisch verjüngten Gräben 50 im peripheren Bereich 120 eine zweite horizontale Breite w2 haben, die mit zunehmendem vertikalen Abstand dz von der ersten Oberfläche 101 und mit zunehmendem horizontalen Abstand dh vom aktiven Bereich 110 (abnehmendem horizontalen Abstand von einer Schnittlinie, die in 10B nicht dargestellt ist) abnimmt.
  • Zum Beispiel können die zweiten horizontalen Breiten w2 einer Abfolge konisch verjüngter Gräben 50 im peripheren Bereich 120, bei demselben vertikalen Abstand dz, mit dem horizontalen Abstand dh vom aktiven Bereich 110 abnehmen. Typischerweise nehmen die zweiten horizontalen Breiten w2, bei demselben vertikalen Abstand dz, der Abfolge von konisch verjüngten Gräben 50 in einem Abschnitt des peripheren Bereichs 120 linear mit dem horizontal Abstand dh vom aktiven Bereich 110 ab.
  • Ferner kann auch die horizontale Breite w2, bei einem bestimmten vertikalen Abstand dz, eines konisch verjüngten Grabens 50’ im peripheren Bereich 120 in eine Richtung abnehmen, die aus der Zeichnungsebene von 10B weist.
  • Danach können die Gräben 50 mit p-dotiertem, im Wesentlichen monokristallinem Halbleitermaterial gefüllt werden, um Kompensationsgebiete 6, 6’ unter Verwendung einer selektiven epitaktischen Abscheidung und eines folgenden Polierens an der ersten Oberfläche 101 zu bilden, z.B. eines CMP-Prozesses (Chemisch-Mechanisches Polieren), wie in Bezug auf 10C und 10D dargestellt.
  • Danach können Akzeptorionen neben der ersten Oberfläche 101 und in obere Abschnitte der p-dotierten Kompensationsgebiete 6 im aktiven Bereich 110 implantiert werden, um höher dotierte Body-Gebiete bzw. Body-Kontaktgebiete zu bilden. Ferner können Ionen neben der ersten Oberfläche 101 und in Body-Gebiete 5 zur Bildung von Source-Gebieten implantiert werden.
  • Nach einem anschließenden Thermoprozess zum Aktivieren und möglicherweise Eintreiben der implantierten Ionen kann eine Source-Metallisierung in ohmschem Kontakt mit den Kompensationsgebieten 6 und den Source-Gebieten auf der ersten Oberfläche 101 im aktiven Bereich gebildet werden.
  • Ferner können ein Drain-Ring und/oder ein Gate-Ring, der zwischen dem Drain-Ring und dem aktiven Vorrichtungsbereich angeordnet ist, auf der ersten Oberfläche 101 in dem (den) peripheren Vorrichtungsbereich(en) 120 gebildet werden.
  • Des Weiteren können isolierte Gate-Elektroden neben der ersten Oberfläche 101 in dem (den) aktiven Vorrichtungsbereich(en) 110 gebildet werden.
  • Danach kann eine Drain-Metallisierung an der Rückseite 102 (gegenüber der Source-Metallisierung) und in ohmschem Kontakt mit dem Driftgebiet 1 bzw. den Driftabschnitten 1 gebildet werden.
  • Danach kann der Wafer 410, z.B. durch Sägen entlang Säge- oder Schnittlinien, in einzelne Ladungskompensationshalbleitervorrichtungen getrennt werden, so dass die Ladungskompensationshalbleitervorrichtungen einen entsprechenden seitlichen Rand haben, der die Ladungskompensationshalbleitervorrichtung in horizontaler Richtung im Wesentlichen parallel zur ersten Oberfläche 101 begrenzt.
  • In einer Ausführungsform enthält das Verfahren: Bereitstellen eines Wafers 410, der eine erste Oberfläche 101 und ein Driftgebiet 1’ einer ersten Art von Leitfähigkeit enthält, das sich zur ersten Oberfläche 101 erstreckt; Definieren eines aktiven Bereichs 110 und eines peripheren Bereichs 120, der den aktiven Bereich 110 umgibt; Ätzen im aktiven Bereich 110 und im peripheren Bereich 120 konisch verjüngter Gräben 50 von der ersten Oberfläche 101 in das Driftgebiet 1’, so dass die konisch verjüngten Gräben 50 im aktiven Bereich 110 eine erste horizontale Breite w1 haben, die mit zunehmendem vertikalen Abstand dz von der ersten Oberfläche 101 abnimmt, und dass eine zweite horizontale Breite w2 der konisch verjüngten Gräben 50 im peripheren Bereich 120 mit zunehmendem vertikalen Abstand dz von der ersten Oberfläche 101 und mit zunehmendem horizontalen Abstand vom aktiven Bereich 110 abnimmt; Bilden von Kompensationsgebiete 6, 6’, einschließlich einer epitaktischen Abscheidung eines Halbleitermaterials einer zweiten Art von Leitfähigkeit in den konisch verjüngten Gräben 50 des aktiven Bereichs 110 und des peripheren Bereichs 120; Bilden im aktiven Bereich 110 einer Source-Metallisierung 10 auf der ersten Oberfläche 101 in ohmschem Kontakt mit den Kompensationsgebieten 6; und Bilden einer Drain-Metallisierung 11 gegenüber der Source-Metallisierung 10 und in ohmschem Kontakt mit dem Driftgebiet 1’.
  • Nach einem weiteren Trennen des Wafers 410 in einzelne Chips werden Ladungskompensationshalbleitervorrichtungen erhalten. In einer Ausführungsform enthält (enthalten) die Ladungskompensationshalbleitervorrichtung(en) in einem vertikalen Querschnitt einen Halbleiterkörper mit einer ersten Oberfläche 101, einem seitlichen Rand 41, der den Halbleiterkörper 40 in einer horizontalen Richtung im Wesentlichen parallel zur ersten Oberfläche 101 begrenzt, einem aktiven Bereich 110, einem peripheren Bereich 120, der zwischen dem aktiven Bereich 110 und dem seitlichen Rand 41 angeordnet ist, einem Driftgebiet 1’, ersten Kompensationsgebieten 6, die entsprechende erste pn-Übergänge 14 mit dem Driftgebiet 1’ bilden, und zweiten Kompensationsgebieten 6’, die sich von der ersten Oberfläche 101 in das Driftgebiet 1’ erstrecken und entsprechende zweite pn-Übergänge 14 mit dem Driftgebiet 1’ bilden. Die ersten Kompensationsgebiete 6 bilden im aktiven Bereich 110 ein Gitter, das einen ersten Basisvektor mit einer ersten Länge (wp) aufweist. Die zweiten Kompensationsgebiete 6’ haben in der horizontalen Richtung eine horizontale Breite w2, die mit zunehmendem vertikalen Abstand dz von der ersten Oberfläche 101 und mit abnehmendem horizontalen Abstand vom Rand (41) abnimmt.
  • Obwohl verschiedene beispielhafte Ausführungsformen der Erfindung offenbart wurden, ist für Fachleute auf dem Gebiet offensichtlich, dass verschiedene Änderungen und Modifizierungen vorgenommen werden können, die einige Vorteile der Erfindung erzielen, ohne vom Wesen und Umfang der Erfindung abzuweichen. Für jene mit angemessener Schulung in dem Gebiet ist klar, dass andere Komponenten, welche dieselben Funktionen ausführen, zweckdienlich eingesetzt werden können. Es sollte erwähnt werden, dass Merkmale, die unter Bezugnahme auf eine spezielle Figur erklärt sind, mit Merkmalen von anderen Figuren kombiniert werden können, selbst in jenen Fällen, in welchen dies nicht ausdrücklich erwähnt wurde. Solche Modifizierungen an dem erfinderischen Konzept sollen durch die beiliegenden Ansprüche abgedeckt sein.
  • Raumbezogene Begriffe wie “unter”, “unterhalb”, “niedriger”, “über”, “oberer” und dergleichen dienen der einfachen Beschreibung zur Erklärung der Positionierung eines Elements relativ zu einem zweiten Element. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als jenen, die in den Figuren dargestellt sind, beinhalten. Ferner werden Begriffe wie “erster”, “zweiter” und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sind ebenso nicht als Einschränkung gedacht. Gleiche Begriffe beziehen sich hin der gesamten Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe “haben”, “beinhalten”, “enthalten”, “aufweisen” und dergleichen offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel “einer/eine/eines” und “der/die/das” sollen den Plural wie auch den Singular enthalten, wenn der Zusammenhang nicht anderes angibt.
  • Angesichts der obenstehenden Palette an Variationen und Anwendungen sollte klar sein, dass die vorliegende Erfindung nicht auf die vorangehende Beschreibung beschränkt ist, auch nicht durch die beiliegenden Zeichnungen beschränkt ist. Vielmehr ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre gesetzlichen Äquivalente beschränkt.

Claims (20)

  1. Ladungskompensationshalbleitervorrichtung (100’–500), aufweisend: – einen Halbleiterkörper (40) aufweisend: – eine erste Oberfläche (101); – einen seitlichen Rand (41), der den Halbleiterkörper (40) in einer horizontalen Richtung, die im Wesentlichen parallel zur ersten Oberfläche (101) ist, begrenzt; – einen aktiven Bereich (110), einen peripheren Bereich (120), der zwischen dem aktiven Bereich (110) und dem seitlichen Rand (41) angeordnet ist; – ein Driftgebiet (1, 1’); und – Kompensationsgebiete (6, 6’), von welchen jedes einen entsprechenden pn-Übergang (14) mit dem Driftgebiet (1’) bildet, wobei die Kompensationsgebiete (6) im aktiven Bereich (110) ein Gitter bilden, das einen ersten Basisvektor (e1, e2) mit einer ersten Länge (wp) aufweist, und wobei, in einem vertikalen Querschnitt senkrecht zur ersten Oberfläche (101), eine horizontale Breite (w2) der Kompensationsgebiete (6, 6’) im peripheren Bereich (120) mit zunehmendem vertikalen Abstand (dz) von der ersten Oberfläche (101) und mit abnehmendem horizontalen Abstand vom Rand (41) abnimmt; – eine auf der ersten Oberfläche (101) angeordnete Source-Metallisierung (10) in ohmschem Kontakt mit den Kompensationsgebieten (6) im aktiven Bereich (110); und – eine gegenüber der Source-Metallisierung (10) angeordnete Drain-Metallisierung (11) in ohmschem Kontakt mit dem Driftgebiet (1’).
  2. Ladungskompensationshalbleitervorrichtung nach Anspruch 1, wobei die Kompensationsgebiete (6) im aktiven Bereich (110) eine weitere horizontale Breite (w1) haben, die mit zunehmendem vertikalen Abstand (dz) von der ersten Oberfläche (101) abnimmt.
  3. Ladungskompensationshalbleitervorrichtung nach Anspruch 1 oder 2, wobei eine erste Dotierungslastigkeit (Lh) als Funktion des horizontalen Abstands vom Rand (41) ihr Vorzeichen von minus eins zu eins ändert, wobei die erste Dotierungslastigkeit (Lh) als ein Integral definiert ist, das durch Integrieren einer ersten Funktion entlang einer horizontalen Linie (h2) erhältlich ist, die mit horizontalem Abstand vom Rand (41) angeordnet ist, zumindest einen der ersten pn-Übergänge (14) quert, und eine Länge gleich der ersten Länge (wp) oder einem ganzzahligen Vielfachen davon hat, wobei die erste Funktion als eine Differenz zwischen einer Konzentration von Dotierungsmitteln des p-Typs im Halbleiterkörper und einer Konzentration von Dotierungsmitteln des n-Typs im Halbleiterkörper definiert ist.
  4. Ladungskompensationshalbleitervorrichtung nach einem der vorangehenden Ansprüche, ferner aufweisend einen leitenden Drain-Ring (11a), der auf der ersten Oberfläche (101) angeordnet ist und in ohmschem Kontakt mit der Drain-Metallisierung (11) ist, und einen leitenden Gate-Ring (12a), der auf der ersten Oberfläche (101) zwischen dem leitenden Drain-Ring (11a) und der Source-Metallisierung (10) angeordnet ist und vom Halbleiterkörper (40), der Source-Metallisierung (10) und der Drain-Metallisierung (11) isoliert ist.
  5. Ladungskompensationshalbleitervorrichtung nach Anspruch 4, wobei der leitende Gate-Ring (12a) im vertikalen Querschnitt einen minimalen horizontalen Abstand (dx5 – dx1) vom Rand (41) hat, wobei der leitende Drain-Ring (11a) einen maximalen horizontalen Abstand (dx5 – dx3) vom Rand (41) hat und wobei die erste Dotierungslastigkeit (Lh) im Wesentlichen linear zwischen dem minimalen horizontalen Abstand (dx5 – dx1) und dem maximalen horizontalen Abstand (dx5 – dx3) verläuft.
  6. Ladungskompensationshalbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine zweite Dotierungslastigkeit (Lv) als Funktion eines vertikalen Abstands (dz) von der ersten Oberfläche (101) ihr Vorzeichen von eins zu minus eins ändert, wobei die zweite Dotierungslastigkeit (Lv) als ein Integral definiert ist, das durch Integrieren der ersten Funktion entlang einer ersten horizontalen Linie (h1, h1’) erhältlich ist, die eines der Kompensationsgebiete (6) des aktiven Bereichs (110) mit vertikalem Abstand (dz) von der ersten Oberfläche (101) quert und eine Länge gleich dem ersten horizontalen Raster (wp) oder einem ganzzahligen Vielfachen davon hat, wobei die erste Funktion als eine Differenz zwischen einer Konzentration der p-leitenden Dotierungsmittel im Halbleiterkörper und einer Konzentration n-leitender Dotierungsmittel im Halbleiterkörper definiert ist.
  7. Ladungskompensationshalbleitervorrichtung (100–200’, 400), aufweisend: – einen Halbleiterkörper (40), aufweisend ein Halbleitermaterial, eine erste Oberfläche (101), einen seitlichen Rand (41), der den Halbleiterkörper (40) in einer horizontale Richtung, die im Wesentlichen parallel zur ersten Oberfläche (101) ist, begrenzt, einen aktiven Bereich (110), einen peripheren Bereich (120), der zwischen dem aktiven Bereich (110) und dem seitlichen Rand (41) angeordnet ist, und ein Driftgebiet (1, 1’), aufweisend erste Dotierungsmittel, die pro Einheit eine erste Anzahl von ersten Ladungsträgern im Halbleitermaterial bereitstellen; – eine Source-Metallisierung (10), die auf der ersten Oberfläche (101) angeordnet ist; und – eine Drain-Metallisierung (11), die gegenüber der Source-Metallisierung (10) angeordnet ist und in ohmschem Kontakt mit dem Driftgebiet (1, 1’) ist; wobei der Halbleiterkörper (40) ferner in einem vertikalen Querschnitt, der im Wesentlichen senkrecht zur ersten Oberfläche (101) ist, Kompensationsgebiete (6, 6’) aufweist, die mit Abschnitten (1’) des Driftgebiets (1, 1’) im aktiven Bereich (110) und im peripheren Bereich (120) abwechseln, zumindest im aktiven Bereich (110) ein erstes horizontales Raster (wp) haben und zweite Dotierungsmittel aufweisen, die pro Einheit eine zweite Anzahl von zweiten Ladungsträgern im Halbleitermaterial bereitstellen, wobei sich der zweite Ladungsträger vom ersten Ladungsträger unterscheidet, wobei die Kompensationsgebiete (6) des aktiven Bereichs (110) in ohmschem Kontakt mit der Source-Metallisierung (10) sind, und wobei eine erste Dotierungslastigkeit (Lh) als Funktion eines horizontalen Abstands (dx, dy) vom aktiven Bereich (110) ihr Vorzeichen von eins zu minus eins ändert, wobei die erste Dotierungslastigkeit (Lh) als ein Integral definiert ist, das durch Integrieren einer ersten Funktion entlang einer horizontalen Linie (h2) erhältlich ist, die im peripheren Bereich (120) mit einem horizontalem Abstand (dx, dy) vom aktiven Bereich (110) angeordnet ist und eine Länge gleich dem ersten horizontalen Raster (wp) oder einem ganzzahligen Vielfachen davon hat, wobei die erste Funktion als eine Differenz zwischen einer Konzentration der zweiten Dotierungsmittel multipliziert mit der zweiten Anzahl und einer Konzentration der ersten Dotierungsmittel multipliziert mit der ersten Anzahl definiert ist.
  8. Ladungskompensationshalbleitervorrichtung nach Anspruch 7, wobei die erste Dotierungslastigkeit (Lh) eine monoton abnehmende Funktion des horizontalen Abstands ist.
  9. Ladungskompensationshalbleitervorrichtung nach Anspruch 7 oder 8, wobei eine zweite Dotierungslastigkeit (Lv) als Funktion eines vertikalen Abstands (dz) von der ersten Oberfläche (101) ihr Vorzeichen von eins zu minus eins ändert, wobei die zweite Dotierungslastigkeit (Lv) als ein Integral definiert ist, das durch Integrieren der ersten Funktion entlang einer weiteren horizontalen Linie (h1, h1’) erhältlich ist, die eines der Kompensationsgebiete (6) des aktiven Bereichs (110) mit vertikalem Abstand (dz) von der ersten Oberfläche (101) quert und eine Länge gleich dem ersten horizontalen Raster (wp) oder einem ganzzahligen Vielfachen davon hat.
  10. Ladungskompensationshalbleitervorrichtung nach Anspruch 9, wobei die zweite Dotierungslastigkeit (Lv) eine monoton abnehmende Funktion des vertikalen Abstands (dz) ist.
  11. Ladungskompensationshalbleitervorrichtung nach einem der Ansprüche 7 bis 10, wobei sich die Kompensationsgebiete (6) des aktiven Bereichs (110) in eine vertikale Richtung von einem ersten vertikalen Abstand (dz1) zu einem zweiten vertikalen Abstand (dz2) erstrecken und wobei die zweite Dotierungslastigkeit (Lv) zwischen dem ersten vertikalen Abstand (dz1) und dem zweiten vertikalen Abstand (dz2) im Wesentlichen linear ist.
  12. Ladungskompensationshalbleitervorrichtung nach einem der Ansprüche 7 bis 11, ferner aufweisend einen leitenden Drain-Ring (11a), der auf der ersten Oberfläche (101) angeordnet ist und in ohmschem Kontakt mit der Drain-Metallisierung (11) ist, und einen leitenden Gate-Ring (12a), der auf der ersten Oberfläche (101) und zwischen dem leitenden Drain-Ring (11a) und dem aktiven Vorrichtungsbereich (120) angeordnet ist, wobei sich der leitende Gate-Ring (12a) im vertikalen Querschnitt bis zu einem ersten horizontalen Abstand (dx1) erstreckt, wobei sich der leitende Drain-Ring (11a) im vertikalen Querschnitt und dem peripheren Bereich (120) bis zu einem zweiten horizontalen Abstand (dx3, dx4) erstreckt und wobei die erste Dotierungslastigkeit (Lh) zwischen dem ersten horizontalen Abstand (dx1) und dem zweiten horizontalen Abstand (dx3, dx4) im Wesentlichen linear ist.
  13. Ladungskompensationshalbleitervorrichtung nach einem der Ansprüche 7 bis 12, wobei eine erste horizontal Breite (w1) der Kompensationsgebiete (6, 6’) mit dem vertikalen Abstand (dz) abnimmt; und /oder wobei eine zweite horizontale Breite (w2) der Kompensationsgebiete (6’) im peripheren Bereich (120) mit abnehmendem Abstand (Dx, Dy) vom Rand (41) abnimmt.
  14. Ladungskompensationshalbleitervorrichtung nach einem der Ansprüche 7 bis 13, wobei ein Abstand der horizontalen Linie (h2) von der ersten Oberfläche (101) weniger als etwa das Zweifache des ersten horizontalen Rasters (wp) ist.
  15. Ladungskompensationshalbleitervorrichtung (200, 600) nach einem der Ansprüche 12 bis 14, wobei von oben mehrere Kompensationsgebiete (6’) im peripheren Bereich (120) den leitenden Gate-Ring (12a) und den leitenden Drain-Ring (11a) queren und eine abnehmende horizontale Breite (w2) zwischen dem leitenden Gate-Ring (12a) und dem leitenden Drain-Ring (11a) haben.
  16. Ladungskompensationshalbleitervorrichtung nach einem der Ansprüche 7 bis 15, wobei jedes der Kompensationsgebiete (6) im aktiven Bereich (110) und jedes der Kompensationsgebiete (6’) im peripheren Bereich (120) in einem jeweiligen sich verjüngenden Graben (50) angeordnet ist.
  17. Ladungskompensationshalbleitervorrichtung (100–500), aufweisend: – einen Halbleiterkörper (40), aufweisend eine erste Oberfläche (101), einen seitlichen Rand (41), der den Halbleiterkörper (40) in einer horizontalen Richtung, die im Wesentlichen parallel zur ersten Oberfläche (101) ist, begrenzt, einen aktiven Bereich (110), einen peripheren Bereich (120), der zwischen dem aktiven Bereich (110) und dem seitlichen Rand (41) angeordnet ist, und ein Driftgebiet (1, 1’), aufweisend ein Halbleitermaterial und erste Dotierungsmittel, die eine erste Anzahl von ersten Ladungsträgern pro Einheit im Halbleitermaterial bereitstellen; – eine Source-Metallisierung (10), die auf der ersten Oberfläche (101) angeordnet ist; und – eine Drain-Metallisierung (11), die gegenüber der Source-Metallisierung (10) angeordnet und in ohmschem Kontakt mit dem Driftgebiet (1, 1’) ist; wobei der Halbleiterkörper (40) ferner in horizontalen Querschnitten, die im Wesentlichen parallel zur ersten Oberfläche (101) sind, Kompensationsgebiete (6, 6’) aufweist, von welchen jedes einen pn-Übergang (14) mit dem Driftgebiet bildet und das Halbleitermaterial und zweite Dotierungsmittel aufweist, die eine zweite Anzahl von zweiten Ladungsträgern pro Einheit im Halbleitermaterial bereitstellen, wobei die Kompensationsgebiete (6, 6’) im aktiven Bereich (110) in ohmschem Kontakt mit der Source-Metallisierung (10) sind und in jedem der horizontalen Querschnitte ein Gitter mit einer Einheitszelle (A1) bilden, das einen gemeinsamen ersten Basisvektor (e1, e2) einer ersten Länge (wp) aufweist, und wobei eine erste Dotierungslastigkeit (Lh) als Funktion eines horizontalen Abstands (dx, dy) vom aktiven Bereich (110) ihr Vorzeichen von eins zu minus eins ändert, wobei die erste Dotierungslastigkeit (Lh) als ein Flächenintegral definiert ist, das durch Integrieren einer ersten Funktion über einen Bereich einer Zelle (A2) erhältlich ist, die im peripheren Bereich (120) mit einem Abstand von der ersten Oberfläche (101) von weniger als etwa dem Zweifachen der ersten Länge (wp) angeordnet ist und dieselbe Form wie die Einheitszelle (A1) hat, wobei die erste Funktion als eine Differenz zwischen einer Konzentration der zweiten Dotierungsmittel multipliziert mit der zweiten Anzahl und einer Konzentration der ersten Dotierungsmittel multipliziert mit der ersten Anzahl definiert ist.
  18. Ladungskompensationshalbleitervorrichtung (100–500) nach Anspruch 17, wobei eine zweite Dotierungslastigkeit (Lv) als Funktion des vertikalen Abstands (dz) ihr Vorzeichen von eins zu minus eins ändert, wobei die zweite Dotierungslastigkeit (Lv) als ein Flächenintegral definiert ist, das durch Integrieren der ersten Funktion über einen Bereich der Einheitszelle (A1) erhältlich ist.
  19. Ladungskompensationshalbleitervorrichtung (100–400, 600) nach Anspruch 17 oder 18, wobei die Kompensationsgebiete (6) zumindest in einem zentralen Abschnitt des aktiven Bereichs (110) ein eindimensionales Gitter bilden und wobei die Einheitszelle als ein Quadrat mit einer Kantenlänge gleich der ersten Länge definiert ist.
  20. Ladungskompensationshalbleitervorrichtung (500) nach Anspruch 17 oder 18, wobei die Kompensationsgebiete (6) zumindest in einem zentralen Abschnitt des aktiven Bereichs (110) ein hexagonales Gitter bilden.
DE102014119384.9A 2014-12-22 2014-12-22 Ladungkompensationsvorrichtung Withdrawn DE102014119384A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014119384.9A DE102014119384A1 (de) 2014-12-22 2014-12-22 Ladungkompensationsvorrichtung
US14/973,385 US9825165B2 (en) 2014-12-22 2015-12-17 Charge-compensation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014119384.9A DE102014119384A1 (de) 2014-12-22 2014-12-22 Ladungkompensationsvorrichtung

Publications (1)

Publication Number Publication Date
DE102014119384A1 true DE102014119384A1 (de) 2016-06-23

Family

ID=56097633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119384.9A Withdrawn DE102014119384A1 (de) 2014-12-22 2014-12-22 Ladungkompensationsvorrichtung

Country Status (2)

Country Link
US (1) US9825165B2 (de)
DE (1) DE102014119384A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117442B3 (de) 2017-08-01 2019-01-24 Infineon Technologies Ag Transistorbauelement mit Grabenrandabschluss

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
CN110212030A (zh) * 2019-04-30 2019-09-06 上海功成半导体科技有限公司 超结器件结构及其制备方法
CN110246888A (zh) * 2019-04-30 2019-09-17 上海功成半导体科技有限公司 超结器件结构及其制备方法
US11018228B2 (en) * 2019-08-07 2021-05-25 Fast SiC Semiconductor Incorporated Silicon carbide semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849900B2 (en) * 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
US20070272977A1 (en) * 2006-03-29 2007-11-29 Kabushiki Kaisha Toshiba Power semiconductor device
DE102006047489A1 (de) * 2006-10-05 2008-04-10 Infineon Technologies Austria Ag Randabschluss für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zu seiner Herstellung
US20080185643A1 (en) * 2007-02-06 2008-08-07 Zia Hossain Semiconductor device having trench edge termination structure
DE102009038731A1 (de) * 2008-09-30 2010-07-01 Infineon Technologies Austria Ag Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
US20120112306A1 (en) * 2010-11-09 2012-05-10 Fuji Electric Co., Ltd. Semiconductor device with superjunction structure
US20120248566A1 (en) * 2011-03-29 2012-10-04 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US9722041B2 (en) * 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
US9318549B2 (en) * 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849900B2 (en) * 2003-04-16 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device
US20070272977A1 (en) * 2006-03-29 2007-11-29 Kabushiki Kaisha Toshiba Power semiconductor device
DE102006047489A1 (de) * 2006-10-05 2008-04-10 Infineon Technologies Austria Ag Randabschluss für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zu seiner Herstellung
US20080185643A1 (en) * 2007-02-06 2008-08-07 Zia Hossain Semiconductor device having trench edge termination structure
DE102009038731A1 (de) * 2008-09-30 2010-07-01 Infineon Technologies Austria Ag Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
US20120112306A1 (en) * 2010-11-09 2012-05-10 Fuji Electric Co., Ltd. Semiconductor device with superjunction structure
US20120248566A1 (en) * 2011-03-29 2012-10-04 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117442B3 (de) 2017-08-01 2019-01-24 Infineon Technologies Ag Transistorbauelement mit Grabenrandabschluss

Also Published As

Publication number Publication date
US20160181416A1 (en) 2016-06-23
US9825165B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
DE102014119278B4 (de) Halbleiterbauelemente
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102010036743A1 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014119384A1 (de) Ladungkompensationsvorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102013102289A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102009035029A1 (de) Halbleiterbauelement mit einer dynamischen Gate-Drain-Kapazität
DE102016112018A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee