-
Hintergrund
-
Die
vorliegende Beschreibung betrifft bipolare Halbleiterbauelemente,
in einer Ausführungsform Speed-Dioden, und ein Herstellungsverfahren
dafür.
-
Von
Diodenstrukturen wird gewünscht,
dass sie sehr gute Spitzenstrombelastbarkeit und außerdem eine
ausreichende dynamische Robustheit aufweisen. Darüber hinaus
sind die während
des Betriebs auftretenden Verluste gering zu halten. Für diesen
Zweck wurden CAL-Dioden
(CAL = Controlled Axial Lifetime) und EMCON-Dioden (EMCON = Emitter Controlled)
entwickelt. Im Fall von CAL-Dioden wird ein stark dotierter Emitter
des p-Typs verwendet. Die
Herstellung von CAL-Dioden erfordert jedoch intensive Heliumbestrahlung
und weitere Verfahren zum Verringern der Ladungsträgerlebensdauer,
damit die Ausschaltverluste nicht zu hoch werden. EMCON-Dioden weisen
dagegen einen relativ schwach p-dotierten Emitter auf. Es wird jedoch
in diesem Fall eine verringerte Spitzenstrombelastbarkeit beobachtet.
-
Eine
weitere Diodenvariante ist die „Speed-Diode” (Self-Adjusted
p-Emitter Efficiency Diode). Obwohl der Durchlassstrom dieser Diode
während
des normalen Betriebs über
eine schwach p-dotierte Zone fließt, werden im Spitzenstromfall
Ladungsträger
aus stark p-dotierten
Zonen injiziert, die zu einer hohen Spitzenstrombelastbarkeit bzw.
Spitzenenergiekapazität
beitragen. Die dynamische Robustheit der bekannten Speed-Diode ist
jedoch nicht zufriedenstellend.
-
Aus
diesem und anderen Gründen
wird die vorliegende Erfindung benötigt.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die
beigefügten
Zeichnungen sind vorgesehen, um ein weiteres Verständnis von
Ausführungsformen
zu gewährleisten,
und sind in die vorliegende Beschreibung integriert und bilden einen
Teil dieser. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen
mit der Beschreibung zur Erläuterung
von Prinzipien von Ausführungsformen.
Andere Ausführungsformen
und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne weiteres ersichtlich,
wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser
verständlich
werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu
zueinander. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
2A und 2B zeigen
horizontale Querschnitte des Halbleiterbauelements von 1 gemäß einer
oder mehreren Ausführungsformen.
-
3 zeigt
in einem vertikalen Querschnitt einen zentralen Teil des Halbleiterbauelements
von 1 gemäß einer
Ausführungsform.
-
4 zeigt
in einem vertikalen Querschnitt einen Teil eines Halbleiters gemäß einer
Ausführungsform.
-
5 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
6 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
7 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
8 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
9 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
10 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
11 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
12 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
13 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
14 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
15 zeigt
einen vertikalen Querschnitt eines Halbleiterbauelements gemäß einer
Ausführungsform.
-
16–20 zeigen
Herstellungsprozesse gemäß einer
oder mehreren Ausführungsformen.
-
AUSFÜHRLICHE BESCHREIBUNG
-
In
der vorliegenden ausführlichen
Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen,
die Bestandteil der Erfindung sind und in denen Ausführungsformen
gezeigt sind, in denen die Erfindung praktiziert werden kann. In
dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter
Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet.
Weil Komponenten von Ausführungsformen
in einer Reihe verschiedener Orientierungen positioniert sein können, wird
die Richtungsterminologie zu Zwecken der Darstellung verwendet und
ist in keinerlei Weise beschränkend.
Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle
oder logische Änderungen
vorgenommen werden können,
ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
Die folgende ausführliche
Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen,
und der Schutzbereich der vorliegenden Erfindung wird durch die
beigefügten
Ansprüche
definiert.
-
Es
wird nun im Detail auf verschiedene Ausführungsformen Bezug genommen,
für die
in den Figuren ein oder mehrere Beispiele dargestellt sind. Jedes
Beispiel wird zur Erläuterung
angegeben und ist nicht als Beschränkung der Erfindung gedacht.
Zum Beispiel können
als Teil einer Ausführungsform
dargestellte oder beschriebene Merkmale auf oder in Verbindung mit
anderen Ausführungsformen
verwendet werden, um eine weitere Ausführungsform zu ergeben. Es ist
beabsichtigt, dass die vorliegende Erfindung solche Modifikationen
und Varianten umfasst. Die Beispiele werden unter Verwendung von spezifischer
Sprache beschrieben, die nicht als Beschränkung des Schutzumfangs der
angefügten
Ansprüche
aufzufassen ist.
-
Die
in der vorliegenden Beschreibung verwendeten Ausdrücke „lateral” und „horizontal” sollen eine
zu einer ersten Oberfläche
eines Halbleitersubstrats oder -körpers parallele Orientierung
beschreiben. Dabei kann es sich zum Beispiel um die Oberfläche eines
Wafers oder eines Chips handeln.
-
Der
in der vorliegenden Beschreibung verwendete Ausdruck „vertikal” soll eine
Orientierung beschreiben, die senkrecht zu einer ersten Oberfläche, d.
h. parallel zu einer normalen Richtung der ersten Oberfläche des
Halbleitersubstrats oder -körpers angeordnet
ist.
-
In
der vorliegenden Beschreibung wird p-dotiert als erster Leitfähigkeitstyp
bezeichnet, während n-dotiert
als zweiter Leitfähigkeitstyp
bezeichnet wird. Es muss nicht gesagt werden, dass die Halbleiterbauelemente
mit entgegengesetzten Dotierungsbeziehungen gebildet werden können, so
dass der erste Leitfähigkeitstyp
n-dotiert und der zweite Leitfähigkeitstyp
p-dotiert sein kann. Des Weiteren zeigen bestimmte Figuren relative
Dotierungskonzentrationen, indem neben dem Dotierungstyp „–” oder „+” angegeben
ist. Zum Beispiel bedeutet „n–” eine Dotierungskonzentration,
die kleiner als die Dotierungskonzentration einer Dotierungsregion
ist, während eine „n+”-Dotierungsregion
eine größere Dotierungskonzentration
als die „n”-Dotierungsregion
aufweist. Die Angabe der relativen Dotierungskonzentration bedeutet
jedoch nicht, dass Dotierungsregionen derselben relativen Dotierungskonzentration
dieselbe absolute Dotierungskonzentration aufweisen müssen, solange
nichts anderes angegeben ist. Zum Beispiel können zwei verschiedene n+-Regionen verschiedene absolute Dotierungskonzentrationen
aufweisen. Dasselbe gilt zum Beispiel für eine n+-
und eine p+-Region.
-
In
der vorliegenden Beschreibung beschriebene spezifische Ausführungsformen
betreffen ohne Beschränkung
darauf bipolare Leistungshalbleiterbauelemente mit einer Diodenstruktur
mit einem Last-pn-Übergang,
der in Vorwärtsrichtung
geschaltet ist, wenn ein Durchlassstrom durch die Diodenstruktur
fließt.
Der in der vorliegenden Beschreibung verwendete Ausdruck „bipolares
Halbleiterbauelement” soll
ein Halbleiterbauelement beschreiben, in dem der Durchlassstrom
ein bipolarer Stromfluss ist. Zu Beispielen für bipolare Halbleiterbauelemente
gehören
Dioden, Thyristoren und IGBTs.
-
Gemäß einer
Ausführungsform
wird ein bipolares Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement
umfasst eine erste Halbleiterregion eines ersten Leitfähigkeitstyps
mit einer ersten Dotierungskonzentration, eine zweite Halbleiterregion
eines zweiten Leitfähigkeitstyps,
die einen pn-Übergang
mit der ersten Halbleiterregion bildet, und mehrere dritte Halbleiterregionen,
die jeweils mit mindestens einer jeweiligen Übergangsabschlussstruktur versehen
sind.
-
Gemäß einer
anderen Ausführungsform
wird ein Verfahren zur Herstellung eines bipolaren Halbleiterbauelements
bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats
mit einer ersten Halbleiterregion eines ersten Leitfähigkeitstyps
mit einer ersten Dotierungskonzentration und einer zweiten Halbleiterregion
des zweiten Leitfähigkeitstyps.
Die erste Halbleiterregion und die zweite Halbleiterregion bilden
einen pn-Übergang. Das
Verfahren umfasst ferner das Bilden mehrerer dritter Halbleiterregionen
des ersten Leitfähigkeitstyps
mit einer dritten Dotierungskonzentration, die höher als die erste Dotierungskonzentration
ist, so dass jede der mehreren dritten Halbleiterregionen mindestens
teilweise in der ersten Halbleiterregion angeordnet ist. Ferner
umfasst das Verfahren das Bilden mehrerer Übergangsabschlussstrukturen
dergestalt, dass jede der dritten Halbleiterregionen mit mindestens
einer jeweiligen Übergangsabschlussstruktur
versehen wird.
-
1 zeigt
in einem vertikalen Querschnitt eine Ausführungsform eines Halbleiterbauelements 100,
das ein Leistungshalbleiterbauelement ist. Das Halbleiterbauelement 100 umfasst
ein Halbleitersubstrat 20 mit einer ersten Oberfläche 15 und
einer gegenüber
der ersten Oberfläche 15 angeordneten zweiten
Oberfläche 16.
Das Halbleitersubstrat 20 kann aus einem beliebigen zur
Herstellung eines Halbleiterbauelements geeigneten Halbleitermaterial bestehen.
Zu Beispielen für
solche Materialien gehören
elementare Halbleitermaterialien, wie zum Beispiel Silizium (Si),
Gruppe-IV-Verbundhalbleitermaterialien, wie zum Beispiel Siliziumcarbid
(SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien,
wie zum Beispiel Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid
(InP), Indium-Galliumphosphid (InGaP) oder Indium-Galliumarsenid-Phosphid (In-GaAsP)
und binäre
oder ternäre
II-VI-Halbleitermaterialien, wie zum Beispiel Cadmiumtellurid (CdTe)
und Quecksilbercadmiumtellurid (HgCdTe), um nur einige wenige zu
nennen. Die oben erwähnten Halbleitermaterialien
werden auch als Homoübergangs-Halbleitermaterialien
bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird
ein Heteroübergangs-Halbleitermaterial
gebildet. Zu Beispielen für
Heteroübergangs-Halbleitermaterialen
gehören
Silizium-Siliziumcarbid (SixC1-x) und
SiGe-Heteroübergangs-Halbleitermaterial.
Für Leistungshalbleiteranwendungen
werden zurzeit hauptsächlich
Si-, SiC- und GaN-Materialien verwendet.
-
Das
Halbleitersubstrat 20 kann ein einziges monokristallines
Bulk-Material sein. Es ist auch möglich, dass das Halbleitersubstrat 20 ein
monokristallines Bulk-Material 30 und mindestens eine darauf
gebildete Epitaxialschicht 40 umfasst. Bei einer oder mehreren
Ausführungsformen
führt die
Verwendung der Epitaxialschichten 40 zu mehr Freiheit beim
Einstellen der Hintergrunddotierung des Materials, da die Dotierungskonzentrationen
während
der Abscheidung der Epitaxialschicht oder -schichten justiert werden
kann.
-
Typischerweise
wird das Halbleitersubstrat 20 gebildet, indem ein einziger
monokristalliner Halbleiterkörper
(engl. bulk mono-crystalline body) 30 eines zweiten Leitfähigkeitstyps
(n-Typs) bereitgestellt wird, auf dem epitaxial eine oder mehrere
einkristalline Schichten 40 abgeschieden werden. Der Halbleiterkörper 30 kann
eine stark dotierte vierte Halbleiterregion 4 oder Kontaktregion 4 des
n-Typs bilden. Die Epitaxialschicht oder -schichten 40 beherbergt
bzw. beherbergen eine erste Halbleiterregion 1 des p-Typs,
eine zweite Halbleiterregion 2 des n-Typs und mehrere dritte
Halbleiterregionen 3 oder Wannen 3 des p-Typs,
die in der ersten Halbleiterregion 1 teilweise angeordnet
oder vollständig
eingebettet sind. Zwischen der ersten Halbleiterregion 1 und
jeder der dritten Halbleiterregionen 3, die eine höhere Dotierungskonzentration
als die erste Halbleiterregion 1 aufweisen, werden Übergänge 10 gebildet.
Der in der vorliegenden Beschreibung verwendete Ausdruck „Übergang” soll die
Grenzfläche
oder Grenzschicht zwischen angrenzenden Halbleiterregionen oder
Teilen desselben Leitfähigkeitstyps,
aber mit signifikant verschiedenen Dotierungskonzentrationen beschreiben.
Im Gegensatz dazu beschreibt der Ausdruck „pn-Übergang” die Grenzfläche zwischen
angrenzenden Halbleiterregionen mit entgegengesetztem Dotierungstyp.
-
Bei
bestimmten Ausführungsformen
werden die dritten Halbleiterregionen 3 durch Teile der
ersten Halbleiterregion 1 von der zweiten Halbleiterregion 2 beabstandet,
so dass die dritten Halbleiterregionen 3 nur mit der ersten
Halbleiterregion 1 jeweilige Übergänge 10 bilden. Während der
Epitaxialabscheidung kann die gewünschte Dotierungskonzentration
der ersten und zweiten Halbleiterregion 1 und 2 durch Zuführen einer
geeigneten Menge Dotierungsstoff justiert werden. Im Gegensatz dazu
werden die dritten Halbleiterregionen 3 typischerweise
in den epitaxial abgeschiedenen Halbleiterregionen 1 durch
Implantation und einen nachfolgenden Hineintreibeprozess gebildet.
Es ist auch möglich,
die erste Halbleiterregion 1 durch Implantation zu bilden.
Gegebenenfalls kann die Herstellung separate Epitaxialabscheidungsprozesse
mit verschiedenen Dotierungsstoffen variierender Konzentration oder
mit demselben Dotierungsstoff, aber mit Variierung der Konzentration
umfassen, um die jeweiligen funktionalen Regionen zu bilden.
-
Bei
anderen Ausführungsformen
wird ein Substratwafer oder -chip mit der gewünschten Hintergrunddotierungskonzentration
der zweiten Halbleiterregion 2 bereitgestellt. Die erste
und dritte Halbleiterregion 1 und 3 werden durch
Implantation an der ersten Oberfläche 15 gebildet. Danach
folgt typischerweise ein Hochtemperaturprozess. Gegebenenfalls kann
der Substratwafer an der zweiten Oberfläche 16 gedünnt werden,
und die vierte Halbleiterregion 4 wird durch Implantation
an der zweiten Oberfläche 16 gebildet,
worauf auch typischerweise ein Hochtemperaturprozess folgt. Es wäre auch
möglich,
den Substratwafer vor dem Implantieren der vierten Halbleiterregion 4 zu
dünnen,
wenn mit solchen gedünnten
Wafern umgegangen werden kann. Durch Verwendung dieses Ansatzes
wird eine kostspielige Epitaxialabscheidung vermieden.
-
Das
Halbleiterbauelement 100 von 1 umfasst
ferner eine erste Metallisierung 6, die bei einer Ausführungsform
eine Anode 6 bildet und auf der ersten Halbleiterregion 1 angeordnet
ist und sich in Ohmschem Kontakt mit dieser befindet, um die erste Halbleiterregion 1 elektrisch
zu verbinden. Im Kontext der vorliegenden Beschreibung sollen die
Ausdrücke „in Ohmschem
Kontakt”, „in elektrischem Kontakt”, „in Kontakt” und „elektrisch
verbunden” beschreiben,
dass eine Ohmsche elektrische Verbindung oder ein Ohmscher Stromweg
zwischen zwei Regionen, Abschnitten oder Teilen von Halbleiterbauelementen
und in einer Ausführungsform
eine Verbindung mit niedrigem Ohmschem Widerstand besteht, auch
wenn keine Spannungen an das Halbleiterbauelement angelegt werden.
Eine Ohmsche elektrische Verbindung ist durch eine lineare und symmetrische
Strom-Spannungs-(I-V-)Kurve gekennzeichnet, im Unterschied zum Beispiel
zu der asymmetrischen Strom-Spannungs-(I-V-)Kurve eines pn-Übergangs.
-
Die
zweite Halbleiterregion 2 bildet einen ersten pn-Übergang 11 mit der
ersten Halbleiterregion 1, so dass jeder durch das Halbleiterbauelement zwischen
der Anode 6 und der zweiten Halbleiterregion 2 fließende Strom über den
ersten pn-Übergang 11 fließen muss.
Typischerweise ist die zweite Halbleiterregion 2 in dem
dargestellten Teil von der ersten Metallisierung 6 beabstandet.
Die Dotierungskonzentrationen und Geometrien der Halbleiterregionen werden
typischerweise so gewählt,
dass die Raumladungsregion, die gebildet wird, wenn der gleichrichtende
pn-Übergang 11 mit
Sperrspannungen, für
die das Halbleiterbauelement 100 ausgelegt ist, in Sperrrichtung
geschaltet wird, nicht die erste Oberfläche 15 bzw. die erste
Metallisierung 6 erreicht. Ferner grenzt typischerweise
eine vierte Halbleiterregion 4 des n-Typs an die zweite
Halbleiterregion 2 an und bildet einen Ohmschen Kontakt
zu einer zweiten Metallisierung 7, die bei dieser Ausführungsform
eine Kathode bildet und auf der zweiten Oberfläche 16 angeordnet
ist. In der ersten Halbleiterregion 1 sind mehrere beabstandete
dritte Halbleiterregionen 3 des p-Typs (die z. B. als Inseln
oder Wannen dargestellt sind) angeordnet, die sich bei einer Ausführungsform
zu der ersten Oberfläche 15 erstrecken und
an eine auf der ersten Oberfläche 15 angeordnete
dritte Metallisierung 8 angrenzen. Die dritte Metallisierung 8 verbindet
die dritten Halbleiterregionen 3 und ist bei einer Ausführungsform
elektrisch mit der ersten Metallisierung 6 verbunden, um
eine gemeinsame Elektrode, d. h. eine gemeinsame Anode, zu bilden.
-
Bei
bestimmten Ausführungsformen
bilden die erste und dritte Metallisierung eine einfach zusammenhängende Metallisierung.
Ferner können
die erste und dritte Metallisierung 6 und 8 aus
einer einzigen abgeschiedenen Schicht oder aus zwei separat abgeschiedenen
Schichten gebildet werden.
-
Gemäß einer
Ausführungsform
ist jede der dritten Halbleiterregionen 3 mit einer auf
der ersten Oberfläche 15 angeordneten
jeweiligen Feldplattenstruktur 95 versehen. Die Feldplattenstrukturen 95 werden
typischerweise durch eine isolierende Region oder einen isolierenden
Teil 9 gebildet, die bzw. der an die erste Halbleiterregion 1 angrenzt
und neben der jeweiligen dritten Halbleiterregion 3 angeordnet
ist, sowie eine Feldplatte 5 in Ohmscher Verbindung mit
der dritten Metallisierung 8, d. h. in Ohmscher Verbindung
mit der jeweiligen dritten Halbleiterregion 3, die auf
der isolierenden Region 9 angeordnet ist. Bei einer oder
mehreren Ausführungsformen
grenzen die isolierende Teile 9 auch an die jeweilige dritte
Halbleiterregion 3 an. Anders ausgedrückt, grenzen die isolierenden
Teile 9 so an einen jeweiligen Übergang 10 an, dass
die Feldplattenstruktur 95 als eine Übergangsabschlussstruktur (engl.
junction termination structure) für den jeweiligen Übergang 10 betrieben
werden kann. Die erste Halbleiterregion 1 wird elektrisch
zwischen benachbarten Feldplattenstrukturen 95 durch die
erste Metallisierung 6 kontaktiert, die typischerweise
als eine laststromführende
Elektrode wirkt. Jede Feldplattenstruktur kann einfach zusammenhängend sein
oder separate Teile umfassen. Dies wird mit Bezug auf
-
2A und 2B,
die typischen horizontalen Querschnitten entlang die gestrichelte
Linie c von 1 entsprechen, dargestellt.
-
Die Übergangsabschlussstrukturen
werden an der Peripherie einer jeweiligen dritten Halbleiterregion 3 angeordnet
und erstrecken sich bei bestimmten Ausführungsformen bei Ansicht in
einem Querschnitt lateral über
den äußeren Rand
der jeweiligen dritten Halbleiterregion 3 hinaus.
-
Gemäß der Ausführungsform
von 2A sind die dritten Halbleiterregionen 3 in
einer Draufsicht gesehen balkenförmig.
Dementsprechend umfasst jede Feldplattenstruktur 95 zwei
getrennte Teile 95A und 95B, wie durch die gestrichelten
Linien 95A und 95B für die dritte Halbleiterregion 3a angegeben. Der
Klarheit halber sind die getrennten Teile 95A und 95B der
für die übrigen dritten
Halbleiterregionen 3 vorgesehenen Feldplattenstrukturen 95 nicht
dargestellt.
-
Gemäß der in 2B dargestellten Ausführungsform sind die Feldplattenstrukturen 95 einfach zusammenhängend. Wieder
ist nur die für
die dritte Halbleiterregion 3A vorgesehene Feldplattenstruktur 95 als
gestrichelter Ring 95 dargestellt. Die Feldplattenstrukturen
der übrigen
dritten Halbleiterregionen 3 sind der Klarheit halber nicht
dargestellt. Jede Feldplattenstruktur 95, die an die jeweiligen
dritten Halbleiterregionen 3 bzw. 3a angrenzt
und/oder diese umgibt, kann durch eine ringförmige oder torusförmige Feldplatte
gebildet werden, die an einen ringförmigen oder torusförmigen isolierenden
Teil angrenzt. Die dritten Halbleiterregionen 3 bzw. 3a können als
Zylinder, Halbsphären,
Halbellipsoide oder dergleichen gebildet werden. Die Übergänge 10 können in
einem horizontalen Querschnitt auch als ein Polygon geformt sein.
In diesem Fall weisen die Feldplattenstrukturen 95 in einem horizontalen
Querschnitt typischerweise auch Formen mit polygonalen Grenzen auf.
-
Wieder
mit Bezug auf 1 werden weitere Ausführungsformen
erläutert.
Das Material der Anoden 6 und 8, der Kathode 7 und
der Feldplatten 5 ist typischerweise ein Metall, wie zum
Beispiel Al, Ti, W und Cu, kann aber auch ein Material mit metallischen oder
nahezu metallischen Eigenschaften mit Bezug auf elektrische Leitfähigkeit
sein, wie zum Beispiel stark dotiertes Poly-Si des n-Typs oder p-Typs,
TiN oder ein elektrisch leitfähiges
Silizid, wie zum Beispiel WSi2.
-
Die
dritten Halbleiterregionen 3 des p-Typs in 1 besitzen
eine höhere
Dotierungskonzentration als die erste Halbleiterregion 1,
wie durch die Symbole „p+” und „p–” angegeben.
-
Bei
einer Ausführungsform
ist, um einen Ohmschen Kontakt mit niedrigem Widerstand zu realisieren,
die Dotierungskonzentration der vierten Halbleiterregion 4 höher als
die Dotierungskonzentration der zweiten Halbleiterregion 2.
Typische maximale Dotierungskonzentrationen liegen zwischen etwa
1016 cm–3 bis
etwa 1017 cm–3 für die erste
Halbleiterregion (p–) 1, zwischen
etwa 5·1016 cm–3 bis etwa 1020 cm–3 für die dritte Halbleiterregion
(p+) 3, zwischen etwa 1012 cm–3 bis etwa 1014 cm–3 für die zweite Halbleiterregion
(n–) 2 und
zwischen etwa 1019 cm–3 bis
etwa einige wenige Male 1020 cm–3 für die vierten Halbleiterregionen
(n+) 4. Zusätzlich können die Halbleiterregion 1 und
die dritten Halbleiterregionen 3 Subregionen des p-Typs
umfassen, die an die Anoden 6 bzw. 8 angrenzen
und zur Verbesserung des elektrischen Kontakts eine höhere Dotierungskonzentration
als der übrige
Teil der ersten Halbleiterregion 1 bzw. der dritten Halbleiterregionen 3 aufweisen.
-
Mit
diesen Dotierungskonzentratinnen kann das bipolare Halbleiterbauelement 100 mit
der ersten und dritten Metallisierung 6 bzw. 8 als
gemeinsame Anode, der zweiten Metallisierung 7 als Kathode 7, der
vierten Halbleiterregion 4 als Kathodenemitterregion 4,
der zweiten Halbleiterregion 2 als n-Basis oder Driftregion 2,
dem ersten pn-Übergang 11 als gleichrichtender
pn-Lastübergang 11 und
der ersten Halbleiterregion 1 einschließlich der dritten Halbleiterregionen 3 als
ein strukturierter Anodenemitter 50 als eine Diode 14 betrieben
werden. Somit kann durch das hier beschriebene Halbleiterbauelement 100 eine
Speed-Diode mit einem strukturierten Anodenemitter 50 einschließlich der
zusätzlichen
Feldplattenstrukturen 95 gebildet werden, deren Funktion mit
Bezug auf 3 erläutert wird.
-
3 entspricht
einem vergrößerten Teil
von 1 zwischen den beiden gestrichelten Linien s. Während des
Normalbetriebs fließt
ein Durchlassstrom von den Anoden 6 und 8 wie
durch die Diodensymbole 14 angegeben zu der Kathode 7.
Der Durchlassstrom der Speed-Diode 100 von 3 fließt über die
typischerweise schwach p-dotierte
erste Halbleiterregion 1. Im Fall eines Spitzenstroms werden
Ladungsträger
(Löcher)
aus der typischerweise hoch p-dotierten dritten Halbleiterregion 3 in
die erste Halbleiterregion 1 injiziert, was zu einer hohen
Spitzenstrombelastbarkeit führt.
Im Fall des Ausschaltens und/oder Kommutierens des Stroms von der Durchlassrichtung
in die Sperrstromrichtung fließen Ladungsträger (Löcher) zu
den Anoden 6 und 8 zurück, und abhängig z. B. von Dotierungskonzentrationen
und der Flankensteilheit wird die p–-Dotierung der
ersten Halbleiterregion 1 für ausreichend hohe Flankensteilheiten
teilweise kompensiert, voll kompensiert oder sogar überkompensiert.
Im letzteren Fall wirkt die erste Halbleiterregion mindestens während eines
bestimmten Zeitraums der Stromumschaltung wie eine schwach n-dotierte Halbleiterregion. Das
Verhalten des Halbleiterbauelements 100 wird bei einer
Ausführungsform
der Zeitentwicklung der elektrischen Feldverteilung dann hauptsächlich durch
den Übergang 10 bestimmt,
der in diesem Zeitraum als transienter pn-Übergang
zwischen der stark p-dotierten dritten Halbleiterregion 3 und
der ersten Halbleiterregion 1, die dynamisch wie eine schwach n-dotierte
Halbleiterregion wirkt, beschrieben werden kann.
-
In
einem Halbleiterbauelement, aber ohne die Feldplattenstrukturen 95,
werden während
des Kommutierens und/oder Ausschaltens Regionen höchster elektrischer
Feldstärke
in einer Grenzregion der dritten Halbleiterregion 3 erwartet,
die nahe bei einer Krümmung
des Übergangs 10 liegt,
wie durch die gestrichelten Ellipsen 13 angegeben. Bei
ausreichend hohen elektrischen Feldstärken kann ein Avalanche-Durchschlag eines
solchen Bauelements in den Regionen 13 auftreten. Die Feldplattenstruktur 95 des
Halbleiterbauelements 100 verringert die elektrische Feldstärke in den
Regionen 13 bei einer Ausführungsform in der Nähe des Übergangs 10 zumindest
teilweise, und daher wird das Risiko eines Avalanche-Durchschlags
des Halbleiterbauelements 100 verringert. Folglich wird
die dynamische Robustheit während
des Ausschaltens und/oder Kommutierens verbessert. Der in der vorliegenden
Beschreibung verwendete Ausdruck „Kommutieren” soll das Wechseln
des Stroms eines bipolaren Halbleiterbauelements von der Durchlassrichtung
oder leitenden Richtung, in der der pn-Lastübergang in Durchlassrichtung
geschaltet ist, zu der entgegengesetzten Richtung oder Sperrrichtung
bedeuten, in der der pn-Lastübergang
in Sperrrichtung geschaltet ist.
-
Wegen
der Feldplattenstrukturen 95 besitzt das Halbleiterbauelement 100 bzw.
die Diode 14 zusätzlich zu
der hohen Sperrspannungsfähigkeit,
der hohen Spitzenstrombelastbarkeit und dem niedrigen Durchlassspannungsabfall
herkömmlicher
Speed-Dioden eine verbesserte Sperr-Recovery-Charakteristik. Anders
ausgedrückt,
bildet das Halbleiterbauelement 100 eine Speed-Diode 14 mit
verbesserter dynamischer Robustheit während des Ausschaltens und/oder
Kommutierens.
-
Die
hier beschriebenen Feldplattenstrukturen 95 wirken als Übergangsabschlussstrukturen,
die dafür
ausgelegt sind, die elektrische Feldstärke in Regionen 13 hoher
Feldstärke
zu verringern, wenn das Halbleiterbauelement 100 ausgeschaltet und/oder
kommutiert wird. Anders ausgedrückt,
sind die Feldplattenstrukturen 95 dafür ausgelegt, das Halbleiterbauelement 100 in
der dynamischen Situation des Ausschaltens und/oder Kommutierens
des Laststroms zu schützen.
Die Feldplattenstrukturen 95 und andere Übergangsabschlussstrukturen
zum Schutz eines bipolaren Halbleiterbauelements während des
Ausschaltens und/oder Kommutierens wie hier beschrieben werden zum
Schutz von Regionen hoher elektrischer Feldstärke in der Nähe eines Übergangs
zwischen zwei Regionen desselben Dotierungstyps, aber verschiedener
Dotierungskonzentration, vorgesehen. Wie oben erläutert, ist
die höchste
elektrische Feldstärke
in der Nähe
eines Übergangs
zwischen zwei Regionen desselben Dotierungstyps, aber verschiedener
Dotierungskonzentration in einer dynamischen Situation zu erwarten,
und zwar bei einer Ausführungsform,
wenn die Dotierung durch fließende
Ladungsträger
kompensiert oder überkompensiert
wird. Die Feldplattenstrukturen 95 und andere hier beschriebene Übergangsabschlussstrukturen
können
auch dafür
ausgelegt werden, die elektrische Feldstärke in Regionen 13 in
der Nähe
eines pn-Übergangs
eines bipolaren Halbleiterbauelements während des Ausschaltens und/oder
Kommutierens zu verringern, wenn der pn-Übergang zwischen einer stark dotierten
Halbleiterregion und einer schwach dotierten Halbleiterregion gebildet
wird. Typischerweise übersteigt
die Dotierungskonzentration der stark dotierten Halbleiterregion
die Dotierungskonzentration der schwach dotierten Halbleiterregion um
mindestens einen Faktor von 3 oder 10, typischer um mindestens zwei
Größenordnungen.
Anders ausgedrückt,
werden die Feldplattenstrukturen 95 und andere Übergangsabschlussstrukturen
für dynamische
Lasten in der Nähe
von Übergängen zwischen einer
stark und einer schwach dotierten Halbleiterregion und/oder in der
Nähe von Übergängen zwischen Halbleiterregionen
oder Halbleiterteilen desselben Dotierungstyps angeordnet. Die Feldplattenstrukturen 95 und
andere Übergangsabschlussstrukturen für dynamische
Lasten, die hier beschrieben werden, schützen ein bipolares Halbleiterbauelement
während
des Ausschaltens und/oder Kommutierens, sind typischerweise aber
nicht dafür
ausgelegt, das Halbleiterbauelement 100 in einem statischen
oder stationären
Zustand des eingeschaltet sein und/oder in Sperrrichtung geschaltet
sein zu schützen.
Im Gegensatz dazu werden „peripherale” Übergangsabschlussstrukturen,
z. B. herkömmliche
pn-Übergangsabschlussstrukturen,
an der Peripherie der ersten Halbleiterregion 1 gebildet
und typischerweise als Randabschlüsse für statische und/oder stationäre Bedingungen
verwendet. Ferner werden herkömmliche
pn-Übergangsabschlussstrukturen
typischerweise in der Nähe
von pn-Übergängen zwischen
zwei schwach dotierten Halbleiterregionen angeordnet.
-
4 zeigt
in einem vertikalen Querschnitt die Grenzregion eines bipolaren
Halbleiterbauelements gemäß einer
Ausführungsform.
Ein aktiver Bereich des dargestellten Halbleiterbauelements 100, das
als eine Speed-Diode betrieben werden kann, umfasst mehrere dritte
Halbleiterregionen 3, die jeweils mit einer jeweiligen
Feldplattenstruktur 95 versehen sind. Der Klarheit halber
ist nur die dritte Halbleiterregion 3, die der rechten
lateralen Grenze des Halbleiterbauelements 100 am nächsten kommt,
dargestellt. Wie bereits mit Bezug auf 1 bis 3 erläutert wurde,
ist die Feldplattenstruktur 95 dafür ausgelegt, die elektrische
Feldstärke
in den Regionen höchster
Feldstärke 13 während des
Ausschaltens und/oder Kommutierens zu verringern. Die Übergänge 10,
d. h. die Übergänge zwischen
Regionen desselben Dotierungstyps, sind somit mit mindestens einer Übergangsabschlussstruktur
versehen.
-
Anders
ausgedrückt,
umfasst das bipolare Halbleiterbauelement 100 einen aktiven
Bereich zum Führen
des Laststroms und einen Peripheriebereich. Der aktive Bereich umfasst
eine erste Metallisierung, die einen ersten Metallisierungsteil 6 umfassen
kann, und einen zweiten Metallisierungsteil 8, eine erste Halbleiterregion 1 des
p-Typs, eine zweite Halbleiterregion 2 des n-Typs, die
typischerweise von der ersten Metallisierung beabstandet ist und
einen pn-Übergang 11 mit
der ersten Halbleiterregion 1 bildet, und mehrere dritte
Halbleiterregionen 3, die jeweilige Übergänge 10 mit der ersten
Halbleiterregion 1 bilden und mit der ersten Metallisierung
verbunden sind. Die erste Halbleiterregion 1 ist mit der
ersten Metallisierung verbunden und besitzt eine Dotierungskonzentration,
die niedriger als die Dotierungskonzentration der dritten Halbleiterregion 3 ist.
Das Halbleiterbauelement 100 umfasst ferner für jeden Übergang 10 mindestens
eine Übergangsabschlussstruktur,
die eine Feldplattenstruktur aufweist.
-
In
dem Peripheriebereich wird die erste Halbleiterregion 1 nicht
gebildet, so dass sich die zweite Halbleiterregion 2 typischerweise
zu der ersten Oberfläche 15 erstreckt.
Dies führt
zu einer Krümmung des
pn-Übergangs 11,
der typischerweise durch an die zweite Halbleiterregion 2 angrenzende
herkömmliche
pn-Übergangsabschlussstrukturen
geschützt wird.
-
In
einem statischen oder stationären
Zustand, in dem das Halbleiterbauelement 100 eingeschaltet
oder in Sperrrichtung geschaltet ist, wirkt die Feldplattenstruktur 95 typischerweise
nicht als Schutzstrukturen. Wenn beispielsweise der stationäre Zustand
nach dem Vorspannen der Speed-Diode 100 in Sperrrichtung
erreicht ist, sind die erste Halbleiterregion 1 und mindestens
Teile der dritten Halbleiterregion 3 verarmt. In dieser
Situation verhält
sich die erste Halbleiterregion 1 als verarmt schwach p-dotierte
Halbleiterregion, und die höchste
elektrische Feldstärke
ist in einer Region 13a in der Nähe der Krümmung des pn-Übergangs 11,
der zwischen der schwach dotierten ersten Halbleiterregion 1 und der
schwach dotierten zweiten Halbleiterregion 2 gebildet wird,
zu erwarten. Um das Halbleiterbauelement 100 in dieser
Situation vor Avalanche-Durchschlag zu schützen, d. h. um die Sperrdurchschlagsspannung
des Halbleiterbauelements 100 zu vergrößern, kann der Peripheriebereich
zwei stark p-dotierte potentialfreie Schutzringe 19 umfassen,
die als herkömmliche
pn-Übergangsabschlussstrukturen wirken,
sowie eine weitere stark n-dotierte Kanalstopperregion 19a,
die mit einer Feldplattenstruktur verbunden ist, die durch zwei
verbundene Metallregionen 5p und 6p gebildet wird,
und die isolierende Region 9 in dem Peripheriebereich.
Die herkömmlichen pn-Übergangsabschlussstrukturen,
wie zum Beispiel die dargestellten potentialfreien Schutzringe 19 oder Feldplattenstrukturen,
werden typischerweise so angeordnet, dass die letztendliche Raumladungsregion,
die gebildet wird, wenn das Halbleiterbauelement in Sperrrichtung
geschaltet wird, verbreitert wird, wodurch die elektrische Feldstärke in der
Region 13a verringert wird. Anders ausgedrückt, sind
die in dem Peripheriebereich angeordneten herkömmlichen Übergangsabschlussstrukturen
typischerweise dafür ausgelegt,
die Feldstärke
in statischen oder stationären
Zuständen
zu verringern, während
die für
die dritten Halbleiterregionen 3 des aktiven Bereichs vorgesehenen Übergangsabschlussstrukturen
dafür ausgelegt
sind, die Feldstärke
in der dynamischen Situation zu verringern, wenn das Halbleiterbauelement 100 ausgeschaltet
und/oder kommutiert wird. Dies gilt auch für die Übergangsabschlussstrukturen,
die für
die dritten Halbleiterregionen 3 vorgesehen werden, in
den folgenden Figuren.
-
Die
Feldplattenstruktur 95 des in 5 dargestellten
Halbleiterbauelements 100 ist der Feldplattenstruktur 95 des
Halbleiterbauelements 100 von 1 bis 4 ähnlich.
Bei der Ausführungsform
von 5 ist die dritte Halbleiterregion 3 jedoch mit
einer stufenförmigen
Feldplattenstruktur 95 versehen, d. h. einer Feldplattenstruktur 95,
die in einem vertikalen Querschnitt einen abgestuften Teil umfasst.
Der in 5 dargestellte vertikale Querschnitt repräsentiert
typischerweise nur einen Teil oder eine Einheitszelle des aktiven
Bereichs des Halbleiterbauelements 100, das typischerweise
mehrere dieser Einheitszellen umfasst. Ob die Feldplattenstruktur 95 eine
Stufe wie dargestellt oder mehrere Stufen umfasst, sowie die Stufengeometrie,
richtet sich typischerweise nach der Funktion des Halbleiterbauelements 100 und
der Geometrie und Dotierungskonzentrationen der Halbleiterregionen.
Die Anzahl der Prozesse und die Geometrie der Feldplattenstruktur 95 können gemäß spezifischen
Bedürfnissen
gewählt
und/oder durch Verwendung von numerischen Bauelementsimulationen
angepasst werden.
-
Mit
Bezug auf 6 werden weitere Ausführungsformen
erläutert.
Das Halbleiterbauelement 100 von 6 ist dem
Halbleiterbauelement 100 von 1 ähnlich.
Die Feldplatten 5 und die erste und dritte Metallisierung 6 und 8 bilden
jedoch eine einfach zusammenhängende
Metallisierung. Folglich wird nur eine externe Verbindung zur Kontaktierung der
Anode erforderlich sein, wenn das Bauelement 100 als eine
Speed-Diode betrieben wird.
-
Ferner
ist eine optionale n-Typ-Stoppregion oder -schicht 42 zwischen
der zweiten Halbleiterregion 2 und der vierten Halbleiterregion 4 angeordnet. Typischerweise
wird die Dotierungskonzentration der Stoppschicht 42 in
einem Bereich zwischen den Dotierungskonzentrationen der angrenzenden
zweiten und vierten Halbleiterregion 2 und 4 gewählt. Es muss
nicht erwähnt
werden, dass eine solche Stoppschicht 42 wahlweise auch
zwischen der zweiten Halbleiterregion 2 und der vierten
Halbleiterregion 4 der in den anderen Figuren dargestellten
Halbleiterbauelemente 100 angeordnet werden kann.
-
Gemäß einer
Ausführungsform
sind isolierende Strukturen 9 auf der ersten Oberfläche 15 gebildet.
Die Isolationsstrukturen 9 überdecken die Ränder einer
jeweiligen dritten Halbleiterregion 3. Die Übergänge 10 werden
dadurch durch eine isolierende Struktur überdeckt. Auf den Isolationsstrukturen 9 kann
eine leitfähige
Schicht 5 oder können
jeweilige leitfähige
Schichten 5 gebildet werden. Die leitfähige Schicht 5 kann
sich in elektrischem Kontakt mit der ersten Halbleiterregion befinden
oder von dieser isoliert sein. Bei der Ausführungsform von 6 befinden
sich die jeweiligen leitfähigen
Schichten 5 in Kontakt mit der dritten Halbleiterregion 3.
Die Leitungsschicht 5 bzw. leitfähigen Schichten 5 können durch
die erste Metallisierung oder die dritte Metallisierung oder beide
Metallisierungen gebildet werden.
-
7 zeigt
in einem vertikalen Querschnitt ein Halbleiterbauelement 100 gemäß einer
weiteren Ausführungsform.
Das Halbleiterbauelement 100 von 7 ist dem
Halbleiterbauelement 100 von 1 ähnlich.
Jede der dritten Halbleiterregionen 3 ist jedoch mit einer
JTE-Struktur 12 (JTE = Junction Termination Extension)
bspw. einer VLD-Struktur 12 (VLD = Variation der lateralen
Dotierung) anstelle einer Feldplattenstruktur 95 versehen.
In einem vertikalen Querschnitt grenzen zwei Halbleiterzonen 12 des
p-Typs jeweils an die dritte Halbleiterregion 3 oder Halbleiterwanne 3 an.
Die zwei dargestellten VLD-Zonen 12, die an eine jeweilige
dritte Halbleiterregion 3 angrenzen, können auch einfach zusammenhängend sein,
wenn die dritten Halbleiterregionen 3 oder Halbleiterwannen 3 wie
mit Bezug auf 2B erläutert geformt
sind, das heißt
z. B., dass die Halbleiterwannen 3 konzentrisch geformt
sind. Die Dotierungskonzentration der Halbleiterzonen 12 nimmt
mit zunehmendem horizontalem Abstand von der jeweiligen Halbleiterwanne 3 ab.
Hierbei kann die elektrische Feldstärke in der Nähe der Krümmung des Übergangs 10 auch
während
des Ausschaltens und/oder Kommutierens des Laststroms verringert werden.
Die VLD-Strukturen 12 können
durch Implantation unter Verwendung einer Maske mit Öffnungen
z. B. mit einer abnehmenden horizontalen Breite und/oder einem zunehmendem
horizontalem Abstand mit zunehmendem horizontalem Abstand von den
jeweiligen dritten Halbleiterregionen 3 und einem nachfolgenden
thermischen Eintreibe-Diffusionsprozess hergestellt werden.
-
Mit
Bezug auf 8 werden weitere Ausführungsformen
erläutert.
Das Halbleiterbauelement 100 von 8 ist dem
Halbleiterbauelement 100 von 7 ähnlich.
Die Feldplatten 5 und die erste und dritte Metallisierung 6 und 8 bilden
jedoch eine einfach zusammenhängende
Metallisierung. Bei den Ausführungsformen
können
Feldplatten 5 mit Isolationsschichten 9 verwendet werden.
-
Bei
den in 9, 10 und 11 dargestellten
Ausführungsformen
werden die Übergangsabschlussstrukturen
als isolierende Gräben 18 gebildet.
Zum Beispiel verringern oxidgefüllte
Gräben 18, die
sich von der ersten Oberfläche 15 in
die erste Halbleiterregion 1 erstrecken, die elektrische
Feldstärke
in der Region 13 in der Nähe der Krümmung des Übergangs 10 während des
Ausschaltens und/oder Kommutierens. Wieder können die zwei dargestellten
Gräben 18 auch
einfach zusammenhängend
sein, wenn die dritten Halbleiterregionen 3 oder Halbleiterwannen 3 wie
mit Bezug auf 2B erläutert geformt
sind. Wenn der dargestellte Teil des Halbleiterbauelements in 10 einer
Einheitszelle des aktiven Bereichs entspricht, können sich benachbarte dritte
Halbleiterregionen oder -wannen 3 einen Graben 18 teilen.
Bei der Ausführungsform
von 9 sind benachbarte dritte Halbleiterregionen oder
-wannen 3 typischerweise mit ihren eigenen Gräben 18 versehen.
Die Gräben 18 können wie
in 9 und 10 dargestellt von den Halbleiterwannen 3 beabstandet
sein oder wie in 11 dargestellt an die Halbleiterwannen 3 angrenzen.
Im letzteren Fall werden die Gräben 18 typischerweise
so angeordnet, dass die Übergänge 10 nur
eine kleine Krümmung
aufweisen oder dass der Übergang 10 flach oder
fast flach ist. Dies verringert die geometrische Konzentration elektrischer
Feldlinien, die mit gekrümmten Übergängen 10 in
Halbleiterbauelementen ohne den Übergängen 10 bereitgestellte Übergangsabschlussstrukturen
während
des Ausschaltens und/oder Kommutierens des Laststroms assoziiert sein
können,
beträchtlich.
-
Wie
in 12 dargestellt, können die vertikalen Gräben 18,
die nur teilweise mit einer isolierenden oder dielektrischen Schicht 18a gefüllt sind, zusätzlich eine
vertikale Feldplatte 5a umfassen, die mit der gemeinsamen
Metallisierung 6, 8 verbunden ist.
-
Mit
Bezug auf 13 wird eine weitere Ausführungsform
einer Übergangsabschlussstruktur
für den
dynamischen Zustand des Ausschaltens und/oder Kommutierens eines
Halbleiterbauelements erläutert.
Das Halbleiterbauelement 100 von 13 ist
den Halbleiterbauelementen 100 der vorherigen Figuren ähnlich und
kann auch als eine Speed-Diode betrieben werden. In 13 sind
jedoch potentialfreie Schutzringe 19 in die erste Halbleiterregion 1 eingebettet
die verwendet werden, um die elektrische Feldstärke in den Regionen 13 während des
Ausschaltens und/oder Kommutierens zu verringern. Die dargestellten
Regionen 19 können eine
einfach zusammenhängende
ringförmige
Region bilden, wenn die dritten Halbleiterregionen 3 wie mit
Bezug auf 2B erläutert geformt sind; oder können balkenförmig sein,
wenn die dritten Halbleiterregionen 3 wie mit Bezug auf 2A erläutert
geformt sind. Die potentialfreien Schutzringe 19 werden typischerweise
als stark dotierte Halbleiterregionen 19 des p-Typs gebildet,
die durch einen isolierenden Teil 9a von der ersten und
dritten Metallisierung 6 und 8 isoliert werden.
-
Bei
den oben beschriebenen Ausführungsformen
von Halbleiterbauelementen 100 ist jede Region 13 mit
hoher Feldstärke
während
des Ausschaltens und/oder Kommutierens typischerweise mit einer Übergangsabschlussstruktur
versehen. Es ist jedoch auch möglich,
zwei oder mehr Übergangsabschlussstrukturen,
z. B. zwei potentialfreie Schutzringe 19 oder einen potentialfreien
Schutzring 19 und eine Feldplattenstruktur 95,
neben jeder Region 13 mit hoher Feldstärke anzuordnen.
-
14 zeigt
in einem vertikalen Querschnitt ein Halbleiterbauelement 100 gemäß einer
weiteren Ausführungsform.
Das Halbleiterbauelement 100 von 14 ist
dem Halbleiterbauelement 100 von 1 ähnlich.
Die zweite und dritte Halbleiterregion 2 und 3 grenzen
jedoch in 14 aneinander an, während die
zweite und dritte Halbleiterregion 2 und 3 in 1 voneinander
beabstandet sind, d. h. durch Teile der ersten Halbleiterregion 1 vollständig getrennt
sind. Anders ausgedrückt,
werden die dritten Halbleiterregionen 3 in 14 nur
teilweise in die erste Halbleiterregion 1 eingebettet,
und die schwach dotierte zweite Halbleiterregion 2 und
die stark dotierte dritte Halbleiterregion 3 in 14 bilden
einen weiteren pn-Übergang 10a in
ihrer Grenzregion. Der weitere pn-Übergang 10a und
der erste pn-Übergang 11 bilden
einen gemeinsamen pn-Lastübergang.
Da jede der dritten Halbleiterregionen 3 mit einer jeweiligen Feldplattenstruktur 95 versehen
ist, kann das Halbleiterbauelement 100 von 14 auch
eine Speed-Diode
mit verbesserter dynamischer Robustheit während des Ausschaltens und/oder
Kommutierens bilden. In einem Halbleiterbauelement, aber ohne die Feldplattenstrukturen 95,
werden Regionen höchster elektrischer
Feldstärke 13 während des
Kommutierens und/oder Ausschaltens in Grenzregionen der dritten
Halbleiterregionen 3 erwartet, die einer Krümmung des
pn-Übergangs 10a nahe
sind. Der Klarheit halber werden nur zwei der gestrichelten Ellipsen
mit dem Bezugszeichen 13 bezeichnet.
-
Die
oben beschriebenen strukturierten Anodenemitter 50, die
mit Übergangsabschlussstrukturen
für dynamische
Lasten versehen sind, können auch
in anderen bipolaren Halbleiterbauelementen verwendet werden, wie
zum Beispiel in IGBTs und Thyristoren. Ein Beispiel ist in 15 angegeben, wobei
ein vertikaler Querschnitt durch einen IGBT (Bipolartransistor mit
isoliertem Gate) gezeigt ist, der einen strukturierten Emitter 50 aufweist,
der mit Feldplattenstrukturen 95 versehen ist. Bei dieser
Ausführungsform
beziehen sich die erste und dritte Metallisierung 6 und 8,
die zweite Metallisierung 7 und die zweite Halbleiterregion 2 auf
eine Kollektorelektrode, eine Sourceelektrode 7 bzw. eine
Driftregion 2. Zusätzlich
sind eine fünfte
Halbleiterregion 51 des n-Typs, die eine Sourceregion 51 bildet,
und eine sechste Halbleiterregion 61 des p-Typs, die eine Bodyregion 61 bildet,
typischerweise mit der Sourceelektrode 7 verbunden. Weitere
pn-Übergänge werden zwischen
der Bodyregion 61 und der Sourceregion 51 sowie
zwischen der Driftregion 2 und der Bodyregion 61 gebildet.
Ferner kann ein Kanal im Durchlassmodus gebildet werden, in dem
der Lastübergang 11 in
Durchlassrichtung geschaltet ist, indem eine entsprechende Spannung
an eine durch eine dielektrische Schicht 91 isolierte und
neben einer Kanalbildungsregion der Bodyregion 61 angeordnete Gateelektrode 92 angelegt
wird. Da jede der dritten Halbleiterregionen 3 des strukturierten
Emitters 50 mit einer Feldplattenstruktur 95 versehen
ist, wird die dynamische Robustheit während des Ausschaltens und/oder
Kommutierens, die im Fall eines Kurzschlusses und/oder eines Überstroms
eines solchen IGBT erforderlich sein kann, verbessert. In einem
IGBT, aber ohne die Feldplattenstrukturen 95, werden Regionen
höchster
elektrischer Feldstärke 13 während des
Kommutierens und/oder Ausschaltens in Grenzregionen der dritten
Halbleiterregionen 3 erwartet, die einer Krümmung des Übergangs 10 nahe kommen.
-
Ein
Anodenemitter 50, der mit Übergangsabschlussstrukturen
für dynamische
Lasten wie hier beschrieben versehen ist, kann auch Anodenemitter
in einem Thyristor ersetzen, um seine dynamische Robustheit während des
Ausschaltens und/oder Kommutierens zu verbessern.
-
Die
oben beschriebenen bipolaren Halbleiterbauelemente 100 können auch
als eine Speed-Diodenstruktur 100 beschrieben werden, die
Folgendes umfasst: eine Anodenmetallisierung 6, 8,
eine Kathodenmetallisierung 7, eine erste schwach dotierte
Halbleiterregion 1 des p-Typs, die elektrisch mit der Anodenmetallisierung 6, 8 verbunden
ist, und eine zweite schwach dotierte Halbleiterregion 2 des n-Typs,
die zwischen der ersten Halbleiterregion 1 und der Kathodenmetallisierung 7 angeordnet
ist und einen pn-Übergang 11 mit
der ersten Halbleiterregion 1 bildet. Der pn-Übergang
definiert eine Durchlassstromflussrichtung. Mindestens eine Halbleiterwanne 3 des
p-Typs ist in die erste Halbleiterregion 1 eingebettet
und besitzt eine Dotierungskonzentration, die höher als die Dotierungskonzentration
der ersten Halbleiterregion 1 ist. Benachbart zu der Halbleiterwanne 3 ist
mindestens eine Übergangsabschlussstruktur
angeordnet, die an die erste Halbleiterregion 1 angrenzt
und dafür
ausgelegt ist, die elektrische Feldstärke in der mindestens einen
Halbleiterwanne 3 in der Nähe der ersten Halbleiterregion 1 zu
verringern, wenn während
des Kommutierens und/oder Ausschaltens des Durchlassstroms der pn-Übergang 11 in
Sperrrichtung geschaltet wird. Anders ausgedrückt, umfasst die Speed-Diodenstruktur
einen strukturierten Anodenemitter 50 mit Übergangsabschlussstrukturen
für dynamische
Lasten. Bei Ausführungsformen,
bei denen die Speed-Diodenstruktur eine Speed-Diode 100 bildet,
befindet sich die zweite Halbleiterregion 2 typischerweise
in Ohmscher Verbindung mit der Kathodenmetallisierung 7. Bei
anderen Ausführungsformen,
z. B. wenn die Speed-Diodenstruktur
einen Teil eines Thyristors oder eines IGBT bildet, ist ein weiterer
pn-Übergang zwischen
der zweiten Halbleiterregion 2 und der Kathodenmetallisierung 7 angeordnet.
-
Gemäß einer
Ausführungsform
kann zusätzlich
oder alternativ ein strukturierter Kathodenemitter, der mit Übergangsabschlussstrukturen
für dynamische
Lasten mit derselben oder einer ähnlichen
Geometrie wie der strukturierte Anodenemitter 50, aber umgekehrten
Dotierungstypen versehen ist, in bipolaren Halbleiterbauelementen
verwendet werden.
-
Ferner
können
hier beschriebene strukturierte Anoden- und/oder Kathodenemitter in Vertikal-Bipolar-Halbleiterbauelementen
wie in 1 bis 15 sowie in planaren bipolaren
Halbleiterbauelementen verwendet werden, bei denen die Anode und Kathode
auf derselben Oberfläche
des Halbleiterkörpers
angeordnet sind.
-
Mit
Bezug auf 16–20 sind
Herstellungsprozesse gemäß mehreren
Ausführungsformen dargestellt. 16 zeigt
ein Halbleiterbauelement 100 nach dem Bereitstellen eines
Halbleitersubstrats 20, das eine schwach dotierte erste
Halbleiterregion 1 des p-Typs und eine schwach dotierte
zweite Halbleiterregion 2 des n-Typs umfasst. Die erste
Halbleiterregion 1 und die zweite Halbleiterregion 2 bilden einen
ersten pn-Übergang 11.
Typischerweise umfasst das Halbleitersubstrat 20 bereits
eine stark dotierte vierte Halbleiterregion 4 des n-Typs,
die an die zweite Halbleiterregion 2 angrenzt und sich
zu einer gegenüber
der ersten Oberfläche 15 angeordneten zweiten
Oberfläche 16 erstreckt.
In einem nachfolgenden Prozess wird typischerweise eine strukturierte
Maske 17 auf der ersten Oberfläche 15 des Halbleitersubstrats 20 angeordnet
und es werden mehrere stark dotierte dritte Halbleiterregionen 3 des p-Typs
gebildet, wie z. B. durch Ionenimplantierung mit Borionen und einen
nachfolgenden Hochtemperaturprozess, so dass die erste Halbleiterregion 1 und die
dritten Halbleiterregionen 3 jeweilige Übergänge 10 bilden. Anders
ausgedrückt,
werden die dritten Halbleiterregionen 3 als Halbleiterregionen
gebildet, die eine Dotierungskonzentration aufweisen, die höher als
die Dotierungskonzentration der ersten Halbleiterregion 1 ist,
und dergestalt, dass jede der mehreren dritten Halbleiterregionen 3 mindestens
teilweise in der ersten Halbleiterregion 1 angeordnet ist. Dies
ist in 17 dargestellt. Die Temperatur
zum Aktivieren und/oder Eindiffundieren der implantierten Dotierungsstoffe
kann in einem Bereich von etwa 350°C bis etwa 1250°C liegen.
Die Dauer dieses Hochtemperaturprozesses liegt typischerweise im Bereich
zwischen etwa einigen wenigen Sekunden bis zu etwa einigen wenigen
Stunden. Wenn die strukturierte Maske 17 als eine entsprechende
isolierende Schicht, wie zum Beispiel SiO2 oder
SiN, hergestellt wird, kann der nachfolgende Prozess der Metallabscheidung
direkt ausgeführt
werden. Im Fall der Verwendung eines Fotoresists als strukturierte
Maske 17 muss der Resist typischerweise durch eine entsprechende
isolierende Schicht 9 ersetzt werden. Auf der ersten Oberfläche 15 des
Halbleitersubstrats 20 wird z. B. durch PVD-Prozesse (PVD
= Physical Vapor Deposition), wie zum Beispiel Sputter-Abscheidung,
eine Metallisierung 6a gebildet, dergestalt, dass sich
die erste Metallisierung 6a in Ohmschem Kontakt mit der
ersten Halbleiterregion 1 und den dritten Halbleiterregionen 3 befindet.
Hierbei wird jede dritte Halbleiterregion 3 bzw. der jeweilige Übergang 10 zusätzlich mit
einer Übergangsabschlussstruktur 95 versehen,
die als eine Feldplattenstruktur 95 gebildet wird. Dies
ist in 18 dargestellt. Der Klarheit halber
wird nur eine der drei Feldplattenstrukturen mit einem Bezugszeichen 95 bezeichnet.
-
Bei
einer anderen Ausführungsform
wird die erste Metallisierung 6a in einem nachfolgenden
Prozess strukturiert, was zu dem in 19 dargestellten Halbleiterbauelement
führt.
-
Bei
einer weiteren Ausführungsform
wird ein weiterer Prozess des Bildens einer zweiten Metallisierung 7 auf der
zweiten Oberfläche 16 des
Halbleiterbauelements 100 ausgeführt, der zu einem Halbleiterbauelement 100 wie
in 20 dargestellt führt. Das in 20 dargestellte
Bauelement 100 kann als eine Speed-Diode betrieben werden.
-
Die
mit Bezug auf 16–20 erläuterten
Prozesse beziehen sich typischerweise auf den aktiven Bereich des
Halbleiterbauelements. Zusätzlich
werden typischerweise in einem Peripheriebereich separate herkömmliche
pn-Übergangsabschlussstrukturen
für den
pn-Übergang 11 gebildet. Dies
kann parallel oder teilweise parallel geschehen, z. B. wenn der
aktive Bereich und der Peripheriebereich Übergangsabschlussstrukturen
umfassen, die eine ähnliche
Anordnung aufweisen. Andernfalls umfasst dieser Prozess typischerweise
separate Prozesse.
-
Die
obige schriftliche Beschreibung verwendet spezifische Ausführungsformen,
um die Erfindung, einschließlich
der besten Art, zu offenbaren und es außerdem allen Fachleuten zu
ermöglichen, die
Erfindung herzustellen und zu verwenden. Obwohl die Erfindung über verschiedene
spezifische Ausführungsformen
beschrieben wurde, ist für
Fachleute erkennbar, dass die Erfindung innerhalb des Gedankens
und Schutzumfangs der Ansprüche
mit Modifikationen ausgeübt
werden kann. Insbesonders können
sich nicht gegenseitig ausschließende Merkmale der oben beschriebenen
Ausführungsformen miteinander
kombiniert werden. Der patentierbare Schutzumfang wird durch die
Ansprüche
definiert und kann andere Beispiele umfassen, die Fachleuten einfallen.
Solche anderen Beispiele sollen in den Schutzumfang der Ansprüche fallen,
wenn sie strukturelle Elemente aufweisen, die sich nicht von der buchstäblichen
Sprache der Ansprüche
unterscheiden, oder wenn sie äquivalente
strukturelle Elemente mit unwesentlichen Unterschieden gegenüber der buchstäblichen
Sprache der Ansprüche
umfassen.
-
Es
versteht sich, dass die Merkmale der verschiedenen hier beschriebenen
beispielhaften Ausführungsformen
miteinander kombiniert werden können,
sofern es nicht spezifisch anders erwähnt wird.
-
Obwohl
hier spezifische Ausführungsformen dargestellt
und beschrieben wurden, ist für
Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente
Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen
ersetzen können,
ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die
vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der
hier besprochenen spezifischen Ausführungsformen abdecken. Deshalb
ist es beabsichtigt, dass die vorliegende Erfindung nur durch die
Ansprüche
und ihre Äquivalente
beschränkt
wird.