CN105609500B - 一种共极集成二极管 - Google Patents

一种共极集成二极管 Download PDF

Info

Publication number
CN105609500B
CN105609500B CN201610060179.9A CN201610060179A CN105609500B CN 105609500 B CN105609500 B CN 105609500B CN 201610060179 A CN201610060179 A CN 201610060179A CN 105609500 B CN105609500 B CN 105609500B
Authority
CN
China
Prior art keywords
type
doped
drift region
low
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610060179.9A
Other languages
English (en)
Other versions
CN105609500A (zh
Inventor
韦韬
何孟轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiaxing Aihe Electronic Technology Co Ltd
Original Assignee
Jiaxing Aihe Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiaxing Aihe Electronic Technology Co Ltd filed Critical Jiaxing Aihe Electronic Technology Co Ltd
Priority to CN201610060179.9A priority Critical patent/CN105609500B/zh
Publication of CN105609500A publication Critical patent/CN105609500A/zh
Priority to US15/211,824 priority patent/US20170221986A1/en
Application granted granted Critical
Publication of CN105609500B publication Critical patent/CN105609500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体技术领域，公开了一种共极集成二极管，包括共用阳极或者阴极的多个二极管结构；包括：半导体衬底；所述半导体衬底上掺杂一低掺杂漂移区；所述低掺杂漂移区上连接两个或者两个以上的电极；其中，在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下，所述两个或者两个以上的电极到二极管结构的PN结的距离不同。本发明提供了一种空间占用率低，安全性高的多二极管集成结构。

Description

一种共极集成二极管
技术领域
本发明涉及半导体技术领域，特别涉及一种共极集成二极管。
背景技术
在许多电路应用中,经常有多个不同击穿电压(BV)的二极管，而它们的阴极或阳极被连接在一起。
在一个集成电路中，这些二极管必须小心置放,以减少不必要的电路相互感应作用，以防止不必要的击穿、压穿或闩锁。通常相邻二极管之间必须保留一个很大的空间，另外一般需再附加隔离层。这种解决方案的不利之处是占用了半导体晶片的大量空间。尤其对于击穿电压较高的二极管，情况会变得更为严重。
发明内容
本发明提供一种共极集成二极管，解决现有技术中多二极管共极连接使用情况下，占用半导体晶片大的技术问题。
为解决上述技术问题，本发明提供了一种共极集成二极管，共用阳极或者阴极的多个二极管的集成结构；包括：半导体衬底；所述半导体衬底上掺杂一低掺杂漂移区；所述低掺杂漂移区上连接两个或者两个以上的电极；
其中，在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下，所述两个或者两个以上的电极到二极管结构的PN结的距离不同。
进一步地，所述低掺杂漂移区为N型低掺杂漂移区；
所述N型低掺杂漂移区内设置一重掺杂P型区；
所述重掺杂P型区的掺杂浓度比所述N型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂P型区构成阳极与所述两个或者两个以上的电极构成两个或者两个以上的具备不同击穿电压的共阳极二极管。
进一步地，所述N型低掺杂漂移区内设置至少两个重掺杂N型接触区；
所述重掺杂N型接触区的掺杂浓度比所述N型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂N型接触区构成阴极；所述两个或者两个以上的电极与所述重掺杂N型接触区相连，且与所述重掺杂P型区构成两个或者两个以上的具备不同击穿电压的二极管。
进一步地，任意相邻的所述重掺杂P型区与所述重掺杂N型接触区间，任意相邻的所述重掺杂N型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型区与所述重掺杂N型接触区的深度。
进一步地，所述低掺杂漂移区为P型低掺杂漂移区；
所述P型低掺杂漂移区内设置一重掺杂N型区；
所述重掺杂N型区的掺杂浓度比所述P型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂N型区构成阴极与所述两个或者两个以上的电极构成两个或者两个以上的具备不同击穿电压的共阴极二极管。
进一步地，所述P型低掺杂漂移区内设置至少两个重掺杂P型接触区；
所述重掺杂P型接触区的掺杂浓度比所述P型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂P型接触区构成阳极；所述两个或者两个以上的电极与所述重掺杂P型接触区相连，且与所述重掺杂N型区构成两个或者两个以上的不同击穿电压的二极管。
进一步地，任意相邻的所述重掺杂N型区与所述重掺杂P型接触区间，任意相邻的所述重掺杂P型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂N型区与所述重掺杂P型接触区的深度。
进一步地，所述半导体衬底为P型掺杂，所述低掺杂漂移区为N型掺杂，两者间形成PN结；
所述低掺杂漂移区内设置两个或者两个以上重掺杂N型接触区；
其中，所述两个或者两个以上重掺杂N型接触区作为阴极，各自连接一个电极，与作为阳极的所述半导体衬底构成集成的多个共阳极二极管。
进一步地，所述半导体衬底为N型掺杂，所述低掺杂漂移区为P型掺杂，两者间形成PN结；
所述低掺杂漂移区内设置两个或者两个以上重掺杂P型接触区；
其中，所述两个或者两个以上重掺杂P型接触区作为阳极，各自连接一个电极，与作为阴极的所述半导体衬底构成集成的多个共阴极二极管。
进一步地，任意相邻的所述重掺杂P型接触区或者任意相邻的所述重掺杂N型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型接触区或者所述重掺杂N型接触区的深度。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例中提供的共极集成二极管，通过在同一半导体晶片内设置至少两个PN结距离不同的阴极或者阳极而形成了一个多二极管共阳极或者共阴极的集成结构；实质上形成了在一个高击穿电压的二极管内产生多个相对低击穿电压的二极管，占用空间大大降低。
附图说明
图1为本发明实施例一提供的共阳极集成二极管的结构示意图；
图2为本发明实施例一提供的共阴极集成二极管的结构示意图；
图3为本发明实施例二提供的共阳极集成二极管的结构示意图；
图4为本发明实施例二提供的共阴极集成二极管的结构示意图；
图5为本发明实施例三提供的共阳极集成二极管的结构示意图；
图6为本发明实施例三提供的共阴极集成二极管的结构示意图；
图7为本发明实施例四提供的共阳极集成二极管的结构示意图；
图8为本发明实施例四提供的共阴极集成二极管的结构示意图；
其中，虚线表示二极管的符号和连接关系。
具体实施方式
本申请实施例通过提供一种共极集成二极管，解决现有技术中多二极管共极连接使用情况下，占用半导体晶片大的技术问题；达到缩减占用空间，提升管间安全性的技术效果。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
一种共极集成二极管，共用阳极或者阴极的多个二极管的集成结构；包括：半导体衬底；所述半导体衬底上掺杂一低掺杂漂移区；所述低掺杂漂移区上连接两个或者两个以上的电极；
其中，在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下，所述两个或者两个以上的电极到二极管结构的PN结的距离不同。
通过上述内容可以看出，通过半导体衬底与低掺杂漂移区内形成PN结，并在低掺杂漂移区内设置多个到PN结距离不同的阴极，形成多个共阳极或者共阴极二极管集成结构；实质上是在一个高击穿电压二极管，即离PN结最远的一个阴极与阳极构成的二极管的低掺杂漂移区内形成多个低击穿电压的二极管，形成实质上的共低掺杂漂移区的多二极管共阳极集成结构。即在一个二极管空间内设置多个二极管，大大缩减了占用空间；同时安全性还得以保证。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
实施例一
参见图1，本实施例提供的共极集成二极管，为一种共阳极集成二极管，包括：P型掺杂的半导体衬底P-type substrate(Anode)101；所述半导体衬底P-type substrate(Anode)101上设置一N型低掺杂的低掺杂漂移区N-type drift region 102；所述低掺杂漂移区N-type drift region 102上连接两个或者两个以上的电极Electrodes 105(包括阴极Cathode 104)。
其中，P型掺杂的半导体衬底P-type substrate(Anode)101与N型低掺杂的低掺杂漂移区N-type drift region 102间形成PN结PN junction 103；所述两个或者两个以上的电极Electrodes 105(包括阴极Cathode 104)与所述半导体衬底构成两个或者两个以上的不同击穿电压的二极管。其中，所述的电极Electrodes 105包括至少一个或一个以上电极，以及一个阴极Cathode 104。
P型掺杂的半导体衬底P-type substrate(Anode)101与N型低掺杂的低掺杂漂移区N-type drift region 102间形成PN结PN junction 103；因此，P型掺杂的半导体衬底P-type substrate(Anode)101与N型低掺杂的低掺杂漂移区N-type drift region 102可构成电学结构上的阳极和阴极，通过外接电极Electrodes 105和阴极Cathode 104构成完整的二极管结构。
通过在低掺杂漂移区N-type drift region 102上外接多个到PN结PN junction103距离不同的电极Electrodes 105和阴极Cathode 104，在N型低掺杂漂移区N-typedrift region 102内形成多个击穿电压BV不同的电学结构上的二极管。
图1中虚线连接结构表示的是多个不同的二极管的连接关系，具体的，二极管Diode 106即为阴极Cathode 104与阳极，即P型掺杂的半导体衬底P-type substrate(Anode)101构成的二极管结构，虚线表示电学连接关系；根据电极Electrodes 105和阴极Cathode 104到PN结PN junction 103的距离，形成击穿电压不同的二极管，且共用衬底；因此，形成的集成结构所占用的空间大大降低。
电极Electrodes 105(包括Cathode 104)的位置以及它们与PN结的距离决定了单个二极管的BV。单个二极管的BV通常可以通过实验或者仿真计算来确定。
同时，通过颠倒掺杂属性，也可以形成共阴极集成二极管。
参见图2，本实施例提供的共极集成二极管的另一种结构：共阴极集成二极管；包括：N型掺杂的半导体衬底N-type substrate(Anode)110；所述半导体衬底N-typesubstrate(Cathode)110上设置一P型低掺杂的低掺杂漂移区P-type drift region 120；所述低掺杂漂移区P-type drift region 120上连接两个或者两个以上的电极Electrodes150(包括阳极Anode 140)。
其中，N型掺杂的半导体衬底N-type substrate(Cathode)110与P型低掺杂的低掺杂漂移区P-type drift region 120间形成PN结PN junction 130；所述两个或者两个以上的电极Electrodes 150(包括阳极Anode 140)与所述半导体衬底构成两个或者两个以上的不同击穿电压的二极管。其中，所述的电极Electrodes 150包括至少一个电极，以及一个阳极Anode 140。
N型掺杂的半导体衬底N-type substrate(Cathode)110与P型低掺杂的低掺杂漂移区P-type drift region 120间形成PN结PN junction 130；因此，N型掺杂的半导体衬底N-type substrate(Cathode)110与P型低掺杂的低掺杂漂移区P-type drift region 120可构成电学结构上的阴极和阳极，通过外接电极Electrodes 150和阳极Anode 140构成完整的二极管结构。
通过在低掺杂漂移区P-type drift region 120上外接多个到PN结PN junction130距离不同的电极Electrodes 150和阳极Anode 140，在P型低掺杂的低掺杂漂移区P-type drift region 120内形成多个击穿电压BV不同的电学结构上的二极管。
图2中虚线连接结构表示的是多个不同的二极管的连接关系，具体的，二极管Diode 160即为阳极Anode 140与阴极，即N型掺杂的半导体衬底N-type substrate(Cathode)110构成的二极管结构，虚线表示电学连接关系；根据电极Electrodes 150和Anode 140到PN结PN junction 130的距离，形成击穿电压不同的二极管，且共用衬底；因此，形成的集成结构所占用的空间大大降低。
电极Electrodes 150的位置以及它们与PN结的距离决定了单个二极管的BV。单个二极管的BV通常可以通过实验或者仿真计算来确定。
实施例2
参见图3和图4，本实施例提供的共极集成二极管在上述实施例一的基础上，针对所述共阳极集成二极管设置独立的重掺杂P型区构成P型重掺杂的阳极Anode(P-type)205，以替代衬底的阳极功能。或者针对所述共阴极集成二极管设置独立的重掺杂N型区构成N型重掺杂的阴极Cathode(N-type)240，以替代衬底的阴极功能。
参见图3，本实施例提供的一种共极集成二极管为共阳极集成二极管，包括：半导体衬底substrate 201以及设置在其内的一N型低掺杂漂移区N-type drift region 202；所述N型低掺杂漂移区内设置一重掺杂P型区构成P型重掺杂的阳极Anode(P-type)203；所述低掺杂漂移区N-type drift region 202上连接两个或者两个以上的电极Electrodes205(包括阴极Cathode 204)。
其中，N型低掺杂的低掺杂漂移区N-type drift region 202与P型重掺杂的阳极Anode(P-type)203间形成PN结；所述两个或者两个以上的电极Electrodes 205和阴极Cathode 204与阳极Anode(P-type)203构成两个或者两个以上的不同击穿电压的二极管。
所述重掺杂P型区的掺杂浓度比所述N型低掺杂漂移区的掺杂浓度高至少一个数量级。
其中，所述P型重掺杂的阳极Anode(P-type)203构成所述共阳极集成二极管的阳极；所述两个或者两个以上的电极Electrodes 205(包括阴极Cathode 204)构成所述共阳极集成二极管的阴极，且与所述阳极Anode(P-type)203构成两个或者两个以上的不同击穿电压的二极管。
半导体衬底substrate 201可为本征，P型掺杂，或N型掺杂；阳极Anode(P-type)203与N型低掺杂漂移区N-type drift region 202间形成PN结；因此，阳极Anode(P-type)203与N型低掺杂漂移区N-type drift region 202可构成电学结构上的阳极和阴极，通过N型低掺杂漂移区N-type drift region 202上外接电极Electrodes 205以及阴极Cathode204构成完整的多个二极管结构。
图3中虚线连接结构表示的形成的多个不同的二极管，二极管Diode 206即为阴极Cathode 204与阳极Anode(P-type)203构成的二极管结构，虚线表示电学连接关系；根据电极Electrodes 205和阴极Cathode 204到PN结的距离，形成击穿电压不同的二极管；其阳极共用P型重掺杂的Anode(P-type)203，因此，其实质上是在由距离PN结最远的阴极Cathode204和P型重掺杂的Anode(P-type)203之间构成多个击穿电压较小的多个共阳极二极管，形成的集成结构所占用的空间大大降低。
电极Electrodes205和阴极Cathode204的位置以及它们与左端PN结的距离决定了单个二极管的BV。单个二极管的BV通常可以通过实验或者仿真计算来确定。
同时，本实施例还通过颠倒掺杂属性，提供一种共阴极集成二极管。
参见图4，本实施例提供的一种共极集成二极管为共阴极集成二极管，包括：半导体衬底substrate 210以及设置在其内的一P型低掺杂的低掺杂漂移区P-type driftregion 220；所述P型低掺杂漂移区内设置一重掺杂N型区构成N型重掺杂的阴极Cathode(N-type)230；所述低掺杂漂移区P-type drift region 220上连接两个或者两个以上的电极Electrodes 250(包括阳极Anode240)。
其中，P型低掺杂漂移区P-type drift region 220与N型重掺杂的阴极Cathode(N-type)230间形成PN结；所述两个或者两个以上的电极Electrodes 250(包括阳极Anode240)与阴极Cathode(N-type)230构成两个或者两个以上的不同击穿电压的二极管。
所述重掺杂N型区的掺杂浓度比所述P型低掺杂漂移区的掺杂浓度高至少一个数量级。
其中，所述N型重掺杂的阴极Cathode(N-type)230构成所述共阴极集成二极管的阴极；所述两个或者两个以上的电极Electrodes 250(包括阳极Anode 240)构成所述共阴极集成二极管的阳极，且与所述阴极Cathode(N-type)230构成两个或者两个以上的不同击穿电压的二极管。
半导体衬底substrate 210可为本征，P型掺杂，或N型掺杂；阴极Cathode(N-type)230与P型低掺杂漂移区P-type drift region 220间形成PN结；因此，阴极Cathode(N-type)230与P型低掺杂漂移区P-type drift region 220可构成电学结构上的阴极和阳极，通过P型低掺杂漂移区P-type drift region 220上外接电极Electrodes 250以及阳极Anode240构成完整的多个二极管结构。
图4中虚线连接结构表示的形成的多个不同的二极管，二极管Diode 260即为阳极Anode 240与阴极Cathode(N-type)230构成的二极管结构，虚线表示电学连接关系；根据电极Electrodes 250和阳极Anode 240到PN结的距离，形成击穿电压不同的二极管；其阴极共用N型重掺杂的阴极Cathode(N-type)230，因此，其实质上是在由距离PN结最远的阳极Anode 240与N型重掺杂的阴极Cathode(N-type)230之间构成多个击穿电压较小的多个共阴极二极管，形成的集成结构所占用的空间大大降低。
电极Electrodes 250和阳极Anode 240的位置以及它们与左端PN结的距离决定了单个二极管的BV。单个二极管的BV通常可以通过实验或者仿真计算来确定。
实施例三
参见图5，本实施例提供的共极集成二极管为共阳极集成二极管；包括：半导体衬底substrate 301；所述半导体衬底substrate 301上掺杂一N型低掺杂漂移区N-typedrift region 302；所述N型低掺杂漂移区N-type drift region 302内设置一重掺杂P型区构成P型重掺杂的阳极Anode(P+)303。
所述N型低掺杂漂移区N-type drift region 302内设置至少两个重掺杂N型接触区N+Cathodes 305和N+Cathode 304。
所述重掺杂P型区的掺杂浓度比所述N型低掺杂漂移区N-type drift region 302的掺杂浓度高至少一个数量级；所述重掺杂N型接触区N+Cathode 305和N+Cathode 304的掺杂浓度比所述N型低掺杂漂移区N-type drift region 302的掺杂浓度高至少一个数量级。
其中，所述P型重掺杂的阳极Anode(P+)303构成所述共阳极集成二极管的阳极；所述两个或者两个以上的重掺杂N型接触区N+Cathode 305(包括N+Cathode 304)构成所述共阳极集成二极管的阴极，且与所述阳极Anode(P+)303构成两个或者两个以上的不同击穿电压的二极管。
半导体衬底substrate 301可为本征，P型掺杂，或N型掺杂；P型重掺杂的阳极Anode(P+)303与重掺杂N型接触区N+Cathodes 305和N+Cathode 304间形成PN结；因此，阳极Anode(P+)303与重掺杂N型接触区N+Cathodes 305(包括N+Cathode 304在内)可构成电学结构上的阳极和阴极，通过重掺杂N型接触区N+Cathodes 305和N+Cathode 304上外接电极构成完整的二极管结构。
根据电极到PN结的距离，形成击穿电压不同的二极管；其阳极共用阳极Anode(P+)303；实质上是在由阳极Anode(P+)303和阴极N+Cathode 304构成的二极管空间内的漂移区内设置多个阴极，PN结的结距不同，因而形成了多个击穿电压不同的共阳极二极管的集成结构，同时形成的集成结构所占用的空间大大降低。
PN结的距离决定了单个二极管的BV，单个二极管的BV通常可以通过实验或者仿真计算来确定。
为了避免相互干扰，任意相邻的所述重掺杂P型区与所述重掺杂N型接触区间，或者任意相邻的所述重掺杂N型接触区间设置绝缘隔离层Field Insulation 306。
所述绝缘隔离层Field Insulation 306采用绝缘隔离材料，且其深度要大于所述重掺杂P型区或所述重掺杂N型接触区的深度。
在大多数线路应用中,一般需要高电流注入和低接触电阻。本实施例中引入了重掺杂N型接触区域，其掺杂浓度至少高于漂移区掺杂浓度一个数量级；另外引入了隔离氧化层Field Insulation 306，其深度应深于重掺杂N型接触区域，此可以保护漂移区的电场均衡。重掺杂N型接触区为N型低掺杂漂移区提供了高注入源，而且降低了电极的接触电阻。由于N型接触区比隔离氧化层Field Insulation 306要薄，当有外加电压时N型低掺杂漂移区的电子耗尽层不会受影响，电场的均衡性得以保留，击穿电压不会受影响。
同时，本实施例还通过颠倒掺杂属性，提供一种共阴极集成二极管。
参见图6，本实施例提供的共极集成二极管为共阴极集成二极管；包括：半导体衬底substrate 310；所述半导体衬底substrate 310上掺杂一P型低掺杂漂移区P-typedrift region 320；所述P型低掺杂漂移区P-type drift region 320内设置一重掺杂N型区构成N型重掺杂的阴极N+Cathode 340。
所述P型低掺杂漂移区P-type drift region 320内设置至少两个重掺杂P型接触区Anodes(P+)350(包括Anode(P+)330)。
所述重掺杂P型接触区Anodes(P+)350(包括Anode(P+)330)的掺杂浓度比所述P型低掺杂漂移区P-type drift region 320的掺杂浓度高至少一个数量级；所述重掺杂N型阴极N+Cathode 340的掺杂浓度比所述P型低掺杂漂移区P-type drift region 320的掺杂浓度高至少一个数量级。
其中，所述重掺杂N型阴极N+Cathode 340构成所述共阴极集成二极管的阴极，且与作为阳极的所述重掺杂P型接触区Anodes(P+)350(包括Anode(P+)330)构成两个或者两个以上的不同击穿电压的二极管。
半导体衬底substrate 310可为本征，P型掺杂，或N型掺杂；N型重掺杂的阴极N+Cathode 340与重掺杂P型接触区Anodes(P+)350间形成PN结；因此，P型接触区Anodes(P+)350与重掺杂N型接触区N+Cathodes 340可构成电学结构上的阳极和阴极，通过重掺杂P型接触区Anodes(P+)350和Anode(P+)330上外接电极构成完整的二极管结构。
根据电极到PN结的距离，形成击穿电压不同的二极管；其阴极共用阴极N+Cathode340；实质上是在由阳极Anode(P+)330和阴极N+Cathode 340构成的二极管空间内的漂移区内设置多个阴极，PN结的结距不同，因而形成了多个击穿电压不同的共阳极二极管的集成结构，同时形成的集成结构所占用的空间大大降低。
PN结的距离决定了单个二极管的BV，单个二极管的BV通常可以通过实验或者仿真计算来确定。
为了避免相互干扰，任意相邻的所述重掺杂P型区与所述重掺杂N型接触区间，或者任意相邻的所述重掺杂N型接触区间设置绝缘隔离层Field Insulation 360。
所述绝缘隔离层Field Insulation 360采用绝缘隔离材料，且其深度要大于所述重掺杂P型区或所述重掺杂N型接触区的深度。
在大多数线路应用中,一般需要高电流注入和低接触电阻。本实施例中引入了重掺杂P型接触区域，其掺杂浓度至少高于漂移区掺杂浓度一个数量级；另外引入了隔离氧化层Field Insulation360，其深度应深于重掺杂P型接触区域，此可以保护漂移区的电场均衡。重掺杂P型接触区为P型低掺杂漂移区提供了高注入源，而且降低了电极的接触电阻。由于P型接触区比隔离氧化层Field Insulation 360要薄，当有外加电压时P型低掺杂漂移区的电子耗尽层不会受影响，电场的均衡性得以保留，击穿电压不会受影响。
实施例四
参见图7，本实施例提供的共极集成二极管为共阳极集成二极管，包括：P型掺杂的半导体衬底P-type substrate(Anode)401及其内掺杂的N型低掺杂漂移区N-type driftregion 402，两者间形成PN结PN junction 403；所述N型低掺杂漂移区N-type driftregion 402内设置两个或者两个以上重掺杂N型接触区N+Cathodes 405(包括N+Cathode404)；
其中，所述两个或者两个以上重掺杂N型接触区作为阴极，各自连接一个电极，与作为阳极的所述半导体衬底P-type substrate(Anode)401构成集成的多个共阳极二极管。
进一步地，通过颠倒掺杂属性，本实施例还提供一种共阴极集成二极管。
参见图8，共阴极集成二极管包括：N型掺杂的半导体衬底N-type substrate(Cathode)410及其内掺杂的P型低掺杂漂移区P-type drift region 420，两者间形成PN结PN junction 430；所述P型低掺杂漂移区P-type drift region 420内设置两个或者两个以上重掺杂P型接触区Anodes(P+)450(包括Anode(P+)440)；
其中，所述两个或者两个以上重掺杂P型接触区作为阳极，各自连接一个电极，与作为阴极的所述半导体衬底N-type substrate(Cathode)410构成集成的多个共阴极二极管。
任意相邻的所述重掺杂P型接触区和任意相邻的所述重掺杂N型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型接触区或者所述重掺杂N型接触区的深度。
本申请实施例中提共的一个或多个技术方案，至少具有如下技术效果或优点：
1、本申请实施例中提共的共极集成二极管，通过在同一半导体晶片内设置至少两个距离PN结距离不同的阴极形成了一共阳极多二极管集成结构；实质上形成了在一个高击穿电压的二极管内产生多个相对低击穿电压的二极管，占用空间大大降低。
2、本申请实施例中提供的共极集成二极管，通过重掺杂接触区提供了高注入源并降低了电极的接触电阻；加入绝缘隔离层使得击穿电压不受重掺杂接触区影响。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (14)

1.一种共极集成二极管，共用阳极的多个二极管的集成结构；其特征在于，包括：半导体衬底；所述半导体衬底上掺杂一低掺杂漂移区；所述低掺杂漂移区上连接两个或者两个以上的电极；
其中，在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下，所述两个或者两个以上的电极到二极管结构的PN结的距离不同，在离PN结最远的一个阴极与阳极构成的二极管的低掺杂漂移区内形成多个低击穿电压的二极管；
其中，所述低掺杂漂移区为N型低掺杂漂移区；
所述N型低掺杂漂移区内设置一重掺杂P型区；
所述重掺杂P型区的掺杂浓度比所述N型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂P型区构成阳极与所述两个或者两个以上的电极构成两个或者两个以上的具备不同击穿电压的共阳极二极管。
2.如权利要求1所述的共极集成二极管，其特征在于：所述N型低掺杂漂移区内设置至少两个重掺杂N型接触区；
所述重掺杂N型接触区的掺杂浓度比所述N型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂N型接触区构成阴极；所述两个或者两个以上的电极与所述重掺杂N型接触区相连，且与所述重掺杂P型区构成两个或者两个以上的具备不同击穿电压的二极管。
3.如权利要求2所述的共极集成二极管，其特征在于：任意相邻的所述重掺杂P型区与所述重掺杂N型接触区间，任意相邻的所述重掺杂N型接触区之间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型区与所述重掺杂N型接触区的深度。
4.如权利要求1所述的共极集成二极管，其特征在于：所述半导体衬底为P型掺杂，所述低掺杂漂移区为N型掺杂，两者间形成PN结；
所述低掺杂漂移区内设置两个或者两个以上重掺杂N型接触区；
其中，所述两个或者两个以上重掺杂N型接触区作为阴极，各自连接一个电极，与作为阳极的所述半导体衬底构成集成的多个共阳极二极管。
5.如权利要求1所述的共极集成二极管，其特征在于：所述半导体衬底为N型掺杂，所述低掺杂漂移区为P型掺杂，两者间形成PN结；
所述低掺杂漂移区内设置两个或者两个以上重掺杂P型接触区；
其中，所述两个或者两个以上重掺杂P型接触区作为阳极，各自连接一个电极，与作为阴极的所述半导体衬底构成集成的多个共阴极二极管。
6.如权利要求4所述的共极集成二极管，其特征在于：任意相邻的所述重掺杂N型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂N型接触区的深度。
7.如权利要求5所述的共极集成二极管，其特征在于：任意相邻的所述重掺杂P型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型接触区的深度。
8.一种共极集成二极管，共用阴极的多个二极管的集成结构；其特征在于，包括：半导体衬底；所述半导体衬底上掺杂一低掺杂漂移区；所述低掺杂漂移区上连接两个或者两个以上的电极；
其中，在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下，所述两个或者两个以上的电极到二极管结构的PN结的距离不同，在离PN结最远的一个阴极与阳极构成的二极管的低掺杂漂移区内形成多个低击穿电压的二极管；
其中，所述低掺杂漂移区为P型低掺杂漂移区；
所述P型低掺杂漂移区内设置一重掺杂N型区；
所述重掺杂N型区的掺杂浓度比所述P型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂N型区构成阴极与所述两个或者两个以上的电极构成两个或者两个以上的具备不同击穿电压的共阴极二极管。
9.如权利要求8所述的共极集成二极管，其特征在于：所述P型低掺杂漂移区内设置至少两个重掺杂P型接触区；
所述重掺杂P型接触区的掺杂浓度比所述P型低掺杂漂移区的掺杂浓度高至少一个数量级；
其中，所述重掺杂P型接触区构成阳极；所述两个或者两个以上的电极与所述重掺杂P型接触区相连，且与所述重掺杂N型区构成两个或者两个以上的不同击穿电压的二极管。
10.如权利要求9所述的共极集成二极管，其特征在于：任意相邻的所述重掺杂N型区与所述重掺杂P型接触区间，任意相邻的所述重掺杂P型接触区之间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂N型区与所述重掺杂P型接触区的深度。
11.如权利要求8所述的共极集成二极管，其特征在于：所述半导体衬底为P型掺杂，所述低掺杂漂移区为N型掺杂，两者间形成PN结；
所述低掺杂漂移区内设置两个或者两个以上重掺杂N型接触区；
其中，所述两个或者两个以上重掺杂N型接触区作为阴极，各自连接一个电极，与作为阳极的所述半导体衬底构成集成的多个共阳极二极管。
12.如权利要求8所述的共极集成二极管，其特征在于：所述半导体衬底为N型掺杂，所述低掺杂漂移区为P型掺杂，两者间形成PN结；
所述低掺杂漂移区内设置两个或者两个以上重掺杂P型接触区；
其中，所述两个或者两个以上重掺杂P型接触区作为阳极，各自连接一个电极，与作为阴极的所述半导体衬底构成集成的多个共阴极二极管。
13.如权利要求11所述的共极集成二极管，其特征在于：任意相邻的所述重掺杂N型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂N型接触区的深度。
14.如权利要求12所述的共极集成二极管，其特征在于：任意相邻的所述重掺杂P型接触区间设置绝缘隔离层；
其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型接触区的深度。
CN201610060179.9A 2016-01-28 2016-01-28 一种共极集成二极管 Active CN105609500B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610060179.9A CN105609500B (zh) 2016-01-28 2016-01-28 一种共极集成二极管
US15/211,824 US20170221986A1 (en) 2016-01-28 2016-07-15 Copolar integrated diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610060179.9A CN105609500B (zh) 2016-01-28 2016-01-28 一种共极集成二极管

Publications (2)

Publication Number Publication Date
CN105609500A CN105609500A (zh) 2016-05-25
CN105609500B true CN105609500B (zh) 2018-10-12

Family

ID=55989298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610060179.9A Active CN105609500B (zh) 2016-01-28 2016-01-28 一种共极集成二极管

Country Status (2)

Country Link
US (1) US20170221986A1 (zh)
CN (1) CN105609500B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759445B (zh) * 2023-08-21 2023-10-20 捷捷半导体有限公司 低压降二极管及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146296A (en) * 1987-12-03 1992-09-08 Xsirius Photonics, Inc. Devices for detecting and/or imaging single photoelectron
JPH01262654A (ja) * 1988-04-14 1989-10-19 Toshiba Corp 半導体装置
US5754380A (en) * 1995-04-06 1998-05-19 Industrial Technology Research Institute CMOS output buffer with enhanced high ESD protection capability
EP1699084B1 (en) * 1995-04-12 2011-05-25 Fuji Electric Systems Co., Ltd. High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor
US6977420B2 (en) * 1998-09-30 2005-12-20 National Semiconductor Corporation ESD protection circuit utilizing floating lateral clamp diodes
US7084456B2 (en) * 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
TW511270B (en) * 2001-10-18 2002-11-21 Vanguard Int Semiconduct Corp Diode structure having high electrostatic discharge protection capability and its electrostatic discharge protection circuit design
US7169634B2 (en) * 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
US7262467B2 (en) * 2003-09-10 2007-08-28 Ixys Corporation Over charge protection device
US9111754B2 (en) * 2005-07-26 2015-08-18 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance
US7477495B2 (en) * 2005-12-13 2009-01-13 Silicon Laboratories, Inc. System and method of ESD protection of integrated circuit components
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP5132077B2 (ja) * 2006-04-18 2013-01-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
KR101018709B1 (ko) * 2007-07-20 2011-03-04 주식회사 하이닉스반도체 반도체 소자의 핀 저항 조절용 다이오드
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
DE102009047808B4 (de) * 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
US8199447B2 (en) * 2010-01-04 2012-06-12 Semiconductor Components Industries, Llc Monolithic multi-channel ESD protection device
KR20120071057A (ko) * 2010-12-22 2012-07-02 삼성전자주식회사 다이오드 및 그것을 포함하는 정전기 방전 보호 회로
US9000524B2 (en) * 2011-04-06 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for modeling multi-terminal MOS device for LVS and PDK
US8680926B2 (en) * 2012-05-01 2014-03-25 Invensense, Inc. Amplification circuit comprising input signal limiting network
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9070571B2 (en) * 2013-03-15 2015-06-30 Infineon Technologies Ag Power switching module with reduced oscillation
KR20170059706A (ko) * 2015-11-23 2017-05-31 페어차일드코리아반도체 주식회사 전력 반도체 장치

Also Published As

Publication number Publication date
CN105609500A (zh) 2016-05-25
US20170221986A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN107017247B (zh) 具有低击穿电压的瞬态电压抑制器
CN101877352B (zh) 反向导通半导体器件
US20130248882A1 (en) Semiconductor device
US8415747B2 (en) Semiconductor device including diode
KR20190038717A (ko) 쇼트키 배리어 다이오드
CN103426910B (zh) 功率半导体元件及其边缘终端结构
CN105428415A (zh) Nldmos器件及其制造方法
CN105190895A (zh) 功率半导体装置及相应模块
CN105097905A (zh) 绝缘栅双极晶体管
CN110098124A (zh) 功率半导体器件和用于制造功率半导体器件的方法
CN108281420A (zh) Esd器件结构
CN105609500B (zh) 一种共极集成二极管
CN105047706B (zh) 一种低通态损耗igbt及其制造方法
CN104538395B (zh) 一种功率vdmos器件二极管并联式esd防护机构
CN207896095U (zh) 一种双通道变掺杂ldmos器件
CN106816463B (zh) 一种终端结构、半导体器件及其制备方法
CN109888004A (zh) Igbt器件
CN108735732B (zh) Ldmos静电保护器件
CN108807370B (zh) 静电保护器件
CN204558459U (zh) 基于mos工艺的芯片静电防护结构
CN106340515B (zh) 硅控整流器与静电放电箝制电路
CN104505390B (zh) 集成式二极管链功率mos防静电保护结构
KR101680147B1 (ko) 고내압 고속 스위칭 다이오드
US9461039B2 (en) Die including a Schottky diode
CN108807373B (zh) 静电保护器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 3 / F, building 8, No. 778, Asia Pacific Road, Nanhu District, Jiaxing City, Zhejiang Province

Patentee after: Pai Microelectronics (Jiaxing) Co., Ltd

Address before: Three, No. 8, No. 778 Asia Pacific Road, Zhejiang, Jiaxing, No. 314006

Patentee before: Jiaxing Aihe Electronics Co.,Ltd.