CN101877352B - 反向导通半导体器件 - Google Patents
反向导通半导体器件 Download PDFInfo
- Publication number
- CN101877352B CN101877352B CN201010175167.3A CN201010175167A CN101877352B CN 101877352 B CN101877352 B CN 101877352B CN 201010175167 A CN201010175167 A CN 201010175167A CN 101877352 B CN101877352 B CN 101877352B
- Authority
- CN
- China
- Prior art keywords
- district
- layer
- reverse
- conducting semiconductor
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 235000012431 wafers Nutrition 0.000 description 31
- 238000009413 insulation Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Abstract
提供具有电有源区的反向导通半导体器件(200)，其包括在共有晶圆(100)上的续流二极管和绝缘栅双极晶体管。该晶圆(100)的一部分形成具有基极层厚度(102)的基极层(101)。具有至少一个第一区(10)的第一导电类型的第一层(1)和具有至少一个第二和第三区(20、22)的第二导电类型的第二层(2)交替设置在所述集电极侧(103)上。每个区具有被区边界环绕的具有区宽度(11、21、23)的区区域。该RC-IGBT采用这样的方式设计使得满足一定几何规则。
Description
技术领域
本发明涉及功率电子设备的领域，并且更加具体地涉及根据本发明的引言的反向导通半导体器件(reverse-conducting semiconductordevice)。
背景技术
在US2008/0135871 A1中描述了如在图1中示出的反向导通半导体器件200’(反向导通绝缘栅双极晶体管(RC-IGBT))，其在一片晶圆(wafer)100内包括具有内建续流二极管(freewheeling diode)的绝缘栅双极晶体管。如在图1中示出，这样的反向导通半导体器件200’包括n型基极层101，其具有是集成IGBT的发射极侧104的第一主侧和是IGBT的集电极侧103并且位于发射极侧104相对侧的第二主侧。第四p型层4设置在发射极侧104上。在第四层4上，设置具有比基极层101更高掺杂的第三n型层3。
第六电绝缘层6设置在发射极侧104上并且覆盖第四层4和基极层101并且部分覆盖第三层3。导电第五层5完全嵌入第六层6中。在第四层4的中心部分上方没有设置第三或第六层3、6。
在该第四层4的中心部分上，设置第一电接触8，其还覆盖第六层6。第一电接触8与第三层3和第四层4直接电接触，但与第五层5电绝缘。
在第二主侧上，形成为缓冲层的第七层7设置在基极层101上。在第七层7上，n型第一层1和p型第二层2交替地设置在平面中。第一层1以及第七层7具有比基极层101更高的掺杂。
第二电接触9设置在集电极侧103上并且它覆盖第一和第二层1、2并且与它们直接电接触。
在这样的反向导通半导体器件200’中，续流二极管在第二电接触9(其的一部分形成该二极管中的阴极电极)、n型第一层1(其形成该二极管中的阴极区)、基极层101(其的一部分形成该二极管基极层)、p型第四层4(其的一部分形成该二极管中的阳极区)和第一电接触8(其形成该二极管中的阳极)之间形成。
绝缘栅双极晶体管(IGBT)在第二电接触9(其的一部分形成该IGBT中的集电极电极)、p型第二层2(其形成该IGBT中的集电极区)、基极层101(其的一部分形成该IGBT基极层)、第四层4(其的一部分形成该IGBT中的p基极区)、第三层3(其形成该IGBT中的n型源极区)和第一电接触8(其形成发射极电极)之间形成。在该IGBT的导通状态期间，沟道在该发射极电极、该源极区和朝向n基极层的该p基极区之间形成。
n型第一层1包括多个具有第四区宽度16的第四区15。p型第二层2包括多个具有第五区宽度26的第五区25。第二层2形成连续层，其中每个第四区15被该连续的第二层2环绕。
在图2中第一和第二层1、2在通过沿来自图1的线A-A的剖面的全部晶圆区域(wafer area)上示出。该线也在图2中指示以便示出RC-IGBT 200’对于第一和第二层1、2在晶圆100的整个平面上不具有相同的结构。在图的上部(参见线A-A)中示出规则设置的第四区15和第五区25的结构。图2示出超出图1的线A-A的器件，该线位于该器件的有源区110中，即图2还示出该器件的终端区域(termination area)111。
在图2的下部中，示出第二层2还包括第六区27(在图中被虚线环绕)，其具有更大的第六区宽度28(大于任何第五区25的宽度26)。第六区27的宽度28加上第四区15的宽度16是第五区25的宽度26加上第四区15的宽度16的1.5至5倍大。第六区27设置在有源区110的边界并且相邻于或至少靠近晶圆的终端区111。
然而，IGBT和二极管都产生损耗。其是纯IGBT区域的第六区27产生最高损耗，使得最高温度在这样的区域上出现。由于第六区27在晶圆边界上的设置，在半导体器件中的温度分布因此是不均匀的。
此外，通过第六区27的不位于中心的设置，减小了IGBT的安全操作区域(SOA)，因为第六区27延伸进入其是电非有源区的结终端区域。通过该设置，阶跃恢复效应(snap-back effect)也更容易在导通状态模式下发生。在US2008/0135871 A1中示出的设计中，优化了p掺杂IGBT区域，也就是使其变大，但二极管区域通过该方法最小化，由此使该器件对阶跃恢复效应更加敏感。
发明内容
本发明的目的是提供具有改进的电和热性质的反向导通半导体器件。
该目的通过根据本发明的反向导通半导体器件实现。
发明性的反向导通绝缘栅双极晶体管(RC-IGBT)包括在共有的晶圆上的续流二极管和绝缘栅双极晶体管(IGBT)，该晶圆的一部分形成具有第一掺杂浓度和基极层厚度的第一导电类型的基极层。绝缘栅双极晶体管包括集电极侧和发射极侧，而集电极侧设置在晶圆的发射极侧的相对侧。
基极层厚度是具有第一掺杂浓度的晶圆的那部分的集电极和发射极侧之间的最大垂直距离。
第一导电类型的和比第一掺杂浓度更高的掺杂浓度的第一层与第二导电类型的第二层交替设置在集电极侧上。第一层包括至少一个或多个第一区，其中每个第一区具有第一区宽度。
第二层包括至少一个或多个第二区和至少一个或多个第三区，其中每个第二区具有第二区宽度并且第三区具有第三区宽度。
任何区(第一、第二或第三区)具有区宽度和被区边界环绕的区区域(region area)。
在示范性实施例中，最短距离是在所述区区域内的点和在所述区边界上的点之间的最小长度。在该示范性实施例中，每个区宽度限定为在所述区内任何最短距离的最大值的两倍。
在发射极侧，设置第一导电类型的第三层、第二导电类型的第四层和采用栅电极形式的导电第五层。
反向导通半导体器件包括电有源区，该有源区是晶圆中包含第三层、第四层或第五层并且设置在第三层、第四层或第五层中任意层下面的区域。
下列几何规则必须满足：
-每个第三区区域是其中任意两个第一区具有大于基极层厚度两倍的距离的区域，
-至少一个第二区是第二层(2)中的不是该至少一个第三区(22)的那部分，
-该至少一个第三区采用这样的方式设置在有源区的中心部分使得存在有至少一倍于基极层厚度的第三区边界到有源区边界之间的最小距离，
-至少一个第三区的面积之和在有源区110的10％和30％之间，
-每个第一区宽度小于基极层厚度。
第三区代表引导IGBT区(pilot IGBT region)，其中消除了低电流的阶跃恢复效应。该第三区和有源区的边界之间的最小距离对于良好的热性能和器件SOA的提高是非常重要的，因为引导IGBT不包含芯片的过渡部分，例如从有源区到终止区的那些过渡部分。此外，通过使用第三区，阶跃恢复行为与分布的较小引导区相比得以改进。
通过引入与较小的第二区相比较大的第三区，保持具有短路结构(第一区)的该器件的大面积。
第三区被具有交替的第一和第二导电类型区的短路区环绕。该至少一个第二区是第二层中不是第三区的那部分。对于更好的二极管区域(diode area)，可以使用条带设计。连接区可在p条带第二区和大的p第三区之间建立。
热流通量(heat flux)通过在晶圆的中心部分中设置纯IGBT区域而改进，使得热可以在所有方向上分布并且热分布更加均匀。
因为与上文设计规则一致的小的第一和第二区不会严重影响IGBT阶跃恢复模式，调节它们的尺寸以获得要求的二极管区域。
通过引入具有与第一和第二区相比增加很多尺寸的第三区，形成的区专用作IGBT区但不在二极管模式中运行。作为引导区的p型第三区确保增大的IGBT区域。
第一和第二区形成主短路区，其中所包含的硅区域在IGBT和二极管模式中使用。这些区还影响主IGBT电属性。第三区主要存在以提供更多自由度来确定IGBT与二极管面积比并且使该设计方面与仅涉及第一区的标准方法分离。
图17示出导通状态特性的集电极电流IC对集电极-发射极电压VCE。曲线B示出标准现有技术反向导通半导体器件的行为，该器件即具有第一和第二区而没有第三区的器件。这样的器件示出非常强的阶跃恢复效应。曲线C是具有多个较小的分布的引导IGBT第三区的RC-IGBT，这些第三区设置与具有有源区的20％的总面积的结终端区相邻。在15A附近有不期望的陡然过渡电流曲线。曲线D示出具有有源区的20％的居中引导IGBT第三区的发明性RC-IGBT。过渡电流曲线比分布的第三区的情况(曲线C)平滑得多。由于比较的原因，标准现有技术IGBT的曲线A包含在图17中。发明性RC-IGBT可与标准IGBT的行为相比。
在备选实施例中，提供反向导通半导体器件，其包括在共有的晶圆上的续流二极管和绝缘栅双极晶体管，该晶圆的一部分形成基极层，其具有基极层厚度，其中绝缘栅双极晶体管包括集电极侧和发射极侧。集电极侧设置在晶圆的发射极侧的相对侧。基极层厚度是如在图3中由虚线示出的厚度。第一导电类型的第一层与第二导电类型的第二层交替设置在集电极侧上。第一层包括至少一个第一区，其中每个第一区具有第一区宽度。第二层包括至少一个第二区和第三区，其中每个第二区具有第二区宽度并且第三区具有第三区宽度。反向导通半导体器件进一步包括电有源区。该有源区是在导通状态期间器件传导电流的区域，在IGBT的情况下这是具有第三层、第四层、第五层和第六区MOS单元。第三区采用这样的方式设置在有源区的中心部分使得存在有至少一倍于基极层宽度的第三区边界到有源区边界之间的最小距离。第三区的总面积在总有源区的10％和30％之间。在第三区区域中任意两个第一区具有大于基极层宽度的两倍的距离并且每个第一区宽度小于基极层宽度。在示范性实施例中，第三区宽度23的宽度等于或大于一倍的基极层厚度102，在另一个示范性实施例中等于或大于两倍的基极层厚度102。
发明性主旨的另外的优选实施例在示例中公开。
附图说明
本发明的主旨将在下列正文中参照附图更加详细地说明，其中：
图1示出对于现有技术反向导通IGBT的横截面视图；
图2示出现有技术RC-IGBT的第一和第二层的结构的平面图；
图3示出对于发明性的反向导通IGBT的横截面视图；
图4示出根据本发明的反向导通IGBT的第一和第二区的结构的平面图；
图5示出根据本发明的另一个反向导通IGBT的第一和第二区的结构的平面图；
图6-8示出根据本发明的其他反向导通IGBT的具有第一区的第一层和具有第二和第三区的第二层的结构的平面图；
图9示出在具有槽栅电极的另一个发明性反向导通IGBT的发射极侧上的层；
图10示出在具有增强层的另一个发明性反向导通IGBT的发射极侧上的层；
图11-16示出根据本发明的其他反向导通IGBT的具有第一区的第一层和具有第二和第三区的第二层的结构的平面图；
图17示出集电极电流IC对集电极-发射极电压VCE的过渡曲线；以及
图18-24示出根据本发明的其他反向导通IGBT的具有第一区的第一层和具有第二和第三区的第二层的结构的平面图。
在附图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同的标号。描述的实施例意为示例并且不应限制本发明。
具体实施方式
在图3中示出发明性反向导通半导体器件200(还称为反向导通绝缘栅双极晶体管(RC-IGBT))的第一实施例。RC-IGBT 200包括n型基极层101，其具有形成集成IGBT的发射极侧104的第一主侧，和形成集成IGBT的集电极侧103的在第一主侧相对侧的第二主侧。基极层101是晶圆100的一部分，该部分具有第一低掺杂浓度并且具有第一导电类型，典型地其是在完成的反向导通绝缘栅双极晶体管中的未修正掺杂(unamended doping)。备选地，器件还可以从第二导电类型的晶圆开始制造，在该晶圆上产生基极层101，例如通过外延生长来产生。在示范性实施例中，基极层厚度102是具有第一掺杂浓度的晶圆的那部分的集电极和发射极侧之间的最大垂直距离。
p型第四层4设置在发射极侧104上。至少一个n型第三层3也设置在发射极侧104上并且它被第四层4环绕。该至少一个第三层3具有比基极层101更高的掺杂。第六电绝缘层6设置在基极层101、第四和第三层4、3顶部的发射极侧104上。它至少部分覆盖该至少一个第三层3、第四层4和基极层101。导电第五层5设置在发射极侧104上且通过第六层6与至少一个第四层4、第三层3和基极层101电绝缘。示范性地，第五层5完全被第六层6覆盖。
典型地第六层6包括第一电绝缘层61，优选地用二氧化硅制成，和第二电绝缘层62，优选地也用二氧化硅制成，优选地用与第一电绝缘层61相同的材料制成。第二电绝缘层62覆盖第一电绝缘层61。对于如在图3中示出的具有形成为平面栅电极的第五层5的RC-IGBT200，第一电绝缘层61设置在发射极侧104的顶部上。形成栅电极的第五层5嵌入在形成第六层6的第一和第二电绝缘层61、62之间，典型地它被完全嵌入。从而，第五层5通过第一电绝缘层61从基极层101、第四和第三层4、3分开。第五层5典型地用重掺杂多晶硅或像铝的金属制成。
至少一个第三层3、第五层5和第六层6采用这样的方式形成使得开口在第四层4上面形成。开口被至少一个第三层3、第五层5和第六层6环绕。
第一电接触8设置在开口内且在发射极侧104上使得它与第四层4和第三层3直接电接触。该第一电接触8典型地也覆盖第六层6，但通过第二电绝缘层62与第五层5分开从而与其电绝缘。
n型第一层1和p型第二层2设置在集电极侧103上并且第一层1具有比基极层101的第一掺杂浓度更高的掺杂浓度。第一和第二层1、2可以设置在相同平面中，或备选地，它们还可以设置在不同的平面中，而第一和第二层1、2的平面彼此间隔，优选地至少间隔为设置在离集电极侧103层更远的那层的厚度。具有设置在不同平面中的这样的第一和第二层1、2的器件和它们的制造方法从具有提交号EP07150162和EP07150165的欧洲专利申请知晓。
半导体器件包括电有源区110和终端区111，终端区111环绕有源区110直到衬底的边缘。有源区110是其中在导通状态期间器件传导电流的区域，在IGBT的情况下这是MOS单元。有源区是在晶圆内包含第三层3和第四层4并且设置在第三层3、第四层4和第五层5下面的区域。采用该区域下面是指其设置在发射极侧104和集电极侧103之间的晶圆中，在该区域中设置第三层3、第四层4和第五层5中任意层。
在终端区域111中，典型地设置第一和第二区10、20，但备选地该区还可由单个n掺杂区或单个p掺杂区构成。在终端区域内，在这样的第一和第二区10、20或在集电极侧103上的仅单个n或p区的顶部，既不设置第三层3、第四层4也不设置栅电极。
第二电接触9设置在集电极侧103上并且它与至少一个第一和第二层1、2直接电接触。典型地，选择Ti、Ni、Au或A1作为第二电接触9的材料。
在发明性RC-IGBT 200中，二极管在第一电接触8(其形成该二极管中的阳极电极)、第四层4(其的一部分形成阳极层)、基极层101(其的一部分形成该二极管的基极层)、n型第一层1(该层形成阴极层)和第二电接触9(其形成阴极电极)之间形成。
在发明性RC-IGBT 200中，绝缘栅双极晶体管(IGBT)在第一电接触8(其形成该IGBT中的发射极电极)、第三层3(其形成源极区)、第四层4(其的一部分形成沟道区)、基极层101(其的一部分形成该IGBT的基极区)、p型第二层2(其形成集电极层)和第二电接触9(其的一部分形成集电极电极)之间形成。
对于具有平面栅电极的发明性RC-IGBT的备选，发明性RC-IGBT可包括第五层5’，形成为如在图9中示出的槽栅电极。槽栅电极设置在与第四层4相同的平面中并且与第三层3相邻，它们由第一绝缘层61彼此分开，第一绝缘层61还分开第五层5’与基极层101。第二绝缘层62设置在形成为槽栅电极的第五层5’的顶部，从而使第五层5’与第一电接触8绝缘。
n型第一层1包括至少一个或多个第一区10，其中每个第一区10具有第一区宽度11。典型地第一层1包括多个第一区10。
p型第二层2包括至少一个或多个第二区20和至少一个或多个第三区22，其中每个第二区20具有第二区宽度21并且第三区22具有第三区宽度23。
第一、第二或第三区中的任何区具有区宽度和区区域，该区区域被区边界环绕。
在示范性实施例中，最短距离是在所述区区域内的点和在区边界上的点之间的最小长度。区宽度在平行于集电极侧103的平面中测量。在该示范性实施例中，每个区宽度限定为在所述区内任何最短距离的最大值的两倍。
图4示出沿来自图3的线B-B通过第一和第二层1、2的剖面。该线也在图4中指示以便示出RC-IGBT对于第一和第二层1、2在晶圆100的整个平面上不具有相同的结构。有如在图4和5中示出的其中第一和第二层1、2仅包括第一和第二区10、20的以及也在图6、7和8中例如沿线B-B显示的部分。在RC-IGBT 200的其他部分中，第一和第二层1、2包括第三区22，其形成引导区。
每个第三区区域是其中任意两个第一区10具有大于基极层厚度102的两倍的距离的区域。这意味第三区22可被第一区10包围，这些第一区10具有彼此之间较小的距离，但横过第三区区域，任意两个第一区10之间的距离必须大于基极层厚度102的两倍。在其他优选实施例中，每个第三区区域是其中任意两个第一区10具有大于基极层厚度102的2.5倍、特别地3倍的距离的区域。该至少一个第二区是第二层2中不是该至少一个第三区22的那部分。
第三区22(即，p掺杂区域，其中任意两个第一区10具有大于基极层厚度102的两倍的距离)采用这样的方式设置在有源区的中心部分使得存在有至少一倍于、特别地两倍于基极层厚度102的第三区边界到有源区边界之间的最小距离。该至少一个第三区22的面积之和在有源区110的10％和30％之间。此外，每个第一区宽度11小于基极层厚度102。
第二区20和第一区10形成短路区。第二区20是具有第二导电类型的区，它们不是第三区22。在另一个优选实施例中，至少一个第二区宽度21等于或大于基极层厚度102的一倍，特别地每个第二区宽度21等于或大于基极层厚度102，并且每个第一区宽度11小于基极层厚度102。
在另一个优选实施例中，第二和第三区20、22的总面积与晶圆100的总面积的比在70％直到90％之间。在这样的器件中第一区10的总面积与晶圆100的总面积的比在10％直到30％之间。
在另外的优选实施例中该至少一个第三区22的面积之和与有源区的比在15％至25％之间并且示范性地是大约20％。
对于第一和第二区10、20的典型设计是条带设计(如在图4或5中示出的)或是第三区被第一和第二区环绕并且其中第一和第二区具有包围彼此的外部形状的自含形状的设计。在这样的设计中，第一区10可在示范性实施例中具有正方形、矩形或圆形外部形状(这些区形成为环，它们包围彼此)。然而，任何适当的设计可用于第一和第二区。
短路的第一和/或第二区10、20的宽度11、21在整个晶圆面积上可以是不变的使得第一和第二区10、20在晶圆100上采用规则几何方式设置，如例如在图4和5中示出的，但它们的宽度在晶圆100上也可变化。在第二区20形成为条带的情况下，这些条带可以被第一区环绕，如在图4和5中示出的，但第一和第二区也可以从有源区的边界的一侧延伸到另一侧，如在图21中示出的。
在图18至24中仅示出器件的有源区110。终端区111环绕有源区110，在终端区111中典型地设置第一和第二区10、20，但备选地该区也可由n掺杂区或p掺杂区构成。
如在图18至21中示出的，第二区20的宽度21在晶圆100上可变化使得第二区的宽度从设置在最靠近该至少一个第三区的边界的那个第二区朝有源区的边界减小。这些第二区在这些图中示为黑线。对于这样的器件，第一区10的宽度11可以是不变的(图18)或它可变化，例如它还可朝有源区的边界减小(图19)。可选地，但不是必须地，第二区可具有与第三区相同的区边界设计，但具有更大的尺寸。在图18中，第二区是正方形，它们环绕第三区。图20示范性地示出第三和第二区为圆形。图21示出这些区为条带。在所有情况下，在有源区中的第一和第二区满足上文给出的几何规则。如在图21中示出的，第二区宽度的减小可仅在一个方向(例如宽度的方向，即垂直于矩形或条带的长度方向的方向)上出现，而在另一个方向宽度可以是不变的(矩形的长度方向)。该方向在平行于集电极侧103的平面中测量。
通过作为引导区的大的第三区在器件中的存在，消除了初始的阶跃恢复。由于剩余的第二区具有较小尺寸，当这些p掺杂区相继导通时次要的阶跃恢复可存在并且在导通状态特性上引起负电阻跳跃。通过具有靠近第三区具有更大宽度的第二区并且通过减小随后的第二区的宽度，获得平滑的过渡，由此阶越恢复效应进一步降低或甚至避免。
在示范性实施例中，第三区22由单个区(如在图6、7、8、11、12和13中示出的)构成。第三区备选地也可包括多个区，它们彼此分开最多两倍于基极层厚度，特别地分开最多一倍于基极层厚度(图14、15、16)。在第三区包括多个区的情况下，典型地第一区设置在属于第三区的两个区之间或至少中间空间包括第一区，即中间空间包括第一和第二区。
在另一个示范性实施例中第一区10在晶圆100上设置为条带。多个条带设置成一行，并且多个这样的行在有源区110内设置成一列列。
在另一个示范性实施例中第三区22连接到在有源区110内的每个第二区20。
第三区或多个区22在另一个优选实施例中具有正方形、矩形、圆形、星形、钻石形、三星形或像六边形或另一个多角形设计的多边形。
图6示出具有正方形的这样的第三区22，而图7示出具有圆形的第三区22。在图6至8中，由于清楚的原因，第一和第二区10、20仅通过标有10、20的区域的影线指示，但影线区域意思是交替第一和第二区10、20的区域，如例如在图4和5中示出的。
最短距离是在所述区区域内的点和在所述区边界上的点之间的最小长度。对于正方形设计(图6)在所述区内任何最短距离的最大值是正方形的中心点到任意边界线的中点之间的距离。这时在器件开关期间均衡电荷的最长距离。区宽度限定为该最大值的两倍，即该宽度是正方形的边缘的长度。
对于如在图7中示出的第三区22的圆形，第三区宽度23对应于第三区的直径(再次最大值从圆形的中心点到圆形第三区的边界的任意点测量)。
通过具有星形(具有例如十字形的细长指形物(突出))的第三区22，可以改进热分布，因为在该IGBT区域中产生热而不须增加第三区22的尺寸。星形应该意思是被具有至少三个这样的突出的突出(指形物)环绕的区的任意中心区域。如在图8中示出的十字由四个这样的突出形成。当然，与四不同的另一个数量的指形物也可以在星形设计中使用，如在三角形(三臂星或三星形状)中的三个指形物或在星形设计中的五个或更多指形物。
在示范性实施例中，指形物应该理解为其中宽度小于该区域的长度的区域。这样的指形物可以形成为十字(图8)，但当然与4不同的另一个数量的指形物也可以用作三角形中的三个指形物或星形设计中的5个或更多指形物。
图8示出采用十字形式的第二引导区22。为了解释对于该情况最短距离的最大值(第三区宽度23)是什么，十字假想地分为四个外部的矩形和中心矩形。十字区内的点到十字区的边界之间的任意最短距离的最大值存在于从十字的中心矩形的中点到两个相邻外部矩形在其上连接的四个点中之一。是该最大值的两倍的第三区宽度23示为虚线。最大值是为了使该区带电或放电而电子或空穴必须流过的最长的距离(如果器件在通/断之间切换或反之亦然)。
图22示出发明性器件的另一个示范性实施例，其中采用正方形设计的第三区22连接到第二区20，其延伸到有源区110的边界。在器件包括多个第三区22的情况下，这些区22通过第二区20互相互连。在另一个示范性实施例中，扩展到有源区110的边界的第二区20在至少第三区和有源区的边界之间径向设置。通过“径向”意思是第二区像星星一样设置在第三区22周围使得这些第二区是到有源区的边界的短连接。图23示出采用十字设计的第三区并且图24采用条带设计。在这些图中，仅第二区的一部分从第三区边界发散到有源区边界并且从而形成最短连接。例如，在正方形、矩形或星星的拐角，这些第二区延伸使得这些第一区之间的距离不变大(即，满足对于第一区距离的几何规则)。
通过作为引导区的大的第三区在器件中的存在，消除了初始的阶跃恢复。由于第二区的较小尺寸，当这些p掺杂区相继导通时次要的阶跃恢复可存在并且在导通状态特性上引起负电阻跳跃(如果这些第二区从第三区断开)。通过具有连接到第二区的第三区，并且通过在第三区到有源区边界之间径向延伸第二区，阶越恢复效应进一步降低或甚至避免。
如也在图3中示出的，在另一个实施例中RC-IGBT 10可还包括n型第七层7，其分别设置在基极层101和第一和第二层1、2之间，并且其第七层7具有比基极层101更高的掺杂浓度。
第七层7优选地具有至多1*1016cm-3的最大掺杂浓度。
在图10中示出的另一个优选实施例中，形成为增强层的第八n掺杂层41设置在第四层4和基极层101之间用于具有较低的导通状态损耗。第八层41分开第四层4与基极层101并且其具有比基极层101更高的掺杂浓度。第八层41可以采用平面栅设计以及槽栅设计而出现。
在另一个实施例中，切换这些层的导电类型，即第一导电类型的所有层是p型(例如基极层101)并且第二导电类型的所有层是n型(例如第四层4)。
该发明性反向导通半导体器件200可以例如在转换器中使用。
标号列表
1 第一层 5，5’ 第五层
10 第一区 6 第六层
11 第一区宽度 61 第一电绝缘层
15 第四区 62 第二电绝缘层
16 第四区宽度 7 第七层
2 第二层 8 第一电接触
20 第二区 9 第二电接触
21 第二区宽度 100 晶圆
22 第三区 101 基极层
23 第三区宽度 102 基极层宽度
25 第五区 103 集电极侧
26 第五区宽度 104 发射极侧
27 第六区 110 有源区
28 第六区宽度 111 终端区域
3 第三层 200，200’RC-IGBT
4 第四层
41 第八层
112 第三区边界到有源区边界之间的距离
Claims (22)
1.一种反向导通半导体器件(200)，其包括在共有的晶圆(100)上的续流二极管和绝缘栅双极晶体管，该晶圆(100)的一部分形成具有第一掺杂浓度和基极层厚度(102)的第一导电类型的基极层(101)，其中
所述绝缘栅双极晶体管包括集电极侧(103)和在所述晶圆(100)的所述集电极侧(103)的相对侧的发射极侧(104)，其中
所述基极层厚度(102)是具有所述第一掺杂浓度的所述晶圆的那部分的集电极侧和发射极侧(103、104)之间的最大垂直距离，
第一导电类型的和比第一掺杂浓度更高的掺杂浓度的第一层(1)与第二导电类型的第二层(2)交替设置在所述集电极侧(103)上，其中
第一导电类型的第三层(3)、第二导电类型的第四层(4)和采用栅电极的形式的导电第五层(5)设置在所述发射极侧(104)上，其中
所述第一层(1)包括至少一个第一区(10)，其中每个第一区(10)具有第一区宽度(11)，其中
所述第二层(2)包括至少一个第二区(20)和至少一个第三区(22)，其中每个第二区(20)具有第二区宽度(21)，其中每个第三区(22)具有第三区宽度(23)，其中
任何区具有区宽度和被区边界环绕的区区域，其中
最短距离是在所述区区域内的点和在所述区边界上的点之间的最小长度，
每个区宽度限定为在所述区内任何最短距离的最大值的两倍，
所述反向导通半导体器件(200)包括电有源区(110)，该有源区(110)是所述晶圆(100)内包含所述第三层(3)、第四层(4)和第五层(5)并且设置在所述第三层(3)、第四层(4)和第五层(5)下面的区域，
其特征在于
每个第三区区域是其中任意两个第一区(10)具有大于所述基极层厚度(102)两倍的距离的区域，特征在于，所述至少一个第二区是所述第二层(2)中不是所述至少一个第三区(22)的那部分，
所述至少一个第三区(22)采用这样的方式设置在所述有源区(110)的中心部分使得存在有至少一倍于所述基极层厚度(102)的所述第三区边界到所述有源区边界之间的最小距离，特征在于
所述至少一个第三区(22)的面积之和在所述有源区(110)的10％和30％之间，特征在于
每个第一区宽度(11)小于所述基极层厚度(102)，
其中所述第三区(22)具有星形，其具有形成三星的三个突出、形成十字的四个突出或五个或更多突出。
2.如权利要求1所述的反向导通半导体器件(200)，其特征在于，至少一个第二区宽度(20)大于所述基极层厚度(102)。
3.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
每个第三区区域是其中任意两个第一区(10)具有大于所述基极层厚度(102)的2.5倍的距离的区域。
4.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
每个第三区区域是其中任意两个第一区(10)具有大于所述基极层厚度(102)的3倍的距离的区域。
5.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于，所述至少一个第三区(22)连接到所述有源区(110)内的至少一个第二区(20)。
6.如权利要求5所述的反向导通半导体器件(200)，其特征在于，所述至少一个第三区(22)是单个第三区，或其特征在于，至少两个第三区(22)经由第二区(20)彼此互连，以及其特征在于，所述单个第三区或所述至少两个第三区连接到延伸到所述有源区(110)的边界的第二区(22)。
7.如权利要求5所述的反向导通半导体器件(200)，其特征在于，所述第二区(22)中至少一部分从所述至少第三区(22)径向延伸到所述有源区(110)的边界。
8.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于，所述至少一个第一区(20)在所述晶圆(100)上设置为条带。
9.如权利要求8所述的反向导通半导体器件(200)，其特征在于，多个条带设置成一行，并且多个这样的行在所述有源区内设置成一列。
10.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于，所述第一和第二区(10、20)具有包围彼此的自含形状。
11.如权利要求10所述的反向导通半导体器件(200)，其特征在于，所述第一和第二区(10、20)具有正方形、矩形或圆形外部形状。
12.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于，所述至少一个第一和/或第二区(10、20)的任一宽度(11、21)在所述晶圆(100)上变化，或其特征在于，至少一个第一和/或第二区(10、20)的宽度(11、21)在所述晶圆(100)上是不变的。
13.如权利要求12所述的反向导通半导体器件(200)，其特征在于，所述第二区(20)的宽度(11)在所述晶圆(100)上变化使得所述第二区的宽度在至少一个方向上从设置在最靠近所述至少一个第三区的边界的第二区朝所述有源区的边界减小。
14.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于，所述第一区(10)的总面积与有源区的比在10％到30％之间。
15.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
所述器件还包括具有比所述基极层(101)更高的掺杂浓度的第七层(7)，所述第七层(7)设置在所述基极层(101)和所述第一和第二层(1、2)之间。
16.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
所述至少一个第三区(22)的总面积在总的有源区的15％至25％之间。
17.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
所述至少一个第三区(22)的总面积在总的有源区的20％。
18.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
所述至少一个第三区(22)由单个区构成，或其特征在于，
所述至少一个第三区(22)包括多个区，它们彼此分开最多两倍于所述基极层厚度(102)。
19.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
所述至少一个第三区(22)由单个区构成，或其特征在于，
所述至少一个第三区(22)包括多个区，它们彼此分开最多一倍于所述基极层厚度(102)。
20.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
存在有至少两倍于所述基极层厚度(102)的所述第三区边界到所述有源区边界之间的最小距离。
21.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
所述导电第五层(5)形成为槽栅电极或平面栅电极。
22.如权利要求1或2所述的反向导通半导体器件(200)，其特征在于
具有比所述第四层(4)更高的掺杂浓度的第二导电类型的第八层(41)设置在所述第四层(4)和所述基极层(101)之间。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09159009 | 2009-04-29 | ||
| EP09159009.1 | 2009-04-29 | ||
| EP10154064.9A EP2249392B1 (en) | 2009-04-29 | 2010-02-19 | Reverse-conducting semiconductor device |
| EP10154064.9 | 2010-02-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101877352A CN101877352A (zh) | 2010-11-03 |
| CN101877352B true CN101877352B (zh) | 2015-09-09 |
Family
ID=40972804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010175167.3A Active CN101877352B (zh) | 2009-04-29 | 2010-04-29 | 反向导通半导体器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8212283B2 (zh) |
| EP (1) | EP2249392B1 (zh) |
| JP (1) | JP5697891B2 (zh) |
| CN (1) | CN101877352B (zh) |
| DK (1) | DK2249392T3 (zh) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2339613B1 (en) | 2009-12-22 | 2015-08-19 | ABB Technology AG | Power semiconductor device and method for producing same |
| US8729914B2 (en) * | 2010-11-10 | 2014-05-20 | Infineon Technologies Ag | Detection of the conduction state of an RC-IGBT |
| KR101303422B1 (ko) * | 2011-03-28 | 2013-09-05 | 주식회사 엘지실트론 | 단결정 잉곳의 제조방법 및 이에 의해 제조된 단결정 잉곳과 웨이퍼 |
| JP6037495B2 (ja) * | 2011-10-17 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP5742711B2 (ja) * | 2011-12-28 | 2015-07-01 | 株式会社デンソー | 半導体装置 |
| US9018674B2 (en) | 2012-04-06 | 2015-04-28 | Infineon Technologies Ag | Reverse conducting insulated gate bipolar transistor |
| WO2014086016A1 (zh) * | 2012-12-06 | 2014-06-12 | 中国科学院微电子研究所 | Rc-igbt及其制作方法 |
| JP6234696B2 (ja) * | 2013-04-16 | 2017-11-22 | ローム株式会社 | 半導体装置 |
| GB2520617B (en) | 2013-10-22 | 2020-12-30 | Abb Schweiz Ag | RC-IGBT with freewheeling SiC diode |
| EP3087607B1 (en) * | 2013-12-23 | 2017-12-13 | ABB Schweiz AG | Reverse-conducting semiconductor device |
| CN106165095B (zh) | 2014-02-14 | 2018-10-19 | Abb 瑞士有限公司 | 具有两个辅助发射极导体路径的半导体模块 |
| US9159819B2 (en) | 2014-02-20 | 2015-10-13 | Infineon Technologies Ag | Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode |
| CN104979379A (zh) * | 2014-04-03 | 2015-10-14 | 中国科学院微电子研究所 | 半导体器件的集电极结构及ti-igbt |
| WO2016001182A2 (en) | 2014-06-30 | 2016-01-07 | Abb Technology Ag | Semiconductor device |
| CN107004578B (zh) | 2014-09-15 | 2020-01-24 | Abb瑞士股份有限公司 | 用于制造包括薄半导体晶圆的半导体器件的方法 |
| CN107112353B (zh) * | 2014-12-23 | 2020-12-22 | Abb电网瑞士股份公司 | 反向传导半导体装置 |
| CN105448972B (zh) * | 2014-12-25 | 2019-04-19 | 深圳深爱半导体股份有限公司 | 反向导通绝缘栅双极型晶体管 |
| JP6873926B2 (ja) | 2015-06-09 | 2021-05-19 | アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ | 炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法 |
| EP3154091A1 (en) | 2015-10-07 | 2017-04-12 | ABB Technology AG | Reverse-conducting semiconductor device |
| EP3176812A1 (en) | 2015-12-02 | 2017-06-07 | ABB Schweiz AG | Semiconductor device and method for manufacturing such a semiconductor device |
| WO2017093076A1 (en) | 2015-12-02 | 2017-06-08 | Abb Schweiz Ag | Method for manufacturing a semiconductor device |
| JP6817777B2 (ja) * | 2015-12-16 | 2021-01-20 | ローム株式会社 | 半導体装置 |
| EP3223316A1 (en) | 2016-03-24 | 2017-09-27 | ABB Technology AG | Wide bandgap power semiconductor device and method for manufacturing such a device |
| DE102016110035B4 (de) * | 2016-05-31 | 2020-09-10 | Infineon Technologies Ag | Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst |
| EP3255676A1 (en) | 2016-06-09 | 2017-12-13 | ABB Schweiz AG | Vertical power semiconductor device and method for operating such a device |
| JP6854598B2 (ja) | 2016-07-06 | 2021-04-07 | ローム株式会社 | 半導体装置 |
| EP3306672A1 (en) | 2016-10-07 | 2018-04-11 | ABB Schweiz AG | Semiconductor device |
| WO2018087374A1 (en) | 2016-11-14 | 2018-05-17 | Abb Schweiz Ag | Switching of paralleled reverse conducting igbt and wide bandgap switch |
| JP6854654B2 (ja) | 2017-01-26 | 2021-04-07 | ローム株式会社 | 半導体装置 |
| US10439038B2 (en) | 2017-02-09 | 2019-10-08 | Kabushiki Kaisha Toshiba | Semiconductor device and electrical apparatus |
| CN108417549B (zh) | 2017-02-09 | 2021-09-24 | 株式会社东芝 | 半导体装置及电气设备 |
| US10446539B2 (en) * | 2017-02-24 | 2019-10-15 | Nxp B.V. | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device |
| CN113169226A (zh) * | 2018-12-19 | 2021-07-23 | 三菱电机株式会社 | 半导体装置 |
| CN109728085B (zh) * | 2018-12-29 | 2021-10-22 | 安建科技(深圳)有限公司 | 一种逆导型绝缘栅双极性晶体管 |
| CN109830531A (zh) * | 2019-01-15 | 2019-05-31 | 上海华虹宏力半导体制造有限公司 | Rc-igbt器件及其制造方法 |
| GB2584698B (en) | 2019-06-12 | 2022-09-14 | Mqsemi Ag | Non-punch-through reverse-conducting power semiconductor device and method for producing same |
| JP7404702B2 (ja) | 2019-08-09 | 2023-12-26 | 富士電機株式会社 | 半導体装置 |
| CN112201688B (zh) * | 2020-08-25 | 2023-04-07 | 株洲中车时代半导体有限公司 | 逆导型igbt芯片 |
| CN114335157B (zh) * | 2021-12-17 | 2024-01-19 | 贵州振华风光半导体股份有限公司 | 一种纵向双极结型晶体管版图结构 |
| JP2023101242A (ja) * | 2022-01-07 | 2023-07-20 | 株式会社東芝 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577884A (zh) * | 2003-07-24 | 2005-02-09 | 三菱电机株式会社 | 绝缘栅型双极晶体管及其制造方法以及变流电路 |
| US7112868B2 (en) * | 2002-10-30 | 2006-09-26 | Infineon Technologies Ag | IGBT with monolithic integrated antiparallel diode |
| DE102005019178A1 (de) * | 2005-04-25 | 2006-11-02 | Infineon Technologies Ag | Halbleiterbauelement, insbesondere rückwärts leitender IGBT |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828506B2 (ja) | 1988-11-07 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| ATE167245T1 (de) | 1994-12-02 | 1998-06-15 | Walter Steiner | Wäschetrockner |
| JP4415767B2 (ja) | 2004-06-14 | 2010-02-17 | サンケン電気株式会社 | 絶縁ゲート型半導体素子、及びその製造方法 |
| JP5157201B2 (ja) * | 2006-03-22 | 2013-03-06 | 株式会社デンソー | 半導体装置 |
| DE102006050338B4 (de) * | 2006-10-25 | 2011-12-29 | Infineon Technologies Austria Ag | Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off |
| EP2073271A1 (en) | 2007-12-19 | 2009-06-24 | ABB Technology AG | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| EP2086012A1 (en) | 2007-12-19 | 2009-08-05 | ABB Technology AG | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| EP2184781A1 (en) * | 2008-11-05 | 2010-05-12 | ABB Technology AG | Reverse-conducting semiconductor device |
-
2010
- 2010-02-19 DK DK10154064.9T patent/DK2249392T3/da active
- 2010-02-19 EP EP10154064.9A patent/EP2249392B1/en active Active
- 2010-04-29 CN CN201010175167.3A patent/CN101877352B/zh active Active
- 2010-04-29 US US12/770,451 patent/US8212283B2/en active Active
- 2010-04-30 JP JP2010104715A patent/JP5697891B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112868B2 (en) * | 2002-10-30 | 2006-09-26 | Infineon Technologies Ag | IGBT with monolithic integrated antiparallel diode |
| CN1577884A (zh) * | 2003-07-24 | 2005-02-09 | 三菱电机株式会社 | 绝缘栅型双极晶体管及其制造方法以及变流电路 |
| DE102005019178A1 (de) * | 2005-04-25 | 2006-11-02 | Infineon Technologies Ag | Halbleiterbauelement, insbesondere rückwärts leitender IGBT |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2249392A2 (en) | 2010-11-10 |
| CN101877352A (zh) | 2010-11-03 |
| EP2249392B1 (en) | 2020-05-20 |
| DK2249392T3 (da) | 2020-08-17 |
| US20100276727A1 (en) | 2010-11-04 |
| US8212283B2 (en) | 2012-07-03 |
| EP2249392A3 (en) | 2011-08-03 |
| JP2010263215A (ja) | 2010-11-18 |
| JP5697891B2 (ja) | 2015-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101877352B (zh) | 反向导通半导体器件 | |
| EP2345081B1 (en) | Reverse-conducting semiconductor device | |
| CN103733344B (zh) | 半导体装置 | |
| CN107112353B (zh) | 反向传导半导体装置 | |
| US20130248882A1 (en) | Semiconductor device | |
| JP5135719B2 (ja) | トレンチ型絶縁ゲート半導体装置 | |
| EP3155664B1 (en) | Field plates on two opposed surfaces of a double-base bidirectional bipolar transistor; devices and methods for switching | |
| US6548860B1 (en) | DMOS transistor structure having improved performance | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| KR100648276B1 (ko) | 역방향 다이오드가 구비된 수직형 디모스 소자 | |
| CN103367412A (zh) | 反向导通绝缘栅双极型晶体管 | |
| WO2014140094A1 (en) | Power semiconductor device and corresponding module | |
| CN102790048B (zh) | 内嵌肖特基二极管的双载子接面晶体管半导体结构 | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| US9553086B2 (en) | Reverse-conducting semiconductor device | |
| JP5672821B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP4764998B2 (ja) | 半導体装置 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| KR20230121920A (ko) | 다이오드 및 이의 제조방법과 반도체 소자 | |
| EP2779243A1 (en) | Power semiconductor device and corresponding module | |
| CN104201174A (zh) | 一种半导体电路 | |
| CN108022974A (zh) | 一种肖特基半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180514 Address after: Baden, Switzerland Patentee after: ABB Switzerland Co.,Ltd. Address before: Zurich Patentee before: ABB TECHNOLOGY Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210617 Address after: Baden, Switzerland Patentee after: ABB grid Switzerland AG Address before: Baden, Switzerland Patentee before: ABB Switzerland Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Swiss Baden Patentee after: Hitachi energy Switzerland AG Address before: Swiss Baden Patentee before: ABB grid Switzerland AG |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240105 Address after: Zurich, SUI Patentee after: Hitachi Energy Co.,Ltd. Address before: Swiss Baden Patentee before: Hitachi energy Switzerland AG |