CN106340515B - 硅控整流器与静电放电箝制电路 - Google Patents

Abstract

本发明是关于一种硅控整流器与静电放电箝制电路，其中该硅控整流器包含分离的第一型场、第二型第一场及第二型第二场，形成于第一型井内；连续第一型掺杂区，形成于第一型场内；分段第二型掺杂区，形成于第二型第一场内；及分段第一型掺杂区，形成于第二型第二场内。本发明的一种硅控整流器的新颖架构，其具增强的保持电压。本发明提出另一种多晶硅电阻触发的堆叠硅控整流器，其不会增加触发电压。

Description

硅控整流器与静电放电箝制电路

技术领域

本发明是有关于一种硅控整流器(SCR)，特别是关于一种具增强保持(holding)电压的硅控整流器及一种多晶硅电阻触发的堆叠硅控整流器。

背景技术

硅控整流器为一种固态电流控制装置及适用于静电放电(ESD)装置的双向装置。图1显示关于集成电路的静电放电的一般硅控整流器的电流-电压曲线。一般来说，触发(trigger)电压必须小于安全电压V_safe，以确保静电放电时氧化层不会造成崩溃。另一方面，保持电压必须大于最大额定装置电压V_ddmax，以确保正常运作装置不会造成闩锁(latch-up)。

一些增加保持电压的机制被提出以避免闩锁。然而，这些机制会造成电流拥挤(crowding)并降低第二崩溃的电流值，因而牺牲静电放电的能力。再者，这些机制还会增加触发电压。

传统硅控整流器串接时，保持电压与触发电压会等比于硅控整流器的数目。一种使用护环(guard ring)的机制被提出。然而，当硅控整流器的连接数目增加时，触发电压也会一定程度的增加。

因此亟需提出一种新颖的机制，以克服传统硅控整流器的缺失。

发明内容

本发明的目的之一在于提出一种硅控整流器的新颖架构，其具增强的保持电压。本发明的另一目的在于提出多晶硅电阻触发的堆叠硅控整流器，其不会增加触发电压。

本发明的目的是采用以下技术方案来实现的。本发明提出一种硅控整流器，包含：第一型场、第二型第一场及第二型第二场形成于第一型井内，其中该第一型场、该第二型第一场及该第二型第二场彼此分离；连续第一型掺杂区，形成于该第一型场内；分段第二型掺杂区，形成于该第二型第一场内；及分段第一型掺杂区，形成于该第二型第二场内；其中该连续第一型掺杂区的离子剂量大于该第一型场的离子剂量，其再大于该第一型井的离子剂量；该分段第二型掺杂区的离子剂量大于该第二型第一场的离子剂量，其再大于该第一型井的离子剂量；且该分段第一型掺杂区的离子剂量大于该第二型第二场的离子剂量，其再大于该第一型井的离子剂量。

本发明的目的还可采用以下技术措施进一步实现。

较佳的，前述的硅控整流器，其中该第一型场、该第二型第一场及该第二型第二场于横向依序设置。

较佳的，前述的硅控整流器，其中该第二型第一场及该第二型第二场彼此分离。

较佳的，前述的硅控整流器，其中更包含多晶硅栅，形成于该第一型井上，该多晶硅栅位于该第二型第一场与该第二型第二场之间。

较佳的，前述的硅控整流器，其中更包含额外第一型掺杂区，其相邻于该多晶硅栅，且与该第二型第二场及该第一型井互相重叠。

较佳的，前述的硅控整流器，其中更包含浅沟槽隔离区，设于该第一型井内，且位于该第二型第一场与该第二型第二场之间。

较佳的，前述的硅控整流器，其中更包含连续第二型掺杂区，形成于该第二型第二场内。

较佳的，前述的硅控整流器，其中该连续第二型掺杂区位于该分段第二型掺杂区与该分段第一型掺杂区之间，且连接于该分段第一型掺杂区。

较佳的，前述的硅控整流器，其中该分段第一型掺杂区位于该分段第二型掺杂区与该连续第二型掺杂区之间，且连接于该连续第二型掺杂区。

较佳的，前述的硅控整流器，其中该连续第二型掺杂区的离子剂量大于该第二型第二场的离子剂量，其再大于该第一型井的离子剂量。

较佳的，前述的硅控整流器，其中该分段第二型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相反型掺杂的其他掺杂次区所分隔。

较佳的，前述的硅控整流器，其中该分段第一型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相反型掺杂的其他掺杂次区所分隔。

较佳的，前述的硅控整流器，其中该分段第二型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相同型掺杂的轻掺杂次区所分隔。

较佳的，前述的硅控整流器，其中该分段第一型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相同型掺杂的轻掺杂次区所分隔。

较佳的，前述的硅控整流器，其中其串接二个该硅控整流器，且多晶硅区连接于第一硅控整流器的阴极与第二硅控整流器的阳极之间，用以触发第二硅控整流器。

本发明的目的还采用以下技术方案来实现的。本发明提出一种静电放电箝制电路，包含：堆叠n个硅控整流器，依序为第一硅控整流器至第n硅控整流器；及n-1个分路电阻，分别并联于相关的n-1个硅控整流器，其为第二硅控整流器至第n硅控整流器；从第二硅控整流器至第n硅控整流器的n-1个相关分路电阻的阻抗呈单调递减。

本发明的目的还可采用以下技术措施进一步实现。

较佳的，前述的静电放电箝制电路，其中对于一个给定序号的分路电阻，其阻抗需大于所有大于该给定序号的分路电阻的阻抗和。

借由上述技术方案，本发明硅控整流器与静电放电箝制电路至少具有下列优点及有益效果：本发明的一种硅控整流器的新颖架构，其具增强的保持电压。本发明提出另一种多晶硅电阻触发的堆叠硅控整流器，其不会增加触发电压。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1显示一般硅控整流器的电流-电压曲线。

图2A显示本发明第一实施例的硅控整流器的俯视图。

图2B显示图2A的硅控整流器沿剖面线2B-2B’的剖面图。

图2C显示图2A的硅控整流器沿剖面线2C-2C’的剖面图。

图3、图4A、图4B及图5显示本发明替代实施例的俯视图。

图6A显示本发明第二实施例的硅控整流器的俯视图。

图6B显示图6A的硅控整流器沿剖面线6B-6B’的剖面图。

图6C显示图6A的硅控整流器沿剖面线6C-6C’的剖面图。

图7显示多晶硅电阻触发的堆叠硅控整流器的剖面图。

图8显示图7的替代实施例。

图9显示本发明实施例的静电放电箝制电路，其堆叠二个硅控整流器。

图10显示本发明实施例的静电放电箝制电路，其堆叠三个硅控整流器。

图11显示本发明实施例的静电放电箝制电路，其堆叠四个硅控整流器。

【主要元件符号说明】

200：硅控整流器 200A：单元晶胞

200B：单元晶胞 600：硅控整流器

701：第一硅控整流器 702：第二硅控整流器

900：静电放电箝制电路 1000：静电放电箝制电路

1100：静电放电箝制电路 21：第一型井

22F：第一型场 22D：连续第一型掺杂区

23F：第二型第一场 23D：分段第二型掺杂区

24F：第二型第二场 24D：分段第一型掺杂区

24E：连续第二型掺杂区 25：隔离区

26A：多晶硅栅 26B：浅沟槽隔离区

71：多晶硅区 81：额外第一型掺杂区

I：电流 V：电压

V_dd：额定装置电压 V_ddmax：最大额定装置电压

V_safe：安全电压 V_breakdown：崩溃电压

PF：P型场 NF：N型场

P+：P型掺杂 P-：P型轻掺杂

N+：N型掺杂 N-：N型轻掺杂

STI：浅沟槽隔离区 SCR1：第一硅控整流器

SCR2：第二硅控整流器 SCR3：第三硅控整流器

SCR4：第四硅控整流器 R2：分路电阻

R3：分路电阻 R4：分路电阻

Vac：电源 V1：电压

V2：电压 V3：电压

V4：电压

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的一种硅控整流器与静电放电箝制电路的具体实施方式、结构、特征及其功效，详细说明如后。

图2A显示本发明第一实施例的硅控整流器200的俯视图，图2B显示图2A的硅控整流器200沿剖面线2B-2B’的剖面图，且图2C显示图2A的硅控整流器200沿剖面线2C-2C’的剖面图。

本实施例的硅控整流器200包含至少一个单元晶胞200A。如图2A所示，硅控整流器200可包含额外单元晶胞200B，其镜射于单元晶胞200A。以下仅针对单元晶胞200A作描述，并省略单元晶胞200B的描述。

在本实施例中，首先提供第一型井(well)21(例如P型井)。第一型场(field)22F、第二型第一场23F及第二型第二场24F形成于第一型井21内。在本实施例中，如图2A、图2B、图2C所例示，第一型指P型，且第二型指N型。第一型场22F、第二型第一场23F及第二型第二场24F于横向依序设置。此外，第一型场22F、第二型第一场23F及第二型第二场24F彼此分离。第一型井21上形成有多晶硅栅26A，其位于第二型第一场23F与第二型第二场24F之间。

继续参阅图2A、图2B、图2C，连续(未分段)第一型掺杂(例如P+)区22D形成于第一型场22F内，分段第二型掺杂(例如N+)区23D形成于第二型第一场23F内，且分段第一型掺杂(例如P+)区24D形成于第二型第二场24F内。连续第二型掺杂(例如N+)区24E形成于第二型第二场24F内。在一例子中，连续第二型掺杂区24E位于分段第二型掺杂区23D与分段第一型掺杂区24D之间，且连接于分段第一型掺杂区24D。在另一例子中(如图3所示)，分段第一型掺杂区24D位于分段第二型掺杂区23D与连续第二型掺杂区24E之间。

根据本实施例的特征之一，连续第一型掺杂区22D的离子剂量大于第一型场22F的离子剂量，其再大于第一型井21的离子剂量。类似的情形，分段第二型掺杂区23D的离子剂量大于第二型第一场23F的离子剂量，其再大于第一型井21的离子剂量。类似的情形，分段第一型掺杂区24D的离子剂量大于第二型第二场24F的离子剂量，其再大于第一型井21的离子剂量。类似的情形，连续第二型掺杂区24E的离子剂量大于第二型第二场24F的离子剂量，其再大于第一型井21的离子剂量。

在本实施例中，所谓“分段(segmented)”是指掺杂区(例如分段第二型掺杂区23D)是由多个掺杂次区所组成，其于纵向依序设置且彼此分离。在一例子中，掺杂次区被其他次区所分隔，这些其他次区具有第二型第一场23F的离子剂量。在另一例子中，掺杂次区被轻掺杂次区所分隔，这些轻掺杂次区具有相同型掺杂，如图4A所示。例如，轻掺杂次区N-的离子剂量小于分段第二型掺杂区23D的离子剂量，但大于第二型第一场23F的离子剂量。在又一例子中，掺杂次区被其他掺杂次区所分隔，这些其他掺杂次区具有相反型掺杂，如图4B所示。在此例子中，如果分段第一型掺杂区24D的第一型掺杂次区被其他第二型掺杂次区所分隔，则可省略连续第二型掺杂区24E，并由隔离区25所取代，如图5所示。在又一例子中，部分掺杂次区被具有第二型第一场23F的离子剂量的其他次区所分隔，而另一部分掺杂次区则被具有相反型掺杂的其他掺杂次区所分隔。

图6A显示本发明第二实施例的硅控整流器600的俯视图，图6B显示图6A的硅控整流器600沿剖面线6B-6B’的剖面图，且图6C显示图6A的硅控整流器600沿剖面线6C-6C’的剖面图。

第二实施例类似于第一实施例，不同的地方在于多晶硅栅26A被取代为浅沟槽隔离区(STI)26B，设于第一型井21内。相较于第一实施例，第二实施例的保持电压与触发电压较小。

根据上述实施例，藉由使用各种场22F、23F及24F，使得最大电场与最大电流密度可被分离开，因而降低电流拥挤所造成的焦耳热(joule heat)。因此，即使N+或P+区较小于传统硅控整流器，第二崩溃的电流值却得以保持，因而增强保持电压。

图7显示多晶硅电阻触发的堆叠硅控整流器的剖面图，其是串接多个(在本例中为二个)第一实施例的硅控整流器200。虽然图7例示串接有二个硅控整流器，然而也可依相同方式连接更多的硅控整流器。如图7所示，多晶硅区71连接于第一硅控整流器701的阴极与第二硅控整流器702的阳极之间，用以触发第二硅控整流器702。触发电压可根据多晶硅区71的阻值来调整，使得保持电压可等比于硅控整流器的数目，但不会增加触发电压。值得注意的是，多晶硅区71是硅控整流器内特别制造的元件，有别于传统护环所形成或具有的寄生电阻。

图8显示图7的替代实施例。本实施例更形成额外第一型掺杂区81，其相邻于多晶硅栅26A，且与第二型第二场24F及第一型井21互相重叠，用以加速触发。

硅控整流器可作为静电放电装置，其连接输出/输入垫至V_DD/V_SS端，或作为集成电路V_DD与V_SS之间静电放电的电源箝制。为了加速硅控整流器的触发，硅控整流器的触发电压V_t必须愈小愈好。当导通时，硅控整流器的阻抗从高变为低，使得硅控整流器的跨压变小。为了避免V_DD与V_SS之间的闩锁，硅控整流器的保持电压V_h必须愈大愈好。因此，触发电压与保持电压之间的距离(亦即，V_t-V_h)，通常称为静电放电设计视窗(图1)，必须愈小愈好。

图9显示静电放电箝制电路900，其堆叠二个硅控整流器，亦即，第一硅控整流器SCR1与第二硅控整流器SCR2。静电放电箝制电路900还包含分路(shunt)电阻R2，并联于第二硅控整流器SCR2。实务上，第一硅控整流器SCR1必须符合基本要求V_BD>1.2V_DD(V_BD为崩溃电压且V_DD为电源)，使得在正常操作(亦即，非静电放电事件)下得以维持低漏电。适用于该基本要求的硅控整流器可为横向硅控整流器(LSCR)、修改型横向硅控整流器(MLSCR)及低压触发硅控整流器(LVTSCR)。该些硅控整流器的细节可参考柯明道于“电子电路与系统(Electronics,Circuits and Systems)”，IEEE(美国电机电子工程师学会)1998，所提出的“使用横向硅控整流器于互补型金属氧化物半导体集成电路的静电放电保护：概述(Electrostatic Discharge Protection Circuits in CMOS IC’s Using the LateralSCR Devices:An Overview)”。

在第一硅控整流器导通后，为了确保第二硅控整流器可立即触发，必须使用低触发电压的第二硅控整流器。适合的低触发电压的硅控整流器可为修改型横向硅控整流器(MLSCR)及低压触发硅控整流器(LVTSCR)。

当第一硅控整流器导通后，电流会流经第二硅控整流器相关的分路电阻R2。当分路电阻R2的跨压高于第二硅控整流器的触发电压V_t,SCR2时，第二硅控整流器导通，且其阻抗从高变为低。因此，电流几乎会流经第二硅控整流器。

若第一硅控整流器的触发电压V_t,SCR1大于第一硅控整流器的保持电压V_h,SCR1与第二硅控整流器的触发电压V_t,SCR2之和，亦即，V_t,SCR1>V_h,SCR1+V_t,SCR2，则静电放电箝制电路900的整体触发电压等于第一硅控整流器的触发电压V_t,SCR1。藉此，包含有第一硅控整流器与第二硅控整流器的堆叠硅控整流器的整体触发电压不会超过任何一个硅控整流器的触发电压。

反过来说，若第一硅控整流器的触发电压V_t,SCR1小于第一硅控整流器的保持电压V_h,SCR1与第二硅控整流器的触发电压V_t,SCR2之和，亦即，V_t,SCR1<V_h,SCR1+V_t,SCR2，则静电放电箝制电路900的整体触发电压等于第一硅控整流器的保持电压V_h,SCR1与第二硅控整流器的触发电压V_t,SCR2之和，亦即，V_h,SCR1+V_t,SCR2。

图10显示静电放电箝制电路1000，其堆叠三个硅控整流器，亦即，第一硅控整流器SCR1、第二硅控整流器SCR2与第三硅控整流器SCR3。静电放电箝制电路1000还包含分路电阻R2，并联于相关的第二硅控整流器SCR2；及分路电阻R3，并联于相关的第三硅控整流器SCR3。在本实施例中，分路电阻R2大于分路电阻R3。实务上，第一硅控整流器SCR1必须符合基本要求V_BD>1.2V_DD，使得在正常操作(亦即，非静电放电事件)下得以维持低漏电。

在第一硅控整流器导通后，为了确保第二硅控整流器与第三硅控整流器可依序触发，必须使用低触发电压的第二硅控整流器与第三硅控整流器。适合的低触发电压的硅控整流器可为修改型横向硅控整流器(MLSCR)及低压触发硅控整流器(LVTSCR)。

当第一硅控整流器导通后，若R2>>R3，则第二硅控整流器的跨压为第一硅控整流器的触发电压V_t,SCR1与第一硅控整流器的保持电压V_h,SCR1之差，亦即，V_t,SCR1-V_h,SCR1。当此跨压大于第二硅控整流器的触发电压V_t,SCR2时，第二硅控整流器导通，且其阻抗从高变为低。

当第一硅控整流器与第二硅控整流器导通后，第三硅控整流器的跨压为V_ac-V_h,SCR1-V_h,SCR2。当此跨压大于第三硅控整流器的触发电压V_t,SCR3时，第三硅控整流器导通，且其阻抗从高变为低。静电放电箝制电路1000的整体触发电压等于第一硅控整流器的保持电压V_h,SCR1、第二硅控整流器的保持电压V_h,SCR2与第三硅控整流器的触发电压V_t,SCR3之和，亦即，V_h,SCR1+V_h,SCR2+V_t,SCR3。

图11显示静电放电箝制电路1100，其堆叠四个硅控整流器，亦即，第一硅控整流器SCR1、第二硅控整流器SCR2、第三硅控整流器SCR3与第四硅控整流器SCR4。静电放电箝制电路1100还包含分路电阻R2，并联于相关的第二硅控整流器SCR2；分路电阻R3，并联于相关的第三硅控整流器SCR3；及分路电阻R4，并联于相关的第四硅控整流器SCR4。在本实施例中，分路电阻的关系符合R2>R3+R4且R3>R4。实务上，第一硅控整流器SCR1必须符合基本要求V_BD>1.2V_DD，使得在正常操作(亦即，非静电放电事件)下得以维持低漏电。

在第一硅控整流器导通后，为了确保第二硅控整流器、第三硅控整流器与第四硅控整流器可依序触发，必须使用低触发电压的第二硅控整流器、第三硅控整流器与第四硅控整流器。适合的低触发电压的硅控整流器可为修改型横向硅控整流器(MLSCR)及低压触发硅控整流器(LVTSCR)。

当第一硅控整流器导通后，若R2>>R3+R4，则第二硅控整流器的跨压为第一硅控整流器的触发电压V_t,SCR1与第一硅控整流器的保持电压V_h,SCR1之差，亦即，V_t,SCR1-V_h,SCR1。当此跨压大于第二硅控整流器的触发电压V_t,SCR2时，第二硅控整流器导通，且其阻抗从高变为低。

当第一硅控整流器与第二硅控整流器导通后，若R3>R4，当第三硅控整流器的跨压大于第三硅控整流器的触发电压V_t,SCR3时，第三硅控整流器导通，且其阻抗从高变为低。

当第一硅控整流器、第二硅控整流器与第三硅控整流器导通后，第四硅控整流器的跨压为V_ac-V_h,SCR1-V_h,SCR2–V_t,SCR4。当此跨压大于第四硅控整流器的触发电压V_t,SCR4时，第四硅控整流器导通，且其阻抗从高变为低。静电放电箝制电路1100的整体触发电压等于第一硅控整流器的保持电压V_h,SCR1、第二硅控整流器的保持电压V_h,SCR2、第三硅控整流器的保持电压V_h,SCR3与第四硅控整流器的触发电压V_t,SCR4之和，亦即，V_h,SCR1+V_h,SCR2+V_h,SCR3+V_t,SCR4。

一般来说，静电放电箝制电路可堆叠n个硅控整流器，依序为第一硅控整流器至第n硅控整流器。组成静电放电箝制电路的硅控整流器可为图2A至图6C所述的硅控整流器，也可为其他硅控整流器。静电放电箝制电路还包含n-1个分路电阻，分别并联于相关的n-1个硅控整流器，亦即第二硅控整流器至第n硅控整流器。

为了确保n个硅控整流器可从第一硅控整流器至第n硅控整流器依序触发，从第二硅控整流器至第n硅控整流器的相关分路电阻的阻抗呈单调递减。

对于一个给定序号的分路电阻，其阻抗需大于所有大于该给定序号的分路电阻的阻抗和。以图11为例，R2>R3+R4。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (17)

1.一种硅控整流器，其特征在于包含：

第一型场、第二型第一场及第二型第二场形成于第一型井内，其中该第一型场、该第二型第一场及该第二型第二场彼此分离；

连续第一型掺杂区，形成于该第一型场内；

分段第二型掺杂区，形成于该第二型第一场内；及

分段第一型掺杂区，形成于该第二型第二场内；

其中该连续第一型掺杂区的离子剂量大于该第一型场的离子剂量，其再大于该第一型井的离子剂量；该分段第二型掺杂区的离子剂量大于该第二型第一场的离子剂量，其再大于该第一型井的离子剂量；且该分段第一型掺杂区的离子剂量大于该第二型第二场的离子剂量，其再大于该第一型井的离子剂量；

其中该连续第一型掺杂区由单一掺杂次区所组成，该分段第二型掺杂区由多个彼此分离的掺杂次区所组成，且该分段第一型掺杂区由多个彼此分离的掺杂次区所组成。

2.根据权利要求1所述的硅控整流器，其特征在于该第一型场、该第二型第一场及该第二型第二场于横向依序设置。

3.根据权利要求1所述的硅控整流器，其特征在于该第二型第一场及该第二型第二场彼此分离。

4.根据权利要求1所述的硅控整流器，其特征在于更包含多晶硅栅，形成于该第一型井上，该多晶硅栅位于该第二型第一场与该第二型第二场之间。

5.根据权利要求4所述的硅控整流器，其特征在于更包含额外第一型掺杂区，其相邻于该多晶硅栅，且与该第二型第二场及该第一型井互相重叠。

6.根据权利要求1所述的硅控整流器，其特征在于更包含浅沟槽隔离区，设于该第一型井内，且位于该第二型第一场与该第二型第二场之间。

7.根据权利要求1所述的硅控整流器，其特征在于更包含连续第二型掺杂区，形成于该第二型第二场内。

8.根据权利要求7所述的硅控整流器，其特征在于该连续第二型掺杂区位于该分段第二型掺杂区与该分段第一型掺杂区之间，且连接于该分段第一型掺杂区。

9.根据权利要求7所述的硅控整流器，其特征在于该分段第一型掺杂区位于该分段第二型掺杂区与该连续第二型掺杂区之间，且连接于该连续第二型掺杂区。

10.根据权利要求7所述的硅控整流器，其特征在于该连续第二型掺杂区的离子剂量大于该第二型第二场的离子剂量，其再大于该第一型井的离子剂量。

11.根据权利要求1所述的硅控整流器，其特征在于该分段第二型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相反型掺杂的其他掺杂次区所分隔。

12.根据权利要求1所述的硅控整流器，其特征在于该分段第一型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相反型掺杂的其他掺杂次区所分隔。

13.根据权利要求1所述的硅控整流器，特征在于该分段第二型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相同型掺杂的轻掺杂次区所分隔。

14.根据权利要求1所述的硅控整流器，其特征在于该分段第一型掺杂区是由多个掺杂次区所组成，至少部分掺杂次区被具有相同型掺杂的轻掺杂次区所分隔。

15.根据权利要求1所述的硅控整流器，其特征在于其串接二个该硅控整流器，且多晶硅区连接于第一硅控整流器的阴极与第二硅控整流器的阳极之间，用以触发第二硅控整流器。

16.一种静电放电箝制电路，其特征在于包含：

堆叠n个硅控整流器，依序为第一硅控整流器至第n硅控整流器；及

n-1个分路电阻，分别并联于相关的n-1个硅控整流器，其为第二硅控整流器至第n硅控整流器；

从第二硅控整流器至第n硅控整流器的n-1个相关分路电阻的阻抗呈单调递减。

17.根据权利要求16所述的静电放电箝制电路，其特征在于对于一个给定序号的分路电阻，其阻抗需大于所有大于该给定序号的分路电阻的阻抗和。